MEMORIA VIRTUALE Les la memoria di un calcolatore e composta da celle contigue di 1 lyte(8 bit) a cui in gemere si accede per gruppi di byte (=parole); sist. gomeral -> messumo strumento é purpose -> specializanto per quelcosa - dim. mem = no byte -> nei sist. gen. purp. la memoria e esterna e gestita dai bus tramite indirizzi riferiti alle varie celle (tendonz. in binario) -> molti sistemi dispongono di quantità di momoria inferiore rispetto a quella teorica: · S.O. e HW gestiscomo la men, mentre il programmatore 'finge' di averla a disposizione tetta: - FISICA -> n° byte memoria effettivamente disponibile; -VIRTUALE -> m° byte indirizzabili da una parala (gryppo di byte): N byte SPAZ_{VIRT} > SPAZ_{FIS} -> la mem. virtuele reppresenta quindi un'astrezione per il progremmatore; -> indirizzi virtueli: generati dal linker alla fine del processo di compilaz., iniziando Ly se ho le memoria virtuele al caricamento di un programma evito la vilocazione degli indr in base alla posizione del codice; genera indirizzi fisici, avviene anche in caso di mem. virtuele - mecessaria traduzione: indr - indr logici - pisici MP CACHE RUS RAM -> come passo da log. a fisico? memory mapping, logico -> fisico svolto de MMU e S.O. Ly mem. mapping e rilocezione consentano l'esistenza del concetto di mem. virt., permettano di allocare dati senza preoccuparsi della reale pos. in memoria e simulare di avrila tutta a dispositione; La questo e possibile perché mel caso di un prog. in esec., esso mon risie de completamente mella mom. Pisica ma parti del progr. Vengono caric/scaric dinamicamente; PAGINA -> parte di memoria a dim fissa allocata a un prog.; Ly uma pagina possiede: indr virt, indr dato virt, indr físico ımdr dato fisico; 10×108116 (85.) 0001 00001000 0001 0001 0110 per mom. virt 0×116 0x0420 7 per Pisia: 00000 0101 0001010 ovvero parto de sx, sudd. in gruppi con il 1º de 2 e gli altri de 4

Li cambia solo il modi pagima per cui cerco essociazione tra NPV -> NPF:

Memory map: - spezzo indr VPACE e OFFS


- cerco VPACE mella mappa


- prelevo corrispondente FPACE

- aggiumgo OFFS+FPAGE = imdr

16

mon complet. a carico di s.o., che altrim. richiederel be -I istr assembly -> I parte HW: MMU (pa lavoro di mapping) ad ogni esec. di processo si configure in base alla mom. map. del processo corrotte






-> per evitare di contenere troppe righe di memoria la MMU carica sollo uma parte (la più usata) di tabelle delle pag. di ogni processo, in modo da usare una mon per più processi;

Ly VPAGE mon la de Unico indice in tabella, ma viene usato anche il PID del processo;

4 risolve prob. frammentazione memoria; $K = 2^{10} (= 1024)$ quindi $G = 10^3 = (10^3)^3 \xrightarrow{\text{in Brite}} G = (2^{10})^3$ CONVERSIONI DA RICORDARE -> K=10° im byte

es. indr virt da 4a Byte -> 232 indirizzi -> 32 bit s indr dim pag da 4KBqte -> 22 -> 12 bit indr fisico de 4mByte -> 222 bit



es. scomposizione per esadecimali (su 16 bit)

0000 1111 0001 0000 -> 0×0F10 paginazione 4K-> 12 bit NPV-OFFS: 0000 111100010000 -> affset da 3 bit F10 Lysolo se paginazione multiplo di 4

-> con questo metodo di rilocazione i vari processi possomo condividere pagine; e direrzo

- -> questo meccanismo rileva accessi a zone non consentite: viene generata una interrupt di violazione di memoria (da MMU o S.O.)
- -, associo diversi bit di protezione che definiscomo i diritti di accesso : es. lettura (R)

PAGE FAULT -> quendo une pagina mon risiede in mem. Pisice, mon he quindi ... L's interrupt di segnalizione La processo messo in attesa di risoluzioni; sforzo all'accesso

Ly per sapere se è residente o meno utilizziamo il Bit di validità introdutto in tab. eli mem;

tab. associativa MMU - contiene solo una parte di dotti; } TABLE MISS, quendo viene tel delle peg -> memorizzeta in stritt dati nell's.o. richiesto accesso a PV mon

MMU table ve aggiormater in tab. associative; im modo de suere olim= R(nº pag. in mem);

Ly per liberare la memoria fisica una parte di pagine viene salvata su disco swep-out -> bit di velidita invelidato in modo de creere spezio in mem e associato a nege feult; controllo pessa a so.

swap-in -> quando cerco una pagima invalidata viene eseguita una ricarica in mem (RAM) e val. 10 il bit in questione;

```
Lyper sægliere su che pagima eseguire swap-out guardo 2 bit:
         1 - access bit, initialmente =0 ad ogni accesso e posto pari a 1;
          2 - dirty bit, inizialmente =0 viene posto a 1 se si vuole scrivere in modo da
                         indicare se le aggiornata une pag. al moments di swep-out;
come decido quelle pagime sostituire? 1 -> rendom;
                                         2, LRU, least recent used, pag the probabilmente non
                                              eppertiene più el working set:
                                          3-, FIFO, elimino la più vecchia; anche questa usa
2 -> USA access e dirty bit: misura inverchiamento nomendo 7 1 all'accesso contatore 0 posto da S.O. periodic.
         -> SEMPLICE: soclose pag con access bit=0;
         -> AVANZATO: USO um comtetore per pagine con meno accessi;
J CARICAMENTO PAGINE:
WORKING SET and K -> insieme di pag utilizzate negli ultimi k accessi;
                                                 ORALE (LOC.), elevata prob. di accesso a indr vicino
per un programma valgono 2 principi:
                                           sell'ultimo effettusto;
SPAZIALE (coc.), elevata prob. di accesso ad un indr
    - R stimeto de workingset
                                                         con ultimo accesso recente;
                             Minimizza no pag. in
  minimizza page
                                                        - SOLUZ: montengo in mem le K pagine
                              Memoria diminuendo R
  fault aumentando
                                                                   più accedute in modo da stimure
                                                                     Re oliminaire 1 page fault;
  · DEMANDINA PAGE -> le pagine vengono caricate exprens si tenta di accedervi per la
                             prime volta (anche detto 'lazy loading'); a inizio proc. si verificano scacle scacle
-> TLB: (translation looksside buffer), memoria tampone che MMU usa per velocizzare la
          traduzione degli indr virtuali.
ricerca -> Miss, que modo cerco mella tel e alloca mella mem se mon trova in TLB
NPV in TLB > HIT, trovo la regime in 1 ciclo di clock
                                                                        MMU
                                                                        TLB
             virtuale Valido Dirty Utilizzo
                                                       Ly in conclusione savel-le neces rio
                                     Memoria fisica
                                                            per ridure la prob. di TLB miss
                                                           overe pag in TLB pari a R(m° pag 14
                                                           resident: im mem invece che in disa
                                  Memoria di massa su disco
        NB: non tutte le
        pagine residenti in
```

La melle indurizzo virtuale sono presenti info sulla posizione su discoi

memoria hanno una riga «valida»

nel TLB