PIPELINING E HAZARD → PROBLEMI DI CONFLITTI: ·strutturali, tentativo di Usare la stessa risorsa mello stesso momento; · sui dati, temtativo di utilizzare un risultato prima che sia data hezard promto; · sul controllo, tentativo di prendere una decisione sulla control hazard prox istruz. de eseguire prime de una condiz. Venge verif; -> i complitti strutturali somo immediatam. risalti mell'arch. MIPS: -> Mem Dati divisa da Mem istr; -> banco registri usato sia im modo scritt. che lettura mello stesso ciclo di clock; -> i complitti sui dati vengono risolti tram propagazione registri: tra istr LOAD/R dipend. tra istr R/R indietro nel prop. EX/EX ho prop. MEM/EX tempo →i complitti di controllo possono risolversi solo attendendo l'esec della fase di decodifica che permette l'esec. di fetch dell'istr successiva: Lybranch untaken, le cond e pelse quindi posso proseguire senze espettere la fine dell'istri Y+4=PC+4 istr. succ. Lybranch taken, deve inserire un ciclo di mezzo per permettere a istr Oli terminare correttemente; Z=PC+4+1*4 -> la prop. EX/EX e MEM/EX viene realizzata in 2 modi: tecnide sw imserimento istr. mop ovvero mon-operation;

scheduling istr ovvero riordino in base alle dipendenze e se mec.

Utilizzo delle mop;

tecnicle HW imserimento balle ovvero stalli tra stadi della pipeline; propagez dati in avanti porto avanti EX e MEM per lasciarle libere ad altre istr; -> se aggiungo multiplexer a ing. ALU istr de me hanno bisagno; posso prelèvere da quelsiesi registro i deti in ing senza dover usere stelli per completti dati; -> se una istr. mello stadio di EX ha bisogno di un dato mon ancora Scritto in WB e mec. portare il dato all'ing corretto della ALU: COPPIE CHE CREANO CONFLITTO: 1 = EX/MEM.regrd = ID/EX. regrs

} → hazard im EX orop. sse Reg Write
e asserita mello
stadio del complitto 2 > EX/MEM. regrol = ID/Ex. regrt $3 \rightarrow MEM/NB. regrod = ID/Ex. regrt$ } > hazard in MEM 4- MEM/WB. regrd = ID/Ex.regrs

Ly 3 tipi di dipendenza dati: NAR, legge un dato che modifica nell'istr succ; ·WAW, scrive Umo stesso dato 2 volte in 2 istr divi · RAW, Scrive un dato e poi lo legge; mon cres

-> per risolvere i completti di controllo ci somo due cesistiche:

> ovvera esec. sulto

-> senza predizione, aggiungo nop o stalli per attendere pase MEM in

```
Cui so risultato verifica;
           -> con predizione, ouvero o predico unteken branch: eseguo come se
 BRENCH PREDIC. (ALWAYS TR ) if fosse falsa e mel caso sia vere nomgo a 0 i
Statica (ALWAYS NOT TR) segmali di controllo delle tre istr succi
           -> pipeline ottimizzata, sposto decisione salto da MEM anticipando
                                  calcalo indr e valutazione del confronto cosi
         pred. dinamica
                                   da inserire 1 solo stallo (o mon);
sposto sommatore de EX a ID e confrontatore a IDE
 com mecessite di propag. fino a Ex di Posrc e Branch e in alcuni casi
  conflitti su deti risolvibili solo de stelli
-> PRESTAZIONI PIPELINE: . T(P) = tempo CPU per prova P
                               · Cicli(P)= m° cicli di dock CPU per P
                               · CK = periodo di dock
                               · FREQ = 1 freq. ciclo
    T(P)=Cicli(P) * CK=Cicli(P)/FREQ
    L> CPI (P) = (NI(P)+ Stalli(P)+4)/NI(P)
                                            prestazione pipeline
```