```
CARATTERISTICHE - architettura RISC, riduce le istruzioni eseguibili alle più semplici e he
                                       solo 3 formati di istr diversi (J,R,I).
                     architetture LO/STORE, gli operandi dell'ALU possono provenire solo
                                            da registri e non da mem, quindi sono nec.
                                             2 azioni: -> LOAD;
                  - architettura pipeline, migliora le prestazioni sovrapponendo dove
                                            possibile l'esecuzione di istr diverse appart
                                              a flusso seq.
                                  CISC
               poche/sempl.
                                 tente/complex
 istruzioni
                                "in memoria"
              LO/STR
   archi
               noche/sempl
                                  tante/complex
   imdirizz.
               'originali'
                                   pochi/eterog.
              tenti/amog.
   registri
                                   costosa e
complex
               poco cost e
basso coms.
     HW
                                    parte del reduce istr-set, suddivise in: -> istr aritm-log
   INSIEME RIDOTTO ISTR -> PEMMO
                                           copromo i 3 formati di esec.
                                                                            - istr salto
                                       2 - trasp lo/store: lw $51, offset ($52)
1-log: add $51, $52, $53
                   offure
                                                            Beg $51,$52, L1 980 to L1 if ($51==$52)
                                        3- selto comol:
             slt $51, $52, $53
                                                              j LA > jump to La
                                                  imcond:
- i diversi formati somo distinti da opcode
                                       (primi 6 bit)
                                                         s &it
                                                                 5 &it
                                                                                -> on specific
 ·ISTR R --- arit-log a 3 reg. (rs,rt,rd)
                                                                     shamt
                                                    obc
                                                            5 Bit
                                                                     S&i+
                                                                                 = 32 Bit
                                                    6Bit
                                               sorgantek
                                                                    oreg. dest
                                                                               > shift amount
                                          s &it
                                                                                 (scorrim.)
  (ISTR I - arit-log immed
                                                         imdiritzo
                                    obc
              o lo/store
                                                          16 Bit
                                    6 Bit
                                               s bit
              o salto cond reg base
                                                Greg. dest se
                                                                 Spiezz. de sommère à reg
                                                reg sorg se
                                                                     per otterere indr in mem
                                                 store o selto
                                                                   Spiazz. di parola da
                                                                     sommare à (PC+4) se cond verificata
                                                   imdirizzo
  · ISTR J -> salto incondiz.
                                                   26 bit marte dell'indr assoluto di dest ^
                                      6 Bit
                                                             del selto (word addr)
 ESECUZIONE DI ISTR > 1. aritm. logiche, prelevo istr da mom e increm. PC i
                                               · lettura z neg songente dal banco dei regi
                                add $x,$4,$2. operaz. dell'ALU sui dati letti dal banco
                                                 dei reg., utilizzando campo function;
                                               · scrittura del risultato dell'ALU mel
```

banco dei rea su rea dest;

ARCHITETTURA MIPS

> simile a store

bonco dei reg su reg dest; > simile a store 2. istr. load, prelevo istr da mem e increm PC; +ipo I lettura reg base (rs); lw \$x, offset(\$4). Operaz. dell'ALU per calcollare somma valore letto da rs dai 16 bit meno significativi; · prelevo dato da mem utilizzando come indr di lettura il ris dell'ALU; . scrittura dato prov. dalla mem nel reg. di dest; 3. istr addi: prelevo istr. dalla mem e increm PC; tipo I · lettura reg. sorg; addi \$x,\$4,22. operaz. dell'ALU per coulcolore somma velore letto dal reg. sorg e da immed;
scrittura risultato in ALU nel reg. dest; 4. istr BEQ: prelievo istr da mem e increm di PC; beg \$x, \$4,09% letture 2 reg song; "operez. dell'ALU per effettuare la sottrez. tra i valori letti dal bemoo. "Se val tipo I (PC+4) sottratto da officet; · Uscita Zero dell'ALU viene utilizz. per decidere quale val va memorizzato im PC; (PC+4 0 PC+4+offset) Lyriassumo dicendo: - per ogni ISTR inizio inviando contenuto di PC a Mem Istr; - leggere 1 o z reg. Utilizzando campi istri -> dopodiché dipende de tipo ISTR: erit-log, usa ALU per esec operaz; · LO/STR, USamo ALU per calcolo indr effettivo; · salti coma, usamo Azu per esito coma; -> dopo l'utilizzo della ALU: arit-log, scrivomo mel reg di dest il risultato; · LO/STR, accesso in lett/scritture a Mem Dati e ceria dato in reg. dest o esequono mem del dato sorg; ·salti como, combiamo indr istruzione succ. a seconda del compromto; struttura base del processore: - ARCHITETTURA : dato rt REG. MEM MEM dato DATI ISTR FETCH -> Mem 1str e Mem Dati somo separate e registri organizzati in Register File com 2 porte di lettura e 1 di scrittura (rs, rt, rd) doti da nyortamo - rutilizzo delle ALU specificato contenuto reg letti REL sopre in descr. istr. Imaressi the specif

reg bose, song e dest

^

```
ESEC. CARICAMENTO (FETCH) -> avviene nella prima parte comprendente MEM ISTR, AC e
                                    ALU per inder succ.
 ESEC. ISTR AR-LOG → avviene mella parte com Register File e ALU (de 32 bit);

Utilizza i 3 reg: per accedere ai 2 im lettura somo mec.

2 img e 2 uscite a bamco registri.

5 bit per 1 
432 bit per 1

432 bit per 1

432 bit per 1
                                4 OP_ALU: segnale che specifica operazione
 ·ESEC. ISTR LOAD -> survience the beings registrie mem. dati con estensione aggin
     simile per store per estemblere il valore dello spiazzamento da 16 bit a 32 bit
                          con segno.
-> lettera RF -> Colcolo ALU di indr.

lettescrit per accedere a Dati Dati in reg. dest

Mem Dati

Mem Dati

ESEC. SALTO COND -> avviene tra ALU, sommatore,

Unita est. segno (16:32), logica rispetto a uscita ALU(Zero)
                               -> compronto ALU dei reg. operend. -> uscita Zero -> comol verip.

OLL: 1- DE
-) calcolo imolr dest del
                                  letti da RF
   salto sommando (PC+4) e
                                                                   Condi non -> PC increm sost
   valore istrestesa (dopo som
                                                                                  atturk
-> Mem istr e Mem dati distinte per evitare che si nivilazzi una risorsa durante
   uma esec. di 1str.
         5 appure si usa multiplexer per condividere risorse;
                                prende due image in base a linee di controllo consid.
                                      uno o l'altro.
                               es. utile in reg scritture se ho lo/str o istr aritm/log
SEGNALI DI CONTROLLO -> RegDst, se il segnale dest è RTO RD;
                               Regulrite, dato scritto in RF mel reg. implividuato;
                               ALUSIC, se sto prendendo da reg o da 3mm 2º grerando;
                                MemtoReg, dato per scrittura viene da Membati o da ALU;
                                MemRead/Write, dato in Mem dati o é da leggere o da scrivi
                               PCSrc, se salts é eseguito o meno;
Ly il risultata zero per i salti mi dice se i reg compromitati somo identici o meno;
Ly se utilizzo CAU a ciclo unico (ogni istre eseguita in a clock) pro essere che il
    tempo di clock diventi eccessivemente lungo.
```