ACCESSO ALLE PERIFERICHE -> periferiale commesse a microprocessori tramite bus di sistema: > nossomo essere molten ma consid · INTERFACCIA DI UNA PERIFERICA : per poter scambiare dati com up la periferica: -> essere identif tra tutte; (overe indr) -> specificare tipo di trasf. (lo/sw); (mea. di criti) -> prelevare o scrivere dati; (mem. locale) · bus di sistema -> linee raggruppate in: indirizzo, dati, controllo; · address decoder -> decod. indirizzo per ett. periferios · control logic -> realizza logica di controllo per qu. · data & status reg -> reg che contemgomo duti e impo stato perif. device interface Gi registri di una periferica somo "acceduti" dal processore come indirizzi mormali; reg dati TTY_D contieme canattere interpaccia di una tastiera: reg stato TTY_s contieme stato perif. reg controllo TTY_C permette di contr. la peril. · POLLING -> metodo più semplice di accesso ad una periferica: il programma controlla periodic, il reg di stato mel caso vi siamo dati da presevare; > poca efficienza ·INTERRUPT -> migliona accesso a perifericle, ovvero il programma consente alle perif. di sollevere une interrupt se necessitamo trasmettere datij ISR: salva PC e status -> disab. altri -> salva reg. -> esec. op. - Trichieste -Ly ripristima reg. -> comalle plag -> IRET (ripristima PC e sustack e rieb. altri -> logica interrupt: utilizza 1 linea IRa (segnal) - mon appense una periferica richiede interrupt: IRa > 1 ISR obself. ISR termina im um ciclo di ric. interrupt SOLUZIONE: disabilitazione semi-automatica interrupt; disabilitazione automatica interrupt; -> per identificare interrupt e chi l'ha sollevata: -> liner di interrupt specificle; - identif. della periferica; -> daisy-chaim; 2 -> identific. periferica: quando uma perif vuole fersi ricomoscere asserisce la linec NON CONSENTE di interrupt, pome sul bus un codice identif; DI GEST. INTERRUZ. MULT. 3 -> daisy-chain: linea aggiuntiva detta IACK utilizzata per propagare una richie

di interrupt alle periferiche. La prime che manda ira blocca IACK verso le altre

POSIZ. IN BASE A PRIORITA 4) più perif. portamo a più limee 120/1ACK 1 -> linee specifiche: ogni device dispone di due linee che finiscomo direttement a un interrupt controller mel mP; tramite implirizzo · IDENTIF. ROUTINE DI SERV - il codice sul bus identifice ISR mella sua tabella "vectored interrupt" la cui posizione è salvata in Um registro (memory mapped) in questo caso la memoria e composta: -> reset vector, specificano gli/il entry point dell'appl. o s.o. TERMINAL -> memory-mapped reg, banco registri periferiche e compig. INT. VEC.} -> interrupt vector, tabella con indirizzi ISR -> ISR, codice mel caso di interrupt MM REG -> main code, codice appl. e s.o. -> cosa succede se sto servendo una interrupt e me arriva un'altra? se il dispositivo non supporta gestione multipla interrupt viene ignoreta; (noco flessibile) 2 -> ritardo muova interrupt (oblayed interrupt); (poco flessibile) richiesta supporto interrupt amnidati (interrupt mesting) in modo da rispettare priorita; (molto plex, complessa realizzazione)

L) per gestire priorita differenti: -> se ho 1 liv. nesting mi basta gestirle tram 1 registro; -> più livelli mesting portano ad ·NMI -> (mon-mask-inter.) interrupt the non si possono Un meccamismo basato su stack; ignorare (debugging o situazioni di errore grave) -> DIRECT MEMORY ACCESS: tecnica trasmissione dati da/verso periferiche e modulo che fa parte del MIPS nel caso di quentità elevate di dati; La si trette di un tresferimento diretto alla mem. (processore è libero di fere eltro) -> TRASFERIMENTO: · processo P richiede operazione in DMA; · S.O. esegue un muovo processo mentre Pe in attesa; formate da l'OMA) agisce de bus master e si interfaccia con disp. specifico Oliversi registri e memorie; · DMA comtroller solleve interrupt a fine trasferimento; di interfaccia · S.O. intercetta interrupt e risveglia P; · Pottieme i dati dall op in DMA; 4) perde DMA é comodo? eseque in autonomia trasferimento lasciando libero il proassore. Mel coso in cui vi sia solo 1 bus mon risulta comunque ottimale: sono necessari 2 bus: mem bus e peripheral bus e memoria dual-port 9 peripheral bus DMA contr 02