MEMORIA CACHE Li risolve problema realizzazione memorie grandi e veloci: mecessità di accedere a 1 parolla in 1 ciclo di clock e di contemere quals. programma → si realizza une gerarchia di memoria a 2 livelli: A → mem. piccole e veloci B-> mem grandi ma lente IDEA: tengo programma in mem. B e + Pumzione se esec im A é sposto in mem A parte da eseguire mon troppo veloce L) concetto di LOCALITA: comportemento dell'excesso a mem dei programmi; ·TEMPORALE -> Um programma tende ad Gse im mem A manca dato, viene accedere agli stessi indirizzi di mem trasferito blocco da mem B a cui ha acceduto recentemente; PRINC. · SPAZIALE -> Um prog. tende ad accedere com + prob. a indr. vicini a quelli gia OLRICO PROCE___ QUANDO NEC. acceduti; -> GRZ A LOC. SPAZ. ACCESSO A 1 IN B ACCEDO SPESSO WORD CARICO

Word Carloo

BLOCCO IN A

ACCEDO SPESSO

WIENE RICHIESTO

VIENE CARICATO

RUCCOSSI HIT

A QUESTO BLOCCO

INDIRIZ. MANCANTE IN

BLOCCO NUOVO DA

A QUESTO BLOCCO

PROCESSI HIT

A QUESTO BLOCCO

A QUESTO BLOCCO

A QUESTO BLOCCO

A QUESTO BLOCCO

INDIRIZ. MANCANTE IN

BLOCCO NUOVO

B AD A

A QUESTO BLOCCO

A QUESTO BLOCCO

INDIRIZ. MANCANTE IN

BLOCCO NUOVO

A QUESTO BLOCCO

A QUESTO BLOCCO

INDIRIZ. MANCANTE IN

BLOCCO NUOVO

B AD A

A QUESTO BLOCCO

A QUESTO BLOCCO

INDIRIZ. MANCANTE IN

BLOCCO NUOVO

B AD A

A QUESTO BLOCCO

A QUESTO BLOCCO

INDIRIZ. MANCANTE IN

BLOCCO NUOVO

B AD A

A QUESTO BLOCCO

A QUESTO BLOCCO

INDIRIZ. MANCANTE IN

BLOCCO NUOVO

B AD A

A QUESTO BLOCCO

A QUESTO BLOCCO

INDIRIZ. MANCANTE IN

BLOCCO NUOVO

B AD A

A QUESTO BLOCCO

A QUESTO BLOCCO

INDIRIZ. MANCANTE IN

B AD A

A QUESTO BLOCCO

A QUESTO BLOCCO

INDIRIZ. MANCANTE IN

B AD A

A QUESTO BLOCCO

B AD A

A QUESTO BLOCCO

A QUESTO BLOCCO

INDIRIZ. MANCANTE IN

B AD A

A QUESTO BLOCCO

A QUESTO BLOCCO

A QUESTO BLOCCO

A QUESTO BLOCCO

INDIRIZ. MANCANTE IN

B AD A

A QUESTO BLOCCO

→ FIFO, in rif a princ. temporale;

→ l'idea base funziona se loc. dei progr. e dim. della mem. veloce permettono di raggiumgere HIT rate suff. elev. da compensare MISS penalty;

-> indr in CACHE uguelli a indr in mem. contrele:

La valid bit, implica se è uma copia valida (presente) o libera

-> per MIPS considero 2 chache di primo livello:

-> ISTRUZIONI: se l'istr mon e présente viene sospesa esec -> caricato blocco L> prelevato istri

>DATI: per lettura come istruzioni;

per scrittura: se il dato mon è presente in cache carico b·locco e scrivo tram 2 modalità: -> write-throughmon-differita

quindi prima di came. un dato lo scrivo in RAM Solo al mom. delle scrivo su cache mentre su RAM solo al mom. delle scost.

-> ORGANIZZAZIONE MEM. CACHE: · implirizzam. diretto;
(div. tipi di MAPPING, trad de Mam. Cent. Complet. associativa;
a cache)
· set-associativa;

11

1 -> A INDIRIZZAMENTO DIRETTO

4) agni blocco della mem centrale è caricabile in cache.

· PROB: più blocchi possomo mecessitare di essere caricati im cache

- metodo mapping: il blocco di indice (indr) i della mem centrale e caricabile solo mel blocco di indice (indr.): resto div. intera oci i

m° blocchi ceche es. 2 blocchi cache: 3 bit imdr 2º blocchi mem. cent: 5 bit indr 2=22 blocchi di mem centrale mappati su cache

quindi in mem centrale ho s bit a indr: 2 bit mi dicomo se é in cacle · 3 bit mi dicomo indr ceche

-> etichetta: N bit indr in mem centrale (2" parole/byte) K bit per ident. parola in RAM (2k parale in blocco) M bit per ident. Blocoo in cache (2 blocchi in cache)

N-M-K etichetta | blocco | narolea

quele blocco in RAM é anche in cache

tag	index	offeet
-----	-------	--------

- -> accesso semplice e veloce a blocchi
- -> il blocco imdirizzato viene attivato de un decoder de riceve in ing. l'indice del blocco in auche;
- Mem centr. de 4 abyte = 232 -> 32 bit a indr. coache da 1 KB=2 -> 10 bit per blocco cache blocchi da 32Byte -> 5 Bit per parola

4) 232 = 227 -> 27 bit india blocco

L> 210 = 25 → 5 Stit per ident. Schoccos Cache

-> etichetta=32-10=22 bit

CACHE (blocco in) cache indir. le perola HIT

V-> valid bit ouvero se ci somo dati validi

TAA -> identifica l'indr di mem corris ai sloti memorizzati

D > dirty bit

DATA -> copie dei dati

- -> duto indr in mem centrale l'accesso a cache sara:
 - · com imolex in decoder seleziono blocco cache;
 - · com V capisco se é presente a memo il dato; (2)
 - · com tag accedo a parte DATA richista

- · ind mem = 32 bit
- · perole de 4 Byte=2 bit->OFFSET

-> ETIC=TAG=32-2-10=20 bit

· cache da 2²⁰= 10 bit -> INDEX

2 → CACHE ASSOCIATIVA: UM blocco può essere mem. ovunque mella cache, per cui tra imali im mem e blocco mon c'è correlazione (no MAPP.) memoria com imali. N bit e blocchi cache da 2^M byte: → ETICHETTA=N-M

4) per trovare etichetta corrispondente eppettuo ricerca in parallello trem mem essoci × costose e non malti pro




→ e come una set-associativa a 1 limea

3 SET-ASSOCIATIVO

La belocchi cache divisi in gruppi (set) da m (belocchi appunito)

Lyogni blocco in mem puó essere caricato IN UN SOLO GRUPPO PREFISSARO im Um qualsiasi suo blocco (set-assoc. a m vie) → combina quindi indr. diretto+compl. assoc.

->in questo caso INDEX identifica gruppo e da li cerco tram tag;



-> TEMPO ACCESSO MEM: AMAT = tempo hit + freq miss* penalità