Projeto de sistemas digitais combinacionais em VHDL

Somador subtrator de múltiplos bits configurável

Equipe 0:


Frank B. Boa Morte (202006840007)

Fernando F. Dimas (201906840031)

Mercedes M. B. Diniz (201906840030)


Implementação do projeto

- 1. Somador completo de 1 bit
- 2. Subtrator (complemento a 2 do operando B)
- 3. Somador completo com número de bits configurável
- 4. Testbench



Somador completo de 1 bit


A	В	CIN	S	Соит
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1



Somador completo de 1 bit

```
somador_de_1bit.vhd
    ⊟-- Projeto 01 - PHI
     -- Somador completo de 1 bit a partir de portas lógicas usando funções lógicas da biblioteca std_logic_1164
     library IEEE;
     use IEEE.std_logic_1164.all;
                                                      -- Declaração da entidade
    ⊟entity somador_de_1bit is
        port(
           a, b, cin: in std_logic;
                                                          -- Entradas
10
           s, cout: out std_logic
                                                          -- Saidas
     end somador_de_1bit;
    □architecture comportamento of somador_de_1bit is -- Declaração da arquitetura
                                                                                               S = A \oplus B \oplus Cin
    ⊟beain
        s <= cin xor (a xor b);
        cout <= (cin and (a xor b)) or (a and b);
                                                                                           Cout=A.B+A.Cin+B.Cin
19
     end comportamento;
```

Somador completo de 1 bit



Selecionando a operação

Valor de entrada para selecionar o valor de B

```
seleciona operacao.vhd
   FI-- Projeto 01 - PHT
    -- Configura a operação de soma ou subtração atravez da seleção da entrada b (que pode ser b ou seu complemento)
     use IEEE.std_logic_1164.all;
     use ieee.numeric_std.all;
    ⊟entity seleciona_operacao is
                                                               -- Declaração da entidade
        generic(
10
           nbits : integer := 4
                                                   -- número de bits
11
12
    Ė
13
           input_B: in std_logic_vector (nbits-1 downto 0);
                                                                      -- Entradas
           sel_B : in std_logic;
                                                                         -- Seleciona a entrada
           B : out std_logic_vector (nbits-1 downto 0)
15
16
17
     end seleciona operacao:
18
    Barchitecture comportamento of seleciona_operacao is -- Declaracao da arquitetura
        -- Cria um vetor do mesmo tamanho que B com o bit menos significativo igual a 1: constant one : unsigned(B'RANGE) := (0 => '1', others => '0');
21
22
23 ⊟begin
        -- Atribui o valor de B de acordo com a seleção (0 = mantem o valor | 1 = atribui o compçemento de 2)
        -- calculo do complemento de 2: inverte os bits de B e soma 1
25
26
        B <= input_B when sel_B='0' else std_logic_vector(unsigned (not input_B) + one):
27
     end comportamento;
```


Saída B recebe entrada B normal se sel_B='0', se não recebe o complemento de 2 de B'


Complemento de 2 do B


```
seleciona operacao.vhd
                                  FI-- Projeto 01 - PHT
                                   -- Configura a operação de soma ou subtração atravez da seleção da entrada b (que pode ser b ou seu complemento)
                                    use IEEE.std_logic_1164.all;
                                    use ieee.numeric_std.all;
Recebe a entrada B
                                                                                                                                   Vetor de nbits com o
                                   ⊟entity seleciona_operacao is
                                                                                                  -- Declaração da entidade
                                                                                                                                  bit menos significativo
                                        generic(
                               10
                                           nbits
                                                  : integer := 4
                                                                                     -- número de bits
                                                                                                                                          igual a 1
                              11
                              12
                                   Ė
                                           input_B: in std_logic_vector (nbits-1 downto 0);
                                                                                                         -- Entradas
                                           sel_B : in std_logic;
                              14
                                                                                                            -- Seleciona a entrada
                              15
                                           B : out std_logic_vector (nbits-1 downto 0)
                              16
                              17
                                    end seleciona operacao:
                              18
                                   Earchitecture comportamento of seleciona_operacao is
Saída B depende do
                                                                                                  -- Declaração da arquitetura
                                        -- Cria um vetor do mesmo tamanho que B com o bit menos significativo igual a 1: constant one : unsigned(B'RANGE) := (0 => '1', others => '0');
   valor de sel B
                              21
22
                               23
                                   ⊟begin
                                       -- Atribui o valor de B de acordo com a seleção (0 = mantem o valor | 1 = atribui o compçemento de 2 -- calculo do complemento de 2: inverte os bits de B e soma 1
                              26
                                      \rightarrow B <= input_B when sel_B='0' else std_logic_vector(unsigned (not input_B) + one):
                                    end comportamento;
```

Negação da entrada B somada com o 1 (Complemento de 2)

Selecionando a operação e fazendo o Complemento de 2 do B







Somador completo com número de bits configurável (Visão Geral)

```
main.vhd
图 66 7 課 課 8 8 6 10 🖜 🛂 🏭 🗏
    □-- Projeto de sistemas digitais combinacionais em VHDL - Proj.01 - PHI
    I-- Somador de múltiplos bits configurado para permitir selecionar soma ou subtração
     library IEEE;
     use ieee.std_logic_1164.all;
    ⊟entity main is
         generic(
            nbits : integer := 4
                                                                   -- número de bits
  port(
10
11
17
18
19
    ⊟architecture comportamento of main is
20
21
         -- Declarando o componente somador de 1bit
22
    Ė
         component somador de 1bit is
23
    H
         port(
27
         end component:
28
29
         -- Declarando o componente seleciona operação
30
         component seleciona operação is
31
    H
         port(
36
         end component;
37
38
         -- Declaração das constantes e variaveis:
         signal Cout_somadores : std_logic_vector(nbits downto 0) := (others => '0'); -- Recebe a saida Cout dos blocos somadores signal Cout_invetB : std_logic_vector(nbits downto 0) := (others => '0'); -- Recebe a saida Cout dos blocos inverte B
39
40
41
42
         signal saidaB2 : std_logic_vector(nbits-1 downto 0);
signal entradaBEscolhida : std_logic_vector(nbits-1 downto 0);
                                                                                                -- Saida do complemento de 2 da entrada B
43
                                                                                                -- Valor da entrada B escolhida
44
45
     begin
46
47
         -- Gerando os blocos duplicados:
48
         gl: for i in 0 to nbits-1 generate
            -- Instanciando os blocos do somador_de_1bit
49
50
            inst somador de 1bit : somador de 1bit
51
    Ė
            port map(
59
         end generate g1;
60
61
         -- Instanciando os blocos do seleciona_operacao
62
         inst_seleciona_operacao: seleciona_operacao
    Ė
63
         port map(
         Cout_msb <= Cout_somadores(nbits); -- salvando o Cout mais significativo
69
70
      end comportamento;
```



```
architecture da main: descreve as relações existentes entre as interfaces de entrada e saída (visão interna)
```

região de declaração de constantes sinais e componentes

```
Earchitecture comportamento of main is
20
21
         -- Declarando o componente somador de 1bit
22
         component somador_de_1bit is
             port(
24 25
                a, b, cin: in std_logic;
                                                                   -- Entradas
                s, cout: out std_logic
                                                                    -- Saidas
26
27
28
         end component:
29
         -- Declarando o componente seleciona_operacao
30
31
32
         component seleciona_operacao is
            port(
                input_B: in std_logic_vector(nbits-1 downto 0); -- Entradas
33
                sel_B : in std_logic;
                                                                                            -- Seleciona a entrada
34
35
                B : out std_logic_vector(nbits-1 downto 0)
                                                                                            -- Saidas
36
37
         end component;
38
         -- Declaração das constantes e variaveis:
         signal Cout_somadores : std_logic_vector(nbits downto 0) := (others => '0'); -- Recebe a saida Cout dos blocos somadores signal Cout_invetB : std_logic_vector(nbits downto 0) := (others => '0'); -- Recebe a saida Cout dos blocos inverte B
39
40
41
42
         signal saidaB2 : std_logic_vector(nbits-1 downto 0);
                                                                                                    -- Saida do complemento de 2 da entrada B
43
         signal entradaBEscolhida : std_logic_vector(nbits-1 downto 0):
                                                                                                    -- Valor da entrada B escolhida
      begin
```

```
região de código concorrente
                                                                                                (descreve o sistema.)
     begin
46
            Gerando os blocos duplicados:
         g1: for i in 0 to nbits-1 generate
-- Instanciando os blocos do somador_de_1bit
50
            inst_somador_de_1bit : somador_de_1bit
51
                port map(
    Ė
52
                   a \Rightarrow A(i).
53
                   b => entradaBEscolhida(i),
54
55
                   cin => Cout_somadores(i),
                                                                     constrói os blocos do
                   s => resultado(i),
                                                                        somador de 1 bit
56
                   cout => Cout_somadores(i+1)
57
58
59
         end generate g1;
60
61
         -- Instanciando os blocos do seleciona_operacao
62
         inst_seleciona_operacao: seleciona_operacao _
63
    Ė
            port map(
                                                                        constrói o bloco do
64
                input_B => B.
                                                                              seletor
65
                sel_B => sel_op,
66
                B => entradaBEscolhida
67
68
69
         Cout_msb <= Cout_somadores(nbits); -- salvando o Cout mais significativo
70
     end comportamento:
```

função generate: utilizada para duplicar os blocos do somador de 1 bits de acordo com o número de bits que se deseja operar

Testbench (Visão Geral)

testbench.vhd* para configurar o número A-- Projeto 01 - PHI -- Testbench para avaliar a funcionalidade desenvolvida de bits é necessário library ieee: alterar esses dois campos use ieee.std_logic_1164.all; use ieee.numeric_std.all; use std.textio.all: definição dos valores ⊟entity testbench is que serão atribuídos ao lend testbench: 11 seletor de operação 12 Flarchitecture test of testbench is 13 -- Declarando o componente main component main is F generic(nbits : integer := 4 16 -- número de bits 17 18 port(24 25 end component: 26 -- Declarando as constantes e variaveis constant nbits : integer := 4; -- número de bits 28 constant somasub_val : std_logic_vector(63 downto 0) := x"0F0F0F0F0F0F0F0F0F0F0F";
signal input_a, input_b, result : std_logic_vector(nbits-1 downto 0);
signal sel_somasub : std_logic;
signal cout_msb : std_logic;
signal clock : std_logic := '0'; sinais que interligam os 29 blocos 31 32 33 34 begin construção dos 36 -- Instanciando a main 37 dut : main processos 38 port map(39 A => input_a, 40 B => input_b, sel_op => sel_somasub, 41 42 resultado => result, 43 Cout_msb => cout_msb 44 seleciona se a operação será -- Processo 01: seleciona se a operação será soma ou subtração selecionando_op: process (clock) soma (0) ou -- Processo 02: ler os valores das entradas A e B do arquivo de texto e atribui para os respetivos inputs 60 F lendo_entradas: process (clock) subtração (1) -- Processo 03: escreve o resultado e qual foi a respectiva operação no arquivo de texto armazenando_resultados: process (clock) clock <= not clock after 5 ns; -- variando o clock Lend test:

```
selecionando_op: process (clock)
                                                                                     Processo 1: Seleciona se a
            variable ptr_mux : integer := 0;
48
49
         begin
                                                                                     operação será Soma ou
50
            if rising_edge(clock) then
51
                sel_somasub <= somasub_val(ptr_mux);</pre>
                                                                                    Subtração.
52
                ptr_mux := ptr_mux + 1;
53
                if ptr_mux = 64 then
                                                                                               valores variam de acordo
54
                   ptr_mux := 0;
                                                                                                 com o determinado na
55
                end if:
                                                                                               constante "somasub val"
56
             end if:
57
         end process:
58
                                                          somasub_val : std_logic_vector(63_downto_0) := x"0F0F0F0F0F0F0F
 após percorrer todo o vetor
   de valores, se reinicia
```

Processo 2: ler os valores das entradas A e B do arquivo de texto e atribui para os respectivos inputs


Lê os dados de entrada contidos no arquivo "entradas.txt"

```
lendo_entradas: process (clock) <</pre>
60
            file F: TEXT open READ_MODE is "C:\Users\Mercedes\QuartusLite\Projetos\PHI_VHDL\projetos\proj01_phi_equipe0\arq_entrada_saida\entradas.txt";
61
62
            variable L: LINE;
            variable entrada : integer:
63
        begin
                                                                                                    Lê a entrada com um valor
            if rising_edge(clock) then
    ė
                                                                                                              inteiro
    if not endfile(F) then
                  READLINE(F, L);
68
                  READ(L, entrada);
                  input_a <= std_logic_vector(to_unsigned(entrada, nbits)); <</pre>
69
70
                                                                                                                          Em cada subida do pulso do
71
                  READLINE(F, L);
72
                  READ (L, entrada);
                                                                                                                          clock, se lê um valor contido
73
                  input_b <= std_logic_vector(to_unsigned(entrada, nbits)); <=
                                                                                                                            em uma linha, e o atribui
74
75
               end if:
                                                                                                                            para a entrada A e outro
76
            end if:
                                                                                                                                para a entrada B
         end process:
```

Processo 3: Escreve o resultado e qual foi a respectiva operação no arquivo de texto.

Armazena dados de interesse no arquivo "saida.txt"

```
armazenando_resultados: process (clock)
80
             file F: TEXT open WRITE_MODE is "C:\Users\Mercedes\QuartusLite\Projetos\PHI_VHDL\projetos\proj01_phi_equipe0\arq_entrada_saida\saida.txt";
81
82
             variable L: LINE;
83
          begin
             if rising_edge(clock) then
84
                WRITE (L, to_bit(cout_msb));
WRITE (L, ' ');
WRITE (L, to_integer(unsigned(result)));
WRITE (L, ' ');
85
86
                                                                                                     Na subida do pulso do clock (1) os
                                                                                                    valores do resultado, Count msb e o
                WRITE (L, '');
WRITE (L, to_bit(sel_somasub));
89
                                                                                                    identificador da operação são salvos
                WRITELINE (F. L):
90
91
             end if:
92
         end process;
```



Simulação (Testbench)

A Simulação foi executada por 200 ns

Entradas e Saídas

