# Introdução ao projeto de sistemas digitais

Prof. Ilan Sousa Correa


Universidade Federal do Pará (UFPA)

Instituto de Tecnologia (ITEC)

Faculdade de Eng. da Computação e Telecomunicações (FCT)


Revisitando o exemplo da aula 1.3

- Carregando dados a partir de arquivos e salvando resultados em arquivos
- Geração de entradas a partir de constantes no código VHDL



Simulação a ser mostrada na aula

### **Testbench**



### Material de referência


- VHDL Handbook □ livro gratuito
- https://redirect.cs.umbc.edu/portal/help/VHDL/VHDL-Handbook.pdf
- Documento para consulta rápida sobre VHDL
  - Bibliotecas e funções
  - Estruturas e palavras reservadas da linguagem
  - Etc
- Usaremos esse material par consultar sobrecarga de funções e funções disponíveis em cada biblioteca.



### Material de referência

Exemplo de sobrecarga


#### NUMERIC BIT Types and subprograms for designing with arrays of BIT. Is precompiled into the library "IEEE" (accessed via USE IEEE.NUMERIC BIT.ALL). package NUMERIC BIT is type UNSIGNED is array (NATURAL range <>) of BIT; is array (NATURAL range <>) of BIT; Sobrecarga do operador + function "abs" (ARG:SIGNED) return SI Possibilidades de operandos function "-" function "+" function "+" function "+" function "+" function "+" function "+" function "-" (L, R: UNSIGNED function "-" function "-" (L:UNSIGNED; R:NATURAL) return UNSIGNED; function "-" function "-" (L:SIGNED; return SIGNED; function "-" (L:INTEGER; R:SIGNED) return SIGNED; function "\*" return UNSIGNED; (L,R:UNSIGNED) function "\*" (L.R:SIGNED) return SIGNED: function "\*" (L:UNSIGNED; R:NATURAL) return UNSIGNED: function "\*" (L:NATURAL; R: UNSIGNED) return UNSIGNED; function "\*" (L:SIGNED: R: INTEGER) return SIGNED: function "\*" (L:INTEGER; R:SIGNED) return SIGNED: function "/" (L, R: UNSIGNED) function "/" (L,R:SIGNED)



### Material de referência

Exemplo de sobrecarga

#### **TEXTIO** \$ 14.3 Types and subprograms to handle text files. Is precompiled into the library "STD ( cessed via USE STD.TEXTIO.ALL). package TEXTIO is Sobrecarga da função READ type LINE is access STRING; type TEXT is file of STRING; Possibilidades de entradas type SIDE is (RIGHT, LEFT); subtype WIDTH is natural; file INPUT : TEXT open READ MODE file OUTPUT : TEXT open WRITE procedure READLINE (TIE F: TEXT; L:out LINE); procedure READ (L:inout LINE; VALUE:out BIT; GOOD: out BOOLEAN); procedure READ(L:inout LINE; VALUE:out BIT); procedure READ (L:inout LINE; VALUE:out BIT VECTOR; GOOD: out BOOLEAN); procedure READ(L:inout LINE; VALUE:out BIT VECTOR); procedure READ (L:inout LINE; VALUE:out BOOLEAN; GOOD: out BOOLEAN) ; procedure READ(L:inout LINE; VALUE:out BOOLEAN);



Projeto de sistemas digitais combinacionais em VHDL – Projeto 1

- Deseja-se projetar uma Unidade Lógica Aritmética (ALU) que realiza as operações de soma, subtração, AND, OR, NOT, deslocamento de 1 bit para esquerda, deslocamento de 1 bit para direita, incremento de 1, decremento de 1;
- Esta ALU tem duas entradas de dados A e B;
- Ema saída S.
- O resultado será atribuído à S de acordo com uma das operações selecionadas, para isso há uma entrada auxiliar, denominada SEL que indica que operação deverá ser realizada.
- Deve-se projetar um arquivo VHDL para cada operação, que deverão ser conectados em outro arquivo VHDL (top-level). Deve-se usar a biblioteca numeric std (operandos +,-,and, ...)

Projeto de sistemas digitais combinacionais em VHDL – Projeto 2

- Deseja-se projetar um conversor de número inteiro binário para mostrar o caractere correspondente em um display de 7 segmentos. Conversor da tabela ASCII para representação em 7 segmentos. Projetar um arquivo VHDL para esta conversão;
- Criar em um arquivo top-level duas instâncias do conversor e conectar para converter dois caracteres por vez.
- O arquivo top-level deve ter duas entradas A e B e duas saídas S1 e S2;
- O arquivo top-level deve ter ainda uma entrada auxiliar para permitir intercambiar as entradas convertidas, ou seja,
  - A □ Conversão □ S1 e B □ Conversão □ S2
  - A □ Conversão □ S2 e B □ Conversão □ S1

Projeto de sistemas digitais combinacionais em VHDL – Projeto 3

- Deseja-se projetar um somador completo de 1 bit a partir de portas lógicas usando funções lógicas da biblioteca std\_logic\_1164;
- A partir do somador de 1 bit, deve-se, então, construir um arquivo top-level que implemente um somador completo com número de bits configurável a partir do somador de 1 bit;
- O somador de múltiplos bits (arquivo top-level) deve ainda poder ser configurado para permitir selecionar soma ou subtração;
  - Uma subtração pode ser implementada como uma soma do operando A com o complemento a 2 do operando B
  - Deve-se construir uma arquivo VHDL auxiliar que gera o complemento a 2 do operando B

Projeto de sistemas digitais combinacionais em VHDL – Informações gerais

- Desenvolvimento de um testipenció para cada um dos tres projetos implementações.
  - Deve-se criar um testbench para avaliar a funcionalidade desenvolvida
  - Os dados de entrada devem ser lidos a partir de um arquivo de texto e os resultados devem ser salvos em um arquivo de texto
- Equipes de até 3 alunos
  - Apresentação da solução no dia 27/09
  - 15 minutos de apresentação + 5 minutos de discussão
  - Incluir na apresentação: diagrama de blocos do sistema projetado, capturas de telas do simulador, comparação/comentário do resultado gera nos arquivos, dados de entrada e saída, etc.
  - O projetos serão sorteados entre as equipes.

# Dúvidas?