

Componentes de blocos operativos

Prof. Ilan Sousa Correa

Universidade Federal do Pará (UFPA)

Instituto de Tecnologia (ITEC)

Faculdade de Eng. da Computação e Telecomunicações (FCT)

Introdução

Nas aulas anteriores foram introduzidos alguns componentes básicos de sistemas digitais

- Portas lógicas, multiplexadores, decodificadores, registradores, e controladores

Controladores ou máquinas de estados são adequados para tratar entradas e saídas de controle

- Entrada de controle: geralmente 1 ou alguns bits representando o estado do ambiente
 - Pressionamento de botão, obstáculo detectado por um sensor



Como tratar dados mais complexos?

- Nesta aula, introduziremos o chamado “caminho de dados” ou bloco operativo
- Caminho de dados: associação de componentes básicos “em série” para tratar dados

Registradores

Já estudados antes



- Construídos a partir de flip-flops compartilhando o mesmo sinal de clock
- Usados nas aulas anteriores para a construção de memória que guardam o estado atual em uma máquina de estados
- Em sua construção básica, sempre salva a entrada e disponibiliza na saída



Registrador com carga paralela

Registrador + multiplexador para permitir salvar em ciclos específicos


- Salva novo valor do barramento i , ou salva valor anterior Q através de mux e um sinal “load”



Registrador com carga paralela



Exemplo de uso: amostrador de peso

- Recursos: mostrar o peso e salvar o peso
- Registrador armazena um peso anterior
- Dois displays



Registrador de deslocamento

Registrador que pode manter o valor atual ou realizar um deslocamento





1001 (original)

0100

0010

0001


0000



Registrador multi-funções

É possível combinar várias funções

Entradas			Saídas		Operação
Id	shr	shl	s1	s0	
0	0	0	0	0	Mantém valor
0	0	1	1	1	Deslocamento esquerda
0	1	0	1	0	Deslocamento direita
0	1	1	1	0	Deslocamento direita
1	0	0	0	1	Carga
1	0	1	0	1	Carga
1	1	0	0	1	Carga
1	1	1	0	1	Carga




Somadores

Existem várias formas de implementar somadores (meio somador, somador completo, carry-ripple, etc)


- Consideraremos a otimização realizada pela ferramenta de processamento de HDL, ou seja, para nós será “+”

Exemplo de uso




Deslocadores


Circuito lógico que permite deslocar uma sequência de bits para esquerda ou para direita



Esquerda ou Nenhum deslocamento




Esquerda, direita ou Nenhum deslocamento



Exemplo de caminho de dados com deslocador e somador


Conversão de temperatura de Celsius para Fahrenheit (8 bits)

- $F = C * 9/5 + 32$
- Aproximação: $F = C * 2 + 32$
- Multiplicação por 2 implementada com deslocamento



Exemplo de caminho de dados com deslocador e somador

Média de quatro valores de temperatura (ou qualquer outra medição)




Deslocador configurável (barrel shifter)

Deslocador que pode ser configurável em 0,1,..., 7

Implementação mais eficiente

- Associação de deslocadores





Comparadores

Comparador de igualdade de valores

- Saída é 1 se os valores são igual e 0 se diferentes

0110 = 0111 ?



Comparadores de magnitude

Indicar se $A > B$ ou $A = B$ (4 bits)

- Algoritmo: Compara bit a bit a partir do bit mais significativo. Logo, A_3 e B_3 , A_2 e B_2 , ..., para quando a comparação der diferente, o operando que tiver bit 1 na parada da comparação será o maior, se não parar até o último dos bits dos operandos, então, são iguais.



A=1011	B=1001	
1011	1001	Iguais
1011	1001	Iguais
1011	1001	Diferentes

Logo, $A > B$

Comparadores de magnitude


Indicar se $A > B$ ou $A = B$ (4 bits)

- Algoritmo: Compara bit a bit a partir do bit mais significativo. Logo, A_3 e B_3 , A_2 e B_2 , ..., para quando a comparação der diferente, o operando que tiver bit 1 na parada da comparação será o maior, se não parar até o último dos bits dos operandos, então, são iguais.





Comparadores de magnitude

Exemplo de uso de comparadores de magnitude: direcionar à saída o menor entre dois números





Contadores

Incremento ou decremento de 1 a cada ciclo de clock



Contadores


Contador com incremento ou decremento de 1 configurável



Contadores

Exemplo de aplicação: divisor de clock com contador


- Suponha que o clock do nosso sistema digital é de 256 Hz, e precisamos de um pulso de 1 Hz
- Utilização de um contador de 8 bits
- Contagem de 0 a 255 (ou 255 a 0) e gera um pulso em tc a cada segundo



Contadores

Exemplo de aplicação: painel de LEDs

- Deve-se iluminar um painel com 8 LEDs da direita para esquerda um de cada vez
- Contador de 3 bits





Temporizadores

Um tipo de contador que pode ser usado para contar tempo

- Sabendo a frequência do clock, é possível medir a passagem do tempo

Exemplo: Medição de velocidade usando dois sensores de presença

- Sensor “a” inicia a contagem e o sensor “b” para a contagem



Unidades Lógicas Aritméticas (ULA)

Juntando todos os blocos básicos vistos anteriormente








TABLE 4.2 Desired calculator operations

Inputs			Operation	Sample output if A=00001111, B=00000101
x	y	z		
0	0	0	$S = A + B$	S=00010100
0	0	1	$S = A - B$	S=00001010
0	1	0	$S = A + 1$	S=00010000
0	1	1	$S = A$	S=00001111
1	0	0	$S = A \text{ AND } B$ (bitwise AND)	S=00000101
1	0	1	$S = A \text{ OR } B$ (bitwise OR)	S=00001111
1	1	0	$S = A \text{ XOR } B$ (bitwise XOR)	S=00001010
1	1	1	$S = \text{NOT } A$ (bitwise complement)	S=11110000



Banco de registradores

Componente que provê acesso a M registradores de N bits → Banco de registradores MxN



Banco de registradores

Componente que provê acesso a M registradores de N bits → Banco de registradores MxN



Resumo

Componentes comumente utilizados no nível RTL (não limitado aos vistos na aula)

- Registradores
- Deslocadores
- Somadores
- Comparadores
- Contadores
- Multiplicadores
- Subtratores
- Unidades lógicas aritméticas
- Banco de registradores

Vamos combinar todos esses blocos e máquinas de estados para construir sistemas mais complexos

Componentes de blocos operativos


Construção de caminhos de dados (datapaths) em VHDL

Componentes de blocos operativo

Resumo de alguns blocos digitais básicos estudados

- Multiplexador \Rightarrow Circuito combinacional

Inferência do Quartus II



```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.all;
3
4 entity mux is
5     generic(
6         nbits : integer := 4
7     );
8     port(
9         a, b : in std_logic_vector(nbits-1 downto 0);
10        sel : in std_logic;
11        o : out std_logic_vector(nbits-1 downto 0);
12    );
13 end mux;
```

Várias implementações diferentes são interpretadas como o mesmo bloco digital
Arquivo disponível

```
15 architecture comportamento of mux is
16     -- Somente utilizado na forma 4
17     signal sel_array : std_logic_vector(nbits-1 downto 0);
18 begin
19     -- Forma 1
20     process(a,b,sel)
21     begin
22         if sel = '1' then
23             o <= a;
24         else
25             o <= b;
26         end if;
27     end process;
28
29     -- Forma 2
30     -- o <= a when sel='1' else b;
31
32     -- Forma 3
33     with sel select
34         o <= a when '1',
35         b when others;
```

Componentes de blocos operativos

Resumo de alguns blocos digitais básicos estudados


● Somador ou subtrator ⇒ Circuito combinacional

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.all;
3 use IEEE.NUMERIC_STD.all;
4
5 entity soma_sub_unsig is
6   generic(
7     nbits : integer := 4
8   );
9   port(
10    a, b : in std_logic_vector(nbts-1 downto 0);
11    sel : in std_logic;
12    o : out std_logic_vector(nbts-1 downto 0)
13  );
14 end soma_sub_unsig;
15
```

```
16 architecture comportamento of soma_sub_unsig is
17   begin
18
19   process(a,b,sel)
20     begin
21       if sel='1' then
22         o <= std_logic_vector(unsigned(a)+unsigned(b));
23       else
24         o <= std_logic_vector(unsigned(a)-unsigned(b));
25       end if;
26     end process;
27
28   end architecture;

```

Inferência do Quartus II



Várias implementações diferentes são interpretadas como o mesmo bloco digital
Arquivo disponível

Somador e subtrator podem ser implementados separadamente e então conectados

Componentes de blocos operativos

Resumo de alguns blocos digitais básicos estudados

- Somador ou subtrator \Rightarrow Circuito combinacional **estrutural**

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3  use IEEE.NUMERIC_STD.all;
4
5  entity soma_unsig is
6  generic(
7      nbits : integer := 4
8  );
9  port(
10     a, b : in std_logic_vector(nbits-1 downto 0);
11     o : out std_logic_vector(nbits-1 downto 0)
12 );
13 end soma_unsig;
14
15 architecture comportamento of soma_unsig is
16 begin
17     o <= std_logic_vector(unsigned(a)+unsigned(b));
18 end architecture;
```

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3  use IEEE.NUMERIC_STD.all;
4
5  entity sub_unsig is
6  generic(
7      nbits : integer := 4
8  );
9  port(
10     a, b : in std_logic_vector(nbits-1 downto 0);
11     o : out std_logic_vector(nbits-1 downto 0)
12 );
13 end sub_unsig;
14
15 architecture comportamento of sub_unsig is
16 begin
17     o <= std_logic_vector(unsigned(a)-unsigned(b));
18 end architecture;
```

Componentes de blocos operativos

Resumo de alguns blocos digitais básicos estudados

- Somador ou subtrator \Rightarrow Circuito combinacional estrutural

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.all;
3 use IEEE.NUMERIC_STD.all;
4
5 entity soma_sub_unsig_estrutural is
6   generic(
7     nbits : integer := 4
8   );
9   port(
10    a, b : in std_logic_vector(nbits-1 downto 0);
11    sel : in std_logic;
12    o : out std_logic_vector(nbits-1 downto 0)
13  );
14 end soma_sub_unsig_estrutural;
```

Declaração do componentes

```
16 architecture estrutura of soma_sub_unsig_estrutural is
17   component sub_unsig
18   generic(
19     nbits : integer := 4
20   );
21   port(
22     a, b : in std_logic_vector(nbits-1 downto 0);
23     o : out std_logic_vector(nbits-1 downto 0)
24   );
25 end component;
26
27   component soma_unsig
28   generic(
29     nbits : integer := 4
30   );
31   port(
32     a, b : in std_logic_vector(nbits-1 downto 0);
33     o : out std_logic_vector(nbits-1 downto 0)
34   );
35 end component;
36
37   component mux
38   generic(
39     nbits : integer := 4
40   );
41   port(
42     a, b : in std_logic_vector(nbits-1 downto 0);
43     sel : in std_logic;
44     o : out std_logic_vector(nbits-1 downto 0)
45   );
46 end component;
```

Componentes de blocos operativos

Instanciação e conexão dos componentes

Resumo de alguns blocos digitais básicos estudados

- Somador ou subtrator ⇒ Circuito combinacional estrutural

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.all;
3 use IEEE.NUMERIC_STD.all;
4
5 entity soma_sub_unsig_estrutural is
6   generic(
7     nbits : integer := 4
8   );
9   port(
10    a, b : in std_logic_vector(nbits-1 downto 0);
11    sel : in std_logic;
12    o : out std_logic_vector(nbits-1 downto 0)
13  );
14 end soma_sub_unsig_estrutural;
```

Project Navigator

Entity

⚠ Cyclone II: EP2C35F672C6

▼ soma_sub_unsig_estrutural

mux:instancia_mux

soma_unsig:instancia_soma

sub_unsig:instancia_sub

```
48 signal soma, sub : std_logic_vector(nbits-1 downto 0);
49 begin
50   instancia_sub : sub_unsig
51   generic map(
52     nbits => nbits
53   )
54   port map(
55     a => a,
56     b => b,
57     o => sub
58   );
59
60   instancia_soma : soma_unsig
61   generic map(
62     nbits => nbits
63   )
64   port map(
65     a => a,
66     b => b,
67     o => soma
68   );
69
70   instancia_mux : mux
71   generic map(
72     nbits => nbits
73   )
74   port map(
75     a => soma,
76     b => sub,
77     sel => sel,
78     o => o
79   );
80 end architecture;
```

Componentes de blocos operativos

Instanciação e conexão dos componentes


Resumo de alguns blocos digitais básicos estudados

- Somador ou subtrator \Rightarrow Circuito combinacional estruturado

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.a
3 use IEEE.NUMERIC_STD.all;
4
5 entity soma_sub_unsig_est
6   generic(
7     nbits : integer :=
8   );
9   port(
10    a, b : in std_logic
11    sel : in std_logic;
12    o : out std_logic_v
13  );
14 end soma_sub_unsig_est
```

```
48 signal soma, sub : std_logic_vector(nbits-1 downto 0);
49 begin
50   instancia_sub : sub_unsig
51   generic map(
52     nbits => nbits
53   )
54   port map(
55     a => a,
56     b => b,
```


Inferência do Quartus II



Componentes de blocos operativos

Resumo de alguns blocos digitais básicos estudados

- Somador ou subtrator síncrono \Rightarrow Circuito combinacional e sequencial



```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.all;
3 use IEEE.NUMERIC_STD.all;
4
5 entity soma_sub_sinc is
6   generic(
7     nbits : integer := 4
8   );
9   port(
10    clk : in std_logic;
11    a, b : in std_logic_vector(nbits-1 downto 0);
12    sel : in std_logic;
13    o : out std_logic_vector(nbits-1 downto 0)
14  );
15 end soma_sub_sinc;
```

Várias implementações diferentes são interpretadas como o mesmo bloco digital
Arquivo disponível

```
17 architecture comportamento of soma_sub_sinc is
18   signal soma, sub, mux : std_logic_vector(nbits-1 downto 0);
19 begin
20   -- Forma 1
21   process(clk)
22   begin
23     if rising_edge(clk) then
24       if sel='1' then
25         o <= std_logic_vector(unsigned(a)+unsigned(b));
26       else
27         o <= std_logic_vector(unsigned(a)-unsigned(b));
28       end if;
29     end if;
30   end process;
31
32   -- Forma 2
33   soma <= std_logic_vector(unsigned(a)+unsigned(b));
34   sub <= std_logic_vector(unsigned(a)-unsigned(b));
35   mux <= soma when sel = '1' else sub;
36
37   process(clk)
38   begin
39     if rising_edge(clk) then
40       o <= mux;
41     end if;
42   end process;
```

Componentes de blocos operativos

Construção de caminhos de dados (datapaths) em VHDL

Componentes de blocos operativos


Construção de caminhos de dados (datapaths) em VHDL

- Definição: uma sequência de processamentos que podem ser executados em um ou mais dados
- Implementação básica em VHDL:
 - Encadeamento de vários processos (operações lógicas e aritméticas)
 - Possui certa configurabilidade

Componentes de blocos operativos

Construção de caminhos de dados (datapaths) em VHDL

- Definição: uma sequência de processamentos que podem ser executados em um ou mais dados
- Implementação básica em VHDL:
 - Encadeamento de vários processos (operações lógicas e aritméticas)
 - Possui certa configurabilidade




Componentes de blocos operativos

Construção de caminhos de dados (datapaths) em VHDL

- Definição: uma sequência de processamentos que podem ser executados em um ou mais dados
- Implementação básica em VHDL:
 - Encadeamento de vários processos (operações lógicas e aritméticas)
 - Possui certa configurabilidade

ALU_2	ALU_1	ALU_0	Operation
0	0	0	Pass through A
0	0	1	$A \text{ AND } B$
0	1	0	$A \text{ OR } B$
0	1	1	NOT A
1	0	0	$A + B$
1	0	1	$A - B$
1	1	0	$A + 1$
1	1	1	$A - 1$

Várias operações podem ser executadas de acordo com as combinação dos bits de controle




Componentes de blocos operativos

Construção de caminhos de dados (datapaths) em VHDL

- Definição: uma sequência de processamentos que podem ser executados em um ou mais dados
- Implementação básica em VHDL:
 - Encadeamento de vários processos (operações lógicas e aritméticas)
 - Possui certa configurabilidade

ALU_2	ALU_1	ALU_0	Operation
0	0	0	Pass through A
0	0	1	$A \text{ AND } B$
0	1	0	$A \text{ OR } B$
0	1	1	NOT A
1	0	0	$A + B$
1	0	1	$A - B$
1	1	0	$A + 1$
1	1	1	$A - 1$

Um dado de entrada ou uma constante




Componentes de blocos operativos

Construção de caminhos de dados (datapaths) em VHDL

- Definição: uma sequência de processamentos que podem ser executados em um ou mais dados
- Implementação básica em VHDL:
 - Encadeamento de vários processos (operações lógicas e aritméticas)
 - Possui certa configurabilidade

ALU_2	ALU_1	ALU_0	Operation
0	0	0	Pass through A
0	0	1	$A \text{ AND } B$
0	1	0	$A \text{ OR } B$
0	1	1	NOT A
1	0	0	$A + B$
1	0	1	$A - B$
1	1	0	$A + 1$
1	1	1	$A - 1$

Registrador com reset




Componentes de blocos operativos

Construção de caminhos de dados (datapaths) em VHDL

- Definição: uma sequência de processamentos que podem ser executados em um ou mais dados
- Implementação básica em VHDL:
 - Encadeamento de vários processos (operações lógicas e aritméticas)
 - Possui certa configurabilidade

ALU_2	ALU_1	ALU_0	Operation
0	0	0	Pass through A
0	0	1	$A \text{ AND } B$
0	1	0	$A \text{ OR } B$
0	1	1	NOT A
1	0	0	$A + B$
1	0	1	$A - B$
1	1	0	$A + 1$
1	1	1	$A - 1$

Interface com a saída




Componentes de blocos operativos

Construção de caminhos de dados (datapaths) em VHDL

- Definição: uma sequência de processamentos que podem ser executados em um ou mais dados
- Implementação básica em VHDL:
 - Encadeamento de vários processos (operações lógicas e aritméticas)
 - Possui certa configurabilidade


Sinais de controle fornecidos por uma entidade externa



Componentes de blocos operativos

Construção de caminhos de dados (datapaths) em VHDL

- Definição: uma sequência de processamentos que podem ser executados em um ou mais dados
- Implementação básica em VHDL:
 - Encadeamento de vários processos (operações lógicas e aritméticas)



```

1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  use IEEE.numeric_std.all;
4
5  entity datapath is
6  generic(
7      nbits : integer := 4
8  );
9  port(
10     clk : in std_logic;
11     ie : in std_logic;
12     alu : in std_logic_vector(2 downto 0);
13     reg_load : in std_logic;
14     reg_clear : in std_logic;
15     input : in std_logic_vector(nbits-1 downto 0);
16     output : out std_logic_vector(nbits-1 downto 0)
17 );
18 end datapath;

```

```

27 begin
28     -- Multiplexador
29     mux_output <= input when ie='1' else UM;
30
31     -- ALU
32     process(mux_output, reg_output, alu)
33     begin
34         case alu is
35             when "000" =>
36                 alu_output <= mux_output;
37             when "001" =>
38                 alu_output <= mux_output and reg_output;
39             when "010" =>
40                 alu_output <= mux_output or reg_output;
41             when "011" =>
42                 alu_output <= not mux_output;
43             when "100" =>
44                 alu_output <=
45                     std_logic_vector(signed(mux_output) + signed(reg_output));
46             when "101" =>
47                 alu_output <=
48                     std_logic_vector(signed(mux_output) - signed(reg_output));
49             when "110" =>
50                 alu_output <=
51                     std_logic_vector(signed(mux_output) + to_signed(1, nbits));
52             when "111" =>
53                 alu_output <=
54                     std_logic_vector(signed(mux_output) - to_signed(1, nbits));
55             when others =>
56                 alu_output <= (others => '0');
57         end case;
58     end process;

```

```

60     -- Registrador
61     process(clk)
62     begin
63         if rising_edge(clk) then
64             if reg_clear = '1' then
65                 reg_output <= (others => '0');
66             elsif reg_load = '1' then
67                 reg_output <= alu_output;
68             end if;
69         end if;
70     end process;
71
72     -- Atribuição da saída
73     output <= reg_output;
74
75 end comportamento;

```


Componentes de blocos operativos

Construção de caminhos de dados (datapaths) em VHDL


- Implementação de algoritmos com datapath

Componentes de blocos de

```
1      i = 0
2      while (i < 10){
3          i = i + 1
4          output i
5      }
```

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath



Componentes de blocos de


```

1      i = 0
2      while (i < 10){
3          i = i + 1
4          output i
5      }
    
```

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath

Control Word	Instruction	<i>IE</i>	<i>ALU₂ ALU₁ ALU₀</i>	<i>Load</i>	<i>Clear</i>	<i>OE</i>
		6	5-3	2	1	0
1	$i = 0$	×	xxx	0	1	0
2	$i = i + 1$	0	100 (add)	1	0	0
3	output i	×	xxx	0	0	1



Componentes de blocos op

```


1  i = 0
2  while (i < 10){
3      i = i + 1
4      output i
5  }
    
```

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath

Limpar o conteúdo do registrador
 $i = 0$

Control Word	Instruction	IE	ALU ₂ ALU ₁ ALU ₀	Load	Clear	OE
		6	5-3	2	1	0
1	$i = 0$	×	xxx	0	1	0
2	$i = i + 1$	0	100 (add)	1	0	0
3	output i	×	xxx	0	0	1



Componentes de blocos op

```


1      i = 0
2      while (i < 10){
3          i = i + 1
4          output i
5      }
    
```

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath

Incremento de 1
 $i = i + 1$

Control Word	Instruction	IE	ALU ₂ ALU ₁ ALU ₀	Load	Clear	OE
		6	5-3	2	1	0
1	$i = 0$	x	xxx	0	1	0
2	$i = i + 1$	0	100 (add)	1	0	0
3	output i	x	xxx	0	0	1



Componentes de blocos op

```

1  i = 0
2  while (i < 10){
3      i = i + 1
4      output i
5  }
    
```


Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath

A saída deve ser monitorada por uma entidade externa para finalizar o processamento

Control Word	Instruction	IE	ALU ₂ ALU ₁ ALU ₀	Load	Clear	OE
		6	5-3	2	1	0
1	$i = 0$	×	xxx	0	1	0
2	$i = i + 1$	0	100 (add)	1	0	0
3	output i	×	xxx	0	0	1

OE \Rightarrow output enable
 Não será abordado na aula \Rightarrow podemos assumir que não está presente no circuito




Componentes de blocos operativos

```
1      i = 0
2      while (i < 10){
3          i = i + 1
4          output i
5      }
```

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath



Componentes de blocos ope

```
1      i = 0
2      while (i < 10){
3          i = i + 1
4          output i
5      }
```

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo

i=0


While (i<10){

i = i+input

i = i+1

i = i AND 1

}



Componentes de blocos ope


```
1      i = 0
2      while (i < 10){
3          i = i + 1
4          output i
5      }
```

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo
 - **Passo 1:** Inicialização (1 ciclo de clock)

i = 0

```
While (i<10){
    i = i+input
    i = i+1
    i = i AND 1
}
```



Componentes de blocos ope

```
1      i = 0
2      while (i < 10){
3          i = i + 1
4          output i
5      }
```

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo
 - **Passo 2:** primeiro soma (1 ciclo de clock)

i=0


While (i<10){

i = i+input

i = i+1

i = i AND 1

}



Componentes de blocos op

```
1      i = 0
2      while (i < 10){
3          i = i + 1
4          output i
5      }
```

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo
 - **Passo 3:** incremento de 1 (1 ciclo de clock)

i=0


While (i<10){

i = i+input

i = i+1

i = i AND 1

}



Componentes de blocos ope

```
1      i = 0
2      while (i < 10){
3          i = i + 1
4          output i
5      }
```

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo
 - **Passo 4:** operação lógica (1 ciclo de clock)

i=0


While (i<10){

i = i+input

i = i+1

i = i AND 1

}



Componentes de blocos op

```
1      i = 0
2      while (i < 10){
3          i = i + 1
4          output i
5      }
```

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo

i=0

While (i<10){


i = i+input

i = i+1

i = i AND 1

Cada uma deve ser feita em um ciclo de clock

}



Componentes de blocos op

```
1      i = 0
2      while (i < 10){
3          i = i + 1
4          output i
5      }
```

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo

i=0


While (i<10){

i = i+input

i = i+1

i = i AND 1

}



Componentes de blocos operativos

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo
 - Forma alternativa para a ALU ser implementada Para maior desempenho

i=0

While (i<10){

i = i+input


i = i+1

i = i AND 1


}

Mais bits em ALU para habilitar cada uma das operações

Entradas




Saídas



Componentes de blocos operativos

Construção de caminhos de dados (datapaths) em VHDL


- Implementação de algoritmos com datapath
- Algoritmo mais complexo
 - Duas possíveis implementações



Entradas




Saídas




Componentes de blocos operativos

Construção de caminhos de dados (datapaths) em VHDL


- Implementação de algoritmos com datapath
- Algoritmo mais complexo
 - Duas possíveis implementações



Entradas



Saídas



Bibliografia

- Sistemas digitais: Projeto, Otimização e HDLs, Frank Vahid, Ed. Bookman, 1ª Ed., 2008
- Tocci, R. J., Widmer, N. S. Sistemas digitais. 7. ed. Rio de Janeiro: LTC, 1998.