Prof. Ilan Sousa Correa

Universidade Federal do Pará (UFPA)

Instituto de Tecnologia (ITEC)


Faculdade de Eng. da Computação e Telecomunicações (FCT)


#### Objetivos

- Familiarizar o aluno com os processos para download e instalação do software Intel Quartus (versão 17)
- Mostrar ao aluno a criação de um arquivo de verificação de um projeto (testbench).
- Familiarizar o aluno com simulações em nível RTL e mostrar a capacidade da simulação "Gate Level" usando o software Modelsim/Questasim, incluso no pacote do Quartus
- Mostrar a diferença de códigos em VHDL sintetizáveis e não-sintetizáveis

Download do Quartus

Quartus II pode ser baixado no site intel.com






#### Introdução ao Quartus e simi Installing Quartus Prime Lite Edition (Free) 21.1.0.842


#### Select Components

Instalação Seguir as passos padrão da instalação Escolher os pacotes a serem

instalados

Pacotes usados Quartus Questasim Dispositivos Cyclone





Help


Cancel

< Back


Next >

Finish

Criação de um projeto - dispositivo



A FCT tem disponível Kits DE1-SoC




Prof. Ilan Correa


UFPA/ITEC/FCT

2022.4 – Projetos de Hardware e Interfaceamento


Criação de um projeto – configuração do simulador




Selecionar o simulador Questasim/Modelsim Intel FPGA e linguagem VHDL




Exemplo






```
LIBRARY IEEE:
USE IEEE.STD LOGIC 1164.ALL;
USE IEEE.STD LOGIC UNSIGNED.ALL;
ENTITY conta IS
PORT ( ckin : IN STD LOGIC;
       vcont : OUT STD LOGIC VECTOR (3 DOWNTO 0);
       ckout : OUT STD LOGIC);
END conta;
ARCHITECTURE soma OF conta IS
  SIGNAL vcont s : STD LOGIC VECTOR (3 DOWNTO 0) := "0000";
  SIGNAL ckout s : STD LOGIC := '0';
BEGIN
  vcont <= vcont s ;</pre>
  ckout <= ckout s;</pre>
  PROCESS (ckin)
  BEGIN
    IF ckin'EVENT and ckin = '0' THEN
      IF vcont s /= 9 THEN
        vcont s <= vcont s + 1;</pre>
        ckout s <= '1';
      ELSE
        vcont s <= "0000";
        ckout s <= '0';
      END IF;
    END IF:
  END PROCESS;
END soma;
```



```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
ENTITY disp7 IS
PORT (dec : IN STD LOGIC VECTOR (3 DOWNTO 0);
      disp : OUT STD LOGIC VECTOR (6 DOWNTO 0));
END disp7;
ARCHITECTURE decod OF disp7 IS
BEGIN
             with dec select
             disp <= "1111001" when "0001",
                                when "0010",
                      "0100100"
                                when "0011",
                      "0110000"
                                when "0100",
                      "0011001"
                                when "0101",
                      "0010010"
                                when "0110",
                      "0000010"
                      "1111000" when "0111",
                                                --7
                      "0000000"
                                when "1000",
                                                --8
                      "0010000"
                                when "1001",
                                                --9
                      "0001000"
                                when "1010",
                      "0000011" when "1011",
                      "1000110" when "1100",
                                                --C
                                when "1101",
                      "0100001"
                                                --d
                      "0000110" when "1110",
                                                --E
                      "0001110"
                                when "1111",
                                                --F
                      "1000000" when others;
                                                --0
```

**END** decod;

Exemplo: Contador 00 - 99



```
LIBRARY ieee;
USE ieee.std logic 1164.all;
```



```
ck : IN STD_LOGIC;
hex0 : OUT STD_LOGIC_VECTOR(6
hex1 : OUT STD_LOGIC_VECTOR(6
```

```
Prof. Ilan) Correa

UFPA/ITEC/FCT

2022.4 – Projetos de Hardware e Interfaceamento
```


```
ARCHITECTURE contagem OF contador99 IS
  COMPONENT conta
              PORT(ckin : IN STD LOGIC;
                            ckout : OUT STD LOGIC;
                            vcont : OUT STD LOGIC VECTOR (3
DOWNTO ());
  END COMPONENT:
  COMPONENT disp7
                PORT (dec : IN STD LOGIC VECTOR (3 DOWNTO
0);
                              disp : OUT STD LOGIC VECTOR (6
DOWNTO ());
  END COMPONENT;
  SIGNAL
              ckdez : STD LOGIC;
             dez : STD LOGIC VECTOR(3 DOWNTO 0);
  SIGNAL
  SIGNAL
              uni : STD LOGIC VECTOR (3 DOWNTO 0);
BEGIN
  conta uni : conta
  PORT MAP (ckin => ck.
                             ckout => ckdez,
                             vcont => uni);
  conta dez : conta
  PORT MAP(ckin => ckdez,
                             vcont => dez);
  disp uni : disp7
  PORT MAP (dec => uni,
                             disp \Rightarrow hex0);
  disp dez : disp7
  PORT MAP(dec => dez,
                             disp \Rightarrow hex1);
```

Exemplo: Contador 00 - 99

```
Contador década tisplay
```


```
ARCHITECTURE contagem OF contador99 IS
               COMPONENT conta
                           PORT(ckin : IN STD LOGIC;
                                         ckout : OUT STD LOGIC;
                                         vcont : OUT STD LOGIC VECTOR (3
             DOWNTO ());
               END COMPONENT:
               COMPONENT disp
                                         IN STD LOGIC VECTOR (3 DOWNTO
                             PORT (dec
             0);
                                           disp : OUT STD LOGIC VECTOR (6
             DOWNTO ());
               END COMPONENT;
               SIGNAL
                           ckdez : STD LOGIC;
                           dez : STD LOGIC VECTOR(3 DOWNTO 0);
               SIGNAL
               SIGNAL
                           uni : STD LOGIC VECTOR (3 DOWNTO 0);
             BEGIN
               conta uni : conta
               PORT MAP (ckin => ck.
                                          ckout => ckdez,
                                          vcont => uni);
               conta dez : conta
               PORT MAP(ckin => ckdez,
                                          vcont => dez);
               disp uni : disp7
               PORT MAP (dec => uni,
                                          disp \Rightarrow hex0);
               disp dez : disp7
               PORT MAP(dec => dez,
UFPA/ITEC/FCT
                                          disp \Rightarrow hex1);
```

Exemplo: Contador 00 - 99



Seleção do arquivo principal, que ficará no topo da hieraquia de arquivos


O arquivo contador99 será o top-level da task "compilation" para processar o projeto para resultar em arquivo de programação do FPGA



Exemplo: Contador 00 - 99


#### Contador Decod Display década Contador Decod Display década


#### Resultado após a síntese. Visualização com o recurso RTL Viewer



Simulação do contador99 com um testbench








#### Configuração do Questasim no Quartus

 Em instalações novas do Quartus pode ser necessário configurar o caminho do executável do Questasim

Menu Tools⇒Options⇒EDA Tool Options⇒No campo Questasim Intel FPGA preencher

C:/intelFPGA\_lite/21.1/questa\_fse/win64 (modificar de acordo com o diretório de instalação no seu

computador)




\* General EDA Tool Options Headers & Footers Settir | EDA Tool Libraries IP Catalog Search Loc Synnlify Pro Design Templates Active-HDL License Setup Riviera-PRO Preferred Text Editor Processing ModelSim Tooltin Settings Colors Questa Intel FP... C:/intelFPGA\_lite/21.1/questa\_fse/win64

UFPA/ITEC/FCT


Arquivo principal processado pelo Quartus

- Para os processos de síntese e simulação, o Quartus processa o chamado "Top-Level Entity", que basicamente é uma entidade em VHDL. Somente serão sintetizados os arquivos VHDL que estiverem na hierarquia do "Top-Level Entity".
- Exemplo: O arquivo reg mux nbits.vhd é um arquivo hierárquico, que instancia as entidades mux nbits.vhd e reg nbits.vhd.




Arquivo principal processado pelo Quartus

 Para selecionar o arquivo"Top-Level Entity", deve-se ir na aba "File" e selecionar o arquivo desejado como tal




Execução de simulação de um arquivo com o Questasim

- O testbench que testa o arquivo desejado deve ser configurado como Top-Level
- O caminho do Questasim deve estar configurado corretamente no Quartus
- Iniciando o Questasim
  - Selecionar o Flow RTL Simulation
    - Simulações sem atraso
  - Clicar em RTL Simulation
  - O ModelSim deve ser aberto




Execução de simulação de um arquivo com o Questasim

- No Questasim, os arquivos VHDL do Quartus são agrupados na biblioteca work
- O testbench desejado deve ser selecionado para simulação (clicar duas vezes)
  - A janela do Questasim mudará




Execução de simulação de um arquivo com o Questasim

- No Questasim, os arquivos VHDL do Quartus são agrupados na biblioteca work
- O testbench desejado deve ser selecionado para simulação (clicar duas vezes)
  - A janela do Questasim mudará
- Selecionar o sinais para serem mostrados na simulação
- Controles da simulação
  - Reiniciar
  - Configurar tempo de simulação



Execução de simulação de um arquivo com o Questasim


- No Questasim, os arquivos VHDL do Quartus são agrupados na biblioteca work
- O testbench desejado deve ser selecionado para simulação (clicar duas vezes)
  - A janela do ModelSim jrá mudar
- Selecionar o sinais para serem mostrados na simulação
- Controles da simulação
  - o Reiniciar
  - Configurar tempo de simulação
     Prof. Ilan Correa



Control od 3022.4 - Projetos de Hardware e Interfaceamento

Execução de simulação de um arquivo com o Questasim

- Visualização dos dados
- Os bits podem ser interpretados de várias formas



Geração e configuração da licença para o Modelsim/Questasim

A variável de ambiente LM\_LICENSE\_FILE deve ser criada com o conteúdo igual ao caminho da licença adquirida no site a Intel


#### Linux

A variável pode ser criada no próprio terminal antes de abrir o Quartus também pelo terminal


```
/home/ilan [ilan@my-laptop] [13:57]
> export LM_LICENSE_FILE=/home/ilan/quartus_license.dat
/home/ilan [ilan@my-laptop] [13:57]
> /home/ilan/diretorio_instalacao_quartus/bin/quartus
```


#### **Windows**

Processo de criação da variável a partir de menus do sistema



É possível verificar no Quartus se a variável criada foi detectada corretamente





UFPA/ITEC/FCT 2022.4 – Projetos de Hardware e Interfaceamento

Obtenção da licença no site da Intel

#### Manuais da Intel para licenciamento:

https://www.intel.com/content/www/us/en/docs/programmable/683472/22-2/licensing-fpga-software.html

4.4.3. Questa\*-Intel® FPGA Edition and Questa\*-Intel® FPGA Starter Edition Software License

https://www.intel.com/content/www/us/en/support/programmable/licensing/support-center.html


- 1.Go to the Intel® FPGA Self-Service Licensing Center (SSLC).
- 2. Select the Sign up for Evaluation or Free Licenses option on the menu bar.
- 3.In the list of products displayed, select the **Questa\* Intel® FPGA Starter Edition SW-QUESTA** option.
- 4. Under the # of Seats column, enter the number of seats you require.
- 5.Read the license terms of use.
- 6.Select the "I have read and agree to the terms of use of this license as listed below" check box.
- 7.Click **Get License**. A pop-up window displays asking you to which computer should the license be assigned. You can use one of the following options:
  - •Option 1: Click Create a New Computer if you want to assign the license to a new computer. You must provide information about the required hardware and license type. For information about the license type, refer to <a href="Intel® FPGA Software License Types">Intel® FPGA Software License Types</a>. For information about how to extract information about your computer hardware, refer to <a href="Hardware Information Required When You Request a License">Hardware Information Required When You Request a License</a>.
  - •Option 2: Click Assign an Existing Computer and search for the computer name/NIC ID that you have created previously in your My Intel® account. To view your list of computers, use of the following options:
    - Visit the <u>License Assistant</u> and select Regenerate License by Primary Computer > View all computers and select
       On the SSLC menu bar, click Computers and License Files and select the desired option.
- 8.Click **Generate**. You receive an email with the license attached to your registered email address.
- 9.Save the license.dat file on your computer (for example, ~/intelFPGA\_pro/LR-xxxxxx License.dat).

Para registrar o computador, é necessário o endereço MAC, que pode ser obtido com o comando "ipconfig /all" (windows) ou "ipaddr" (linux).

Deve-se usar o endereço MAC da interface Ethernet ou Wifi (outros como Bluetooth e interfaces virtuais não são válidos)

Obtenção da licença no site da Intel


Registrar o computador com o endereço MAC



Introdução ao Quartus e simulações com o Modelsin Questasim tel.com/psg/s/sales-signup-evaluationlicenses

Obtenção da licença no site da Intel

Gerar a licença do Questa-Intel FPGA Starter Edition (gratuita)



### Dúvidas?