# Introdução ao projeto de sistemas digitais


Prof. Ilan Sousa Correa

Universidade Federal do Pará (UFPA)

Instituto de Tecnologia (ITEC)


Faculdade de Eng. da Computação e Telecomunicações (FCT)

Projeto de sistemas digitais pode utilizar processadores ou lógica digital pura



Projeto de sistemas digitais pode utilizar processadores ou lógica digital pura


- Componentes normalmente utilizados nas implementações baseadas em lógica digital (a princípio, consideraremos somente circuitos combinacionais)
  - Multiplexadores, Somadores/Subtratatores, Decodificadores, Multiplicadores



2022.4 - Projetos de Hardware e Interfaceamento

Projeto de sistemas digitais pode utilizar processadores ou lógica digital pura

- Componentes normalmente utilizados nas implementações baseadas em lógica digital (a princípio, consideraremos somente circuitos combinacionais)
  - Multiplexadores, Somadores/Subtratatores, Decodificadores, Multiplicadores



**Prof. Ilan Correa** 

2022.4 – Projetos de Hardware e Interfaceamento

Projeto de sistemas digitais pode utilizar processadores ou lógica digital pura

- Componentes normalmente utilizados nas implementações baseadas em lógica digital (a princípio, consideraremos somente circuitos combinacionais)
  - Multiplexadores, Somadores/Subtratatores, Decodificadores, Multiplicadores



2022.4 - Projetos de Hardware e Interfaceamento

Projeto de sistemas digitais pode utilizar processadores ou lógica digital pura

 Componentes normalmente utilizados nas implementações baseadas em lógica digital (a princípio, consideraremos somente circuitos combinacionais)

Somadores/Subtratatores


Somador Completo:


Bits A e B → Operandos

Bit Cin → Carry-in ("vem um")

Bit Cout → Carry-out ("vai um")

Bit S → Soma/Resultado






### Projeto de sistemas digitais com funções de "alto-nível"

Utilizaremos somente funções lógicas de alto-nível

- Desenvolvimento no chamado "Register transfer level", ou nível RTL
- Não consideraremos o "register" na aula de hoje.
- Resultado do projeto inicial de um sistema digital: Funções básicas interconectadas



# Introdução à linguagem VHDL

### Introdução à linguagem VHDL

VHDL – Very High-Speed Integrated Circuits Hardware Description Language

- VHDL caracteriza um dos tipos de linguagens utilizadas para modelar circuitos digitais.
- A sigla deriva da junção de duas siglas, VHSIC e HDL, que descrevem o real intuito da linguagem.
  - VHSIC Very High-Speed Integrated Circuits.
  - HDL Hardware Description Language.
- VHDL, então, é uma linguagem utilizada na descrição do hardware (ou seja, descrição do funcionamento) de componentes digitais. Padronizada pelo IEEE.
- Quais são os dispositivos que utilizam esse tipo de linguagem?
  - Dispositivos Lógicos Programáveis: CPLD Complex Programmable Logic Device e FPGA Field Programmable Gate Array

#### Aspectos gerais da linguagem VHDL

Permite uma descrição em diversos níveis de abstração:

- Nível Algorítmico;
- Nível de Transferência entre Registradores (RTL);
- Nível de Portas lógicas

Estilo de descrição de hardware

- Comportamental: um componente é desenvolvido baseado na análise das suas entradas, associando-as a determinadas respostas esperadas nas suas saídas(nível mais alto de abstração);
- **Estrutural**: um componente é modelado segundo um circuito lógico pré-estabelecido (nível mais baixo de abstração).

#### Aspectos gerais da linguagem VHDL

Linguagem de código concorrente: a ordem dos comandos não importa

Exceto em regiões específicas de código sequencial

Processamento do código VHDL

**Prof. Ilan Correa** 


- Síntese: "tradução" do código em VHDL (ou em outra linguagem HDL) para programar um FPGA ou CPLD ⇒ análoga à compilação
- **Ferramentas de síntese**: Nem todas as estruturas disponíveis na linguagem podem ser sintetizadas pela ferramenta;

Favorece o desenvolvimento de projetos "Top-Down",

• Há a fragmentação lógica do projeto. O sistema é visualizado de forma abstrata, com detalhamento posterior de seus subsistemas.


2022.4 - Projetos de Hardware e Interfaceamento

### Níveis de abstração




Nível RTL ARCHITECTURE logic OF mux IS SIGNAL sel : BIT\_VECTOR(1 DOWNTO 0); Descrição Comportamental Nível Algorítmico NULL WHEN OTHERS;

### Níveis de abstração



### Níveis de abstração




**Prof. Ilan Correa** 

## Primeiro contato com a linguagem

Entity	Define as portas de entrada e saída da descrição(visão externa do componente).
Architecture	Descreve as relações existentes entre as interfaces de entrada e saída(visão interna do componente).
Package (Library)	Contém a definição de subprogramas, constantes e tipos disponíveis para o projeto.

Entity	Define as portas de entrada e saída da descrição(visão externa do componente).
Architecture	Descreve as relações existentes entre as interfaces de entrada e saída(visão interna do componente).
Package (Library)	Contém a definição de subprogramas, constantes e tipos disponíveis para o projeto.



```
ENTITY <nome entidade> IS
  GENERIC (
      -- Declaração de constantes(somente)
     -- Pode ser omitido na descricao(opcional)
  PORT (
      -- Declaracao das portas de
     -- entrada e saida(input/output)
     i0, i1 : IN TIPO_A; -- entradas
     s0, s1 : OUT TIPO_B; -- saidas
            : BUFFER TIPO_C; -- saida
       : INOUT TIPO D -- entrada/saida
END <nome_entidade>;
```

Entity	Define as portas de entrada e saída da descrição(visão externa do componente).
Architecture	Descreve as relações existentes entre as interfaces de entrada e saída(visão interna do componente).
Package (Library)	Contém a definição de subprogramas, constantes e tipos disponíveis para o projeto.

Prof. Ilan Correa


#### Modos de operação das interfaces:

- **IN**: opera exclusivamente como entrada;
- **OUT**: opera exclusivamente como saída;
- BUFFER: opera como saída e pode ser utilizado para leitura interna no próprio sistema;
- **INOUT**: opera como um pino de entrada ou de saída, bidirecional (selecionável).

```
ENTITY <nome entidade> IS
  GENERIC (
      -- Declaração de constantes(somente)
      -- Pode ser omitido na descricao(opcional)
  PORT
      -- Declaracao das portas de
      -- entrada e saida(input/output)
     i0, i1 : IN TIPO_A; -- entradas
     s0, s1 : OUT TIPO_B; -- saidas
            : BUFFER TIPO C: -- saida
         : INOUT TIPO D -- entrada/saida
END <nome_entidade>;
```

UFPA/ITEC/FCT

Entity	Define as portas de entrada e saída da descrição(visão externa do componente).
Architecture	Descreve as relações existentes entre as interfaces de entrada e saída(visão interna do componente).
Package (Library)  Contém a definição subprogramas, consta e tipos disponíveis pa projeto.	



ARCHITECTURE <nome\_identificador> OF <nome\_entidade> IS
-- Regiao de declaracoes:
 --Declaracao de constantes, sinais e/ou variaveis
 --Declaracao de componentes
 --Declaracao e corpo de subprogramas
 --Definicao de novos tipos
BEGIN
 -- Regiao de codigo concorrente
 -- Descricao do sistema
 -- Construcao de blocos e/ou processos

END <nome\_identificador>;

Entity	Define as portas de entrada e saída da descrição(visão externa do componente).
Architecture	Descreve as relações existentes entre as interfaces de entrada e saída(visão interna do componente).
Package (Library)	Contém a definição de subprogramas, constantes e tipos disponíveis para o projeto.

```
ARCHITECTURE <nome_identificador> OF <nome_entidade> IS
-- Regiao de declaracoes:
    --Declaracao de constantes, sinais e/ou variaveis
    --Declaracao de componentes
    --Declaracao e corpo de subprogramas
    --Definicao de novos tipos

BEGIN
    -- Regiao de codigo concorrente
    -- Descricao do sistema
    -- Construcao de blocos e/ou processos

END <nome identificador>;
```

#### Observações

- A linguagem possui palavras reservadas (keywords);
- Não há diferenciação entre maiúsculos e minúsculos (não é case sensitive);
- Cada sentença deve ser terminada com ponto e vírgula (;);
- Os nomes das variáveis devem iniciar com caracteres alfanuméricos ou "\_"(esse não deve ser utilizado no final de um nome e não pode ser usado duplicado);
- Os comentários em VHDL ocorrem depois de dois hífens seguidos " -- "(não há suporte para comentários em bloco);
- Para melhor entendimento, as palavras reservadas pela linguagem serão escritas com caracteres maiúsculos.

Classes de Objetos: Constantes, Variáveis, Sinais e Arquivos

- Os objetos são elementos que contêm um valor armazenado;
- Constante irá conter um valor estático;
- Variável poderá alterar o valor inicialmente atribuído e só pode ser utilizada em regiões de código sequencial;
- **Sinal** uma conexão real de um circuito (interligação física), pode ter seu valor alterado e é utilizado em código sequencial e em regiões de código concorrente.
- O objeto "FILE" está associado à criação/leitura de arquivos (utilizado em simulações.
  - Suportado pelas ferramentas de síntese somente em alguns casos, como inicialização de conteúdo de memórias

Classes de Objetos: Constantes, Variáveis, Sinais e Arquivos

```
ARCHITECTURE <nome identificador> OF <nome entidade> IS
                                                               CONSTANT const_a : TIPO_X;
-- Regiao de declaracoes:
                                                               CONSTANT const_b : TIPO_X := valor_inicial;
   --Declaração de constantes, sinais e/ou variaveis
                                                               CONSTANT z, v : TIPO X := valor inicial:
   -- Declaração de componentes
   -- Declaração e corpo de subprogramas
                                                               VARIABLE var_a : TIPO_Y;
   --Definicao de novos tipos
                                                                VARIABLE var b : TIPO Y := valor inicial;
BEGIN
                                                               VARIABLE i, o : TIPO Y := valor inicial;
   -- Regiao de codigo concorrente
   -- Descrição do sistema
                                                               SIGNAL sig_a : TIPO_Z;
   -- Construcao de blocos e/ou processos
                                                               SIGNAL sig_b : TIPO_Z := valor_inicial;
                                                               SIGNAL s, t : TIPO_Z := valor_inicial;
END <nome_identificador>;
```

Classes de Objetos: Constantes, Variáveis, Sinais e Arquivos


- Transferência de valores ao longo do código:
  - Observação: Para transferência de valores entre classes diferentes de objetos, devemos atentar para o tipo atribuído aos mesmos, pois devem ser obrigatoriamente iguais.

```
Sinais:
ARCHITECTURE <nome identificador> OF <nome entidade> IS
                                                  sig_a <= sig_c;-- mesma classe de objetos</pre>
-- Regiao de declaracoes:
                                                  sig_b <= var_a; -- classes diferentes de objetos</pre>
  --Declaração de constantes, sinais e/ou variaveis
  -- Declaração de componentes
                                                  sig_c <= const_a; -- classes diferentes de objetos</pre>
  -- Declaração e corpo de subprogramas
  -- Definicao de novos tipos
                                                  Variáveis:
  -- Regiao de codigo concorrente
  -- Descricao do sistema
                                                  var_a := sig_a; -- classes diferentes de objetos
  -- Construcao de blocos e/ou processos
                                                  var_b := const_b; -- classes diferentes de objetos
END <nome_identificador>;
                                                  var_c := var_a; -- mesma classe de objetos
```

Tipos de dados em VHDL

- Todo objeto deve ser declarado segundo uma especificação de tipo.

```
ENTITY <nome entidade> IS
  GENERIC (
      -- Declaração de constantes(somente)
      -- Pode ser omitido na descricao(opcional)
   PORT (
      -- Declaração das portas de
      -- entrada e saida(input/output)
      i0, i1 : IN
                      TIPO A; -- entradas
      s0, s1 : OUT
                      TIPO_B; -- saidas
             : BUFFER TIPO_C; -- saida
         : INOUT TIPO D -- entrada/saida
END <nome_entidade>;
```



CONSTANT const\_a : TIPO\_X;

VARIABLE var a : TIPO Y;

SIGNAL sig a : TIPO Z;

CONSTANT const b : TIPO X := valor inicial; CONSTANT z, v : TIPO X := valor inicial:

VARIABLE var b : TIPO Y := valor inicial: VARIABLE i. o : TIPO Y := valor inicial:

SIGNAL sig b : TIPO Z := valor inicial;

SIGNAL s, t : TIPO Z := valor inicial:

- Tipos escalares
  - Subclasse Enumerados:
    - Bit: Define apenas dois estados lógicos('0', '1');
    - Boolean: Possui dois resultados lógicos(False, True);
    - Character: Caracteres definidos pela tabela ASCII.

- Subclasse Numérico:
  - Integer: Valores positivos e negativos presentes no sistema numérico decimal(excluindo os números fracionários);
  - Real: Todos os formatos de números presentes no sistema numérico decimal(não suportado pela ferramenta de síntese).

Tipo	Valor	
BIT	'0' ou '1'	
BOOLEAN	TRUE, FALSE	
CHARACTER	`a', `A', `?', `('	
INTEGER	$-2^{31} \le X \le 2^{31}-1$	
REAL	$-3.65 \times 10^{47} \le X \le$	
	3.65 <b>x</b> 10 <sup>47</sup>	

Tipos de dados em VHDL

Exemplo de utilização na arquitetura

Nota: tipos de dados devem também ser definidos na declaração da entidade

```
CONSTANT const a : BIT;
                                                CONSTANT const b : BOOLEAN := FALSE;
ARCHITECTURE <nome identificador> OF <nome entidade> IS
-- Regiao de declaracoes:
                                                CONSTANT z, y : INTEGER := 8;
  --Declaração de constantes, sinais e/ou variaveis
  -- Declaração de componentes
  -- Declaração e corpo de subprogramas
                                                VARIABLE var a: INTEGER RANGE 0 TO 7;
  --Definicao de novos tipos
                                                VARIABLE var b : CHARACTER := 'F';
BEGIN
  -- Regiao de codigo concorrente
                                                VARIABLE i, o : BIT := '0';
  -- Descrição do sistema
  -- Construcao de blocos e/ou processos
                                               SIGNAL sig a : BOOLEAN;
END <nome_identificador>;
                                                SIGNAL sig b : CHARACTER := '?';
                                                SIGNAL s, t : INTEGER RANGE 13 TO 55;
```

Prof. Ilan Correa

- Tipos compostos: São um conjunto de elementos do mesmo tipo acessados por um índice, ordenados em um vetor.
  - Subclasse Vetor:
    - Bit\_vector: contêm elementos do tipo Bit;
    - String: contêm elementos do tipo Character.

Tipos de dados em VHDL

Tipos compostos

```
ARCHITECTURE <nome identificador> OF <nome entidade> IS
-- Regiao de declaracoes:
--Declaracao de constantes, sinais e/ou variaveis
--Declaracao de componentes
--Declaracao e corpo de subprogramas
--Definicao de novos tipos

BEGIN
-- Regiao de codigo concorrente
-- Descricao do sistema
-- Construcao de blocos e/ou processos

END <nome_identificador>;
```

```
CONSTANT const_a : BIT_VECTOR(3 DOWNTO 0);
CONSTANT const_b : BIT_VECTOR(0 TO 3);
CONSTANT z, y : STRING(1 TO 4) := "FPGA";

VARIABLE var_a : BIT_VECTOR(1 TO 6) := "110100";
VARIABLE var_b : BIT_VECTOR(5 DOWTO 0) := B"11_01_00";
VARIABLE i, o : STRING(3 DOWNTO 0) := ('V', 'H', 'D', 'L');

SIGNAL sig_a : BIT_VECTOR(7 DOWNTO 4) := X"A";
SIGNAL sig_b : BIT_VECTOR(1 TO 4) := 0"12";
SIGNAL s, t : STRING(1 TO 12) := "HELLO WORLD!";
```


#### Operadores

PRECEDÊNCIA	CLASSES	OPERADORES
MENOR	LÓGICOS	and or nand nor xor xnor
•	RELACIONAIS	= /= < <= >=
•	ADIÇÃO	+ - &
MAIOR	DIVERSOS	not

#### Código hierárquico

- Componentes em VHDL: Utilização de uma entidade como componente de outra entidade
  - o Código hierárquico: códigos VHDL como "sub"-códigos de outro código VHDL
  - Um código VHDL que é utilizado por outro código VHDL é chamado de componente
  - O código é "replicado" formando instâncias


Código hierárquico





#### Código hierárquico

Declaração de um componente de um código VHDL



#### Declarar o componente

#### Código hierárquico

Instanciação de um componente de um código VHDL

```
ARCHITECTURE <nome_identificador> OF <nome_entidade> IS
-- Regiao de declaracoes:
--Declaracao de constantes, sinais e/ou variaveis
--Declaracao de componentes
--Declaracao e corpo de subprogramas
--Definicao de novos tipos

REGIN
-- Regiao de codigo concorrente
-- Descricao do sistema
-- Construcao de blocos e/ou processos


END <nome_identificador>;
```

#### <u>Instanciar o componente</u>

# Exemplo de códigos em VHDL

### Resgatando o exemplo do nosso sistema digital fictício

Ver detalhes no código de cada um dos componentes



#### **Bibliografia**

- Sistemas digitais: Projeto, Otimização e HDLs, Frank Vahid, Ed. Bookman, 1ª Ed., 2008
- Tocci, R. J., Widmer, N. S. Sistemas digitais. 7. ed. Rio de Janeiro: LTC, 1998.
- Roberto d'Amore, VHDL: Descrição e síntese de circuitos digitais, 2ª Edição, Editora LTC, 2012