# Circuitos Lógicos Sequenciais e Máquinas de Estados

Prof. Ilan Sousa Correa


Universidade Federal do Pará (UFPA)

Instituto de Tecnologia (ITEC)

Faculdade de Eng. da Computação e Telecomunicações (FCT)

Problema 1 – Engenharia reversa do circuito

- Fazer a engenharia reversa do comportamento do circuito sequencial.
- Temos a lógica (passo 5 mostrado na aula anterior), queremos:
  - A tabela de estados (passo 4);
  - A codificação de estados adotada (passo 3);
  - A máquina de estados que gerou tal circuito (passo 1)
  - Obs: o passo 2, que representa a arquitetura é sempre o mesmo, e já está mostrado na figura.



Problema 2 – Projeto de máquina de estados

• O mostrador de um relógio de pulso pode fornecer uma de quatro informações: hora atual, alarme, cronometro e data, que são controladas por duas saídas do sistema digital, s0 e s1. Assume que s0 e s1 controlam um multiplexador que seleciona uma das quatro informações que vêm de um fonte externa ao sistema digital projetado. Quando um botão B é pressionado, o próximo item da sequência é exibido. Crie um diagrama de estados que descreva o comportamento. Assegure-se que ocorrerá o avanço de apenas um item, independente de quanto tempo o botão permanece pressionado, ou seja, após avançar para o próximo item da sequência, deve-se aguardar o botão ser solto. Use nomes curtos mas descritivos para representar cada estado. Faça com que a exibição da hora atual seja o estado inicial.

Problema 3 – Projeto de máquina de estados

Deseja-se projetar uma máquina de estados que controla os processos de abertura e fechamento de um portão. A máquina obedece a um único comando de um botão B. Se o botão é pressionado uma vez, o portão fecha, se é pressionado novamente, o portão abre. Nos processos de abertura ou fechamento, se houver algo no percurso do portão, indicado pelo sensor de presença P, o portão para o seu movimento, e retoma guando não houver mais nada no seu percurso. Há ainda dois sinais que indicam os fins de curso, ou fim do processo de abertura e de fechamento, FC1 e FC2, respectivamente, que indicam à máquina de estados que é possível finalizar o processo. A máquina de estados gera dois sinais de saída S0 e S1 que controlam os processos de abertura e de fechamento, respectivamente. A inicialização do sistema é feita considerando que o portão está fechado. Entretanto, pode ocorrer por exemplo uma situação de exceção, como uma falta de energia, logo, não deve-se assumir que o portão está fechado, ou seja, deve-se, após a inicialização fechar o portão para deixar o sistema em um estado conhecido.

#### Geral

- Em equipe de até 3 alunos (podendo ser a mesma equipe da atividade anterior ou não)
- A entrega deve ser feita pelo SIGAA em forma de relatório, contendo todas as informações necessárias para o entendimento do raciocínio da equipe
- Entrega no dia 13/10/2022.

#### Para os problemas 2 e 3

- Projetar a máquinas de estados considerando os 5 passos da aula anterior, implementar em VHDL, e criar um testbench para avaliar todas as situações descritas nos problemas. A avaliação de tais situações na simulação deve ser explicada no relatório.
- Para o pressionamento do botão, há duas escalas de tempo envolvidas no processo: 1) o ciclo do clock, que pode ser na faixa de microssegundos; 2) e a o pressionamento do botão, que ocorre na faixa de milissegundos. (ver videoaula sobre "debounce" do prof. Adalbery: https://www.youtube.com/watch?v=gBQpLxcJJ8c)
- Não é necessário projetar os circuitos combinacionais da lógica de próximo estado e da lógica de saída, pois o circuito será gerado a partir do código em VHDL.

#### **Bibliografia**

- Sistemas digitais: Projeto, Otimização e HDLs, Frank Vahid, Ed. Bookman, 1ª Ed., 2008
- Tocci, R. J., Widmer, N. S. Sistemas digitais. 7. ed. Rio de Janeiro: LTC, 1998.