# Projeto sobre projeto em RTL com BO+BC

Problema 3 - máquina de vendas melhorada

#### Equipe 0:

Frank B. Boa Morte (202006840007)

Fernando F. Dimas (201906840031)

Mercedes M. B. Diniz (201906840030)


# Implementação do projeto

#### ☐ Entradas:

- m sinal do detector de moedas (1 bit)
- v valor da moeda em centavos (8 bits)
- r1 indica o custo do produto 1 (8 bits)
- r2 indica o custo do produto 2 (8 bits)
- **b1** botão que seleciona o produto 1 (1 bit)
- **b2** botão que seleciona o produto 2 (1 bit)


#### Saídas:

- **f1** libera o produto 1 (1 bit)
- f2 libera o produto 2 (1 bit)
- nt indica a necessidade de troco (1 bit)
- vt valor do troco (8 bits)





# Implementação do projeto


#### Hierarquia de Arquivos :














#### Entradas:

m: detector de moeda

**b1 e b2**: seleciona o produto

resul\_pag : indica se o valor do produto já foi pago (tot<r?)

resul\_troco: indica se tem troco (vt>0?)

#### □ Saídas:

f1 e f2 : libera o produto

tot\_ld e vt\_ld : habilita os registradores
tot\_clr e vt\_clr : limpa os registradores

```
-- Estados do produto 1:
when Espera1 =>
   if m = '1' then
                                                    -- moeda inserida
      prox_estado <= Soma1:</pre>
   elsif m = '0' and resul_pag = '1' then
                                                   -- terminou de paga
      prox_estado <= Cal_troco1;</pre>
                                                    -- não terminou de paga
   else
      prox_estado <= Espera1;</pre>
   end if:
when Soma1 =>
                                                 -- o BO faz tot = tot + v p/ calcular o total de dinheiro inserido
      prox_estado <= Espera1;
when Cal troco1 =>
                                                    -- o BO faz vt = tot-r p/ calcular o possivel troco
   if resul_troco = '1' then -- tem troco (vt>0)
      prox_estado <= Libera_troco1;</pre>
   else
      prox_estado <= Libera_prod1;</pre>
   end if:
when Libera troco1 =>
   prox_estado <= Libera_prod1;</pre>
when Libera_prod1 =>
   prox_estado <= Inicial;</pre>
```

```
-- Estados do produto 2:
      when Espera2 =>
if m = '1' then
                                                           -- moeda inserida
             prox_estado <= Soma2;</pre>
         elsif m = '0' and resul_pag = '1' then -- terminou de paga
            prox_estado <= Cal_troco2;</pre>
         else
                                                           -- não terminou de paga
            prox_estado <= Espera2;</pre>
         end if:
      when Soma2 =>
                                                           -- o BO faz tot = tot + v p/ calcular o total de dinheiro inserido
            prox_estado <= Espera2;</pre>
      when Cal_troco2 =>
                                                           -- o BO faz vt = tot-r p/ calcular o possivel troco
         if resul_troco = '1' then -- tem troco (vt>0)
          prox_estado <= Libera_troco2;</pre>
         else
            prox_estado <= Libera_prod2;</pre>
         end if:
      when Libera_troco2 =>
         prox_estado <= Libera_prod2:</pre>
      when Libera_prod2 =>
         prox_estado <= Inicial:</pre>
   end case:
end process:
```

```
logica_saida : process(estado_atual)
begin
  case estado_atual is
  when Inicial =>
    f1 <= '0';
    f2 <= '0';
    tot_ld <= '0';
    tot_clr <= '1'; -- limpa registrador tot
    vt_ld <= '0';
    vt_clr <= '1'; -- limpa registrador vt
    nt <= '0';</pre>
```

```
-- Estados dodo a seleção do produto 1:
when Espera1 =>
    f1 <= '0';

f2 <= '0';

tot_ld <= '0';

tot_clr <= '0';

vt_ld <= '0';

vt_clr <= '1';

nt <= '0';
                                    -- habilita registrador tot
                                    -- limpa registrador vt
when Soma1 =>
     f1 <= '0';
    f2 <= '0';

tot_ld <= '1';

tot_clr <= '0';

vt_ld <= '0';

vt_clr <= '1';

nt <= '0';
                                    -- habilita registrador tot
                                    -- limpa registrador vt
when Cal_troco1 =>
     f1 <= '0';
    f2 <= '0';

tot_ld <= '0';


tot_clr <= '0';


vt_ld <= '1';

vt_clr <= '0';

nt <= '0';
                                    -- habilita registrador tot
                                    -- habilita registrador vt
```

```
-- Estados dodo a seleção do produto 2:
when Espera2 =>
   f1 <= '0';
f2 <= '0';
                            -- habilita registrador tot
   vt_ld <= '0';
vt_clr <= '1';
nt <= '0';
                            -- limpa registrador vt
when Soma2 =>
   f1 <= '0';
   f2 <= '0':
   tot_ld <= '
tot_clr <=
                            -- habilita registrador tot
   vt_ld <= '0';
vt_clr <= '1';
nt <= '0';
                            -- limpa registrador vt
when Cal_troco2 =>
   f1 <= '0';
   f2 <= '0';
tot_ld <= '0';
tot_clr <= '0';
                            -- habilita registrador tot
   vt_ld <= '1';
vt_clr <= '0';
nt <= '0';
                            -- habilita registrador vt
```





#### Entradas:

v: valor da moeda inseridab1 e b2: seleciona o produtor1 e r2: preço dos produtos

tot\_ld e vt\_ld : habilita os registradores
tot\_clr e vt\_clr : limpa os registradores

#### Saídas:

*resul\_pag* : indica se o valor do produto já foi pago (tot<r?)

resul\_troco: indica se tem troco (vt>0?)


val\_troco: valor do troco (zero se não houver)


```
sel_produto : process(b1, b2, r1, r2)
begin
    if b1 = '1' and b2 = '0' then -- selecionou o produto 1
        r <= r1;
    elsif b1 = '0' and b2 = '1' then -- selecionou o produto 2
        r <= r2;
    else
        r <= (others => '0'); -- limpa
    end if;
end process;
```

```
registrador_tot : process(clk, tot_ld, tot_clr, resul_soma, val_tot)
begin
  if tot clr = '1' then
     val_tot <= (others => '0'); -- limpa
  elsif rising_edge(clk) then
     if tot ld = '1' then
     val_tot <= resul_soma; -- salva
     else
     val_tot <= val_tot; -- conserva o valor
    end if:
  end if:
end process:
registrador_vt : process(val_tot, r, vt_ld, vt_clr, resul_subt, val_vt)
begin
  if vt_clr = '1' then
     val_vt <= (others => '0'); -- limpa
  elsif val tot >= r then
    if vt ld = '1' then
     val_vt <= resul_subt; -- salva
     else
      val_vt <= val_vt; -- conserva o valor
     end if:
  end if:
end process;
```

```
somador : process(val_tot, v)
begin
   resul_soma <= std_logic_vector(unsigned(val_tot) + unsigned(v));
   -- resul_soma
end process;
verifica_pagamento : process(val_tot, r)
begin
   if val_tot >= r then
     resul_pag <= '1';
   else
     resul_pag <= '0';
  end if;
   -- resul_pag
end process;
```

```
subtrator : process(val_tot, r)
begin
   resul_subt <= std_logic_vector(unsigned(val_tot) - unsigned(r));
   -- resul_subt
end process;
verifica_troco : process(val_vt)
begin
   if val_vt > "00000000" then
      resul_troco <= '1';
      val_troco <= val_vt;</pre>
   else
     resul_troco <= '0';
     val_troco <= "000000000";
   end if:
   -- resul_troco
end process;
```






```
entity maquina_de_vendas is
   port(
        Clk, M, B1, B2 : in std_logic;
        V, R1, R2 : in std_logic_vector(7 downto 0);
        F1, F2, NT : out std_logic;
        VT : out std_logic_vector(7 downto 0)
);
end maquina_de_vendas;
```


```
-- Região de declaração:
-- Bloco de Controle
component BC is
   port(
      clk, m, b1, b2, resul_pag, resul_troco : in std_logic;
     f1, f2, tot_ld, tot_clr, vt_ld, vt_clr, nt : out std_logic
end component;
-- Bloco Oeracional
component BO is
   port(
      clk, tot_ld, tot_clr, vt_ld, vt_clr, b1, b2 : in std_logic;
      r1, r2, v : in std_logic_vector(7 downto 0);
      resul_pag, resul_troco : out std_logic;
     val_troco : out std_logic_vector(7 downto 0)
end component;
-- Declaração das constantes e variaveis:
signal resul_pag_aux, resul_troco_aux : std_logic;
signal tot_ld_aux, tot_clr_aux, vt_ld_aux, vt_clr_aux : std_logic;
```

```
-- Instanciando o Bloco de Controle
inst_BC : BC
   port map(
      clk => clk,
      m \Rightarrow M
      b1 => B1,
      b2 => B2,
      resul_pag => resul_pag_aux,
      resul_troco => resul_troco_aux,
      f1 \Rightarrow F1,
      f2 \Rightarrow F2,
      tot_ld => tot_ld_aux,
      tot_clr => tot_clr_aux,
      vt_ld => vt_ld_aux,
      vt_clr => vt_clr_aux,
      nt => NT
```


```
-- Instanciando o Bloco Operacional
inst_BO : BO
   port map(
      clk => clk
      tot_ld => tot_ld_aux,
      tot_clr => tot_clr_aux,
      vt_ld => vt_ld_aux,
      vt_clr => vt_clr_aux,
      b1 => B1,
      b2 => B2
      r1 \Rightarrow R1
      r2 \Rightarrow R2
      V \Rightarrow V
      resul_pag => resul_pag_aux,
      resul_troco => resul_troco_aux,
      val_troco => VT
```


#### **Estado Inicial:**






#### **Estado Espera1:**






#### **Estado Soma1:**

<b>.</b>	Msgs																
♠ Clk	0															· paragraphic	
♣ B1	0																
<mark>∳</mark> M ► V	0			5								- 10					
N R1	100	100		5		10		25		50		10					
estado_atual	100 mm	Inicial		Espera 1	Soma1	Espera 1	Soma1	Espera 1	Soma1	Espera 1	Soma1	Espera 1	Soma1	Espera 1	Cal troco1	Libera prod1	Inicial
prox_estado	550000000	Inicial (Es	spera 1	Soma1	Espera 1	Soma1	Espera 1	[Soma1	Espera 1	[Soma1	Espera 1	Soma1	Espera 1	Cal troco1	Libera prod1		Espera 1
resul_pag	1				$\rightarrow$	$\rightarrow$	$\rightarrow$		$\rightarrow$	$\rightarrow$			$\bot$				
- <b>∜</b> val_tot	0	0				5		15		40		90		100		0	
resul_soma	X			5		15		40		90		100		110		10	
⊢ val_vt	0	0															
		0 /-1	100			1-95		1-85		I-60		7-10		-		7-100	
tot ld	ő	0 ,-1	.00			-93		-03		1-60		1-10				1-100	
tot_clr	1																
♦ vt_ld	0																
💠 vt_dr	1																
💠 resul_troco	0			+		$\rightarrow$			$\rightarrow$	$\rightarrow$							
tot_ld tot_dr vt_ld vt_dr resul_troco	0																
NT - VT	0																
VI VI	l -	0						-									




## Estado Cal\_Troco1:

<b>(a)</b> •	Msgs															
	0															
♣ 81	0															
	X	x	5		10		25		150		10					
	100	100														
estado_atual		Inicial	Espera 1	Soma1	Espera 1	Cal troco1	Libera prod1	Inicial								
prox_estado	Inicial	Inicial Espera 1	[Soma1	Espera 1	Soma1	Espera 1	Cal troco1	Libera prod1	Inidal	Espera 1						
resul_pag     val_tot     val_tot	0	0			5		15		140		190		1100		10	
+> resul_soma	x		5		15		40		90		100		110		10	
<b></b> → val_vt	0	0														
- val_troco		0					25				- 10				100	
resul_subt	0	0 -100			-95		-85		-60		-10		-0		-100	
4 tot_dr	1															
💠 vt_ld	0															
vt_dr	1															
F1	0															
tot_ld tot_dr tot_dr vt_ld vt_dr resul_troco NT	0															
<b></b> - <b>♦</b> VT	0	0														





## **Estado Libera\_Prod1:**

CI.	Msgs																
Clk	0																
B1	0																
M	0																
V		Х		5		10		25		50		10					
R1		100															
estado_atual	Inicial	Inicial		Espera 1	Soma1	Espera 1	Soma1	Espera 1	Soma1	Espera 1	Soma 1	Espera 1	Soma1	Espera 1	Cal troco1	Libera prod1	Inicial
prox_estado	Inicial	Inicial	Espera 1	Soma1	Espera 1	[Soma1	Espera 1	Cal troco1	Libera prod1	Inicial	Espera 1						
resul_pag	1																
val_tot	0	0				Į 5		15		40		190		100		0	
resul_soma	x			5		15		40		90		100		110		10	
val_vt	0	0															
val_troco	0	0															
resul_subt	0	0	-100			-95		7-85		-60		1-10		10		-100	
tot_ld	0																
tot_dr	1																
vt_ld	0																
vt_dr	1																
resul_troco	0																
F1	0																
NT	0																
VT	0	0															





#### **Estado Inicial:**







#### **Estado Espera1:**







#### Estado Soma1:







#### **Estado Cal\_Troco1:**







### **Estado Libera\_troco1:**







#### **Estado Libera\_Prod1:**





#### **Estados:**





## **Testbench**

```
entity testbench is
end testbench;

architecture comportamento of testbench is
   -- Declarando o componente main
   component maquina_de_vendas is
   port(
        Clk, M, B1, B2 : in std_logic;
        V, R1, R2 : in std_logic_vector(7 downto 0);
        F1, F2, NT : out std_logic;
        VT : out std_logic_vector(7 downto 0)
);
end component;
```

```
-- Declarando as constantes e variaveis signal Clk, M_aux, B1_aux, B2_aux, F1_aux, F2_aux, NT_aux : std_logic := '0'; signal VT_aux : std_logic_vector(7 downto 0); constant preco_r1 : std_logic_vector(0 to 7) := "01100100"; -- custo do produto 1 - R$ 1 = 100 centavos constant preco_r2 : std_logic_vector(0 to 7) := "11111010"; -- custo do produto 2 - R$ 2,50 = 250 centavos constant m_valores : std_logic_vector(0 to 15) := "0101010101000001"; constant b1_valores : std_logic_vector(0 to 15) := "1111111111111111"; constant b2_valores : std_logic_vector(0 to 15) := "00000000000000000"; signal valor_moeda : std_logic_vector(7 downto 0);
```

## **Testbench**

```
-- Instanciando a main
int_maquina_de_vendas : maquina_de_vendas
   port map(
   Clk \Rightarrow Clk
   B1 \Rightarrow B1_aux
   B2 \Rightarrow B2_aux
   R1 => preco_r1,
   R2 => preco_r2,
   M \Rightarrow M_{aux}
   V => valor_moeda,
   F1 \Rightarrow F1_{aux}
   F2 \Rightarrow F2_{aux}
   NT => NT_aux,
   VT => VT_aux
   );
```

## **Testbench**

```
-- Processo 01: Gerar as entradas
gerador_entrada: process(Clk)
   variable i: integer := 0;
begin
   if rising_edge(Clk) then
      M_aux <= m_valores(i);</pre>
      B1_aux <= b1_valores(i);
      B2_aux <= b2_valores(i);
      i := i + 1;
      if i = m_valores'length then
      i := 0;
      end if:
   end if:
end process:
   -- Processo 02: ler os valores das entradas A e B do arquivo de texto e atribui para os respctivos inputs
lendo_entradas: process (M_aux)
   file F: TEXT open READ_MODE is "C:\Users\Mercedes\QuartusLite\Projetos\PHI_VHDL\projetos\proj3_phi_equipe0\entradas.txt";
   variable L: LINE;
   variable entrada : integer;
begin
   if M_aux = '1' then
      if not endfile(F) then
         READLINE(F, L);
         READ(L, entrada);
         valor_moeda <= std_logic_vector(to_unsigned(entrada, 8));</pre>
         valor_moeda <= "000000000";</pre>
      end if:
   end if:
end process;
Clk <= not Clk after 5 ns; -- variando o clock
```

# Fim

https://github.com/mercedesDiniz/PHI\_VHDL/tree/ main/projetos/proj3\_phi\_equipe0