



Projeto de sistemas digitais combinacionais em VHDL

Somador subtrator de múltiplos bits configurável

Equipe 0:

Frank B. Boa Morte (202006840007)


Fernando F. Dimas (201906840031)

Mercedes M. B. Diniz (201906840030)



Implementação do projeto


1. Somador completo de 1 bit
2. Subtrator (complemento a 2 do operando B)
3. Somador completo com número de bits configurável
4. Testbench



Somador completo de 1 bit

A	B	Cin	S	Cout
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1

$$S = A \oplus B \oplus \text{Cin}$$
$$\text{Cout} = A.B + A.\text{Cin} + B.\text{Cin}$$



porta lógica
XOR

porta lógica
AND


porta lógica
OR

Somador completo de 1 bit

```
1  -- Projeto 01 - PHI
2  -- Somador completo de 1 bit a partir de portas lógicas usando funções lógicas da biblioteca std_logic_1164
3
4  library IEEE;
5  use IEEE.std_logic_1164.all;
6
7  entity somador_de_1bit is                                -- Declaracao da entidade
8  port(
9      a, b, cin: in std_logic;                             -- Entradas
10     s, cout: out std_logic                                -- Saida
11 );
12 end somador_de_1bit;
13
14 architecture comportamento of somador_de_1bit is         -- Declaracao da arquitetura
15 begin
16     s <= cin xor (a xor b);
17     cout <= (cin and (a xor b)) or (a and b);
18
19 end comportamento;
```

$$S = A \oplus B \oplus Cin$$
$$Cout = A.B + A.Cin + B.Cin$$

Somador completo de 1 bit



Selecionando a operação

```
1  -- Projeto 01 - PHI
2  -- Configura a operação de soma ou subtração através da seleção da entrada b (que pode ser b ou seu complemento)
3
4  library IEEE;
5  use IEEE.std_logic_1164.all;
6  use ieee.numeric_std.all;
7
8  entity seleciona_operacao is                                -- Declaracao da entidade
9  generic(
10     nbits : integer := 4                                -- número de bits
11 );
12 port(
13     input_B: in std_logic_vector (nbits-1 downto 0);      -- Entradas
14     sel_B : in std_logic;                                  -- Seleciona a entrada
15     B : out std_logic_vector (nbits-1 downto 0)           -- Saídas
16 );
17 end seleciona_operacao;
18
19 architecture comportamento of seleciona_operacao is        -- Declaracao da arquitetura
20     -- Cria um vetor do mesmo tamanho que B com o bit menos significativo igual a 1:
21     constant one : unsigned(B'RANGE) := (0 => '1', others => '0');
22
23 begin
24     -- Atribui o valor de B de acordo com a seleção (0 = mantém o valor | 1 = atribui o complemento de 2)
25     -- cálculo do complemento de 2: inverte os bits de B e soma 1
26
27     B <= input_B when sel_B='0' else std_logic_vector(unsigned (not input_B) + one);
28 end comportamento;
```

Valor de entrada para
selecionar o valor de B

Saída B recebe
entrada B normal se
sel_B='0', se não
recebe o complemento
de 2 de B'

Complemento de 2 do B

```
1  -- Projeto 01 - PHI
2  -- Configura a operação de soma ou subtração através da seleção da entrada b (que pode ser b ou seu complemento)
3
4  library IEEE;
5  use IEEE.std_logic_1164.all;
6  use ieee.numeric_std.all;
7
8  entity seleciona_operacao is
9      generic(
10         nbits : integer := 4
11     );
12     port(
13         input_B : in std_logic_vector (nbits-1 downto 0);
14         sel_B : in std_logic;
15         B : out std_logic_vector (nbits-1 downto 0)
16     );
17 end seleciona_operacao;
18
19 architecture comportamento of seleciona_operacao is
20     -- Declaracao da arquitetura
21     -- Cria um vetor do mesmo tamanho que B com o bit menos significativo igual a 1:
22     constant one : unsigned(B'RANGE) := (0 => '1', others => '0');
23
24 begin
25     -- Atribui o valor de B de acordo com a seleção (0 = mantém o valor | 1 = atribui o complemento de 2)
26     -- calculo do complemento de 2: inverte os bits de B e soma 1
27     B <= input_B when sel_B='0' else std_logic_vector(unsigned(not input_B) + one);
28 end comportamento;
```


Recebe a entrada B

Saída B depende do
valor de sel_B


Vetor de nbits com o
bit menos significativo
igual a 1

Negação da entrada
B somada com o 1
(Complemento de 2)


Selecionando a operação e fazendo o Complemento de 2 do B



Somador completo com número de bits configurável



Somador completo com número de bits configurável



Somador completo com número de bits configurável (Visão Geral)

```
main.vhd
1  -- Projeto de sistemas digitais combinacionais em VHDL - Proj.01 - PHI
2  -- Somador de múltiplos bits configurado para permitir selecionar soma ou subtração
3
4  library IEEE;
5  use ieee.std_logic_1164.all;
6
7  entity main is
8  generic(
9      nbits : integer := 4          -- número de bits
10 );
11 port(
12     -- ...
13 end main;
14
15 architecture comportamento of main is
16
17     -- Declarando o componente somador_de_1bit
18     component somador_de_1bit is
19         port(
20             -- ...
21         end component;
22
23     -- Declarando o componente seleciona_operacao
24     component seleciona_operacao is
25         port(
26             -- ...
27         end component;
28
29     -- Declaração das constantes e variáveis:
30     signal Cout_somadores : std_logic_vector(nbbits downto 0) := (others => '0'); -- Recebe a saída Cout dos blocos somadores
31     signal Cout_invetB : std_logic_vector(nbbits downto 0) := (others => '0'); -- Recebe a saída Cout dos blocos inverte B
32
33     signal saidaB2 : std_logic_vector(nbbits-1 downto 0); -- Saída do complemento de 2 da entrada B
34     signal entradaBEscolhida : std_logic_vector(nbbits-1 downto 0); -- Valor da entrada B escolhida
35
36 begin
37
38     -- Gerando os blocos duplicados:
39     g1: for i in 0 to nbbits-1 generate
40         -- Instanciando os blocos do somador_de_1bit
41         inst_somador_de_1bit : somador_de_1bit
42         port map(
43             -- ...
44         end generate g1;
45
46     -- Instanciando os blocos do seleciona_operacao
47     inst_seleciona_operacao: seleciona_operacao
48     port map(
49         Cout_msb <= Cout_somadores(nbbits); -- salvando o Cout mais significativo
50     end comportamento;
```

Somador completo com número de bits configurável

entity da main: define as portas de entrada e saída da visão externa do componente

seleciona se a operação será soma (0) ou subtração (1)

variável que atribui a quantidade de bits que o somador poderá operar

operadores (vetor de bits)

armazena o resultado da operação feita em cada bit

```
1  -- Projeto de sistemas digitais combinacionais em VHDL - Proj.01 - PHI
2  -- Somador de múltiplos bits configurado para permitir selecionar soma ou subtração
3
4  library IEEE;
5  use ieee.std_logic_1164.all;
6
7  entity main is
8  generic(
9      nbits : integer := 4
10 );
11 port(
12     A, B : in std_logic_vector(nbms-1 downto 0);
13     sel_op : in std_logic;
14     resultado : out std_logic_vector(nbms-1 downto 0);
15     Cout_msb : out std_logic
16 );
17 end main;
18
```

Somador completo com número de bits configurável

architecture da main: descreve as relações existentes entre as interfaces de entrada e saída (visão interna)

região de declaração de constantes sinais e componentes

```
19 architecture comportamento of main is
20
21     -- Declarando o componente somador_de_1bit
22     component somador_de_1bit is
23     port(
24         a, b, cin: in std_logic;           -- Entradas
25         s, cout: out std_logic             -- Saídas
26     );
27     end component;
28
29     -- Declarando o componente seleciona_operacao
30     component seleciona_operacao is
31     port(
32         input_B: in std_logic_vector(nbbits-1 downto 0); -- Entradas
33         sel_B : in std_logic;                             -- Seleciona a entrada
34         B : out std_logic_vector(nbbits-1 downto 0)        -- Saídas
35     );
36     end component;
37
38     -- Declaração das constantes e variaveis:
39     signal Cout_somadores : std_logic_vector(nbbits downto 0) := (others => '0'); -- Recebe a saída Cout dos blocos somadores
40     signal Cout_invetB : std_logic_vector(nbbits downto 0) := (others => '0');    -- Recebe a saída Cout dos blocos inverte B
41
42     signal saidaB2 : std_logic_vector(nbbits-1 downto 0); -- Saída do complemento de 2 da entrada B
43     signal entradaBEscolhida : std_logic_vector(nbbits-1 downto 0); -- Valor da entrada B escolhida
44
45 begin
```

Somador completo com número de bits configurável

região de código concorrente
(descreve o sistema.)

```
45 begin
46
47 -- Gerando os blocos duplicados:
48 g1: for i in 0 to nbits-1 generate
49 -- Instanciando os blocos do somador_de_1bit
50 inst_somador_de_1bit : somador_de_1bit
51 port map(
52     a => A(i),
53     b => entradaBEscolhida(i),
54     cin => Cout_somadores(i),
55     s => resultado(i),
56     cout => Cout_somadores(i+1)
57 );
58
59 end generate g1;
60
61 -- Instanciando os blocos do seleciona_operacao
62 inst_seleciona_operacao: seleciona_operacao
63 port map(
64     input_B => B,
65     sel_B => sel_op,
66     B => entradaBEscolhida
67 );
68
69 Cout_msb <= Cout_somadores(nbites); -- salvando o Cout mais significativo
70
71 end comportamento;
```

constrói os blocos do
somador de 1 bit

constrói o bloco do
seletor

função generate: utilizada para
duplicar os blocos do somador
de 1 bits de acordo com o
número de bits que se deseja
operar

Testbench (Visão Geral)

para configurar o número de bits é necessário alterar esses dois campos

construção dos processos

definição dos valores que serão atribuídos ao seletor de operação

sinais que interligam os blocos

seleciona se a operação será soma (0) ou subtração (1)

```
testbench.vhd*
1  -- Projeto 01 - PHI
2  -- Testbench para avaliar a funcionalidade desenvolvida
3
4  library ieee;
5  use ieee.std_logic_1164.all;
6  use ieee.numeric_std.all;
7  use std.textio.all;
8
9  entity testbench is
10 end testbench;
11
12 architecture test of testbench is
13     -- Declarando o componente main
14     component main is
15     generic(
16         nbits : integer := 4           -- número de bits
17     );
18     port(
19         --
20     );
21 end component;
22
23     -- Declarando as constantes e variáveis
24     constant nbits : integer := 4;    -- número de bits
25
26     constant somasub_val : std_logic_vector(63 downto 0) := x"0F0F0F0F0F0F0F0F";
27     signal input_a, input_b, result : std_logic_vector(nbms-1 downto 0);
28     signal sel_somasub : std_logic := '0';
29     signal cout_msb : std_logic;
30     signal clock : std_logic := '0';
31
32 begin
33     -- Instanciando a main
34     dut : main
35     port map(
36         A => input_a,
37         B => input_b,
38         sel_op => sel_somasub,
39         resultado => result,
40         Cout_msb => cout_msb
41     );
42
43     -- Processo 01: seleciona se a operação será soma ou subtração
44     selecionando_op: process (clock)
45     begin
46         --
47     end process;
48
49     -- Processo 02: ler os valores das entradas A e B do arquivo de texto e atribui para os respectivos inputs
50     lendo_entradas: process (clock)
51     begin
52         --
53     end process;
54
55     -- Processo 03: escreve o resultado e qual foi a respectiva operação no arquivo de texto
56     armazenando_resultados: process (clock)
57     begin
58         --
59     end process;
60
61     clock <= not clock after 5 ns; -- variando o clock
62
63 end test;
```



```

47 selecionando_op: process (clock)
48     variable ptr_mux : integer := 0;
49     begin
50         if rising_edge(clock) then
51             sel_somasub <= somasub_val(ptr_mux);
52             ptr_mux := ptr_mux + 1;
53             if ptr_mux = 64 then
54                 ptr_mux := 0;
55             end if;
56         end if;
57     end process;
58

```

Processo 1: Seleciona se a operação será Soma ou Subtração.

valores variam de acordo com o determinado na constante "somasub_val"

```
somasub_val : std_logic_vector(63 downto 0) := x"0F0F0F0F0F0F0F0F";
```

após percorrer todo o vetor de valores, se reinicia

Processo 2: ler os valores das entradas A e B do arquivo de texto e atribui para os respectivos inputs

Lê os dados de entrada contidos no arquivo "entradas.txt"

```

60 lendo_entradas: process (clock)
61     file F: TEXT open READ_MODE is "C:\Users\Mercedes\QuartusLite\Projetos\PHI_VHDL\projetos\proj01_phi_equipe0\arq_entrada_saida\entradas.txt";
62     variable L: LINE;
63     variable entrada : integer;
64     begin
65         if rising_edge(clock) then
66             if not endfile(F) then
67                 READLINE(F, L);
68                 READ(L, entrada);
69                 input_a <= std_logic_vector(to_unsigned(entrada, nbits));
70
71                 READLINE(F, L);
72                 READ(L, entrada);
73                 input_b <= std_logic_vector(to_unsigned(entrada, nbits));
74             end if;
75         end if;
76     end process;
77

```

Lê a entrada com um valor inteiro


Em cada subida do pulso do clock, se lê um valor contido em uma linha, e o atribui para a entrada A e outro para a entrada B

Processo 3: Escreve o resultado e qual foi a respectiva operação no arquivo de texto.

Armazena dados de interesse no arquivo "saida.txt"

```
80 armazenando_resultados: process (clock)
81     file F: TEXT open WRITE_MODE is "C:\Users\Mercedes\QuartusLite\Projetos\PHI_VHDL\projetos\proj01_phi_equipe0\arq_entrada_saida\saida.txt";
82     variable L: LINE;
83     begin
84         if rising_edge(clock) then
85             WRITE (L, to_bit(count_msb));
86             WRITE (L, ' ');
87             WRITE (L, to_integer(unsigned(result)));
88             WRITE (L, ' ');
89             WRITE (L, to_bit(sel_somasub));
90             WRITELINE (F, L);
91         end if;
92     end process;
```

Na subida do pulso do clock (1) os valores do resultado, Count_msb e o identificador da operação são salvos



Simulação (Testbench)

A Simulação foi executada por 200 ns

Entradas e Saídas

entradas....				saida,t...			
Arquivo Editar Formatar Exibir				Arquivo Editar Formatar Exibir			
Ajuda				Cout_msd Resul Sel_op			
1	←	A		0	0	0	
0	←	B		0	1	1	
6				1	5	1	
1				1	2	1	
3				1	0	1	
1				0	4	0	
2				0	3	0	
2				0	7	0	
3				0	8	0	
1				1	4	1	
3				0	13	1	
0				1	3	1	
4				1	5	1	
3				0	8	0	
5				0	13	0	
3				0	1	0	
8				0	7	0	
4				1	2	1	
2				1	0	1	
5				1	2	1	
6							
Windows (CRLF) UTF-8				Windows (CRLF) UTF-8			