Prof. Ilan Sousa Correa

Universidade Federal do Pará (UFPA)

Instituto de Tecnologia (ITEC)

Faculdade de Eng. da Computação e Telecomunicações (FCT)

Introdução

Nas aulas anteriores foram introduzidos alguns componentes básicos de sistemas digitais

- Portas lógicas, multiplexadores, decodificadores, registradores, e controladores
- Controladores ou máquinas de estados são adequados para tratar entradas e saídas de controle
- Entrada de controle: geralmente 1 ou alguns bits representando o estado do ambiente
 - Pressionamento de botão, obstáculo detectado por um sensor


Como tratar dados mais complexos?

- Nesta aula, introduziremos o chamado "caminho de dados" ou bloco operativo
- Caminho de dados: associação de componentes básicos "em série" para tratar dados

Registradores

Já estudados antes

- Construídos a partir de flip-flops compartilhando o mesmo sinal de clock
- Usados nas aulas anteriores para a construção de memória que guardam o estado atual em uma máquina de estados
- Em sua construção básica, sempre salva a entrada e disponibiliza na saída



Lógica Combinacional


Registrador de Estados

n0

Registrador com carga paralela

Registrador + multiplexador para permitir salvar em ciclos específicos

Salva novo valor do barramento i, ou salva valor anterior Q através de mux e um sinal "load"




Registrador com carga paralela

Exemplo de uso: amostrador de peso


- Recursos: mostrar o peso e salvar o peso
- Registrador armazena um peso anterior
- Dois displays

Prof. Ilan Correa



а


Registrador de deslocamento





Conteúdo antes do Deslocamento a direita

Conteúdo após o Deslocamento a direita

Registrador que pode manter o valor atual ou realizar um deslocamento








Registrador multi-funções

É possível combinar várias funções

Entradas			Saídas		
ld	shr	shl	s1	s0	Operação
0	0	0	0	0	Mantém valor
0	0	1	1	1	Deslocamento esquerda
0	1	0	1	0	Deslocamento direita
0	1	1	1	0	Deslocamento direita
1	0	0	0	1	Carga
1	0	1	0	1	Carga
1	1	0	0	1	Carga
1	1	1	0	1	Carga




Somadores

Existem várias formas de implementar somadores (meio somador, somador complete, carry-ripple, etc)

Consideraremos a otimização realizada pela ferramenta de processamento de HDL, ou seja,

para nós será "+"

Exemplo de uso




UFPA/ITEC/FCT

2022.4 – Projetos de Hardware e Interfaceamento

Deslocadores


Circuito lógico que permite deslocar uma sequência de bits para esquerda ou para direita



Exemplo de caminho de dados com deslocador e somador


Conversão de temperatura de Celsius para Fahrenheit (8 bits)

- F = C * 9/5 + 32
- Aproximação: F = C*2 + 32
- Multiplicação por 2 implementada com deslocamento



Exemplo de caminho de dados com deslocador e somador


Média de quatro valores de temperatura (ou qualquer outra medição)



Deslocador configurável (barrel shifter)

Deslocador que pode ser configurável em 0,1,..., 7 Implementação mais eficiente

Associação de deslocadores





Comparadores

Comparador de igualdade de valores

• Saída é 1 se os valores são igual e 0 se diferentes

$$0110 = 0111$$
?





UFPA/ITEC/FCT 2022.4 – Projetos de Hardware e Interfaceamento

Comparadores de magnitude

Indicar se A>B ou A=B (4 bits)

 Algoritmo: Compara bit a bit a partir do bit mais significativo. Logo, A3 e B3, A2 e B2, ..., para quando a comparação der diferente, o operando que tiver bit 1 na parada da comparação será o maior, se não parar até o último dos bits dos operandos, então, são iguais.


1011	10 0 1	Diferentes
1 0 11	1 0 01	Iguais
1011	1001	Iguais
4=1011	B=1001	

Logo, A > B

Comparadores de magnitude


Indicar se A>B ou A=B (4 bits)

 Algoritmo: Compara bit a bit a partir do bit mais significativo. Logo, A3 e B3, A2 e B2, ..., para quando a comparação der diferente, o operando que tiver bit 1 na parada da comparação será o maior, se não parar até o último dos bits dos operandos, então, são iguais.





Comparadores de magnitude

Exemplo de uso de comparadores de magnitude: direcionar à saída o menor entre dois números




Incremento ou decremento de 1 a cada ciclo de clock






Contador com incremento ou decremento de 1 configurável



Exemplo de aplicação: divisor de clock com contador


- Suponha que o clock do nosso sistema digital é de 256 Hz, e precisamos de um pulso de 1 Hz
- Utilização de um contador de 8 bits
- Contagem de 0 a 255 (ou 255 a 0) e gera um pulso em tc a cada segundo



Exemplo de aplicação: painel de LEDs

Deve-se iluminar um painel com 8 LEDs da direita para esquerda um de cada vez

Contador de 3 bits



Prof. Ilan Correa


Temporizadores

Um tipo de contador que pode ser usado para contar tempo

• Sabendo a frequência do clock, é possível medir a passagem do tempo

Exemplo: Medição de velocidade usando dois sensores de presença

Sensor "a" inicia a contagem e o sensor "b" para a contagem



Unidades Lógicas Aritméticas (ULA)

Juntando todos os blocos básicos vistos anteriormente





TABLE 4.2 Desired calculator operations

Inputs				Sample output if	
Χ	у	Z	Operation	A=00001111, B=00000101	
0	0	0	S = A + B	S=00010100	
0	0	1	S = A - B	S=00001010	
0	1	0	S = A + 1	S=00010000	
0	1	1	S = A	S=00001111	
1	0	0	S = A AND B (bitwise AND)	S=00000101	
1	0	1	S = A OR B (bitwise OR)	S=00001111	
1	1	0	S = A XOR B (bitwise XOR)	S=00001010	
1	1	1	S = NOT A (bitwise complement)	S=11110000	


Banco de registradores


Componente que provê acesso a M registradores de N bits → Banco de registradores MxN



Banco de registradores

Componente que provê acesso a M registradores de N bits → Banco de registradores MxN





Resumo

Componentes comumente utilizados no nível RTL (não limitado aos vistos na aula)

- Registradores
- Deslocadores
- Somadores
- Comparadores
- Contadores
- Multiplicadores
- Subtratores
- Unidades lógicas aritméticos
- Banco de registradores

Vamos combinar todos esses blocos e máquinas de estados para construir sistemas mais complexos

Resumo de alguns blocos digitais básicos estudados

Multiplexador ⇒ Circuito combinacional

b[3..0] b[3..0] a[3..0] MUX21

Inferência do Quartus II

```
⊟architecture comportamento of mux is
      library IEEE;
                                                                           -- Somente utilizado na forma 4
 2
      use IEEE.STD LOGIC 1164.all;
                                                                  17
                                                                           signal sel_array : std logic vector(nbits-1 downto 0);
                                                                      ⊟begin
    ⊟entity mux is
                                                                           -- Forma 1
         generic(
                                                                           process(a,b,sel)
             nbits : integer := 4
                                                                           begin
                                                                  26
                                                                              if sel = '1' then
         port (
                                                                                 o <= a;
             a, b: in std logic vector(nbits-1 downto 0);
                                                                              else
10
             sel : in std logic;
                                                                                 o \le b;
                                                                              end if:
            o : out std logic vector(nbits-1 downto 0)
11
                                                                           end process;
12
         );
                                                                  32
13
      end mux;
                                                                           -- Forma 2
                                                                           -- o <= a when sel='1' else b;</pre>
                                                                  35
     Várias implementações diferentes são
                                                                  <del>36</del> ▶ 🖨
                                                                           --Forma 3
    interpretadas como o mesmo bloco digital
                                                                        -- with sel select
              Arquivo disponível
                                                                              o <= a when '1',
                                                                  39
                                                                                   b when others:
                                                             UFPA/ITEC/FCT
        Prof. Ilan Correa
```

Resumo de alguns blocos digitais básicos estudados

```
Somador ou subtrator ⇒ Circuito combinacional
     library IEEE;
     use IEEE.STD LOGIC 1164.all;
     use IEEE.NUMERIC STD.all;
   ⊟entity soma sub unsig is
        generic(
           nbits : integer := 4
       port (
           a, b : in std logic vector(nbits-1 downto 0);
11
           sel : in std logic;
12
           o : out std logic vector(nbits-1 downto 0)
13
14
     end soma sub unsig;
```

```
Inferência do Quartus II
```

```
RbbA
                         ADDER
                                     MUX21
                         Add1
Barchitecture comportamento of soma sub unsig is
⊟begin
     process(a,b,sel)
```

o <= std logic vector(unsigned(a)+unsigned(b));</pre>

o <= std logic vector(unsigned(a)-unsigned(b));</pre>

```
Somador e subtrator podem ser
implementados separadamente e então
            conectados
```

Prof. Ilan Correa

Várias implementações diferentes são

interpretadas como o mesmo bloco digital

Arquivo disponível

18 19

24

26

27

28

begin

else

end if:

end process;

end architecture;

if sel='1' then

Resumo de alguns blocos digitais básicos estudados

Somador ou subtrator ⇒ Circuito combinacional estrutural

```
library IEEE;
                                                                   library IEEE;
     use IEEE.STD LOGIC 1164.all;
                                                                  use IEEE.STD LOGIC 1164.all;
     use IEEE.NUMERIC STD.all;
                                                                  use IEEE.NUMERIC STD.all;
   ⊟entity soma unsig is
                                                                 ⊟entity sub unsig is
        generic(
                                                                      generic(
           nbits : integer := 4
                                                                         nbits : integer := 4
                                                                      );
        );
                                                                      port (
        port (
                                                             10
                                                                         a, b : in std logic vector(nbits-1 downto 0);
10
            a, b : in std logic vector(nbits-1 downto 0);
                                                             11
                                                                         o : out std logic vector(nbits-1 downto 0)
11
            o : out std logic vector(nbits-1 downto 0)
                                                             12
12
        );
                                                             13
                                                                   end sub unsig;
13
     end soma unsig;
                                                             14
14
                                                                 ⊟architecture comportamento of sub unsig is
   ⊟architecture comportamento of soma unsig is
    ⊟begin
                                                                     o <= std logic vector(unsigned(a)-unsigned(b));</pre>
        o <= std logic vector(unsigned(a)+unsigned(b));</pre>
17
                                                                   end architecture:
     end architecture;
```

Resumo de alguns blocos digitais básicos estudados

• Somador ou subtrator ⇒ Circuito combinacional **estrutu**

```
library IEEE;
     use IEEE.STD LOGIC 1164.all;
     use IEEE.NUMERIC STD.all;
    ⊟entity soma sub unsig estrutural is
        generic(
           nbits : integer := 4
        );
        port (
10
           a, b : in std logic vector(nbits-1 downto 0);
11
           sel : in std logic;
           o : out std logic vector(nbits-1 downto 0)
13
14
     end soma sub unsig estrutural;
```


Declaração do componentes

```
Earchitecture estrutura of soma sub unsig estrutural is
        component sub unsig
        generic(
18
19
           nbits : integer := 4
20
        );
21
        port (
            a, b : in std logic vector(nbits-1 downto 0);
           o : out std logic vector(nbits-1 downto 0)
        end component;
26
        component soma unsig
        generic(
            nbits : integer := 4
30
        );
31
        port (
           a, b : in std logic vector(nbits-1 downto 0);
           o : out std logic vector(nbits-1 downto 0)
33
34
35
        end component;
36
        component mux
        generic(
           nbits : integer := 4
40
        );
41
            a, b : in std logic vector(nbits-1 downto 0);
           sel : in std logic;
           o : out std logic vector(nbits-1 downto 0)
45
        );
        end component:
```

Resumo de alguns blocos digitais básicos estudados

Somador ou subtrator ⇒ Circuito combinacional estrut

```
library IEEE;
     use IEEE.STD LOGIC 1164.all;
     use IEEE.NUMERIC STD.all;
    ⊟entity soma sub unsig estrutural is
        generic(
           nbits : integer := 4
        );
        port (
10
           a, b : in std logic vector(nbits-1 downto 0);
11
           sel : in std logic;
12
           o : out std logic vector(nbits-1 downto 0)
13
14
     end soma sub unsig estrutural;
```



Instanciação e conexão dos componentes

```
signal soma, sub : std logic vector(nbits-1 downto 0);
49
      begin
         instancia sub : sub unsig
         generic map (
             nbits => nbits
54
         port map (
             a \Rightarrow a
             b \Rightarrow b,
             0 => sub
59
         instancia soma : soma unsig
         generic map(
             nbits => nbits
         port map (
             a => a
             b \Rightarrow b,
             o => soma
         );
         instancia mux : mux
         generic map (
72
             nbits => nbits
             a => soma,
76
             b => sub,
             sel => sel,
             0 \Rightarrow 0
      end architecture;
```

Instanciação e conexão dos componentes


Resumo de alguns blocos digitais básicos estudados

Somador ou subtrator ⇒ Circuito combinacional estrut


```
signal soma, sub : std logic vector(nbits-1 downto 0);
49
      begin
         instancia sub : sub unsig
         generic map (
             nbits => nbits
54
             a \Rightarrow a
             b \Rightarrow b,
```

library IEEE; use IEEE.STD LOGIC 1164.a use IEEE.NUMERIC STD.all; ⊟entity soma sub unsig est generic(nbits : integer := port (a, b : in std logic sel : in std logic; o : out std logic v 13 end soma sub unsig estrut

Inferência do Quartus II



Resumo de alguns blocos digitais básicos estudados



• Somador ou subtrator síncrono ⇒ Circuito combinacional e sequencial

17 ⊟architecture comportamento of soma_sub_sinc is


```
library IEEE;
     use IEEE.STD LOGIC 1164.all;
     use IEEE.NUMERIC STD.all;
    ⊟entity soma sub sinc is
        generic(
            nbits : integer := 4
        );
 9
        port (
10
            clk: in std logic;
11
            a, b : in std logic vector(nbits-1 downto 0);
12
            sel : in std logic;
13
            o : out std logic vector(nbits-1 downto 0)
14
        );
15
     end soma sub sinc;
```

Várias implementações diferentes são interpretadas como o mesmo bloco digital Arquivo disponível

```
signal soma, sub, mux : std logic vector(nbits-1 downto 0);
                   ⊟begin
                        -- Forma 1
                     -- process(clk)
                     -- begin
                           if rising edge(clk) then
                               if sel='1' then
                                  o <= std logic vector(unsigned(a)+unsigned(b));</pre>
               26
                               else
                                  o <= std logic vector(unsigned(a)-unsigned(b));</pre>
                               end if:
               29
                            end if:
               30
                     -- end process;
               31
               32
                         -- Forma 2
               33
                        soma <= std logic vector(unsigned(a)+unsigned(b));</pre>
                        sub <= std logic vector(unsigned(a)-unsigned(b));</pre>
               34
               35
                        mux <= soma when sel = '1' else sub;
               36
               37
                        process(clk)
                        begin
               39
                           if rising edge(clk) then
                               o <= mux;</pre>
               41
                            end if:
                        end process;
UFPA/ITEC/FCT
```

- Definição: uma sequência de processamentos que podem ser executados em um ou mais dados
- Implementação básica em VHDL:
 - Encadeamento de vários processos (operações lógicas e aritméticas)
 - o Possui certa configurabilidade

- Definição: uma sequência de processamentos que podem ser executados em um ou mais dados
- Implementação básica em VHDL:
 - Encadeamento de vários processos (operações lógicas e aritméticas)
 - o Possui certa configurabilidade




Construção de caminhos de dados (datapaths) em VHDL

- Definição: uma sequência de processamentos que podem ser executados em um ou mais dados
- Implementação básica em VHDL:
 - Encadeamento de vários processos (operações lógicas e aritméticas)
 - o Possui certa configurabilidade

ALU_2	ALU_1	ALU_0	Operation
0	0	0	Pass through A
0	0	1	A AND B
0	1	0	A OR B
0	1	1	NOT A
1	0	0	A + B
1	0	1	A - B
1	1	0	A + 1
1	1	1	A - 1

Várias operações podem ser executadas de acordo com as combinação dos bits de controle




Construção de caminhos de dados (datapaths) em VHDL

 Definição: uma sequência de processamentos que podem ser executados em um ou mais dados

- Implementação básica em VHDL:
 - Encadeamento de vários processos (operações lógicas e aritméticas)
 - o Possui certa configurabilidade

ALU_2	ALU_1	ALU_0	Operation
0	0	0	Pass through A
0	0	1	A AND B
0	1	0	A OR B
0	1	1	NOT A
1	0	0	A + B
1	0	1	A - B
1	1	0	A+1
1	1	1	A - 1

Um dado de entrada ou uma constante



Construção de caminhos de dados (datapaths) em VHDL


Definição: uma sequência de processamentos que podem ser executados em um ou mais dados

Implementação básica em VHDL:

Encadeamento de vários processos (operações lógicas e aritméticas)

Possui certa configurabilidade

ALU_2	ALU_1	ALU_0	Operation
0	0	0	Pass through A
0	0	1	A AND B
0	1	0	A OR B
0	1	1	NOT A
1	0	0	A + B
1	0	1	A - B
1	1	0	A+1
1	1	1	A - 1




Input

Construção de caminhos de dados (datapaths) em VHDL

- Definição: uma sequência de processamentos que podem ser executados em um ou mais dados
- Implementação básica em VHDL:
 - Encadeamento de vários processos (operações lógicas e aritméticas)
 - o Possui certa configurabilidade

ALU_2	ALU_1	ALU_0	Operation
0	0	0	Pass through A
0	0	1	A AND B
0	1	0	A OR B
0	1	1	NOT A
1	0	0	A + B
1	0	1	A - B
1	1	0	A+1
1	1	1	A - 1




Interface com a saída

Construção de caminhos de dados (datapaths) em VHDL

- Definição: uma sequência de processamentos que podem ser executados em um ou mais dados
- Implementação básica em VHDL:
 - Encadeamento de vários processos (operações lógicas e aritméticas)
 - o Possui certa configurabilidade

Sinais de controle fornecidos por uma entidade externa



Construção de caminhos de dados (datapaths) em VHDL

- Definição: uma sequência de processamentos que podem ser executados em um ou mais dados
- Implementação básica em VHDL:
 - Encadeamento de vários processos (operações lógicas o

```
mux
 Clear Register
```

```
aritméticas)
     library IEEE;
     use IEEE.std logic 1164.all;
     use IEEE.numeric std.all;
    ⊟entity datapath is
        generic(
            nbits : integer := 4
        );
 9
        port (
10
            clk : in std logic;
           ie : in std logic;
11
12
           alu : in std logic vector(2 downto 0);
13
           reg load : in std logic;
14
           reg clear : in std logic;
15
           input : in std logic vector(nbits-1 downto 0);
           output : out std logic vector(nbits-1 downto 0)
16
17
        );
18
     end datapath;
10
                                             UFPA/IIEC/FCI
```

```
27 ⊟begin
       -- Multiplexador
       mux output <= input when ie='1' else UM;
30
31
32
       process (mux output, reg output, alu)
33
34 ⊟
          case alu is
35
             when "000" =>
36
                alu output <= mux output;
37
             when "001" =>
38
                alu output <= mux output and reg output;
39
                alu output <= mux output or reg output;
42
                alu output <= not mux output;
             when "100" =>
                std logic vector(signed(mux output) + signed(reg output));
                alu output <=
                std logic vector(signed(mux output) - signed(reg output));
51
                std logic vector(signed(mux output) + to signed(1, nbits));
52
53
                alu output <=
54
                std logic vector(signed(mux output) - to signed(1, nbits));
             when others =>
                alu output <= (others => '0');
        end process:
   60
               -- Registrador
               process(clk)
   62
               begin
    63
                   if rising edge(clk) then
                       if reg clear = '1' then
   65
                           reg output <= (others => '0');
    66
                       elsif reg load = '1' then
    67
                           reg output <= alu output;
    68
                       end if:
                   end if:
   70
               end process;
```

```
72
        -- Atribuição da saída
73
        output <= reg output;
74
     end comportamento;
```


2022.4 - Projetos de Hardware e Interfaceamento


Construção de camir

- Definição: uma ser executados
- Implementação

9

10





library IEEE;

13

14

74

end comportamento;

use IEEE.std logic 1164.all; use IEEE.numeric std.all; 5 Bentity datapath is generic(

nbits : integer := 4

clk : in std logic; ie : in std logic;

reg load : in std logic; reg clear : in std logic;

alu : in std logic vector(2 downto 0);

input : in std logic vector(nbits-1 downto 0); output : out std logic vector (nbits-1 downto 0)


UFPA/IIEC/FCI 2022.4 - Projetos de Hardware e Interfaceamento

Construção de caminhos de dados (datapaths) em VHDL

Componentes de blocos of $\frac{1}{2}$

1 i = 02 while (i < 10) { 3 i = i + 14 output i5 }


Construção de caminhos de dados (datapaths) em VHDL



Componentes de blocos of $\begin{bmatrix} \frac{1}{2} \\ \frac{2}{3} \end{bmatrix}$

Construção de caminhos de dados (datapaths) em VHDL

Control	Instruction	IE	$ALU_2 ALU_1 ALU_0$	Load	Clear	OE
Word		6	5-3	2	1	0
1	i = 0	×	×××	0	1	0
2	i = i + 1	0	100 (add)	1	0	0
3	output i	×	×××	0	0	1




Componentes de blocos of [3]

Construção de caminhos de dados (datapaths) em VHDL

Implementação de algoritmos com datapath

Limpar o conteúdo do registrador i = 0

Control Word	Instruction	<i>IE</i> 6	$ALU_2 ALU_1 ALU_0$ 5-3	Load 2	Clear 1	<i>OE</i> 0
1	i = 0	×	×××	0	1	0
2	i = i + 1	0	100 (add)	1	0	0
3	output i	×	×××	0	0	1



Input

Componentes de blocos of [3]


Construção de caminhos de dados (datapaths) em VHDL

Implementação de algoritmos com datapath

Incremento de 1


			4
ı	=	1+	1

Control	Instruction	IE	$ALU_2 ALU_1 ALU_0$	Load	Clear	OE
Word		6	5-3	2	1	0
1	i = 0	×	XXX	0	1	0
2	i = i + 1	0	100 (add)	1	0	0
3	output <i>i</i>	×	XXX	0	0	1



Input

Componentes de blocos of [3]




Construção de caminhos de dados (datapaths) em VHDL

Implementação de algoritmos com datapath


A saída deve ser monitorada por uma entidade externa para finalizar o processamento

Control Word	Instruction	<i>IE</i> 6	<i>ALU</i> ₂ <i>ALU</i> ₁ <i>ALU</i> ₀ 5-3	Load 2	Clear 1	<i>OE</i> 0
1	i = 0	×	×××	0	1	0
2	i = i + 1	0	100 (add)	1	0	0
3	output i	×	XXX	0	0	1

OE ⇒ output enable
Não será abordado na aula ⇒ podemos
assumir que não está presente no
circuito



Construção de caminhos de dados (datapaths) em VHDL




1 i = 02 while (i < 10) { 3 i = i + 14 output i5 }

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo

```
i=0
While (i<10){
    i = i+input
    i = i+1
    i = i AND 1</pre>
```



1 i = 02 while (i < 10) { 3 i = i + 14 output i5 }

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo
 - Passo 1: Inicialização (1 ciclo de clock)


```
-i=0
```

While (i<10){

i = i+input

i = i+1

i = i AND 1



Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo
 - o Passo 2: primeiro soma (1 ciclo de clock)


i=0

While (i<10){

i = i+input

i = i+1

i = i AND 1



Input

1 i = 02 while (i < 10) { 3 i = i + 14 output i5 }

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo
 - Passo 3: incremento de 1 (1 ciclo de clock)


i=0

While (i<10){

i = i+input

i = i AND 1

= i+1



Input

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo
 - Passo 4: operação lógica (1 ciclo de clock)


i=0

While (i<10){

i = i+input

i = i+1

i = i AND 1




Input

1 i = 02 while (i < 10) { 3 i = i + 14 output i5 }

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo


```
i=0 While (i<10){ i=i+input \\ i=i+1 \\ i=i \ AND \ 1 Cada uma deve ser feita em um ciclo de clock
```



while (i < 10){ output i

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo



Input

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo
 - Forma alternativa para a ALU ser implementada Para maior desempenho


i=0


While (i<10){

i = i+input

i = i + 1

i = i AND 1





Entradas

-1

+1


NOT


OR


AND

Construção de caminhos de dados (datapaths) em VHDL

- Implementação de algoritmos com datapath
- Algoritmo mais complexo
 - Duas possíveis implementações







Entradas Componentes de blocos operativos mux +1 Construção de caminhos de dados (datapaths) em VHDL Implementação de algoritmos com datapath Algoritmo mais complexo Duas possíveis implementações Load **AND** OR NOT +1 -1 Clear Register NOT OR T2 > T1 AND Tempo de propagação T1 Saídas Tempo de propagação T2

Bibliografia

- Sistemas digitais: Projeto, Otimização e HDLs, Frank Vahid, Ed. Bookman, 1ª Ed., 2008
- Tocci, R. J., Widmer, N. S. Sistemas digitais. 7. ed. Rio de Janeiro: LTC, 1998.