

The diagram illustrates the internal components of the CPU:

- Control Unit:** Receives instruction fields  $w\_Inst[6:0]$  (OP),  $w\_Inst[14:12]$  (Funct3), and  $w\_Inst[31:25]$  (Funct7). It outputs control signals:  $w\_ULAControl[2:0]$ ,  $w\_ULASrc$ ,  $w\_RegWrite$ , and  $w\_Imm$ .
- Register File:** Receives register indices  $w\_Inst[19:15]$  (Rs1),  $w\_Inst[24:20]$  (Rs2), and  $w\_Inst[11:7]$  (Rd). It outputs register values  $rd1$ ,  $rd2$ , and  $rd3$ . It also receives write data  $wa3$  and  $wd3$ . It has control inputs  $rst$ ,  $clk$ , and  $we3$ . It is connected to an LCD display showing bits S1-S7.
- Instruction Memory (Inst. Mem.):** Receives the address  $w\_PC$  and outputs the instruction  $RD$ .
- Program Counter (PC) and Adders:** The PC is updated by  $rst$  and  $KEY[2]$ , and incremented by  $KEY[1]$ . The PC is also updated by the ALU result  $w\_ULASrc$ . The PC is connected to an Adder 4, which also receives  $w\_PCp4$  and outputs  $3'h4$ .
- ALU (ULA):** Receives register values  $SrcA$  and  $SrcB$  (selected by  $w\_SrcB$ ), and an immediate value  $w\_Imm$  (selected by  $MuxULASrc$ ). It outputs the result  $w\_ULASrc$ .
- Other Components:** An LCD display shows bits S1-S7. An "Extend" block is also present.

A CPU RISC-V v0.1 será capaz de rodar as 6 instruções da Tabela 2

Instrução	Descrição	Algoritmo
ADD \$X, \$Y, \$Z	Adicionar	$\$X = \$Y + \$Z$
SUB \$X, \$Y, \$Z	Subtrair	$\$X = \$Y - \$Z$
AND \$X, \$Y, \$Z	AND Bit a bit	$\$X = \$Y \& \$Z$
OR \$X, \$Y, \$Z	OR Bit a bit	$\$X = \$Y   \$Z$
SLT \$X, \$Y, \$Z	Menor que	$\$X = 1$ se $\$Y < \$Z$ e 0 c.c.
ADDi \$X, \$Y, i	Adicionar Imediato	$\$X = \$Y + i$

Tabela 2 –Conjunto de instruções RISC-V suportadas pela CPU v0.1

2. Faça a descrição de hardware, em Verilog/SystemVerilog, da Unidade de Controle indicada na figura 2. Esse módulo gera os sinais de controle para cada uma das instruções suportadas pela CPU.




Figura 2 – Unidade de Controle.

Instr	ENTRADAS			SAÍDAS		
	OP	Funct3	Funct7	RegWrite	ULASrc	ULAControl
ADD	0110011	000	0000000	1	0	000
SUB	0110011	000	0100000	1	0	001
AND	0110011	111	0000000	1	0	010
OR	0110011	110	0000000	1	0	011
SLT	0110011	010	0000000	1	0	101
ADDi	0010011	000	xxxxxxx	1	1	000

Tabela 3 – Tabela do decodificador da Unidade de Controle

Nessa sprint, focaremos em instruções do tipo R (add, sub, and, or e slt) e I (addi), cujo formato está definido na Tabela 4.

Tipo R Tipo I	31:25	24:20	19:15	14:12	11:7	6:0
	Funct7 <sub>6:0</sub>	Rs2 <sub>4:0</sub>	Rs1 <sub>4:0</sub>	Funct3 <sub>2:0</sub>	Rd <sub>4:0</sub>	Op <sub>6:0</sub>
	Imm <sub>11:0</sub>		Rs1 <sub>4:0</sub>	Funct3 <sub>2:0</sub>	Rd <sub>4:0</sub>	Op <sub>6:0</sub>

Tabela 4 – Regra de formação do código de máquina das instruções RISC-V

Utilize o testbench fornecido (UC\_SP5\_TB.sv e test\_vector.txt) para simular seu módulo da Unidade de Controle no ambiente <https://edaplayground.com/>. Certifique-se que todos os testes rodaram sem falhas (“Passou”), antes de prosseguir para a próxima etapa. Alguns exemplos, podem ser encontrados na seguinte videoaula sobre Testbenches no EDAPlayground: <https://www.youtube.com/watch?v=VsP6zHarUSM>.

3. Faça a descrição de hardware, em Verilog/SystemVerilog, do Registrador PC (Program Counter). Tal componente é um registrador de 32 bits com uma entrada de clock (clk), uma entrada de reset (rst), uma entrada para carregamento paralelo (PCin) e uma saída paralela (PC).




Figura 3 – PC.

- Esse circuito é SEQUENCIAL. Depende da borda de subida do clock.
- A cada clock, o novo *PCin* é carregado no registrador e disponibilizado na saída *PC*
- Caso o *rst* esteja em nível baixo, o valor do PC deve ser zerado

4. Devido ao fato das instruções do tipo I possuírem operandos imediatos de 12bits e a ULA operar em 32bits, é necessário incluir um módulo extensor de sinal para viabilizar operações com imediatos negativos.



Figura 4 – Extensor de sinal.

- Esse circuito é COMBINACIONAL;
- Deverá existir uma entrada de 12bits no formato: 12'b\_sxxx\_xxxx\_xxxx
- A saída deverá ser uma palavra de 32bits, cujos 20 bits mais significativos serão cópias do bit mais significativo da entrada (extensão de sinal): 32'b\_ssss\_ssss\_ssss\_ssss\_ssss\_sxxx\_xxxx\_xxxx

5. O último elemento a ser implementado é a memória de instruções. Nessa sprint, deverá ser implementada uma memória puramente combinacional, com endereços parametrizáveis entre 10bits e 32bits. Serão palavras de 32bits, endereçadas de 8 em 8 bits (ou seja, cada instrução de 32bits, ficará armazenada em 4 endereços consecutivos).




Figura 5 – Instruction Memory.

- Esse circuito é COMBINACIONAL;
- Essa memória será somente de LEITURA (ROM);
- Seguem algumas sugestões de implementação, para inspiração:
  - Um decodificador usando um *case*;
  - Um array bidimensional inicializado por um .txt, .mif ou .hex; **(Preferencial!)**
  - Um IP de ROM, disponível no Quartus (Tools > MegaWizzard Plug-in Manager);
- O conteúdo da memória será definido pelo código de máquina da sequência de instruções a serem executadas (programa). Nessa sprint, deve-se rodar o programa de testes da Tabela 5.

Endereço	Assembly	Código de máquina (hexa)	Código de máquina (binário)
8'h00	addi x1, x0, 0xF3	0f300093	000011110011_0000_000_00001_0010011
8'h04	addi x2, x0, 9	00900113	000000001001_0000_000_00010_0010011
8'h08	add x2, x1, x2	00208133	00000000_00010_00001_000_00010_0110011
8'h0C	and x3, x1, x2	0020f1b3	00000000_00010_00001_111_00011_0110011
8'h10	or x4, x1, x2	0020e233	00000000_00010_00001_110_00100_0110011
8'h14	slt x6, x3, x4	0041a333	00000000_00100_00011_010_00110_0110011
8'h18	sub x7, x4, x6	406203b3	01000000_00110_00100_000_00111_0110011

Tabela 5 –programa teste

6. Ligações auxiliares para Debug:

- Faça uma pequena alteração no módulo RegisterFile. Crie 8 saídas auxiliares para visualizar externamente os valores de cada um dos registradores. Ao instanciar o módulo, faça as seguintes ligações: .x0(w\_d0x0), .x1(w\_d0x1), .x2(w\_d0x2), .x3(w\_d0x3), .x4(w\_d1x0), .x5(w\_d1x1), .x6(w\_d1x2), .x7(w\_d1x3). Nesse caso, o LCD deverá ficar conforme a Figura 6.

- Mostre também o PC, na posição w\_d0x4 do LCD. (assign)
- Visualize o código de máquina da instrução sendo executada (w\_Inst) nos displays HEX0-HEX7
- Visualize os 3 sinais de controle gerados pelo módulo “Control Unit” nos LEDs vermelhos. LEDR[4:0]. (assign)




Figura 6 – Placa

#### 7. Roteiro de testes

- O circuito proposto tem quantas entradas externas?
- Simule o programa da Tabela 5 no software [RARS](#)
- Carregue no FPGA e compare os resultados
- Qual o conteúdo final dos registradores?

**x0: \_\_, x1: \_\_, x2: \_\_, x3: \_\_, x4: \_\_, x5: \_\_, x6: \_\_, x7: \_\_**

#### Desafio (Valendo +0,1 na média geral)

- Escreva e rode nesse processador v0.1, uma rotina em assembly para detectar se o conteúdo do registrador x1 é múltiplo de 8.
- Caso o número seja múltiplo de 8, retorne 1 no registrador x7, caso contrário, 0.
- Utilize somente as 7 instruções da Tabela 3. Não inclua nenhum hardware adicional no processador.
- Inclua comentários, para explicar sua rotina.

#### Desafio EXTRA (Valendo +0,5 na média geral)

- O aluno que fizer o desafio utilizando menos instruções, receberá uma pontuação extra!
- Em caso de empate, ganha quem submeter o código antes;
- [LINK](#) para concorrer ao desafio extra!