Universidade Federal De Campina Grande Departamento De Engenharia Elétrica Laboratório De Arquitetura De Sistemas Digitais – LASD

Prof. Rafael B. C. Lima



Aluno:	
Matrícula:	Data:

Sprint 7 – Memórias – Processador RISC-V

Descrição geral do problema: Implemente uma memória RAM de dados e atualize o *datapath* e a unidade de controle para dar suporte às instruções LW e SW.

Requisitos mínimos:

Abra o projeto da Sprint6 e edite-o para incluir as funcionalidades dessa sprint. **Obs: "File > Open Project"** e NÃO "File > Open".

1. Implemente uma memória RAM de 1024 posições (endereços de 10bits), de 32bits cada. Dessa forma, será possível armazenar e carregar o conteúdo de registradores, através das instruções SW e LW.

A: Entrada de endereço – 10bits

WD: Entrada de dados (Escrita) – 32bits **RD**: Saída de dados (Leitura) – 32bits

WE: Enable de escrita – 1bit **rst**: *reset* da memória – 1bit **clk**: *clock* de escrita – 1bit




Figura 1 – Memória RAM de dados

Funcionamento:

- Leitura: Combinacional. Depende somente do endereço A
- Escrita: Sequencial. O dado WD é escrito no endereço A, na subida do clk, caso o WE esteja em nível alto.
- Reset: O conteúdo da memória deve ser apagado, quando ocorrer uma borda de descida no rst.

Sugestão para implementação:

- Um array bidimensional;
- Um IP de RAM, disponível no Quartus (Tools > MegaWizzard Plug-in Manager);
- 2. Atualize a unidade de controle para gerar os sinais relativos às instruções LW e SW. Segue na Tabela 1 a lógica do novo decodificador.

		ı	NTRADA:	5	SAÍDAS						
	Instr	OP	Funct3	Funct7	RegWrite	ImmSrc	ULASrc	ULAControl	MemWrite	ResultSrc	
	ADD	0110011	000	0000000	1	Х	0	000	0	0	
	SUB	0110011	000	0100000	1	Х	0	001	0	0	
R	AND	0110011	111	0000000	1	Х	0	010	0	0	
	OR	0110011	110	0000000	1	Х	0	011	0	0	
	SLT	0110011	010	0000000	1	Х	0	101	0	0	
	ADDi	0010011	000	XXXXXXX	1	0	1	000	0	0	
'	LW	0000011	010	XXXXXXX	1	0	1	000	0	1	
S	SW	0100011	010	XXXXXXX	0	1	1	000	1	х	

Tabela 1 – Tabela do decodificador da Unidade de Controle

Lembrando que agora serão suportadas instruções do tipo R (add, sub, and, or, e slt), I (addi e lw) e S (sw)

	31:25	24:20	19:15	14:12	11:7	6:0
Tipo R	Funct7 _{6:0}	Rs2 _{4:0}	Rs1 _{4:0}	Funct3 _{2:0}	Rd _{4:0}	Op _{6:0}
Tipo I	Imm _{11:0}		Rs1 _{4:0}	Funct3 _{2:0}	$Rd_{4:0}$	Op _{6:0}
Tipo S	lmm _{11:5}	Rs2 _{4:0}	Rs1 _{4:0}	Funct3 _{2:0}	lmm _{4:0}	Op _{6:0}

Tabela 2 – Regra de formação do código de máquina das instruções RISC-V

Utilize o testbench fornecido (UC_SP7_TB_32.sv e test_vector.txt) para simular seu módulo da Unidade de Controle no ambiente https://edaplayground.com/ . Certifique-se que todos os testes rodaram sem falhas ("Passou"), antes de prosseguir para a próxima etapa. Alguns exemplos, podem ser encontrados na seguinte videoaula sobre Testbenches no EDAplayground: https://www.youtube.com/watch?v=VsP6zHarUSM .

3. Atualize o conteúdo da memória de instruções, com o código de máquina do programa definido na Tabela 3. Dica: utilize o RARs para converter o assembly em código de máquina.

Endereço	Assembly
8'h00	addi x1, x0, 0xAB
8'h04	sw x1, 0xA(x0)
8'h08	lw x2, 0xA(x0)
8'h0C	sw x2, 0xB(x0)
8'h10	lw x3, 0xB(x0)
8'h14	sw x3, 0xC(x0)
8'h18	lw x4, 0xC(x0)

Tabela 3 – Regra de formação do código de máquina das instruções RISC-V

4. A fim de completar a próxima versão da CPU v0.2, todos os módulos desenvolvidos até agora devem ser **instanciados** e **conectados** conforme o circuito da Figura 2.





Figura 2 – Processador V0.2

Nome	Tamanho
w_ImmSrc	1 bit
w_MemWrite	1 bit
w ResultSrc	1 hit

w_Wd3	32 bits
w_MImm	32 bits
w_RData	32 bits

Tabela 4 – novos fios, utilizados na montagem

- 5. Implemente um módulo divisor de frequência para gerar um clock de 1Hz a partir do clock de 50MHz disponível na placa DE2 (CLOCK_50).
 - Esse módulo é basicamente um contador de bordas do clock de entrada, que inverte sua saída cada vez que uma condição é atingida.
 - O divisor deve possuir uma entrada de 1bit para o clock base (50MHz) e uma saída de 1bit para o clock de saída de 1Hz.
 - Após o debug preliminar, substitua o clock manual do processador (KEY[1]) pelo novo clock de 1Hz.



- 6. Ligações auxiliares para Debug:
 - Visualize os 6 sinais de controle gerados pelo módulo "Control Unit" nos LEDs vermelhos. LEDR[7:0]. (assign)

Relembrando o conjunto de instruções suportadas pela CPU

Instrução	Descrição	Algoritmo
ADD \$X, \$Y, \$Z	Adicionar	\$X = \$Y + \$Z
SUB \$X, \$Y, \$Z	Subtrair	\$X = \$Y - \$Z
AND \$X, \$Y, \$Z	AND Bit a bit	\$X = \$Y & \$Z
OR \$X, \$Y, \$Z	OR Bit a bit	\$X = \$Y \$Z
SLT \$X, \$Y, \$Z	Menor que	\$X = 1 se \$Y < \$Z e 0 c.c.
LW \$X, i(\$Y)	Carregar da memória	\$X ← end[\$Y+ i]
SW \$X, i(\$Y)	Armazenar na memória	End[$$Y+i$] $\leftarrow X
ADDi \$X, \$Y, i	Adicionar Imediato	\$X = \$Y + i

Tabela 6 – Conjunto de instruções MIPS suportadas pela CPU do LASD




Figura 3 – Placa Altera DE2

2. Rode o programa da Tabela 1 e diga qual o conteúdo dos registradores e da memória de dados, ao finalizálo:

Registradores:

Registrador	х0	x1	x2	х3	x4	x5	х6	x7
Dado								

Memória de dados:

Endereço	0x00	0x01	0x02	0x03	 0x0A	0x0B	0x0C	0x0D
Dado								

Desafio (Valendo +0,1 na média geral)

- Crie uma rotina, em assembly, que retorne a quantidade de dígitos 1s em um número de 4bits, previamente carregado no registrador x1.
- Retorne a quantidade de 1s no registrador x7.
- Utilize somente as 8 instruções da Tabela 6. Não inclua nenhum hardware adicional, porém sinta-se livre para iniciar a memória de dados com os valores que quiser.
- OBS: Essa rotina pode ser utilizada em aplicações de paridade e de criptografia.

Desafio EXTRA (Valendo +0,5 na média geral)

- O aluno que fizer o desafio utilizando menos instruções, receberá uma pontuação extra!
- Em caso de empate, ganha quem submeter o código antes;
- LINK para concorrer ao desafio extra!