
## Yazıcılar

Yazıcılar ikili bilgiyi tutma yeteneğine sahip ikili hücrelerden oluşmuş gruplardır. Flip-flop'lar da bir bitlik bilgiyi saklama kapasitesine sahip ikili hücreler olduklarından her bir flip-flop grubu bir yazıcıyı oluşturur. n bitlik bir yazıcı n flip-flop'lu bir gruptan oluşur ve n bitlik herhangi bir ikili bilgiyi saklama yeteneğine sahiptir. Yazıcılar flip-flop ve kapı dizilerinden oluşabilir. Kapılar ikili bilginin flip-flop'a ne zaman ve nasıl yazılacağına karar verir. Aşağıdaki şekilde 4 adet D flip-flop'u ile oluşturulmuş bir yazıcı görülmektedir. CLK işareti ile flip-flop'lara bilgi yazılmasına izin verilir ve 4-bitlik veri yazıcılara yazılır. Bu bilgi 4 çıkıştan örnekleme yolu ile elde edilir.




CLK işareti 1 olduğu sürece flip-flop'lara bilgi yazılmasına izin verilir. Bir başka değişle CLK 1'de kaldığı sürece flip-flop'lar girişi takip ederler. Darbe süresine cevap veren yazıcılar genellikle kapı geçitli tutucu diye adlandırılırlar. Tutucular bir dış kaynağa aktarılacak bilginin geçici olarak tutulduğu elemanlardır. Bundan sonra bahsi geçen flip-flop'ların kenar tetiklemeli ya da ana uydu tip flip-flop olduğu varsayılacaktır.

#### Paralel Yüklemeli Yazıcı

Yeni bilginin yazıcıya aktarılması yazıcının yüklenmesi olarak adlandırılır. Yazıcının tüm bitleri tek bir saat darbesinde aynı anda yüklenirse bunlar paralel yüklemeli yazıcılar olarak adlandırılır. Aşağıdaki şekilde 4-bitlik paralel yüklemeli bir yazıcı görülmektedir. Eğer saat girişi 1'e giderse yazıcıya bilgi yüklenmesi için izin verilmiş olunur. Sayısal sistemlerin çoğun sürekli bir saat kaynağına ihtiyaç duyar. Bu saat kaynağı tüm flip-flop'lar için sabit bir tempo sağlar. Fakat flip-flop'lara bilgi yazılıp yazılmayacağı yine bir kontrol girişi olarak adlandırılan giriş tarafından kontrol edilmelidir. Bu giriş saat kaynağı ile VE'lenerek flip-flop'ların saat girişlerine uygulanır. Eğer bilgi yazılmak isteniyorsa bu kontrol girişi 1 seviyesinde tutulur ve çıkışı saat darbesi ile VE'lendiğine göre saat darbesinin 1 olması ile flip-flop'lara bilgi yazılır. Aksi halde, lojik 0'da tutularak bilgi yazılmasına izin verilmez. Bu giriş yük kontrol girişi olarak adlandırılır. Bu kullanılan VE kapısı bir gecikme oluşturabileceği için sistemde bir senkronizasyon sorunu ortaya çıkarabilir.

Aşağıdaki şekilde bir D flip-flop'u ile gerçekleştirilmiş 4 bitlik paralel yüklemeli bir yazıcı görülmektedir. Yükleme girişi 1 olduğunda bir sonraki saat darbesi ile I girişleri yazıcıya transfer edilir. Eğer bir şey yazılmayacaksa bu yükleme girişi 0 yapılarak yazıcı yasaklanır fakat bu durumda flip-flop'taki bilginin korunması için bir geri besleme yolu ile bilginin korunması gerekmektedir. Saat girişleri, bir tampon devre ile saat kaynağındaki yükü azaltmak için tamponlanmalıdır fakat bu şekilde gösterilmemiştir.



## Ardışıl Lojik Uygulaması


Örnek: Durum tablosu aşağıdaki gibi verilmiş olan ardışıl devreyi tasarlayınız.

Şimdik	Şimdiki Durum		Sonrak	Çıkış		
$A_1$	$A_2$	X	$A_1$	$A_2$	у	
0	0	0	0	0	0	
0	0	1	0	1	0	
0	1	0	0	1	0	
0	1	1	0	0	1	
1	0	0	1	0	0	
1	0	1	0	1	0	
1	1	0	1	1	0	
1	1	1	0	0	1	

Durum diyagramlarından faydalanılarak sadeleştirildiğinde,


$$A_1(t+1)=A_1x'$$
  $A_2(t+1)=A_2\oplus x$   $y=A_2x$ 

Elde edilen devrede aşağıda görülmektedir.



## Ötelemeli Yazıcılar (Shift Registers)


Kendisine yüklenmiş bir veriyi sağa ya da sola öteleme özelliğine sahip yazıcıya ötelemeli yazıcı denir. Kaskad bağlı flip-flop zincirinden oluşur. En basit ötelemeli yazıcı aşağıdaki şekilde gösterilmiştir.



Saat darbeleri tüm flip-flop'lara aynı anda uygulanır. Her bir saat darbesinde önceki flip-flop'daki bilgi bir sonraki flip-flop'a yüklenir en sondaki flip-flop'taki bilgi de çıkış olarak verilir.

## Seri Transfer

Herhangi bir A yazıcısından B yazıcısına seri moda iletişim örneği aşağıdaki şekilde görülmektedir. Seri yazıcıların SI şeklinde seri girişleri ve SO olarak adlandırılan seri çıkışları olduğunu düşünelim.




A yazıcısından bilgi öteleme kontrolü adı verilen bir kontrol sinyali tarafından B yazıcısına aktarılırken A'daki bilginin de kaybolmaması için bu şekilde bir düzenek tasarlanmıştır. Öteleme kontrolü tarafından yukarıdaki şekildeki gibi bir sinyal geldiğinde yazıcılara uygulanan saat darbelerinin iletilmesi sağlanır. Bu durumda her gelen CLK darbesinde A'nın içeriği hem B'ye yazılır hem de veri kaybolmasın diye tekrar kendisine yazılır. Paralel modda ise tek bir saat darbesi ile veri yazılır ve okunur. İki yaklaşım arasındaki fark buradan da açıkça görülmektedir. bu nedenle seri iletişim paralel iletişime göre daha yavaştır. Fakat buna karşın seri yazıcılar paralel yazıcılara göre daha az donanım gereksinimi duyarlar.

#### Paralel Yüklemeli İki Yönlü Ötelemeli Yazıcı

Ötelemeli yazıcılar seri bilgiyi paralele ya da paralel bilgiyi seriye dönüştürmek için kullanılabilirler. Bir ötelemeli yazıcıda tüm flip-flop'lara ulaşılabiliyorsa seri olarak girilen bilgi paralel olarak flip-flop çıkışlarından elde edilebilir. Ayrıca paralel yükleme özelliği eklenirse paralel yüklenen bilgi seri olarak da alınabilir. Genel ötelemeli yazıcılar aşağıda yazılan tüm özellikleri bünyelerinde barındırırlar.

- 1. Yazıcıyı sıfırlamak (Clear) için bir sıfırlama kontrol girişi.
- 2. Tüm işlemleri senkronize etmek için CLK girişi.
- 3. Sağa öteleme işlemine, seri girişe ve ötelemeyle bağlantılı çıkış hatlarına izin veren sağa öteleme kontrolü.
- 4. Sola öteleme işlemine, seri girişe ve ötelemeyle bağlantılı çıkış hatlarına izin veren sola öteleme kontrolü.
- 5. Paralel transfere ve n adet paralel giriş hattına izin veren paralel yükleme kontrolü.
- 6. n adet paralel çıkış hattına
- 7. Yazıcıdaki bilginin saat darbeleri sürekli uygulansa bile değişmeden kaldığı bir kontrol durumu.




Yukarıda belirtilen 7 temel özelliği de şekli yukarıda verilmiş olan 4 bitlik paralel yüklemeli yazıcı karşılamaktadır. Veri seçicilerin kontrol girişlerinin hepsi aynı olup sağladıkları modlar aşağıda belirlenmiştir.

Mod 1	Kontrol	Vozna islovi		
$S_1$	$S_0$	- Yazıcı işlevi		
0	0	Değişim yok		
0	1	Sağa öteleme		
1	0	Sola öteleme		
1	1	Paralel yükleme		

## Dalga İletimli Sayıcılar

MSI sayıcılar dalga iletimli sayıcılar ve senkron sayıcılar olmak üzere ikiye ayrılırlar. Bir dalga iletimli sayıcıda flip-flop çıkışları diğer flip-flop'ların tetiklenmeleri için saat kaynağı görevini yapar. Bir başka deyişle ilki hariç tüm flip-flop'ların CLK girişleri diğer flip-flop'ların çıkışlarıdır.



## İkili Dalga İletimli Sayıcılar


Yukarıdaki şekilde JK flip-flop'ları ile oluşturulmuş 4 bitlik dalga iletimli bir sayıcı görülmektedir. Gelen sayma darbeleri en düşük anlamlı biti bulunduran flip-flop'una uygulanır. Tüm JK girişleri Lojik 1'de tutulmaktadır. Bu nedenle girişine bir saat darbesi uygulandığında flip-flop bir önceki durumun tümleyenini alır. Saat girişlerindeki küçük daire flip-flop'ların negatif kenar tetiklemeli olduğunu göstermektedir. Yani bir önceki flip-flop'un çıkışı lojik 1'den 0' a geçerken o an ki flip-flop değer değiştirecektir. Aşağıdaki tablo incelenecek olursa sayma işlemin nasıl yapıldığı anlaşılabilir.

	A <sub>2</sub>	Δ.		Flip-Flop'ların tümlenmesi için koşullar
		~l		
0	0	0	A <sub>1</sub> 'in tümleyeni	
0	0	1		A <sub>1</sub> 1'den 0'a gider ve A <sub>2</sub> 'nin tümleyeni alı
0	1	0	A <sub>1</sub> 'in tümleyeni	1 2 2
0	1	1	A <sub>1</sub> 'in tümleyeni	A <sub>1</sub> 1'den 0'a gider ve A <sub>2</sub> 'nin tümleyeni alı
$\sim$	~	$\downarrow$		$A_2$ 1'den 0'a gider ve $A_3$ 'ün tümleyeni alın
1			A <sub>1</sub> 'in tümleyeni	
1	0	1	A <sub>1</sub> 'in tümleyeni	A <sub>1</sub> 1'den 0'a gider ve A <sub>2</sub> 'nin tümleyeni alıı
1	1	0	A <sub>1</sub> 'in tümleyeni	Za assession
1	1	1	A <sub>1</sub> 'in tümleyeni	A <sub>1</sub> 1'den 0'a gider ve A <sub>2</sub> 'nin tümleyeni alı
<u></u>	0	$\downarrow$ 0	bu şekilde	$^{ m A}_2$ 1'den 0'a gider ve $^{ m A}_3$ 'ün tümleyeni alın $^{ m A}_3$ 1'den 0'a gider ve $^{ m A}_4$ 'ün tümleyeni alın
	0 ∠^ 1	0 1 ^ ⁄ 1 0	0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 1 1	0 1 1 $A_1$ in tümleyeni 1 0 0 $A_1$ in tümleyeni 1 0 1 $A_1$ in tümleyeni 1 1 0 $A_1$ in tümleyeni 1 1 1 $A_1$ in tümleyeni 1 1 1 $A_1$ in tümleyeni

0000 durumundan saymaya başlandığını düşünelim. İlk gelen saat darbesinde A<sub>1</sub> 0 olduğuna göre çıkışı lojik 0'dan lojik 1'e yükselecektir (0001 pozitif kenar). İkinci gelen saat darbesi ile bir önceki durumu olan lojik 1'in tümleyenini alacak ve çıkışı lojik 0'a inecektir (0000 negatif kenar). Bu negatif kenar bir sonraki flip-flopu tetikleyerek lojik 0 olan bir önceki konumunun lojik 1'e yükselmesini sağlayacak (pozitif kenar) ve çıkışı lojik 1 olacaktır (0010) ve bu şekilde sayma işlemi devam edecektir. Yukarıdaki tablodan da açık bir şekilde hangi bitlerin ne zaman değiştikleri görülmektedir. Bu şekildeki dalga iletimli sayıcılara asenkron sayıcılar da denir.


## BCD Dalga İletimli Sayıcı

Bir onlu sayıcı on durumlu bir sayma dizisini takip eder ve 9'u saydıktan sonra 0'a geri döner. 9 sayısı 4 bit ile ifade edildiğinden 4 tane flip-flop bulunmalıdır. BCD kodu düşünülürse sayıcının durum diyagramının aşağıdaki şekildeki gibi olması gerekmektedir.




1001'den sonra 0000'a dönmesi dışında bir ikili sayıcıya benzemektedir. Bir onlu veya ikili sırayı takip etmeyen herhangi bir dalga iletimli sayıcının tasarımında düzgün bir yol izlenmez. Tasarım, tasarımcının dehasına ve hayal gücüne bağlıdır. Bilinen yöntemler sadece bir rehber görevi görür. Sayıcının devresi aşağıda görüldüğü gibidir. Devrenin çalışmasını incelemek için geçiş durumlarına bakılır ve o da şu şekildedir.

- 1. Sayma darbelerinin negatif kenarında Q<sub>1</sub>'in tümleyeni alınır.
- 2. Q<sub>8</sub> 0 iken ve Q<sub>1</sub> 1'den 0'a gittiğinde Q<sub>2</sub>'nin tümleyeni alınır. Q<sub>8</sub> 1 iken ve Q<sub>1</sub> 1'den 0'a gittiğinde Q<sub>2</sub> sıfırlanır.
- 3. Q<sub>2</sub> 1'den 0'a gittiğinde Q<sub>4</sub>'ün tümleyeni alınır.
- 4.  $Q_4Q_2=11$  olduğunda ise  $Q_1$  1'den 0'a gittiğinde  $Q_8$ 'in tümleyeni alınır.  $Q_4$  ya da  $Q_2$  0 olduğunda ve  $Q_1$  1'den 0'a gittiğinde  $Q_8$  sıfırlanır.



Bu BCD sayıcı bir onlu sayıcıdır. 0'dan 99'a kadar saymak için iki onlu sayıcı 0'dan 999'a kadar saymak için ise aşağıdaki gibi bağlı üç onlu sayıcı kullanılır.




## Senkron Sayıcılar

Senkron sayıcıları dalga iletimli sayıcılardan ayıran nokta sayıcıda yer alan tüm flip-flop'ların CLK girişlerine saat darbelerinin uygulanmasıdır. Daha önce tasarım teknikleri verilmişti burada bazı standart devre tipleri verilecektir.


## İkili Sayıcı

Devrenin çalışması size bırakılmıştır.



# İkili İleri/Geri Sayıcı

Devrenin çalışması size bırakılmıştır.



## **BCD Sayıcı**

Bir BCD sayıcı sayıcı ikili kodlanmış onlu sayıları 0000'dan 1001'e kadar sayarak sonra tekrar 0000'a dönen bir sayıcıdır. 9'dan sonra tekrar 0'a döndüğü için bir BCD sayıcı belirli bir desene sahip değildir. BCD senkron sayıcıyı oluşturmak için daha önce anlatılan teknikleri kullanmak gerekir. Bir BCD sayıcının uyarma tablosu aşağıda verilmiştir.

Ş	imdik	i Dur	um	Sonraki Durum				Çıkış	Flip-flop Girişleri			
Q <sub>8</sub>	Q <sub>4</sub>	Q <sub>2</sub>	$Q_1$	 Q <sub>8</sub>	Q4	Q <sub>2</sub>	Q <sub>1</sub>	у у	TQ <sub>8</sub>	TQ <sub>4</sub>	TQ <sub>2</sub>	TQ <sub>1</sub>
0	0	0	0	0	0	0	1	0	0	0	0	1
0	0	0	1	0	0	1	0	0	0	0	1	1
0	0	1	0	0	0	1	1	0	0	0	0	1
0	0	1	1	0	1	0	0	0	0	1	1	1
0	1	0	0	0	1	0	1	0	0	0	0	1
0	1	0	1	0	1	1	0	0	0	0	1	1
0	1	1	0	0	1	1	1	0	0	0	0	1
0	1	1	1	1	0	0	0	0	1	1	1	1
1	0	0	0	1	0	0	1	0	0	0	0	1
1	0	0	1	0	0	0	0	1	1	0	0	1

Buradaki y çıkışı sayıcı 9'dan 0'a giderken 1 olduğunda bu çıkışla başka bir sayıcıyı tetiklemek için kullanılır. 0-99 sayıcıda birler hanesi sürekli 9'dan 0'a geçerken bu çıkışla onlar hanesi de bir artar. Buradaki basitleştirilmiş fonksiyonlarla aşağıdaki denklemler elde edilebilir.

 $TQ_1=1$ 

 $TQ_2=Q'_8Q_1$ 

 $TQ_4 = Q_2Q_1$ 


 $TQ_8 = Q_8Q_1 + Q_4Q_2Q_1$ 

 $y=Q_8Q_1$ 

görüldüğü üzere devre 5 adet VE kapısı, bir adet VEYA kapısı ve dört adet T flip-flop'undan oluşmaktadır.

## Paralel Yüklemeli İkili Sayıcı

Sayısal sistemlerde sayma işleminin yapılması için sayıcıda sayılacak değerin yüklenebilmesi özelliğinin olması istenir. Aşağıdaki devre paralel yüklemeli 4 bitlik bir ikili sayıcıdır.




Yük kontrol girişi 1 olduğunda sayma işlemi yasaklanır ve A<sub>0</sub>'dan A<sub>3</sub>'e kadar olan flip-flop'lara I<sub>0</sub>'dan I<sub>3</sub>'e kadar olan veriler transfer edilir. Yükleme 0 ve sayma 1 olduğunda devre sayıcı gibi davranır. Görülüğü üzere JK girişlerinin her ikisi de 0 olduğunda saat darbeleri sayıcının değiştirmez. Sayma girişi 1 ve tüm flip-flop çıkışları 1 olduğunda elde çıkışı bir

olacaktır ve bir üstteki sayıcıyı tetiklemek için kullanılabilir. Sayıcının çalışması aşağıdaki tabloda özetlenmiştir.

Sıfırlama	CLK	Yükleme	Sayma	Fonksiyon
0	X	X	X	Sıfırlanır
1	X	0	0	Değişim yok
1	$\uparrow$	1	X	Girişler yüklenir
1	$\uparrow$	0	1	Sonraki ikili durum sayılır

4 bitlik bir sayıcı mod-16 olarak, BCD sayıcı mod-10 sayıcı olarak adlandırılır. Paralel yüklemeli bir sayıcı N arzu edilen herhangi bir değer olmak üzere mod-N sayıcısı olarak dizayn edilebilir.

**Örnek:** Paralel yüklemeli 4 bitlik ikili sayıcıyı kullanarak bir mod-6 sayıcı oluşturalım. Aşağıdaki şekillerde farklı 4 biçimde mod-6 sayıcısı üretilmesi gösterilmiştir.




- (a)'daki şekilde girişine 0 değeri yüklenmiştir. Her gelen saat darbesinde sayıcının içeriği bir artar. A<sub>2</sub> ve A<sub>0</sub> çıkışları 1 olduğunda yani sayıcı 0100'dan sonra 0101'i sayınca yükleme girişine 1 uygulanır ve sayıcı 0000 değerine tekrar yüklenir.
- (b)'deki devrede VEDEĞİL kapısı 0110 durumunu kontrol eder ve bu durum oluşur oluşmaz sıfırlanarak 0000 değerine döndürülür. 0110 durumunda algılanabilir bir süre kalmaması gibi olumsuz bir durum oluştuğunda tercih edilmez.
- (c)'deki devrede sayıcı 10 değerine yüklenir ve elde biti 15'i saydığında elde biti oluşur ve yükleme işlemi ile 10 sayısı tekrar sayıcıya yüklenir.
- (d)'deki devrede sayıcı 3 değerine yüklenir 0111'i saydıktan sonra 1000 olduğunda yükleme işlemi ile tekrar 3'e yüklenir.

## Rastgele Erişimli Bellek (Random Access Memory:RAM)

Bu bellek üzerinde istenilen bölgeye rasgele ulaşılabilir. Bir bellek birimi sözcük adı verilen bir grup bitten oluşmuş ikili bilgiyi saklar. 8 bitlik bir grup byte olarak adlandırılır. Çoğu sayısal bilgisayarlar 8 bit ve katlarını sözcük grubu olarak kullanırlar. Bir bellek biriminin kapasitesi saklayabileceği toplam byte sayısı ile belirlenir.

Bir bellekle onun çevre birimleri ile arasındaki iletişimi, veri giriş ve çıkış hatları, adres seçme hatları ve transferin yönünü belirleyen kontrol hatları yardımıyla yapılır. Blok diyagramı aşağıdaki gibidir.



Bellekteki her sözcüğe adres adı verilen belirli bir tanımlama numarası verilir. Bu numara 0'başlar ve 2<sup>k</sup>-1'e kadar devam eder. Bellekteki sözcük seçimi, k bitlik ikili bir adresin adres hattına uygulanması ile yapılır. Bellekteki bir kod çözücü bu adresi alır ve belirli bir sözcüğün seçilmesi için gerekli hattı açar. Bilgisayar bellekleri 10 bitlik bir adres gerektiren 1024 sözcükten, 32 adres biti gerektiren 2<sup>32</sup> sözcüğe kadar olabilir.

Rastgele bellekte icra edilen iki işlem okuma ve yazma işlemidir. Belleğe transfer edilecek bilgi için yapılacak işlem şu şekildedir:

- 1. Depolanacak sözcüğün ikili adresi adres hattına transfer edilir.
- 2. Bellekte depolanması gereken veri bitleri veri giriş hatlarına transfer edilir.
- 3. Yazma girişi aktif hale getirilir.

Depolanmış bilginin bellek dışına alınması işlemi ise şu şekildedir:


- 1. İstenen sözcüğün ikili adresi adres hattına yüklenir.
- 2. Okuma girişi aktif hale getirilir.

Güç kesildiğinde bu tür bellekler uçucu belleklerdir içerisindeki bilgileri saklayamazlar.


## Bellek Kod Çözme ve Yapısı

RAM'in çalışmasını anlayabilmek için 4-bitlik 4 sözcükten oluşan basit bir yapıyı inceleyelim. İç kod çözücüye ek olarak bellek biriminde dış kod çözücülere de ihtiyaç duyulabilir. Dış kod çözücü kullanımı, tümdevre yapısındaki RAM belleklerden oluşmuş büyük kapasiteli bir belleğin oluşturulması sırasında ihtiyaç göstermektedir.

n bitten oluşmuş m sözcüklü rastgele erişimli bir belleğin yapısı m×n adet ikili saklama hücresinden oluşmuş ve birbirinden farklı sözcüklerin seçilmesi için kod çözme devreleriyle bağlanmıştır. İkili saklama hücresi (BC) bellek biriminin temel yapı bloğudur ve şekli aşağıda verildiği gibidir.




Bir hücrenin 3 girişi ve bir çıkışı vardır. Küçük bir RAM'in yapısı aşağıdaki şekilde gösterildiği gibidir. Her biri 4 bitlik olmak üzere toplam 4 sözcük tutma kapasitesine sahip toplam 16 hücreden oluşmuştur.



Dört sözcüklü bir belleğin iki adres hattı vardır. 2x4 kod çözücü bu dört sözcükten birini seçer. Bellek izin eğer 0 ise kod çözücünün tüm çıkışları 0 olur hiçbir bellek hücresi seçilmez. Okuma işleminde her bir ikili hücrenin çıkışı VEYA kapısının girişi olur ki çıkışlar buradan alınır.

#### RAM Yongaları Dizisi

Herhangi bir uygulama için gerekli bellek miktarı fazla ise bu daha küçük bellek yongalarının bir araya getirilmesi ile elde edilebilir. Bellek kapasitesi iki parametreye dayanır: Sözcük sayısı ve sözcük başına bit sayısı. Sözcük sayısındaki artış adres uzunluğunun artmasını gerektirir. Adres uzunluğuna eklenen her bit bellekteki sözcüklerin sayısını ikiye katlar. Sözcük başına bit sayısının artması veri giriş ve çıkış hatlarının sayısının artmasını gerektirir. Aşağıda 1Kx8 RAM yongasının blok diyagramı görülmektedir.



RAM'ın kapasitesi, her biri 8 bitlik 1024 adet sözcükten oluşmaktadır. Böyle bir RAM 10 adres 8 de veri giriş hattı gerektirmektedir.

Soru1: 4 adet 1Kx8 RAM'den 4Kx8 RAM nasıl oluşturabiliriz.

Soru2: 2 Adet 1Kx8 RAM'den 1Kx16 RAM nasıl oluşturabiliriz.