
# Projet RISC-V Chisel

Oscar Guillerault Noah Milien

### Sommaire

- I. Introduction
- II. EXEC
- III. Fetch
- IV. Mémoires
  - V. Top-level global
- VI. Démonstration
- VII. Conclusion

## I/ Introduction



#### **Processeur RISC-V:**

- Instructions Arithmético-logiques
- Instructions de saut/branchement


#### **Langage Chisel:**

- Langage de description matériel
- Basé sur Scala

#### 3 parties:

- Back-end
- Front-end
- Gestion mémoire

### II/ Front-end = EXEC



#### **Trois blocs principaux fonctionnels:**

• Registres généraux GPR

Décodeur

ALU

### 1. ALU

```
// Module ALU
class ALU extends Module {
  // Définit les entrées/sorties du module
  val io = IO(new Bundle {
   val i_rs1 = Input(UInt(32.W))
   val i operande = Input(UInt(32.W))
   val funct sel = Input(UInt(5.W))
   val o rd = Output(UInt(32.W))
val rs1 = io.i rs1
val operande = io.i operande
val funct = io.funct sel
val res = WireDefault(0.U(32.W))
 switch(funct){
  is(0.U) {res := rs1 + operande}
  is(1.U) {res := rs1 - operande}
  is(2.U) {res := rs1 ^ operande}
  is(3.U) {res := rs1 | operande}
  is(4.U) {res := rs1 & operande}
  is(5.U) {res := rs1 << operande(4,0)}
  is(6.U) {res := rs1 >> operande(4,0)}
  is(7.U) {res := (rs1.asSInt >> operande(4,0)).asUInt}
 io.o rd := res
```

#### 1er module décrit:

=> Prise en main du langage

Utilisation d'une variable servant à l'identification de l'opération.

#### Entrées :

- Registre 1
- Registre 2 / Immédiat
- Variable d'opération

#### Sortie:

- Registre de sortie

### 2. GPR

```
class GPR extends Module {
 // Définit les entrées/sorties du module
  val io = IO(new Bundle {
   val i data = Input(UInt(32.W))
                                       //Donnée en entrée des registres
   val i write = Input(Bool())
   val i_sel_reg = Input(UInt(5.W))
   val i read reg1 = Input(UInt(5.W)) //Numero du registre entre 0 et 31 = 5 bits
    val i read reg2 = Input(UInt(5.W))
   val o data reg1 = Output(UInt(32.W))
   val o data reg2 = Output(UInt(32.W))
  val registerFile = Reg(Vec(32,UInt(32.W))) //File de 32 registres de 32 bits
  when(io.i write) {
   registerFile(io.i sel reg) := io.i data
  io.o_data_reg1 := registerFile(io.i_read_reg1)
  io.o data reg2 := registerFile(io.i read reg2)
 registerFile(0) := 0.U
```

#### Registres généraux:

- 1 port d'écriture
- 2 ports de lecture (pour l'ALU)
- 32 registres de 32 bits
- Valeurs des registres de lecture en sortie

### 3. Décodeur

def SLTU = BitPat("b???????????????011?????0110011

```
object OPE
              = BitPat("b???????????????000?????0010011"
                                                                  val table: Array[(BitPat, List[UInt])] = Array[(BitPat, List[UInt])]
              = BitPat("b?????????????100?????0010011"
                                                                                       -> List( 1.U, 0.U, 0.U),
              = BitPat("b???????????????110?????0010011"
                                                                     OPE.XORI
                                                                                       -> List( 1.U, 2.U, 0.U)
                                                                     OPE.ORI
                                                                                        -> List( 1.U, 3.U, 0.U),
              = BitPat("b???????????????001?????0010011'
                                                                     OPE.ANDI
                                                                                        -> List( 1.U, 4.U, 0.U)
              = BitPat("b??????????????101?????0010011
                                                                     OPE.SLLI
                                                                     OPE.SRLI
                                                                                        -> List( 0.U, 6.U, 0.U),
              = BitPat("b?0????????????000?????0110011"
                                                                     OPE.SRAI
                                                                                        -> List( 0.U, 7.U, 0.U),
                                                                     OPE.ADD
                                                                                        -> List( 0.U, 0.U, 1.U),
                                                                     OPE.SUB
                                                                                        -> List( 0.U, 1.U, 1.U),
                                                                     OPE.XOR
                                                                                        -> List( 0.U, 2.U, 1.U),
              = BitPat("b???????????????110?????0110011'
                                                                     OPE.OR
                                                                                        -> List( 0.U, 3.U, 1.U),
              = BitPat("b???????????????111?????0110011"
                                                                     OPE AND
                                                                                        -> List( 0.U, 4.U, 1.U),
              = BitPat("b??????????????001?????0110011"
                                                                                        -> List( 0.U, 5.U, 1.U),
              = BitPat("b?0?????????????101?????0110011
                                                                     OPE.SRL
                                                                                        -> List( 0.U, 6.U, 1.U),
              = BitPat("b?1????????????101?????0110011"
                                                                     OPE.SRA
                                                                                        -> List( 0.U, 7.U, 1.U),
                                                                     OPE.LUI
                                                                                       -> List( 4.U, 0.U, 0.U),
                                                                     OPE.AUIPC
                                                                                        -> List( 4.U, 0.U, 0.U),
              = BitPat("b???????????????????????0010111
                                                                     OPE.JAL
                                                                                        -> List( 5.U, 0.U, 0.U),
              = BitPat("b?????????????????????1101111"
                                                                     OPE.JALR
                                                                                       -> List( 1.U, 0.U, 0.U),
                                                                     OPE BEO
                                                                                        -> List( 3.U, 0.U, 0.U),
              = BitPat("b???????????????000?????1100011'
                                                                     OPE.BNE
                                                                                        -> List( 3.U, 0.U, 0.U),
                                                                     OPE.BLT
                                                                                        -> List( 3.U, 0.U, 0.U),
                                                                     OPE.BGE
                                                                                        -> List( 3.U, 0.U, 0.U),
              = BitPat("b???????????????101?????1100011"
                                                                     OPE.BLTU
                                                                                        -> List( 3.U, 0.U, 0.U),
                                                                     OPE.BGEU
                                                                                        -> List( 3.U, 0.U, 0.U),
                                                                     OPE.LB
                                                                                        -> List( 1.U, 0.U, 0.U),
              = BitPat("b???????????????111?????1100011"
                                                                     OPE.LH
                                                                     OPE.LW
                                                                     OPE.LBU
                                                                     OPE.LHU
              = BitPat("b??????????????100?????0000011
                                                                     OPE.SB
                                                                     OPE.SH
                                                                                        -> List( 2.U, 0.U, 0.U),
                                                                     OPE.SW
              = BitPat("b?????????????001?????0100011"
                                                                     OPE SLTI
                                                                                        -> List( 1.U, 0.U, 0.U),
                                                                     OPE.SLTIU
                                                                                        -> List( 1.U, 0.U, 0.U),
                                                                     OPE.SLT
                                                                                        -> List( 0.U. 0.U. 1.U).
                                                                     OPE SLTU
                                                                                        -> List( 0.U, 0.U, 1.U),
   def SLTIU = BitPat("b???????????????011?????0010011"
```

Description des paternes de chacune des instructions pour simplifier la manipulation des données.

#### Table d'association entre paterne et opérations :

- Type d'instruction (R/I/S/B/U/J)
- Opération (arithmético-logique)
- Avec ou sans immédiat


#### **Entrée:**

Instruction

#### Sorties:

- Registres rs1, rs2, et rd
- Immédiat
- Signal d'écriture pour GPR
- Signaux d'activation de lecture/écriture mémoire

### III/ Back-end = FETCH




#### Blocs décrits et fonctionnels

- Compteur d'adresse
- Gestion des signaux de contrôle
- Saut d'adresse

```
class fetch extends Module {
   val io = IO(new Bundle{
       val i jumpAdr = Input(UInt(32.W))
       val i jumpEnable = Input(Bool())
       val o instrAdr = Output(UInt(32.W))
   val instrAdr = io.o instrAdr
   val addOut = instrAdr + 4.U
   val currentAdr = Mux(io.i jumpEnable, io.i jumpAdr, addOut)
   PC in := currentAdr
   instrAdr := PC in
```

## IV/ Mémoires



```
class InitMemInline(memoryFile: String) extends Module {
 val width: Int = 32
 val io = IO(new Bundle {
   val i rEnable = Input(Bool())
   val i wEnable = Input(Bool())
   val i Adr = Input(UInt(10.W))
   val i data = Input(UInt(width.W))
   val o data = Output(UInt(width.W))
 val memoire = SyncReadMem(1024, UInt(width.W))
 if (memoryFile.trim().nonEmpty) {
   loadMemoryFromFileInline(memoire, memoryFile)
 when(io.i rEnable){
       io.o data := memoire.read(io.i Adr >> 2.U)
   }.otherwise{io.o data := DontCare}
   when(io.i wEnable){
       memoire.write(io.i Adr >> 2.U, io.i data)
```

#### Lecture et écriture dans un fichier mémoire

#### **Entrées:**

- Signaux d'activation de lecture/écriture
- Adresse
- Donnée à écrire

#### Sortie:

- Donnée lue

Mémoire initialisée depuis un fichier texte.

## V/ Top level global

```
class top fetch exec mem extends Module {
 val io = IO(new Bundle {
   val fetch = Module(new fetch)
   val GPR = Module(new GPR)
   val ALU = Module(new ALU)
   val Decodeur = Module(new Decodeur)
   val i mem = Module(new InitMemInline("doc memoire/i mem.txt"))
   val d mem = Module(new InitMemInline("doc memoire/d mem.txt"))
   //CONNECTIONS MODULES
   fetch.io.i jumpAdr := DontCare
   fetch.io.i jumpEnable := DontCare
   i mem.io.i Adr := fetch.io.o instrAdr
   i mem.io.i wEnable := DontCare
   i mem.io.i rEnable := true.B
   i mem.io.i data := DontCare
   d mem.io.i wEnable := Decodeur.io.o wEnable
   d mem.io.i rEnable := Decodeur.io.o rEnable
   d mem.io.i Adr := ALU.io.o rd
   d mem.io.i data := GPR.io.o data reg2
   Decodeur.io.i instruct := i mem.io.o data
   ALU.io.i operande := Mux(Decodeur.io.o sel operande,GPR.io.o data reg2,Decodeur.io.o imm)
   ALU.io.funct sel := Decodeur.io.funct sel
   ALU.io.i rs1 := GPR.io.o data reg1
   GPR.io.i data := Mux(Decodeur.io.o rEnable, d mem.io.o data,ALU.io.o rd)
   GPR.io.i write := Decodeur.io.o GPRwrite
   GPR.io.i sel rea := Decodeur.io.o rd
   GPR.io.i read req1 := Decodeur.io.o rs1
   GPR.io.i read reg2 := Decodeur.io.o rs2
```

#### Système fermé:

Pas de réelles entrée/sortie

#### **Utilisation de fichiers externes pour la mémoire :**

- Fichier i\_mem pour la mémoire d'instruction
- Fichier d\_mem pour la mémoire de données

# VI/ Démonstration

## VII/ Conclusion

#### **Parties finies:**

- Blocs fonctionnels
- Instructions arithmético-logiques

#### Axes d'améliorations :

- Ajout des instructions de jump et branchements
- Bypass non concrétisé