

Power Budget del STM32MP157F

Basado en el datasheet STM32MP157C/F DS12505 Rev. 9

1. Condición de operación utilizada

Para el cálculo principal se toma una condición de operación de alto consumo correspondiente al STM32MP157F:

- Cortex-A7 (MPU): 800 MHz;
- Cortex-M4 (MCU): 209 MHz;
- osciladores: HSE + HSI + LSI + PLL;
- modo: CRun (P0Run, P1Run);
- temperatura máxima de operación del sufijo 1: $T_J = 105^\circ\text{C}$;
- periféricos habilitados para la selección de I_{DDCORE} .

El datasheet indica para esta condición un consumo I_{DDCORE} típico de 575 mA y máximo de 1050 mA. Para el cálculo de potencia máxima se usa además $V_{DDCORE} = 1,38\text{ V}$.

2. Tabla principal del power budget

La siguiente tabla resume los valores que pueden utilizarse actualmente para el diseño. “N/D” significa que el datasheet no proporciona en las tablas consultadas una corriente única de consumo que pueda asignarse directamente a ese pin independientemente de la configuración.

Cuadro 1: Power budget preliminar del STM32MP157F.

Rail / pin	Función	V	I_{typ}	I_{max}	P_{max}	Tabla(s) donde buscar
VDD	I/O y reguladores internos	3,3 V	3,95 mA	6,60 mA	21,78 mW	Tabla 13 para tensión; Tabla 22 para I_{DD} ; Tablas 18–20 para verificar el consumo de los reguladores internos
VDDCORE	Dominio digital: MPU, periféricos y RAM	1,34 V	575 mA	1050 mA	1,449 W	Tabla 13 para tensión; Tabla 21 para I_{DDCORE}
VDD_PLL	Alimentación analógica de PLL	3,3 V	Configuración dependiente	2,34 mA*	$\approx 7,72\text{ mW}^*$	Tabla 13 para tensión; Tabla 39 para PLL1/PLL2; Tabla 40 para PLL3/PLL4
Continúa en la siguiente página						

Rail / pin	Función	V	I_{typ}	I_{max}	P_{max}	Tabla(s) donde buscar
VDD_DSI	Entrada del regulador DSI	3,3 V	Depende de la carga	$\approx 50,243 \text{ mA}$	$\approx 165,80 \text{ mW}$	Tabla 13 para tensión; Tabla 19 para regulador DSI
VDDA	Dominio analógico ADC/DAC/VREF	3,3 V	Depende del bloque	N/D	N/D	Tabla 13 para tensión; Tabla 77 para ADC; Tabla 81 para DAC; Tabla 83 para VREFBUF
VBAT	Dominio de respaldo	3,3 V	0,041 μA	3,9 μA	12,87 μW	Tabla 13 para tensión; Tabla 26 para $I_{DDV_{BAT}}$
VDD3V3_USBHS VDD3V3_USB	I/O USB y PHY USB HS	3,3 V	Configuración dependiente	10 mA*	$\leq 33 \text{ mW}^*$	Tabla 13 para tensión; Tabla 114 para I_{DDA3V3_USBHS} ; revisar Tabla 13 según el encapsulado
VDDQ_DDR	PHY DDR / interfaz de memoria	1,35 V	Depende de la memoria y actividad	N/D	N/D	Tabla 13 para tensión; no se proporciona en estas tablas una corriente única de consumo del rail
VREF+	Referencia externa/interna del ADC/DAC	Configuración dependiente	Depende de ADC/DAC/VREFBUF	N/D	N/D	Tabla 13 para relación $VREF+ - VDDA$; Tabla 77 ADC; Tabla 81 DAC; Tabla 83 VREFBUF

Nota: los valores marcados con * son estimaciones de diseño obtenidas de condiciones específicas de las tablas y no deben interpretarse como un consumo universal del pin.

3. Cálculo de cada rail

3.1. VDD

La Tabla 13 establece que VDD es la alimentación de los I/O y de los reguladores internos. Para la condición de Run considerada, la Tabla 22 proporciona:

$$I_{DD,typ} = 3,95 \text{ mA}$$

$$I_{DD,max} = 6,60 \text{ mA}.$$

Tomando 3,3 V:

$$P_{VDD,max} = V_{DD} I_{DD,max} = 3,3 \text{ V} \times 6,60 \text{ mA} = \boxed{21,78 \text{ mW}}.$$

3.2. VDDCORE

Para el STM32MP157F funcionando a 800 MHz, con el MCU a 209 MHz, HSE+HSI+LSI+PLL y todos los periféricos habilitados, la Tabla 21 indica:

$$I_{DDCORE,typ} = 575 \text{ mA}$$

y, a $T_J = 105^\circ\text{C}$,

$$I_{DDCORE,max} = 1050 \text{ mA}.$$

La Tabla 13 especifica para el Run mode por encima de 650 MHz:

$$V_{DDCORE} = 1,30\text{--}1,38 \text{ V}, \quad V_{DDCORE, \text{typ}} = 1,34 \text{ V}.$$

Para el peor caso:

$$P_{VDDCORE, \text{max}} = 1,38 \text{ V} \times 1,050 \text{ A} = \boxed{1,449 \text{ W}}.$$

Este es, con diferencia, el rail de mayor consumo del MPU en la condición analizada.

3.3. VDD_PLL

La Tabla 39 proporciona el consumo de los PLL1/PLL2. Para f_{VCO} de 800 MHz, el consumo indicado es aproximadamente 560 μA por PLL.

La Tabla 40 proporciona para PLL3/PLL4, a 800 MHz, aproximadamente 600 μA típicos y 610 μA máximos por PLL.

Si se considera un cálculo conservador con PLL1, PLL2, PLL3 y PLL4 activos:

$$I_{VDD_PLL} \approx 2(0,560) + 2(0,610) = 2,34 \text{ mA}.$$

Entonces:

$$P_{VDD_PLL} \approx 3,3 \text{ V} \times 2,34 \text{ mA} = \boxed{7,72 \text{ mW}}.$$

Este cálculo debe revisarse cuando se defina exactamente qué PLL se utilizará y a qué frecuencia.

3.4. VDD_DSI

La Tabla 13 establece:

$$VDD_DSI = 1,71\text{--}3,6 \text{ V}.$$

Para un diseño a 3,3 V, la Tabla 19 muestra que el regulador DSI interno admite una carga estática de hasta 50 mA. Su propio consumo desde VDD llega aproximadamente a 243 μA cuando se considera esa carga máxima.

Por tanto, como dimensionamiento conservador de la entrada del regulador:

$$I_{VDD_DSI} \approx 50 \text{ mA} + 0,243 \text{ mA} = 50,243 \text{ mA}.$$

Así:

$$P_{VDD_DSI} \approx 3,3 \text{ V} \times 50,243 \text{ mA} = \boxed{165,80 \text{ mW}}.$$

Importante: 50 mA corresponde a la carga estática máxima especificada del regulador interno, no necesariamente al consumo real de una pantalla DSI concreta. Para el presupuesto definitivo se debe conocer la configuración y actividad del DSI.

3.5. $VBAT$

La Tabla 13 permite utilizar $VBAT = 3,3 \text{ V}$. Para la condición de respaldo con SRAM de backup apagada, RTC apagado y LSE apagado, la Tabla 26 proporciona a 3,3 V:

$$I_{DDVBAT, \text{typ}} = 0,041 \mu\text{A}.$$

El máximo especificado aparece a 3,6 V; para 3,3 V no se da un máximo equivalente en esa fila. Por ello, para un cálculo conservador se puede usar el valor máximo de 3,9 μA medido a 3,3 V en la condición mostrada por la tabla.

$$P_{VBAT} = 3,3 \text{ V} \times 3,9 \mu\text{A} = \boxed{12,87 \mu\text{W}}.$$

3.6. $VDD3V3_USBHS$

La Tabla 13 especifica 3,3 V como tensión típica para el suministro USB HS. La Tabla 114 proporciona, para dos puertos USB HS, un consumo de 10 mA en recepción/idle desde $VDD3V3_USBHS$.

Como valor de dimensionamiento para ese estado:

$$P_{USB,3V3} = 3,3 \text{ V} \times 10 \text{ mA} = \boxed{33 \text{ mW}}.$$

El consumo real cambia con el estado de transmisión/recepción y con el número de puertos activos.

4. Total parcial calculable

Sumando únicamente los rails para los cuales se dispone de un valor de corriente utilizable en las condiciones anteriores:

$$P_{\text{parcial}} = P_{VDD} + P_{VDDCORE} + P_{VDD_PLL} + P_{VDD_DSI} + P_{VBAT} + P_{USB}.$$

Con los valores seleccionados:

$$P_{\text{parcial}} \approx 21,78 + 1449 + 7,72 + 165,80 + 0,0129 + 33$$

$$\boxed{P_{\text{parcial}} \approx 1,677 \text{ W}}.$$

Este valor **no debe considerarse todavía como el consumo final del MPU**, porque $VDDA$, $VDDQ_DDR$, $VREF+$ y otros estados de los periféricos requieren conocer la configuración exacta del sistema.

5. Correcciones respecto a los valores preliminares

Los siguientes valores no deben utilizarse directamente como corrientes de consumo:

Rail	Valor preliminar	Corrección
$VDDCORE$	1,34 V, 1 A	1,34 V es tensión típica; 1 A no es el consumo nominal.
VDD_IO	3,3 V, 500 mA	No es una corriente de consumo especificada del MPU.
$VDDR$	1,35 V, 500 mA	No usar así; revisar el nombre real del rail y la memoria DDR.
VDD_DSI	1,8–3,3 V, 500 mA	La Tabla 13 da 1,71–3,6 V; 500 mA no es consumo del pin.
VDD_ANA	500 mA	Es una capacidad propuesta, no un consumo del MPU.
$VDDA$	3,3 V, 500 mA	3,3 V es válido; 500 mA no es consumo especificado.
$VBAT$	3,3 V, 500 mA	La corriente real es del orden de μA en backup.
$VREF+$	0,3 V	0,3 V no es la tensión de operación de $VREF+$.

6. Conclusión para el diseño

Para el dimensionamiento inicial del MPU, el dato dominante es el consumo del rail $VDDCORE$. En la condición de 800 MHz para el Cortex-A7 y 209 MHz para el Cortex-M4, la Tabla 21 lleva a un requerimiento máximo de aproximadamente:

$$\boxed{VDDCORE = 1,38 \text{ V}, \quad I_{DDCORE} = 1,05 \text{ A}}$$

para el caso de $T_J = 105^\circ\text{C}$ y todos los periféricos habilitados.

El resto de los rails debe mantenerse separado por dominio. No se deben sumar corrientes de salidas internas de reguladores como si fueran corrientes adicionales tomadas directamente de la fuente externa cuando ya están incluidas en la corriente del dominio de entrada correspondiente.

Finalmente, el power budget definitivo del MPU deberá actualizarse cuando se conozcan:

- la configuración exacta de PLL;
- qué periféricos estarán realmente habilitados;
- la configuración del DSI;
- la memoria DDR utilizada;
- el encapsulado exacto;
- el uso o no de ADC, DAC y VREFBUF;
- la actividad real de USB.