

DIGITAL IC DESIGN ASSIGNMENT II

System Integration, Clock Divider, Peripherals & On-Chip Debugging (ILA)

1. Proje Genel Tanımı ve Amacı

Bu ödev kapsamında stajyerler, ilk aşamada başarıyla tasarladıkları **Asynchronous FIFO** mimarisini temel alarak, gerçek bir FPGA kartı (**Digilent Nexys Video**) üzerinde koşturulacak bir sistem entegrasyonu (System-Level Integration) projesi gerçekleştireceklerdir. Projenin ana odak noktaları donanımsal saat bölücü tasarımı (Clock Divider), Look-Up Table (LUT) ROM mimarisi, debouncer ve edge detector mantığı ile FPGA çip içi hata ayıklama donanımı olan **ILA (Integrated Logic Analyzer)** entegrasyonudur.

Sistem, Nexys Video kartı üzerindeki 100 MHz osilatörü baz alarak çalışacak, kullanıcı butonları vasıtasıyla bir bellek dosyasından okunan verileri FIFO'ya dolduracak ve ardından single-step (adım adım) olarak okuyup LED'ler üzerinde görselleştirecektir.

2. Sistem Parametreleri ve Mimari Şartlar

- Veri Genişliği (DATA_WIDTH):** 8-bit
- FIFO Derinliği (FIFO_DEPTH):** 32 satır (Adres genişliği: 5-bit)
- LUT ROM Derinliği:** 128 satır (Adres genişliği: 7-bit). FIFO derinliğinden büyük seçilmesinin amacı, uygulamanın ardışık olarak birden fazla kez tam doldurma (multiple times full write cycles) senaryolarını test edebilmesidir.
- Saat Frekansları:** Sistem ana saati $f_{sys} = 100 \text{ ext{ MHz}}$. Yazma domain'i $f_{wclk} = 5 \text{ ext{ MHz}}$, okuma domain'i $f_{rclk} = 1 \text{ ext{ MHz}}$.

3. Uygulama Aşamaları (Project Phases)

PHASE 1: Çevresel Birimler ve LUT ROM Tasarımı

1.1 Debouncer & Edge Detector: Mekanik butonlarda oluşan ark (bounce) etkisini gidermek amacıyla RTL seviyesinde parametrik bir debouncer modülü tasarlayınız. Yazma butonu için debounced seviye sinyali, okuma butonu için ise her basışta tek bir saat çevrimi süren yükselen kenar tetikleme sinyali (Edge Detector) üretiniz.

1.2 LUT ROM Bellek Tasarımı: Verilog dilinde 128x8-bit boyutlarında bir ROM tasarlayınız. Bellek içeriği, proje dizininde yer alacak olan rom_data.mem dosyasından \$readmemb sistem görevi ile sentez öncesinde otomatik olarak doldurulmalıdır (initialization). ROM modülü; c1k (5 MHz), addr (7-bit) ve data_out (8-bit) portlarına sahip olmalıdır.

PHASE 2: Saat Bölücüler ve Top-Level FSM Kontrolü

2.1 RTL Saat Bölücü (Clock Divider): Hazır IP (MMCM/PLL) kullanılmaksızın, 100 MHz ana saat sinyalini bölecek sayaç tabanlı iki ayrı saat üretici tasarlayınız. Hedef frekanslar %50 Duty Cycle ile 5 MHz ($wclk_div$) ve 1 MHz ($rclk_div$) olmalıdır.

Kritik Donanım Kuralı (BUFG): Üretilen bölücü saat sinyalleri doğrudan mantıksal hücreleri sürmemelidir. Sinyaller, saat ağındaki gecikme farklarını (skew) ve anlık gürültüleri (glitch) engellemek amacıyla Xilinx mimari hücreleri olan **BUFG (Global Clock Buffer)** üzerinden geçirilerek FPGA saat ağaçlarına (clock trees) basılmalıdır.

2.2 Top-Level Controller (Yazma FSM): 5 MHz $wclk$ domain'inde çalışan bir durum makinesi (FSM) tasarlayınız. Yazma butonuna basıldığında (tetiklendiğinde), FSM $wfull == 0$ olduğu sürece her çevrimde LUT adresini

artırmalı ve FIFO'ya veri yazmalıdır ($winc = 1$). FIFO dolduğu anda ($wfull == 1$) FSM yazma işlemini durdurmalı ve LUT adresini sabitleyip yeni veri çekmeyi kesmelidir.

2.3 Okuma Kontrolcü Mantığı: 1 MHz *rclk* domain'inde, okuma butonuna her basıldığında (edge tetikleme ile) FIFO'dan yalnızca 1 adet veri okuyacak (1 clock cycle boyunca $rinc = 1$ yapacak) mantıksal devreyi kurunuz.

PHASE 3: Esnek LED Gösterge Yönetimi (Switch/LED Mux)

Kart üzerindeki 8-bitlik Sliding Switch'lerin durumuna göre LED'lerin fonksiyonunu değiştiren bir çoklayıcı (Mux) yapısı kurunuz:

- $SW[7:0] == 8'h00$ ise: LED[7:0] üzerinde FIFO'nun anlık okuma çıkışı (*rdata*) gösterilir.
- $SW[7:0] == 8'h01$ ise: LED[7:0] üzerinde sistem bayrakları gösterilir. Atamalar şu şekilde olmalıdır: LED[0] = *wfull*, LED[1] = *empty*, LED[2] = *write_fsm_busy*, LED[3] = *debounced_write_btn*, LED[4] = *edge_read_btn*.

PHASE 4: On-Chip Debugging — ILA Entegrasyonu ve Test

Tasarımı donanım üzerinde doğrulamak amacıyla Vivado IP Catalog üzerinden **iki adet bağımsız ILA IP'si** üretilmeli ve en üst seviye modülde (HDL Instantiation yöntemiyle) bağlanmalıdır.

Neden İki Ayrı ILA? Sinyallerin asenkron doğasından dolayı tek bir ILA saati kullanılamaz. Sentez sonrası otomatik işaretleme (Mark Debug) yerine IP Instantiation yöntemi tercih edilerek her domain'in sinyalleri kendi clock hattında örneklenmelidir.

ILA Adı	Örnekleme Saati	İzlenecek Problar (Probes)	Tetikleme Şartı (Trigger Condition)
ILA_Write	wclk (5 MHz)	write_btn_debounced, winc, wfull, lut_addr, wdata	$winc == 1 \ \&\& \ wfull == 1$ (Hata Analizi) veya <i>wfull</i> Yükselen Kenarı
ILA_Read	rclk (1 MHz)	read_btn_edge, rinc, empty, rdata	$rinc == 1$ (Okuma Anının Yakalanması)

4. Beklenen Teslim Belgeleri

1. Tüm alt modülleri ve üst seviye entegrasyonu içeren, sentezlenebilir (synthesizable) Verilog RTL kodları.
2. Nexys Video kartı için yazılmış eksiksiz .xdc (Xilinx Design Constraints) pin atama dosyası.
3. Vivado Hardware Manager üzerinden alınmış, FIFO'nun tam dolma anını (Write ILA) ve butona basılarak adım adım veri okuma anını (Read ILA) kanıtlayan **waveform (dalga şekli) ekran görüntüleri**.
4. Switch durumlarına göre LED'lerin davranışını ve *rom_data* .mem içeriği ile LED'lerde okunan değerlerin uyumunu doğrulayan teknik sonuç raporu.