

# DIGITAL IC DESIGN ASSIGNMENT

## Asynchronous FIFO RTL Design & Verification Project


### 1. Proje Amacı ve Genel Bilgilendirme

Bu ödevin amacı, stajyerlerin dijital entegre devre tasarımı (Digital IC Design) dünyasındaki en kritik konseptlerden biri olan **Clock Domain Crossing (CDC)** prensiplerini uygulamalı olarak öğrenmesidir. Proje kapsamında, yazma domain'i (**wclk**) ve okuma domain'i (**rcclk**) birbirinden tamamen bağımsız (asenkron) çalışan bir **Asynchronous FIFO (First-In, First-Out)** belleği Verilog HDL dili kullanılarak tasarlanacak ve doğrulanacaktır.

Asenkron sistemlerde, bir saat bölgesinden diğerine veri aktarılırken **meta-stabilite (metastability)** oluşma riski çok yüksektir. Bu projede stajyerlerin meta-stabiliteyi önlemek amacıyla 2-Stage Multi-flop Synchronizer yapılarını kurması, binary adresleri Gray koduna çevirmesi ve full/empty bayraklarını güvenli bir şekilde üretmesi beklenmektedir.

### 2. Blok Seviyesi FIFO Mimarisi

Tasarlanacak olan Asenkron FIFO mimarisi temel olarak 4 ana modülden oluşmaktadır. Aşağıdaki blok diyagramında domain ayrımı, dual-port RAM bağlantıları ve pointer senkronizasyon hatları gösterilmiştir:



Şekil 1: Asenkron FIFO Üst Seviye Blok Diyagramı ve Domain Ayrımı

### 3. Teknik Gereksinimler ve Tasarım Kuralları

- **Gray Code Kullanımı:** Pointer senkronizasyonunda meta-stabiliteyi önlemek amacıyla adres pointer'ları karşı domain'e geçirilmeden önce mutlaka Gray koduna dönüştürülmelidir.
- **Full/Empty Hesaplama Mantığı:**
  - **fifo\_empty:** Okuma pointer'ı ile senkronize edilmiş yazma pointer'ı tamamen eşit olduğunda aktif olmalıdır.

- **fifo\_full**: Yazma pointer'ı ile senkronize edilmiş okuma pointer'ının en yüksek (MSB) 2 biti birbirinin tersi, geri kalan tüm bitleri eşit olduğunda (**wrap-around** durumu) aktif olmalıdır.

- **Kodlama Standartları**: Tasarım tamamen sentezlenebilir (synthesizable) RTL formatında yazılmalıdır. Bellek dizisi parametrik (`parameter DATA\_WIDTH`, `parameter ADDR\_DEPTH`) olarak tanımlanmalıdır.

## 4. Modül Port Listesi (Interface)

Tasarlayacağınız üst seviye modülün (top module) port yapısı aşağıdaki tabloda belirtilen isim ve yönlerde olmak zorundadır:

| Port Adı | Yön    | Genişlik (Bit)   | Açıklama                                         |
|----------|--------|------------------|--------------------------------------------------|
| wclk     | Input  | 1                | Yazma bölgesi saat sinyali (Write Clock)         |
| wrst_n   | Input  | 1                | Yazma bölgesi asenkron aktif-düşük reset sinyali |
| winc     | Input  | 1                | Yazma yetki sinyali (Write Increment)            |
| wdata    | Input  | [DATA_WIDTH-1:0] | FIFO'ya yazılacak veri veri hattı                |
| rclk     | Input  | 1                | Okuma bölgesi saat sinyali (Read Clock)          |
| rrst_n   | Input  | 1                | Okuma bölgesi asenkron aktif-düşük reset sinyali |
| rinc     | Input  | 1                | Okuma yetki sinyali (Read Increment)             |
| rdata    | Output | [DATA_WIDTH-1:0] | FIFO'dan okunan veri hattı                       |
| wfull    | Output | 1                | FIFO Dolu bayrağı (wclk ile senkron)             |
| rempty   | Output | 1                | FIFO Boş bayrağı (rclk ile senkron)              |

## 5. Görev Tanımı ve Beklenen Teslimler

Stajyerlerin projeyi başarıyla tamamlaması için aşağıdaki adımları sırasıyla gerçekleştirmesi ve raporlaması gerekmektedir:

1. **Modüler Tasarım**: FIFO mimarisini tek bir devasa dosya yerine anlamlı alt modüllere (Dual-Port RAM, Synchronizer, FIFO Write Logic, FIFO Read Logic) bölerek tasarlayınız.
2. **RTL Kodlama**: Kurallara uygun Verilog RTL kodunu yazınız. Latch oluşumundan kaçınınız ve her domain'in kendi reset yapısını kullandığından emin olunuz.
3. **Testbench ve Doğrulama**: Yazma ve okuma clock frekanslarının birbirinden farklı olduğu (örn:  $f_{wclk} = 100MHz$ ,  $f_{rclk} = 40MHz$  ve tam tersi) durumları test eden bir testbench hazırlayınız. FIFO'nun tam dolma ve boşalma senaryolarını simüle ediniz.
4. **Sentez Öncesi Rapor**: Tasarımın simülasyon dalga şekillerini (waveform) içeren ve CDC yaklaşımınızı açıklayan teknik bir teslim raporu hazırlayınız.

**Önemli Not:** Testbench simülasyonunda hiçbir verinin kaybolmadığını (data corruption) ve full durumunda üzerine yazma, empty durumunda ise hatalı okuma yapılmadığını `assertion` veya otomatik kontrol mekanizmalarıyla kanıtlamanız beklenmektedir.