1 Проектирование блока операций

1.1 Примеры и алгоритмы выполнения операций

1.1.1 Алгоритм операции УМНОЖЕНИЕ

Умножение в соответствии с заданием выполняется по алгоритму умножения чисел в дополнительном коде с младших разрядов множителя и сдвигом суммы частичных произведений вправо путем последовательного преобразования множителя. Данный алгоритм можно выразить следующей формулой:

$$[A]_{\pi} \times [B]_{\pi} = \left(\left(\dots \left((0 + [A]_{\pi} \widetilde{b_{n}}) 2^{-1} + [A]_{\pi} \widetilde{b_{n-1}} \right) 2^{-1} + \dots + [A]_{\pi} \widetilde{b_{2}} \right) 2^{-1} + [A]_{\pi} \widetilde{b_{1}} \right) 2^{-1} + [A]_{\pi} \widetilde{b_{0}}$$

$$\Gamma_{\Xi} = \widetilde{b_{k}} = b_{k+1} - b_{k} , k = 0..n$$

$$\widetilde{b_{n+1}} = 0$$

Для четырехразрядных чисел эта формула выглядит следующим образом:

$$[A]_{\pi} \times [B]_{\pi} = \left(\left((0 + [A]_{\pi} \widetilde{b_3}) 2^{-1} + [A]_{\pi} \widetilde{b_2} \right) 2^{-1} + [A]_{\pi} \widetilde{b_1} \right) 2^{-1} + [A]_{\pi} \widetilde{b_0}$$

Поясним представленный алгоритм примерами:

Пример 1:

$$[A]_{\text{ДK}} = 1.010 = -\frac{6}{8}$$

 $[B]_{\text{ДK}} = 0.110 = \frac{6}{8}$
 $A \times B = -\frac{36}{64} = -0.5625 \approx -\frac{5}{8} = 1.011_{\text{ДK}}$

	0	0	0	0	0	0	0	0	RR = 0
$k = 3 b_3 = 0 - 0 = 0$			Г	тро	пусі	К			
	0	0	0	0	0	0	0	0	$RR = RR * 2^{-1}$
$k=2 b_2 = 0 - 1 = -1$	0	1	1	0	0	0	0	0	$RA = RA * b_2$
	0	1	1	0	0	0	0	0	RR = RR + RA
	0	0	1	1	0	0	0	0	$RR = RR * 2^{-1}$
$k=1 \ b_1 = 1 - 1 = 0$		пропуск							
+	0	0	0	1	1	0	0	0	$RR = RR * 2^{-1}$
$k = 0 b_0 = 1 - 0 = 1$	1	0	1	0	0	0	0	0	$RA = RA * b_0$
	1	0	1	1	1	0	0	0	RR = RR + RA

Пример 2:

$$[A]_{\text{ДK}} = 0.101 = \frac{5}{8}$$

 $[B]_{\text{ДK}} = 1.011 = -\frac{5}{8}$

$$A \times B = -\frac{25}{64} = -0.390625 \approx -\frac{4}{8} = 1.100_{\text{дK}}$$

			_							-
		0	0	0	0	0	0	0	0	RR = 0
$k = 3 b_3 = 0 - 1 = -1$	+	1	0	1	1	0	0	0	0	$RA = RA * b_3$
		1	0	1	1	0	0	0	0	RR = RR + RA
		1	1	0	1	1	0	0	0	$RR = RR * 2^{-1}$
$k = 2 b_2 = 1 - 1 = 0$				Г	тро	пусі	К			
		1	1	1	0	1	1	0	0	$RR = RR * 2^{-1}$
$k = 1 b_1 = 1 - 0 = 1$		0	1	0	1	0	0	0	0	$RA = RA * b_1$
		0	0	1	1	1	1	0	0	RR = RR + RA
	+	0	0	0	1	1	1	1	0	$RR = RR * 2^{-1}$
$k = 0$ $b_0 = 0 - 1 = -1$	т	1	0	1	1	0	0	0	0	$RA = RA * b_0$
		1	1	0	0	1	1	1	0	RR = RR + RA

Пример 3:

Пример 3:

$$[A]_{\text{ДK}} = 0.111 = \frac{7}{8}$$

 $[B]_{\text{ДK}} = 0.101 = \frac{5}{8}$
 $A \times B = \frac{35}{64} = 0.546875 \approx \frac{4}{8} = 0.100_{\text{ДK}}$

										-
		0	0	0	0	0	0	0	0	RR = 0
$k = 3 b_3 = 0 - 1 = -1$	+	1	0	0	1	0	0	0	0	$RA = RA * b_3$
		1	0	0	1	0	0	0	0	RR = RR + RA
		1	1	0	0	1	0	0	0	$RR = RR * 2^{-1}$
$k = 2 b_2 = 1 - 0 = 1$	+	0	1	1	1	0	0	0	0	$RA = RA * b_2$
		0	0	1	1	1	0	0	0	RR = RR + RA
		0	0	0	1	1	1	0	0	$RR = RR * 2^{-1}$
$k = 1 b_1 = 0 - 1 = -1$	+	1	0	0	1	0	0	0	0	$RA = RA * b_1$
		1	0	1	0	1	1	0	0	RR = RR + RA
		1	1	0	1	0	1	1	0	$RR = RR * 2^{-1}$
$k = 0 b_0 = 1 - 0 = 1$	+	0	1	1	1	0	0	0	0	$RA = RA * b_0$
		0	1	0	0	0	1	1	0	RR = RR + RA




Рис. 1.1 Алгоритм операции УМНОЖЕНИЕ

1.1.2 Алгоритм операции ПЕРЕСЫЛКА ОТРИЦАТЕЛЬНАЯ

Дополнительный код абсолютного значения второго операнда помещается по адресу первого операнда. Устанавливается признак результата: 0 – результат равен нулю, 1 – результат меньше нуля. Поясним алгоритм примерами: Пример 1

Пример 1
$$[B]_{\text{ДК}} = 1.101$$

$$RR = 1.101$$

$$SF = 1$$

$$[B]_{\text{ДK}} = 0.101$$

$$RR = 1.011$$

$$SF = 1$$

$$Ipumep 3$$

$$[B]_{\text{ДK}} = 0.000$$

$$RR = 0.000$$

$$SF = 0$$




Рис. 1.2 Алгоритм операции ПЕРЕСЫЛКА ОТРИЦАТЕЛЬНАЯ

1.2 Функциональная схема блока операций




Рис. 1.3. Функциональная схема блока операций

На рис. 1.3 представлена функциональная схема БО, в следующей таблице 1.1 приведены все элементы данной схемы блока операций с их назначением и функциями.

Таблица 1.1 Функциональное назначение блоков

Обозначение	Назначение
блока	
RA	Регистр первого операнда; 4 разряда
	Параллельная загрузка [А]
RB	Регистр второго операнда; 4 разряда
	Параллельная загрузка [В], арифметический сдвиг
	вправо на 1 разряд
RR	Регистр результата; 8 разрядов;
	Установка в 0, параллельная загрузка,
	арифметический сдвиг вправо на 1 разряд
KC1	Формирование первого операнда сумматора (передача
	A или \overline{A} , B или \overline{B})
SM	Сумматор; 8 разрядов

1.3 Проектирование логических элементов блока операций

1.3.1 Регистр первого операнда RA

Данный регистр является четырехразрядным регистром хранения. Наиболее подходящим для реализации функций регистра RA является регистр FD4CE (рис. 1.4).

Таблица 1.2 Таблица управляющих сигналов RA

Обозначение	Поручения
У1	Назначение
0	Хранение
1	Разрешение загрузки




Рис. 1.4. Логическая схема RA

1.3.2 Регистр второго операнда RB

Данный четырехразрядный регистр RB, в отличие от регистра RA, должен также осуществлять микрооперацию арифметического сдвига вправо на 1 разряд. Для этой цели был выбран универсальный регистр сдвига SR4CLE (рис. 1.5).

Таблица 1.3 Таблица управляющих сигналов РВ

Обо	значе					
I	ние	Назначение				
У2	У3					
0	0	Хранение				
1	0	Разрешение загрузки				
0	1	Сдвиг вправо 1 разряд				




Рис. 1.5. Логическая схема RB

1.3.3 Регистр результата RR

Регистр RR должен выполнять микрооперации параллельной загрузки, хранения, арифметического сдвига вправо на 1 разряд и установки в нуль. С учетом данных требований был выбран универсальный регистр сдвига SR8CLE (рис. 1.6). В таблице 1.4 представлены обозначения управляющих сигналов регистра и их назначение.

Причем результат умножения хранится в четырех старших разрядах регистра. Таким образом происходит обрезание результата микрооперации без округления.

Таблица 1.4 Таблица управляющих сигналов RR

Об	означ	нение	Политиче
У6	У7	У8	Назначение
0	0	1	Асинхронный сброс в 0
0	0	0	Хранение
0	1	0	Сдвиг вправо 1 разряд
1	0	0	Разрешение загрузки




Рис 1.6 Логическая схема RR

1.3.4 Сумматор СМ

Для построения сумматора возьмем восьмиразрядный сумматор ADD8, подавая сигнал Y5 во время корректирующего шала для получения инверсного значения A или B в дополнительном коде (рис. 1.7).




Рис 1.7 Сумматор с корректирующим входом

1.3.5 Комбинационная схема КС1

С помощью данной комбинационной схемы происходит выбор операнда А или В и формируется прямое или инверсное значение в 8 разрядной сетке. Значение входного операнда помещается в старших 4 разрядах числа. В случае прямого выхода оставшиеся разряды инициализируются «0» или «1», в случае необходимости инверсного выхода. За выбор операнда отвечает У4, за выбор прямого или инверсного режима работы У5 (рис. 1.8). В таблице 1.5 представлены назначения управляющих сигналов комбинационной схемы.




Рис. 1.8 Комбинационная схема КС1

Таблица 1.5 Таблица управляющих сигналов КС2

	Обозначение	TT			
У4	У5	Назначение			
0	0	Подача А на сумматор			
0	1	Подача А на сумматор			
1	0	Подача В на сумматор			
1	1	Подача \bar{B} на сумматор			

1.4 Логическая схема блока операций

На рис. 1.9 приведена полная логическая схема блока операций




Рис. 1.9. Логическая схема блока операций

В таблицах 1.7 и 1.8 сведены описания управляющих сигналов и сигналовпризнаков блока операций.

Определение управляющих сигналов БО

Таблица 1.7

Таблица управляющих сигналов

Сигнал	Операция
У1	Загрузка A в RA
У2	Загрузка В в RB
У3	Арифметический сдвиг RB вправо на 1 разряд
У4	Прием значения из RA или из RB
У5	Подача инверсного входа на сумматор
У6	Загрузка RR
У7	Арифметический сдвиг RR вправо на 1 разряд
У8	Сброс RR

Определение сигналов-признаков БО

Таблица 1.8

Таблица сигналов признаков

Сигнал	Признак
F1	3 разряд В
F2	4 разряд В
F3	Знак В
F4	1 разряд В
F5	2 разряд В

1.5 Микропрограммы выполнения операций

1.5.1 Алгоритмы выполнения микропрограмм

На рис. 1.10 и 1.11 представлены блок-схемы алгоритмов микропрограмм выполнения операций Умножение и Пересылка отрицательная.




Рис. 1.10 Микропрограмма операции УМНОЖЕНИЕ





Рис. 1.11 Микропрограмма операции ПЕРЕСЫЛКА ОТРИЦАТЕЛЬНАЯ


1.5.2 Примеры выполнения микропрограмм

На рис. 1.12-1.15 приведены результаты моделирования схемы блока операций при выполнении операции умножения и пересылки отрицательной


для примеров, приведенных в пункте 1.1.1.

для примерев, пр		trans leans leans lams lams lams la
0.0	<u>Jaadaadaadaadaadaa</u>	<u>dandandandandandandandandandandandand</u>
1 C B0 <u></u>	<u> </u>	
B LA0(bin)#4 0 0	0000	
B LB0(bin)#4 * 1	1101	
1 Y1 Cs <u></u>		
1 Y2 Cs		
1 Y3 Cs <u></u>		
1 Y4 Cs	<u> </u>	
1 Y5		
B S7(bin)#8 X	00000000	<u> </u>
B SMA7.(bin)#8 X	00000000	<u> </u>
B SMB7.(bin)#8 1	00000000	(11010000
BB7(bin)#8 1	(11010000	
BRR7(bin)#8 1	00000000	(11010000
1 76 Cs <u></u>		
1 Y7 Cs <u></u>		
1 Y8 Cs		
1 SF	<u> </u>	
1 F3		
1 F4		
1 F5 <u></u>		
1 F1		
1 F2		
BR0(bin)#4 1	0000	<u> </u>
1 1 1	I I	





500ps/div LLLL 5ns 10ns			35ns 40ns			65ns 70
0.0	<u>andandandand</u>	<u>uuluuluuluul</u>	<u>ındınıdınıdınıd</u>	<u>uuluuluuluul</u>	<u>andandandanda</u>	<u>ntandaada</u>
1 C B0						
BLA0(bin)#4 * 1 1010						
BLB0(bin)#4 * 0 0110						
1 Y1 Cs						
1 Y2 Cs						
1 Y 3 Cs						
1 Y4 Cs						
1 Y5 Cs						
B S7(bin)#8 X X X X X X X X X		(11000000	(11010000	(10111000	(01011000	
B SMA7.(bin)#8 X X X X X X X X X		(01011111	(10100000			
B SMB7.(bin)#8 1 00000000		<u>(01100000</u>	(00110000	(00011000	(10111000	
BB7(bin)#8 0 (01100000	(00110000		(00011000	(00001100		
BRR7(bin)#8 1 00000000		(01100000	(00110000	(00011000	(10111000	
1 Y6 Cs						
1 77 Cs						
1 Y8 Cs						
1 SF						
1 F3						
1 F 4						
1 F5						
1 F1						
1 F2						
BR0(bin)#4 1 0000		<u> </u>	(0011	(0001	(1011	
11 111						



, 500ps/div	5ns 10ns	15ns 20ns	 25ns 30ns	35ns 40ns	45ns 50ns	55ns 6
0.0	<u>- lllll</u>	<u>uluuluuluulu</u>	<u>uluuluuluulu</u>	<u>alaalaalaala</u>	<u>uluuluuluulu</u>	<u>dandandı</u>
1 C B0 <u></u>						
B LAO(bin)#4 * 0	0111					
B LB0(bin)#4 1 1	1111					
1 Y1 Cs <u></u>						
1 Y2 Cs <u></u>						
1 Y3Cs						
1 Y4Cs <u></u>						
<u></u> 1 ۲5 Cs						
, BS7(bin)#8 0	X01110000	(00100000	(00111000	(01010100	(01100010	
기 <mark>B SMA7.(bin)#8 </mark> 0	<u> </u>	(10001111	(01110000			
BSMB7.(bin)#8 1		<u> 10010000</u>	(11001000	(11100100	(11110010	
[BB/(pin)#8] [i	<u> </u>		(11111000	(11111100	X11111110	
[] BRR7(bin)#8	00000000	<u> 10010000</u>	<u> 11001000</u>	(11100100	(11110010	
, 1 76 Cs		<u></u> <u>-</u>				
기 1 Y7 Cs						
္နံ 1 Y8 Cs						
[] 1 SF		<u></u>				
∫ 1 F3	<u> </u>					
- 1 F4						
' 1 F5 [-						
1 F1	<u> </u>					
1 F2 F-						
B R0(bin)#4 1	0000	<u> </u>	<u> </u>	<u> </u>	X1111	
1 1	11				!	