# Национальный исследовательский ядерный университет «МИФИ»



# **Институт Интеллектуальных Кибернетических Систем**

# Кафедра «Компьютерные системы и технологии»

## Пояснительная записка к курсовому проекту на тему «Проектирование процессора ЭВМ»

Студент гр.	/	/
Руководитель		/

## Оглавление

1.1	Примеры и алгоритмы выполнения операции	z
1.1.1	Алгоритм операции УМНОЖЕНИЕ	4
1.1.2	Алгоритм операции ПЕРЕСЫЛКА ОТРИЦАТЕЛЬНАЯ	8
1.3.4	Сумматор СМ	. 15

# 1 Проектирование блока операций

#### 1.1 Примеры и алгоритмы выполнения операций

Формат представления чисел

0 разряд	1 разряд	2 разряд	3 разряд
3н А	А2 ст	A1	<b>А0</b> мл
3н <b>В</b>	В2 ст	<b>B</b> 1	В0 мл
3н <b>РВ</b>	<b>РВ2</b> ст	PB1	РВО мл
3н РА	РА2 ст	PA1	РАО мл
3н <b>РР</b>	РР2 ст	PP1	РРО мл

В 0 разряде хранится знак числа. Это позволяет выполнять операцию сдвига таким образом, чтобы в мнимом разряде b4 оказалось значение b3 и так далее. Таким образом при выполнении операции умножения достаточно брать старшие разряды регистра RB.

#### 1.1.1 Алгоритм операции УМНОЖЕНИЕ

Умножение в соответствии с заданием выполняется по алгоритму умножения чисел в дополнительном коде с младших разрядов множителя и сдвигом суммы частичных произведений вправо путем последовательного преобразования множителя. Данный алгоритм можно выразить следующей формулой:

$$[A]_{\pi} \times [B]_{\pi} = \left( \left( \dots \left( (0 + [A]_{\pi} \widetilde{b_{n}}) 2^{-1} + [A]_{\pi} \widetilde{b_{n-1}} \right) 2^{-1} + \dots + [A]_{\pi} \widetilde{b_{2}} \right) 2^{-1} + [A]_{\pi} \widetilde{b_{1}} \right) 2^{-1} + [A]_{\pi} \widetilde{b_{0}}$$

$$\Gamma_{\pi} = \widetilde{b_{k}} = b_{k+1} - b_{k} , k = 0..n$$

$$\widetilde{b_{n+1}} = 0$$

Для четырехразрядных чисел эта формула выглядит следующим образом:

$$[A]_{\mathcal{A}} \times [B]_{\mathcal{A}} = \left( \left( (0 + [A]_{\mathcal{A}} \widetilde{b_3}) 2^{-1} + [A]_{\mathcal{A}} \widetilde{b_2} \right) 2^{-1} + [A]_{\mathcal{A}} \widetilde{b_1} \right) 2^{-1} + [A]_{\mathcal{A}} \widetilde{b_0}$$

Поясним представленный алгоритм примерами:

Пример 1:

$$[A]_{\text{ДK}} = 1.010 = -\frac{6}{8}$$
  
 $[B]_{\text{ДK}} = 0.110 = \frac{6}{8}$   
 $A \times B = -\frac{36}{64} = -0.5625 \approx -\frac{5}{8} = 1.011_{\text{ДK}}$ 

Γ	0 0 0 0 RR = 0
$k = 3 b_3 = 0 - 0 = 0$	пропуск
+	$0 \ 0 \ 0 \ 0 \ RR = RR * 2^{-1}$
$k=2 b_2 = 0 - 1 = -1$	$0 \ 1 \ 1 \ 0 \ RA = RA * b_2$
	0 1 1 0 RR = RR + RA
L	$0 \ 0 \ 1 \ 1 \ RR = RR * 2^{-1}$
$ k=1 \ b_1=1-1=0 $	пропуск
L +	$0 \ 0 \ 0 \ 1 \ RR = RR * 2^{-1}$
$k = 0 b_0 = 1 - 0 = 1$	1 0 1 0 RA = RA * $b_0$
	1 0 1 1 RR = RR + RA

## Пример 2:

$$[A]_{\text{ДK}} = 0.101 = \frac{5}{8}$$
  
 $[B]_{\text{ДK}} = 1.011 = -\frac{5}{8}$ 

$$A \times B = -\frac{25}{64} = -0.390625 \approx -\frac{4}{8} = 1.100_{\text{дк}}$$

		0	0	0	0	RR = 0
$k = 3 b_3 = 0 - 1 = -1$	+	1	0	1	1	$RA = RA * b_3$
	Γ	1	0	1	1	RR = RR + RA
	F	1	1	0	1	$RR = RR * 2^{-1}$
$k = 2 b_2 = 1 - 1 = 0$		П	рог	тусь	<	
	L	1	1	1	0	$RR = RR * 2^{-1}$
$k = 1 b_1 = 1 - 0 = 1$	+	0	1	0	1	$RA = RA * b_1$
	Γ	0	0	1	1	RR = RR + RA
	+	0	0	0	1	$RR = RR * 2^{-1}$
$k = 0 \ b_0 = 0 - 1 = -1$	+	1	0	1	1	$RA = RA * b_0$
		1	1	0	0	RR = RR + RA

#### Пример 3:

$$[A]_{\text{JK}} = 0.111 = \frac{7}{8}$$
  
 $[B]_{\text{JK}} = 1.111 = -\frac{1}{8}$   
 $A \times B = -\frac{7}{64} = -0.109375 \approx -\frac{1}{8} = 1.111_{\text{JK}}$ 

		0	0	0	0	RR = 0
$k = 3 b_3 = 0 - 1 = -1$	+	1	0	0	1	$RA = RA * b_3$
		1	0	0	1	RR = RR + RA
		1	1	0	0	$RR = RR * 2^{-1}$
$k = 2 b_2 = 1 - 1 = 0$		П	рог	тусн	(	
		1	1	1	0	$RR = RR * 2^{-1}$
$k = 1 b_1 = 1 - 1 = 0$		П	рог	тусн	(	
		1	1	1	1	$RR = RR * 2^{-1}$
$k = 0 \ b_0 = 1 - 1 = 0$		П	рог	тусн	(	
		1	1	1	1	RR

Пример 3:

$$[A]_{\text{JK}} = 0.111 = \frac{7}{8}$$
  
 $[B]_{\text{JK}} = 0.101 = \frac{5}{8}$   
 $A \times B = \frac{35}{64} = 0.546875 \approx \frac{4}{8} = 0.100_{\text{JK}}$ 

		0	0	0	0	RR = 0
$k = 3 b_3 = 0 - 1 = -1$	+	1	0	0	1	$RA = RA * b_3$
	Г	1	0	0	1	RR = RR + RA
		1	1	0	0	$RR = RR * 2^{-1}$
$k = 2 b_2 = 1 - 0 = 1$	+	0	1	1	1	$RA = RA * b_2$
	Г	0	0	1	1	RR = RR + RA
	L	0	0	0	1	$RR = RR * 2^{-1}$
$k = 1 b_1 = 0 - 1 = -1$	+	1	0	0	1	$RA = RA * b_1$
	Γ	1	0	1	0	RR = RR + RA
		1	1	0	1	$RR = RR * 2^{-1}$
$k = 0 b_0 = 1 - 0 = 1$	+	0	1	1	1	$RA = RA * b_0$
		0	1	0	0	RR = RR + RA




Рис. 1.1 Алгоритм операции УМНОЖЕНИЕ

#### 1.1.2 Алгоритм операции ПЕРЕСЫЛКА ОТРИЦАТЕЛЬНАЯ

Дополнительный код абсолютного значения второго операнда помещается по адресу первого операнда. Устанавливается признак результата: 0 – результат равен нулю, 1 – результат меньше нуля. Поясним алгоритм примерами: Пример 1

Пример 1 
$$[B]_{\rm ДK} = 1.101$$
 
$$RR = 1.101$$
 
$$PR = 1$$
 
$$[B]_{\rm ДK} = 0.101$$
 
$$RR = 1.011$$
 
$$PR = 1$$
 
$$[B]_{\rm ДK} = 0.000$$
 
$$RR = 0.000$$
 
$$PR = 0$$




Рис. 1.2 Алгоритм операции ПЕРЕСЫЛКА ОТРИЦАТЕЛЬНАЯ

#### 1.2 Функциональная схема блока операций




Рис. 1.3. Функциональная схема блока операций

На рис. 1.3 представлена функциональная схема БО, в следующей таблице 1.1 приведены все элементы данной схемы блока операций с их назначением и функциями.

Таблица 1.1 Функциональное назначение блоков

Обозначение	Назначение
блока	
RA	Регистр первого операнда; 4 разряда
	Параллельная загрузка [А]
RB	Регистр второго операнда; 4 разряда
	Параллельная загрузка [В], арифметический сдвиг
	вправо на 1 разряд
RR	Регистр результата; 4 разрядов;
	Установка в 0, параллельная загрузка,
	арифметический сдвиг вправо на 1 разряд
TPR	Триггер признака результата; 1 разряд
	Установка в 0, загрузка
KC1	Выбор операнда (RA или RB)
KC2	Инверсия операнда
КС3	Определение положительного числа
SM	Сумматор; 4 разряда

# **1.3** Проектирование логических элементов блока операций 1.3.1 Регистр первого операнда RA

Данный регистр является четырехразрядным регистром хранения. Наиболее подходящим для реализации функций регистра RA является регистр FD4CE (рис. 1.4).

Таблица 1.2 Таблица управляющих сигналов RA

Обозначение	Haavavava			
У1	Назначение			
0	Хранение			
1	Разрешение загрузки			




Рис. 1.4. Логическая схема RA

#### 1.3.2 Регистр второго операнда RB

Данный четырехразрядный регистр RB, в отличие от регистра RA, должен также осуществлять микрооперацию арифметического сдвига вправо на 1 разряд. Для этой цели был выбран универсальный регистр сдвига SR4CLE (рис. 1.5).

Таблица 1.3 Таблица управляющих сигналов РВ

Обо	значе				
ние		Назначение			
У2	У3	Trasna tenne			
0	0	Хранение			
1	0	Разрешение загрузки			
0	1	Сдвиг вправо 1 разряд			




Рис. 1.5. Логическая схема RB

#### 1.3.3 Регистр результата RR

Регистр RR должен выполнять микрооперации параллельной загрузки, хранения, арифметического сдвига вправо на 1 разряд и установки в нуль. С учетом данных требований был выбран универсальный регистр сдвига SR8CLE (рис. 1.6). В таблице 1.4 представлены обозначения управляющих сигналов регистра и их назначение.

Причем результат умножения хранится в четырех старших разрядах регистра. Таким образом происходит обрезание результата микрооперации без округления.




Рис 1.6 Логическая схема RR

Таблица 1.4 Таблица управляющих сигналов RR

Обозначение			Haavayayya	
У6	У7	У8	Назначение	
0	0	1	Асинхронный сброс в 0	
0	0	0	Хранение	
0	1	0	Сдвиг вправо 1 разряд	
1	0	0	Разрешение загрузки	

#### 1.3.4 Сумматор СМ

Для построения сумматора возьмем восьмиразрядный сумматор ADD8, подавая сигнал Y5 во время корректирующего шала для получения инверсного значения A или B в дополнительном коде (рис. 1.7).





Рис 1.7 Сумматор с корректирующим входом

#### 1.3.5 Комбинационная схема КС1

С помощью данной комбинационной схемы происходит выбор операнда А или В. За выбор операнда отвечает У4 (рис. 1.8).

В таблице 1.5 представлены назначения управляющего сигнала комбинационной схемы.



У4	N0
0	RA0
1	RB0
У4	N1
0	RA1
1	RB1
У4	N2
0	RA2
1	RB2
У4	N3
0	RA3
1	RB3

Рис. 1.8 Комбинационная схема КС1

Таблица 1.5 Таблица управляющих сигналов КС1

Обозначение	Назначение	
У4		
0	Подача А на сумматор	
1	Подача В на сумматор	

#### 1.3.6. Комбинационная схема КС2

Комбинационная схема инвертирует входное значение (рис. 1.9). В качестве управляющего сигнала поступает У5. Таблица назначений представлена ниже (Таблица 1.6)

У5	Ni	XOR
0	0	0
0	1	1
1	0	1
1	1	0




Рис. 1.9 Комбинационная схема КС2

Таблица 1.6 Таблица управляющих сигналов КС2

Обозначение	Назначение	
У5		
0	Подача N на сумматор	
1	Подача $\overline{N}$ на сумматор	

# 1.3.7. Комбинационная схема КС3 и триггер TZF

Комбинационная схема КС3 осуществляет определение числа на положительность анализируя 4 разряда регистра RB по следующей таблице истинности. (Таблица 1.7) Результат записывается в триггер TZF (рис. 1.10)




Рис. 1.10 Комбинационная схема КСЗ и триггер ТZF

Таблица 1.7 Таблица истинности для RB

RB0	RB1	RB2	RB3	ZF
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

## 1.3.8. Триггер ТРК

Триггер TPR хранит знак результата – признак результата (рис. 1.11). Может принимать значения 0 – результат равен 0, 1 – результат меньше 0. Управляется сигналом У10. Его назначение представлено в таблице 1.8




Рис. 1.11 Триггер ТРК

Таблица 1.8 Таблица управляющих сигналов TPR

Обозначе	
ние	Назначение
У9	
0	Хранение
1	Разрешение загрузки

# 1.4 Логическая схема блока операций

На рис. 1.12 приведена полная логическая схема блока операций




Рис. 1.12. Логическая схема блока операций

В таблицах 1.9 и 1.10 сведены описания управляющих сигналов и сигналовпризнаков блока операций.

#### Определение управляющих сигналов БО

Таблица 1.9

Таблица управляющих сигналов

Сигнал	Операция
У1	Загрузка A в RA
У2	Загрузка В в RB
У3	Арифметический сдвиг RB вправо на 1 разряд
У4	Прием значения из RA или из RB
У5	Подача инверсного входа на сумматор
У6	Загрузка RR
У7	Арифметический сдвиг RR вправо на 1 разряд
У8	Сброс RR
У9	Загрузка TZF
У10	Загрузка TPR

## Определение сигналов-признаков БО

Таблица 1.10

#### Таблица сигналов признаков

Сигнал	Признак
F1	3 разряд В
F2	4 разряд В
F3	Признак положительного числа

### 1.5 Микропрограммы выполнения операций

#### 1.5.1 Алгоритмы выполнения микропрограмм

На рис. 1.13 и 1.14 представлены блок-схемы алгоритмов микропрограмм выполнения операций Умножение и Пересылка отрицательная.




Рис. 1.13 Микропрограмма операции УМНОЖЕНИЕ





Рис. 1.14 Микропрограмма операции ПЕРЕСЫЛКА ОТРИЦАТЕЛЬНАЯ

#### 1.5.2 Примеры выполнения микропрограмм

На рис. 1.15-1.17 приведены результаты моделирования схемы блока операций при выполнении операции умножения и пересылки отрицательной для примеров, приведенных в пункте 1.1.1.



k=1  $b_1=1-1=0$ 

k = 0  $b_0 = 1 - 0 = 1$ 

0 0 1

1 0 1

1 0 1

пропуск 0 0 0  $RR = RR * 2^{-1}$ 

 $RR = RR * 2^{-1}$ 

 $RA = RA * b_0$  RR = RR + RA

