

Проектирование процессор ЭВМ

1 слайд

Добрый день! Я, студент группы Б17-503, Яковенко Иван, представляю вам курсовой проект на тему "Проектирование процессора ЭВМ"

Курсовой проект «Проектирование процессора ЭВМ»

Студент группы Б17-503 Яковенко И. А.
Руководитель Ядыкин И. М.

2 слайд

Работа ведется с четырехразрядными числами в дополнительном коде со знаком.

Спроектированный процессор выполняет 4 операции:

- УМНОЖЕНИЕ чисел со знаком с младших разрядов
- ПЕРЕСЫЛКУ ОТРИЦАТЕЛЬНУЮ – то есть взятие отрицательного значения модуля числа. Так же устанавливается признак результата равный знаку результата (1 если число меньше нуля, 0 если число равно нулю)

И два перехода:

- Условный переход, если признак результата равен 1
- Безусловный переход

Слово = 4 разряда

Результат **ПЕРЕСЫЛКИ ОТРИЦАТЕЛЬНОЙ** по адресу **первого операнда**

пишется по **адресу первого операнда**. То есть, модуль второго операнда берем со знаком минус (исключение 0). Устанавливается признак результата: 0 – (результат = 0), 1 – (результат < 0)

Используется относительная адресация (в команде указывается смещение со знаком)

2

Для размещения команд в памяти были разработаны представленные форматы. Первый операнд команды УМНОЖЕНИЕ и ПЕРЕСЫЛКА ОТРИЦАТЕЛЬНАЯ задается при помощи прямой регистровой адресации. Второй операнд, в зависимости от признака адресации РА2, указывается либо с помощью прямой адресации, либо с помощью постиндексной косвенной. Для команд перехода используется относительная адресация и соответственно смещение со знаком, которое указывается в команде. Схема постиндексной косвенной адресации показана справа на слайде. Для формирования исполнительного адреса выполняется последовательное считывание из РП, ОП и сложение со смещением из команды.


4 слайд

Для адресации в БМК был выбран принудительный способ указания следующего адреса. Следующий адрес при отсутствии ветвления равен адресу указанному в команде. Если же необходимо ветвление переход осуществляется по A+1. Логическая схема проверки маски признаков представлена слева на слайде. В случае ветвления, адрес перехода всегда должен быть четным.

Блок выработки микрокоманд

23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
A3	A2	A1	A0	COP1	COP0	PA2	PR	YC15	YC14	YC13	YC12	YC11	YC10	YC9	YC8	YC7	YC6	YC5	YC4	YC3	YC2	YC1	SNO

Формат команды




4

5 слайд

Далее перейдем непосредственно к алгоритму выполнения команд. Ранее я рассказывал про ветвление на два направления, однако на данном слайде придутсвует ветвление на три направления. Для этого была введена пустая команда (без управляющих сигналов). По умолчанию в алгоритме сперва читаются два слова из оперативной памяти, далее идет определения типа команды – линейная / нелинейная. В случае линейной команды читаются одно или два слова перед записью операндов в буферные регистры. Количество определяется способом адресации. Запись результата так же в зависимости от способа адресации производится в РП или ОП.

Алгоритм выполнения команд




5

6 слайд

На схеме представлена функциональная схема блока управления командами. Для формирования исполнительного адреса при использовании постиндексной косвенной адресации был введен регистр исполнительного адреса RIA. В него последовательно записывается адрес из регистровой памяти, расширенный нулем, базовый адрес из оперативной памяти и наконец сумма базы и смещения для обращения к оперативной памяти по исполнительному адресу. Два операнда, считанные из РП и ОП, поступают в буферные регистры BR1 и BR2, а далее в АЛУ.

Функциональная схема БУК




6

7 слайд

Считанные операнды из памяти поступают в АЛУ, где обрабатываются в блоке операций. На функциональной схеме видно, что две операции (умножение и пересылка) были объединены с помощью КС1 которая выбирает операнд на вход сумматора. КС2 предварительно инвертирует операнд при заданном Y5. Так как работа идет в дополнительном коде, при инвертировании необходимо прибавлять 1. Это происходит автоматически с подачей Y5 на CI сумматора. Знак результата при второй операции сохраняется в TPR.

Функциональная схема БО




7

8 слайд

На слайде показан пример работы АЛУ на функциональном моделировании. Операнд A = 1.010 или -6/8, операнд B = 0.110 или 6/8. При перемножении ожидаемый результат должен быть -36/64 или при обрезке до 4 битов -5/8 то есть 1.011. Этапы вычисления проиллюстрированы с помощью примера вычисленного вручную. Для проверки старта МУУ не с нулевого состояния тест был запущен дважды. В процессе тестирования было выяснено, что минимальное число тактов достигается при операнде B = 0. Максимальное число тактов при B = 5.

Тестирование АЛУ



8

9 слайд

Для отладки процессора было проведено его тестирование. Данный тест обеспечивает:

- Проверку всех микрокоманд алгоритма (проход по всем веткам алгоритма)
- Проверку считывания команд разного формата, расположенных по четным и нечетным адресам в оперативной памяти (напр., первое умножение и пересылка)
- Проверку считывания операндов из оперативной памяти, расположенных по четным и нечетным адресам (D и F)
- Проверку записи результата в оперативную память по четным и нечетным адресам (D и F, в операциях пересылки)
- Проверку считывания операндов из регистровой памяти (C/K)
- Проверку записи операндов в регистровую память (K)
- Проверку всех используемых способов адресации (все)
- Проверку правильности вычисления признака перехода (есть или нет переход на A16)
- Проверку правильности работы АЛУ (значения совпадают с рассчитанными вручную)

Размещение команды в памяти представлено на рисунке справа. Значения, вырабатываемые процессором полностью совпадают со значениями, рассчитанными вручную. Соответственно на рассчитанном примере показан ход выполнения программы. Изогнутыми стрелками показана связь между записанными и считанными значениями. Изображен процесс вычисления исполнительного адреса для операндов с использованием постиндексной косвенной адресации.

```

graph TD
    Start([Начало]) --> B1[D_min(OP) := C(RP) * D_min(OP)]
    B1 --> B2[K(RP) := (-|D_min(OP)|)]
    B2 --> D1[JMP G]
    D1 --> E1[F_min(OP) := K(RP) * F_min(OP)]
    E1 --> F1[K(RP) := (-|F_min(OP)|)]
    F1 --> G1{JS E (PR = 1)}
    G1 -- да --> D1
    G1 -- нет --> End([Конеч])
  
```

Flowchart illustrating the algorithm for finding the minimum element in an array:

- Start** (Начало)
- Block B**: $D_{\min}(OP) := C(RP) * D_{\min}(OP)$
- Block C**: $K(RP) := (-|D_{\min}(OP)|)$
- Block D**: **JMP G**
- Block E**: $F_{\min}(OP) := K(RP) * F_{\min}(OP)$
- Block F**: $K(RP) := (-|F_{\min}(OP)|)$
- Decision G**: **JS E (PR = 1)**
 - If **да** (yes), loop back to **Block D**.
 - If **нет** (no), proceed to **Block H**.
- Block H**: **Конеч** (End)

	Начальные значения	=	0.100 (4/8)	
C(R0)	=	0.100 (4/8)		
Dvr(A28)	=	1.111 (-1/8)		
Fw(A29)	=	0.101 (5/8)		
K(R6)	=	0.101 (5/8)		

(A28) OP = (R0) BP * (A28)
OP

(A0) Dvr = C 0.100 0.100 PAZ = 0
 (2/8) (4/8) (4/8)

(A3) RP = (A28) OP
 K K -1 Dvr [PR = 1]
 1.110 0.010 (2/8)

(A6) JMP B 0.1000 CK = (CK + SM) = 8+8=16

(A16) JS-10 1.0110 [PR == 1] ? CK = (CK + SM) = 18-10 = 8

(A2xrcn) (A29) ADDRESS = (R21) BASE + (OF0)
 11101 19 01010

(A8) (A29) OP = (R1) BP * (A29) OP
 Fw Fw 1.110 1.111 PAZ = 1
 0 0 -1/8 (-1/8)

(A2xrcn) (A29) ADDRESS = (R2) BASE + (OF)
 11101 10011 01010

(A12) (R1) RP = (A29) OP
 K Fw | 0.000 0.000 PAZ = 1
 0 0 [PR = 0]

(A16) JS-10 1.0110 [PR == 1] ? CK = (CK + 1) = 17 + 1 = 18

(A18) JMP-2 1.1110

PAZ = 0

PAZ = 0

PAZ = 1

PAZ = 1

Пример выполнения тестовой программы

Адрес ячейки	Адрес слова	Команды и данные	Двоичный код		HEX
0	A0: A1	MUI, R0, 0, PA2, A28	0000	0001	0 1
1	A2: A3	A28, SMD, R1	1100	0100	0 9
2	A4: A5	R1, 0, PA2, A28	1001	1100	0 4
3	A6: A7	JMP, 0, 8	1100	1000	0 8
4	A8: A9	MUI, R1, 0, PA2, OF	0000	0010	0 A
5	A10: A11	OF, 0, R2	1010	0010	0 A
6	A12: A13	SMD, R1, 0, PA2, OF	0100	1010	0 A
7	A14: A15	OF, 0, R2	1010	0010	0 A
8	A16: A17	JS, 0, -10	1001	0110	9 6
9	A18: A19	JMP, -0, 2	1101	1110	D 0
10	A20: A21	0000, 0000	0000	0000	0 0
11	A22: A23	0000, 0000	0000	0000	0 0
12	A24: A25	0000, 0000	0000	0000	0 0
13	A26: A27	000, 19	0001	0011	1 3
14	A28: A29	[D] = +4/8, [F] = -1/8	0100	1111	4 F
15	A30: A31		0000	0000	0 0


Размещение программы в ОП

Адрес ячейки	Адрес слова	Команды и данные	Двоичный код	HEX
0	R0	[C] = +4/8	0100	4
1	R1	[K] = +5/8	0101	5
2	R2	A13	1101	D
3	R3	0000	0000	0
4	R4	0000	0000	0
5	R5	0000	0000	0
6	R6	0000	0000	0
7	R7	0000	0000	0

Размещение программы в РП

9

Для каждого из спроектированных блоков было выполнено моделирование и тестирование. Блоки были соединены вместе, образуя процессор. На данном слайде показано функциональное моделирование процессора. Выполняется операция пересылки и нескольких переходов. Для этого фрагмента АЛУ работает всего 3 такта, тогда как все остальное время активны БУК и БМК. После подсчета тактов выяснено, что работа АЛУ занимает примерно 40-50% времени выполнения линейных команд. Остальные 50-60% и время выполнения операций перехода затрачивается на ЦУУ.



6-10 ЦУУ