

# GW1NSR 系列 FPGA 产品 **封装与管脚手册**

UG863-1.4.1, 2020-06-30

#### 版权所有©2020 广东高云半导体科技股份有限公司

未经本公司书面许可,任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部,并不得以任何形式传播。

#### 免责声明

本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止发言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外,高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和/或使用不作任何明示或暗示的担保,包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等,均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任,高云半导体保留修改文档中任何内容的权利,恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

## 版本信息

日期	版本	说明	
2018/10/29	1.0	初始版本。	
2018/12/24	1.1	更新 IO bank 说明。	
2019/10/15	1.2	新增 GW1NSR-4&4C 产品封装与管脚信息。	
2020/03/12	1.3	更新 MG64P 封装尺寸图。	
2020/04/16	1.4	修改 GW1NSR-4/GW1NSR-4C 器件 QN48G/QN48P 管脚分布示意图及管脚数目。	
2020/06/30	1.4.1	更正 GW1NS-2/2C QN48(内嵌 PSRAM) 封装名称为 QN48P。	

i

# 目录

目录	i
图目录	iii
表目录	iv
1 关于本手册	1
1.1 手册内容	1
1.2 相关文档	1
1.3 术语、缩略语	2
1.4 技术支持与反馈	2
2 概述	3
2.1 无铅封装	3
2.2 封装和最大用户 I/O 信息	3
2.3 电源管脚	4
2.4 管脚数目	4
2.4.1 GW1NSR-2/GW1NSR-2C 器件管脚数目	4
2.4.2 GW1NSR-4/GW1NSR-4C 器件管脚数目	5
2.5 管脚定义说明	6
2.6 I/O BANK 说明	8
3 管脚分布示意图	9
3.1 GW1NSR-2/GW1NSR-2C 器件管脚分布示意图	10
3.1.1 QN48P 管脚分布示意图	10
3.2 GW1NSR-4/GW1NSR-4C 器件管脚分布示意图	11
3.2.1 QN48P 管脚分布示意图	11
3.2.2 QN48G 管脚分布示意图	12
3.2.3 MG64P 管脚分布示意图	13
4 封装尺寸	14
4.1 GW1NSR-2/GW1NSR-2C 封装尺寸 QN48P (6mm x 6mm)	15
4.2 GW1NSR-4/GW1NSR-4C 封装尺寸 QN48P / QN48G (6mm x 6mm)	16
53-1.4.1	

4.3	封装尺寸 MG64P	(4.2mm x 4.2mm	)	17
4.3	到农八 J WIGOTF (	(4.211111) \ 4.2111111	)	1 /

UG863-1.4.1 ii

# 图目录

图 2-1 GW1NSR 系列 FPGA 产品 I/O BANK 整体示意图	8
图 3-1 GW1NSR-2/GW1NSR-2C 器件 QN48P 封装管脚分布示意图(顶视图)	10
图 3-2 GW1NSR-4C 器件 QN48P 封装管脚分布示意图(顶视图)	11
图 3-3 GW1NSR-4C 器件 QN48G 封装管脚分布示意图(顶视图)	12
图 3-4 GW1NSR-4/GW1NSR-4C 器件 MG64P 封装管脚分布示意图(顶视图)	13
图 4-1 封装尺寸 QN48P	15
图 4-2 封装尺寸 QN48P / QN48G	16
图 4-3 封装尺寸 MG64P	17

UG863-1.4.1 iii

# 表目录

表 1-1 术语、缩略语	2
表 2-1 封装和最大用户 I/O 信息、LVDS 对数	3
表 2-2 GW1NSR 电源管脚	4
表 2-3 GW1NSR-2/GW1NSR-2C 器件管脚数目列表	4
表 2-4 GW1NSR-4/GW1NSR-4C 器件管脚数目列表	5
表 2-5 GW1NSR 列 FPGA 产品管脚定义说明	6
表 3-1 GW1NSR-2/GW1NSR-2C 器件 QN48P 其他管脚	10
表 3-2 GW1NSR-4C 器件 QN48P 其他管脚	11
表 3-3 GW1NSR-4C 器件 QN48G 其他管脚	12
表 3-4 GW1NSR-4/GW1NSR-4C 器件 MG64 其他管脚	13

UG863-1.4.1 iv

1.1 手册内容

# 1 关于本手册

### 1.1 手册内容

GW1NSR 系列 FPGA 产品封装与管脚手册主要包括高云半导体 GW1NSR 系列 FPGA 产品的封装介绍、管脚定义说明、管脚数目列表、管脚分布示意图以及封装尺寸图。

## 1.2 相关文档

通过登录高云半导体网站 <u>www.gowinsemi.com.cn</u> 可以下载、查看以下相关文档:

- 1. DS861, GW1NSR 系列 FPGA 产品数据手册
- 2. UG290, Gowin 系列 FPGA 产品编程配置手册
- 3. UG863, GW1NSR 系列 FPGA 产品封装与管脚手册
- 4. UG862, GW1NSR-2&2C 器件 Pinout 手册
- 5. UG864, GW1NSR-4 器件 Pinout 手册
- 6. UG865, GW1NSR-4C 器件 Pinout 手册

UG863-1.4.1 1(17)

# 1.3 术语、缩略语

表 1-1 中列出了本手册中出现的相关术语、缩略语及相关释义。

#### 表 1-1 术语、缩略语

术语、缩略语	全称	含义
FPGA	Field Programmable Gate Array	现场可编程门阵列
QN48P	QFN48P	QFN48 封装
QN48G	QFN48G	QFN48 封装
MG64P	MBGA64P	MBGA64 封装

# 1.4 技术支持与反馈

高云半导体提供全方位技术支持,在使用过程中如有任何疑问或建议,可直接与公司联系:

网址: www.gowinsemi.com.cn

E-mail: <a href="mailto:support@gowinsemi.com">support@gowinsemi.com</a>

Tel: +86 755 8262 0391

UG863-1.4.1 2(17)

2.1 无铅封装

2概述

高云半导体 GW1NSR 系列 FPGA产品是高云半导体小蜜蜂<sup>®</sup>(LittleBee<sup>®</sup>) 家族第一代 FPGA产品,是一款系统级封装芯片,内部集成了 GW1NS 系列 FPGA产品和 PSRAM 存储芯片,包括 GW1NSR-2C 器件,GW1NSR-4C 器件和 GW1NSR-2 器件,GW1NSR-4 器件。GW1NSR-2C 及 GW1NSR-4C 器件内嵌 ARM Cortex-M3 硬核处理器。此外,GW1NSR 系列 FPGA产品内嵌 USB2.0 PHY、用户闪存以及 ADC 转换器。GW1NSR-2C / GW1NSR-4C 器件以 ARM Cortex-M3 硬核处理器为核心,具备了实现系统功能所需要的最小内存;内嵌的 FPGA 逻辑模块单元方便灵活,可实现多种外设控制功能,能提供出色的计算功能和异常系统响应中断,具有高性能、低功耗、管脚数量少、使用灵活、瞬时启动、低成本、非易失性、高安全性、封装类型丰富等特点。GW1NSR-2C 器件实现了可编程逻辑器件和嵌入式处理器的无缝连接,兼容多种外围器件标准,可大幅降低用户成本,可广泛应用于工业控制、通信、物联网、伺服驱动、消费等多个领域。

### 2.1 无铅封装

GW1NSR 系列 FPGA 产品采用无铅工艺封装,绿色环保,符合欧盟的 RoHS 指令。GW1NSR 系列 FPGA 产品物质成分信息符合 IPC-1752 标准文件。

# 2.2 封装和最大用户 I/O 信息

表 2-1 封装和最大用户 I/O 信息、LVDS 对数

封装	间距(mm)	尺寸(mm)	GW1NSR-2	GW1NSR-2C	GW1NSR-4	GW1NSR-4C
QN48P	0.4	6 x 6	38(7)	38(7)	-	39(4)
MG64P	0.5	4.2 x 4.2	-	-	55(8)	55(8)
QN48G	0.4	6 x 6	-	-	-	39(4)

#### 注!

● 本手册中 GW1NSR 系列 FPGA 产品封装命名采用缩写的方式,详细信息请参考 <u>1.3</u> 术语、缩略语。

UG863-1.4.1 3(17)

2 概述 2.3 电源管脚

● JTAGSEL\_N 和 JTAG 管脚是互斥管脚,JTAGSEL\_N 引脚和 JTAG 下载的 4 个引脚(TCK、TDI、TDO、TMS)不可同时复用为 I/O,此表格的数据为 JTAG 下载的 4 个引脚复用为 I/O 时的情况。当 mode[2:0]=001 时,JTAGSEL\_N 管脚与 JTAG 配置的 4 个管脚(TCK、TMS、TDI、TDO)可以同时设置为 GPIO,此时最大用户 I/O 数加 1。详细信息请参考 UG863, GW1NSR 系列 FPGA 产品封装与管脚手册。

# 2.3 电源管脚

表 2-2 GW1NSR 电源管脚

VCC	VCCO0	VCCO1	VCCO2
VCCO3	VCCX	VSS	NC
VCCPLL	VCCP	VDDA	

## 2.4 管脚数目

#### 2.4.1 GW1NSR-2/GW1NSR-2C 器件管脚数目

表 2-3 GW1NSR-2/GW1NSR-2C 器件管脚数目列表

管脚类型		GW1NSR-2/GW1NSR-2C		
		QN48P		
	BANK0	11/5/0		
I/O 单端/差分对/LVDS <sup>1</sup>	BANK1	9/4/2		
/O 车峒/左刀刈/LVD3	BANK2	11/5/4		
	BANK3	7/2/1		
最大用户 I/O 总数 <sup>2</sup>		38		
差分对		16		
True LVDS 输出		7		
VCCX		2		
VCCO0		0		
VCCO1		1		
VCCO2		1		
VCCO3		0		
VCCO0/VCCO3 <sup>3</sup>		1		
VCC/VCCPLL <sup>3</sup>		2		
VSS		2		
MODE0		0		
MODE1		0		
MODE2		1		
JTAGSEL_N		1		

#### 注!

● [1]单端/差分 I/O 的数目包含 CLK 管脚、下载管脚。

UG863-1.4.1 4(17)

2.4 管脚数目

● [2]JTAGSEL\_N 和 JTAG 管脚是互斥管脚, JTAGSEL\_N 引脚和 JTAG 下载的 4 个引脚 (TCK、TDI、TDO、TMS) 不可同时复用为 I/O,此表格的数据为 JTAG 下载的 4 个 引脚复用为 I/O 时的情况。当 mode[2:0]=001 时,JTAGSEL\_N 管脚与 JTAG 配置的 4 个管脚(TCK、TMS、TDI、TDO)可以同时设置为 GPIO,此时最大用户 I/O 数加 1。

● [3]引脚复用。

#### 2.4.2 GW1NSR-4/GW1NSR-4C 器件管脚数目

#### 表 2-4 GW1NSR-4/GW1NSR-4C 器件管脚数目列表

管脚类型		GW1NSR-4/GW1NSR-4C			
		QN48P (GW1NSR-4C)	QN48G (GW1NSR-4C)	MG64P	
	BANK0	8/3/0	8/3/0	9/4/0	
I/O 单端/差分对/LVDS <sup>1</sup>	BANK1	10/5/0	10/5/0	28/14/0	
I/O 车辆/左刀 //LV D3	BANK2	9/4/4	9/4/4	18/9/8	
	BANK3	11/5/0	11/5/0	0/0/0	
最大用户 I/O 总数 <sup>2</sup>		38	38	55	
差分对		17	17	37	
True LVDS 输出		4	4	8	
VCC		2	2	1	
VCCX		1	1	1	
VCCO0		1	1	1	
VCCO1		1	1	1	
VCCO2		1	1	1	
VCCO3		2	2	1	
VSS		1	1	2	
MODE0		0	0	0	
MODE1		0	0	0	
MODE2		0	0	0	
MODE1/MODE2 <sup>3</sup>		1	1	0	
JTAGSEL_N		1	1	1	

#### 注!

- [1]单端/差分 I/O 的数目包含 CLK 管脚、下载管脚。
- [2]JTAGSEL\_N 和 JTAG 管脚是互斥管脚, JTAGSEL\_N 引脚和 JTAG 下载的 4 个引脚 (TCK、TDI、TDO、TMS) 不可同时复用为 I/O,此表格的数据为 JTAG 下载的 4 个 引脚复用为 I/O 时的情况。当 mode[2:0]=001 时,JTAGSEL\_N 管脚与 JTAG 配置的 4 个管脚(TCK、TMS、TDI、TDO)可以同时设置为 GPIO,此时最大用户 I/O 数加 1。

● [3]引脚复用。

UG863-1.4.1 5(17)

2.5 管脚定义说明

# 2.5 管脚定义说明

GW1NSR 列 FPGA 产品的管脚在不同的封装中对应不同的位置。

表 2-5 中对普通用户 I/O 的管脚定义、具有多功能的管脚定义、专用管脚的定义以及其他管脚定义进行了详细说明。

表 2-5 GW1NSR 列 FPGA 产品管脚定义说明

管脚名称	方向	说明
用户 I/O 管脚		
IO[End][Row/Column Number][A/B]		[End]提供管脚在器件中的位置信息,包括 L(left) R(right) B(bottom) T(top) [Row/Column Number]提供管脚在器件中的具体行列位置信息,若[End]为 T(top)或 B(bottom),则提供列信息,即管脚对应的 CFU 列数。若[End]为 L(left)或 R(right),则提供行信息,即管脚对应的 CFU 行数[A/B] 提供差分信号对信息
多功能管脚		
IO [End][Row/Column Nu	ımber][A/B]/MMM	多功能管脚定义,/MMM 表示在用户 I/O 功能的基础 上有另外的一种或多种功能。当这些功能不使用的时候,这些管脚可以用作用户 I/O
RECONFIG_N	I,内部弱上拉	低电平脉冲开始新的 GowinCONFIG 配置
READY	I/O	高电平表示当前可以对器件进行编程配置 低电平表示无法对器件进行编程配置
DONE	I/O	高电平表示成功完成编程配置 低电平表示未完成编程配置或编程配置失败
FASTRD_N/D3	I/O	MSPI 模式下 Flash 访问速度选择端口 FASTRD_N,低电平表示使用高速 Flash 访问模式,高电平表示使用普通 Flash 访问模式 CPU 模式下的数据端口 D3
MCLK/D4	I/O	MSPI 模式下时钟输出 MCLK。 CPU 模式下的数据端口 D4
MCS_N/D5	I/O	MSPI 模式下的使能信号 MCS_N, 低电平有效 CPU 模式下的数据端口 D5
MI/D7	I/O	MSPI 模式下 MISO: Master 数据输入/Slave 数据输出 CPU 模式下的数据端口 D7
MO/D6	I/O	MSPI 模式下 MOSI: Master 数据输出/Slave 数据输入 CPU 模式下的数据端口 D6
SSPI_CS_N/D0	I/O	SSPI 模式下的使能信号 SSPI_CS_N,低电平有效, 内部弱上拉 CPU 模式下的数据端口 D0
SO/D1	I/O	SSPI 模式下 MISO: Master 数据输入/Slave 数据输出 CPU 模式下的数据端口 D1
SI/D2	I/O	SSPI 模式下 MOSI: Master 数据输出/Slave 数据输入 CPU 模式下的数据端口 D2
TMS	I, 内部弱上拉	JTAG 模式串行模式输入
TCK	I	JTAG 模式串行时钟输入,需要在 PCB 上连接 4.7K

UG863-1.4.1 6(17)

2.5 管脚定义说明

管脚名称	方向	说明		
		下拉电阻		
TDI	I,内部弱上拉	拉 JTAG 模式串行数据输入		
TDO	0	JTAG 模式串行数据输出		
JTAGSEL_N	I,内部弱上拉	JTAG 模式选择信号,低电平有效。		
SCLK	I	SSPI,SERIAL,CPU 模式下的时钟输入		
DIN	I,内部弱上拉	SERIAL 模式下的数据输入		
DOUT	0	SERIAL 模式下的数据输出		
CLKHOLD_N	I,内部弱上拉	高电平表示 SSPI 模式和 CPU 模式操作有效 低电平表示 SSPI 模式和 CPU 模式操作无效		
WE_N	I	CPU 模式下选择 D[7: 0]的数据输入输出方向		
GCLKT_[x]	I	全局时钟输入管脚, T(True), [x]: 全局时钟序号		
GCLKC_[x]	1	<b>GCLKT_[x]</b> 的差分对比输入管脚, <b>C(Comp)</b> ,[ <b>x</b> ]是全局时钟序号 <sup>[1]</sup>		
LPLL_T_fb/RPLL_T_fb	I	左边/右边 PLL 反馈输入管脚, T(True)		
LPLL_C_fb/RPLL_C_fb	I	左边/右边 PLL 反馈输入管脚, C(Comp)		
LPLL_T_in/RPLL_T_in	I	左边/右边 PLL 时钟输入管脚, T(True)		
LPLL_C_in/RPLL_C_in	I	左边/右边 PLL 时钟输入管脚, C(Comp)		
CH[7:0]	1	八通道模拟输入		
MODE2	I,内部弱上拉	GowinCONFIG 配置模式选择信号端口;若该管脚未被封装出来,内部接地		
MODE1	I,内部弱上拉	GowinCONFIG 配置模式选择信号端口;若该管脚未被封装出来,内部接地		
MODE0	I,内部弱上拉	GowinCONFIG 配置模式选择信号端口;若该管脚未被封装出来,内部接地		
其他管脚				
NC	NA	预留未使用		
VSS	NA	Ground 管脚		
VCC	NA	核电压供电管脚		
VCCO#	NA	I/O BANK#的 I/O 电压供电管脚		
VCCX	NA	辅助电压供电管脚		
VCCP	NA	FLASH 供电管脚(1.8V)		
VCCPLL	NA	PLL 电压供电管脚		
VDDA	NA	模拟电源电压,VDDA=3.3V		

#### 注!

[1] 当输入是单端时,GLKC\_[x]所在管脚不是全局时钟管脚。


UG863-1.4.1 7(17)

2.6I/O BANK 说明

# 2.6 I/O BANK 说明

GW1NSR 系列 FPGA 产品分为四个 I/O BANK 区, 图 2-1 为 GW1NSR 系列 FPGA 产品的 I/O BANK 整体示意图。

#### 图 2-1 GW1NSR 系列 FPGA 产品 I/O BANK 整体示意图



封装与管脚手册列举了 GW1NSR 系列 FPGA 产品每种封装的管脚分布示意图。GW1NSR 系列 FPGA 产品的四个 BANK 用四种颜色区分。

用户 I/O、电源、地使用不同的符号来区分。GW1NSR 系列 FPGA 产品管脚示意图中管脚定义如下所示:

- "<sup>▶</sup>"表示 BANK0 中的 I/O,填充颜色随 BANK 变化。
- "●"表示 BANK1 中的 I/O,填充颜色随 BANK 变化。
- "<mark>♥</mark>"表示 BANK2 中的 I/O,填充颜色随 BANK 变化。
- "♥"表示 BANK3 中的 I/O,填充颜色随 BANK 变化。
- "字"表示 VCC、VCCX、VCCO,填充颜色不变。
- "量"表示 VSS,填充颜色不变。
- "▶"表示 NC。


UG863-1.4.1 8(17)

# 3 管脚分布示意图

UG863-1.4.1 9(17)

# 3.1 GW1NSR-2/GW1NSR-2C 器件管脚分布示意图 3.1.1 QN48P 管脚分布示意图

图 3-1 GW1NSR-2/GW1NSR-2C 器件 QN48P 封装管脚分布示意图(顶视图)



#### 表 3-1 GW1NSR-2/GW1NSR-2C 器件 QN48P 其他管脚


VCCO1	25
VCCO2	13
VCCO0/VCCO3	1
VCC/VCCPLL	12、37
VCCX	8、36
VSS	2、26

UG863-1.4.1 10(17)

# 3.2 GW1NSR-4/GW1NSR-4C 器件管脚分布示意图

### 3.2.1 QN48P 管脚分布示意图

图 3-2 GW1NSR-4C 器件 QN48P 封装管脚分布示意图(顶视图)




#### 表 3-2 GW1NSR-4C 器件 QN48P 其他管脚

VCC	11,37
VCCO0	5
VCCO1	38
VCCO2	36
VCCO3	12,24
VCCX	25
VSS	26

UG863-1.4.1 11(17)

### 3.2.2 QN48G 管脚分布示意图

#### 图 3-3 GW1NSR-4C 器件 QN48G 封装管脚分布示意图(顶视图)



#### 表 3-3 GW1NSR-4C 器件 QN48G 其他管脚

VCC	11,37	
VCCO0	5	
VCCO1	38	
VCCO2	36	
VCCO3	12,24	
VCCX	25	
VSS	26	

UG863-1.4.1 12(17)

#### 3.2.3 MG64P 管脚分布示意图

图 3-4 GW1NSR-4/GW1NSR-4C 器件 MG64P 封装管脚分布示意图(顶视图)




表 3-4 GW1NSR-4/GW1NSR-4C 器件 MG64 其他管脚

VCC	D5
VCCX	E4
VCCO0	C3
VCCO1	C6
VCCO2	F6
VCCO3	F3
VSS	D4,E5


UG863-1.4.1 13(17)

# 4封装尺寸

UG863-1.4.1 14(17)

# 4.1 GW1NSR-2/GW1NSR-2C 封装尺寸 QN48P (6mm x 6mm)

图 4-1 封装尺寸 QN48P





	MILLIMETER			]
SYMBOL	MIN	NOM	MAX	-
A	0.70	0.75	0.80	
A1	0	0.02	0.05	
b	0.15	0.20	0.25	$\triangle$
с	0.18	0.20	0. 23	
D	5. 90	6.00	6. 10	
D2	4. 10	4.20	4. 30	2
e	0. 40 BSC			
Ne	4. 40BSC			
Nd	4. 40BSC			
Е	5. 90	6.00	6. 10	
E2	4. 10	4.20	4. 30	2
L	0.35	0.40	0. 45	
h	0.30	0.35	0.40	
L/F载体尺寸	177*177			

UG863-1.4.1 15(17)

# 4.2 GW1NSR-4/GW1NSR-4C 封装尺寸 QN48P / QN48G (6mm x 6mm)

图 4-2 封装尺寸 QN48P/QN48G






#### **BOTTOM VIEW**


SYMBOL	MILLIMETER			
SYMBOL	MIN	NOM	MAX	
A	0. 75	0.85	0.85	
A1		0.02	0.05	
b	0.15	0.20	0. 25	
С	0.18	0.20	0. 23	
D	5. 90	6.00	6. 10	
D2	4. 10	4.20	4. 30	
e	0. 40 <b>BSC</b>			
Ne	4. 40BSC			
Nd	4. 40BSC			
Е	5. 90	6.00	6. 10	
E2	4. 10	4.20	4. 30	
L	0.35	0.40	0.45	
h	0.30	0.35	0.40	
L/F载体尺寸 (MIL)	177*177			

UG863-1.4.1 16(17)


# 4.3 封装尺寸 MG64P (4.2mm x 4.2mm)

#### 图 4-3 封装尺寸 MG64P





DETAIL A(2:1)



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
Α	0.79	0.87	0.95
A1	0.11	0.16	0.21
A2	0.66	0.71	0.76
А3	0	.53 BASI	
U	0.15	0.18	0.21
D	4.10	4.20	4.30
D1	3.50 BASIC		
E	4.10	4.20	4.30
E1	3.50 BASIC		
Ф	0.50 BASIC		
b	0.18	0.23	0.28
١	0.235 REF		
aaa	0.15		
ccc	0.10		
ddd	0.10		
eee	0.15		
fff	0.05		

UG863-1.4.1 17(17)

