

专业的FPGA、无线通信方案商 主讲人: Nill





QQ群: 882634519


微信公众号: MYMINIEYE

邮箱: mill@myminieye.com

网址: www.myinleye.com

淘宝店铺:小眼睛半导体













FPGA原厂技术支持; 配套12套经典实例; MicroUSB数据线直接下载; 免费专家直播,深入浅出;

点击购买



国产高性价比FPGA套件

近20套配套实验:涉及频率计,密码锁,VGA,

蓝牙,WIFI通信;

硬件的思维解读Verilog和FPGA开发;

MYMINIEYE、高云原厂售后支持;









一、建立工程目录

- (一) 新建工程顶层文件夹;
- (二) 在顶层文件夹下新建三个文件夹,分别是:sim, tb, src
- (三) 编写do文件(下述为简要仿真do文件运行步骤);
 vlib work
 vmap work work
 vlog -novopt -incr -work work "../tb/tb.v"
 vlog -novopt -incr -work work "../src/xxx.v"
 vsim -novopt work.tb
 add wave -noupdate /tb/*
 run -all
- (四) 打开modelsim, 在File/Change Directory下制定仿真工程的文件夹位置, 最后运行do文件: do sim.do;

Vlib work

新建work库。该命令的作用是在当前目录下建立一个work目录,请注意不要直接在windows中新建一个work的文件夹,因为用操作系统建立的work文件夹并没有ModelSimSE自动生成的_info文件。

vmap work

vmap [-help] [-c] [-del] [<logical_name>] [<path>]

该命令的作用是将目前的逻辑工作库work和实际工作库work映射对应。也可以直接用指令 "vmap work" 表示将work库映射到当前工作目录下。[<path>]为指定库路径。



vsim

vsim -t ns -novopt +notimingchecks work.tb_clk_div_even:编译完成所有verilog文件后,就要启动仿真了,vsim就是启动仿真功能,vsim后面有许多关键词,这里简单说明一下,

- -t表示仿真时间单位为ns, -novopt表示仿真时无优化, +notimingchecks表示无时序检查, work.tb_clk_div_even表示对work库中的tb_clk_div_even进行仿真, 实际相当于在界面操作时, 展开work库, 右键—>Simulate without Optimization, 启动仿真。
 - -L <path> 关联自建库,path为库目录;

add wave

add wave -noupdate -group tb /tb/*:表示将tb中的所有信号添加到wave窗口中去,并纳入同一个group:tb中,执行这句以后,我们每次仿真时,就不用每次都手动去添加仿真波形了。



