
Runber 开发板





版本

修改日期	修改版本	修改原因
2020/05/20	v1.0	创建文档

Myminieye 微信公众号二维码如下图,欢迎扫码关注,我们将会不定期的发送一些 FPGA 相关的技术推文或者半导体行业时讯的推文:



e.com

微信公众号: MYMINIEYE

MYMINIEYE

微信扫描二维码, 关注我的公众号

ANN. MAN



目录

1	控制	!LED 灯	6
	1.1	实验目的	6
	1.2	实验要求	6
	1.3	实验原理	6
	1.4	实验源码设计	7
	1.4.1	1 文件头设计	7
	1.4.2	2	8
	1.4.3		
	1.4.4		
	1.5	实验步骤	10
	1.5.1	1 打开 Gowin 云源软件,创建工程	10
	1.5.2	2 添加设计文件	12
	1.5.3	3 综合	12
	1.5.4	4 工程约束	13
	1.6		15
2	LED)流水灯	16
_	2.1	· 派尔灯	16
	2.1	实验要求	16
	2.2	实验要求 实验原理	10
	2.3	实验源码设计	16
	2.4	大池/	10
	2.6	实验步骤 实验现象	17 17
	2.0	<u> </u>	1
3	按键	実验现象 資料 实验目的 实验要求	18
	3.1	实验目的	18
	3.2	7,1-21	
_	3.3	实验原理	
	3.4	实验源码设计	
4	纽拉	空流水灯	20
_	4.1		20
		实验要求	20
	4.3	实验原理	20
	4.3.1		
	4.3.2		
	4.4		
	4.4.1		
	4.4.3	2 接键控制模块 3 LED 控制模块	23
	4.5	实验现象	
_	业上工司	马管静态	
5	<i>ጁ</i>		
	5.1	实验目的	
	5.1 5.2	实验目的 实验要求	25
	5.15.25.3	实验目的 实验要求 实验原理	25 25
	5.1 5.2 5.3 <i>5.3.1</i>	实验目的	25 25
	5.1 5.2 5.3 <i>5.3.1</i> <i>5.3.2</i>	实验目的 实验要求 实验原理	25 25 25
	5.1 5.2 5.3 <i>5.3.1</i> <i>5.3.2</i> 5.4	实验目的 实验要求 实验原理 3 方案设计 3 实验源码 3	25 25 26 27
	5.1 5.2 5.3 <i>5.3.1</i> <i>5.3.2</i>	实验目的 实验要求 实验原理	25 25 25 26
6	5.1 5.2 5.3 5.3.1 5.3.2 5.4 5.5	实验目的 实验要求 实验原理 3 方案设计 3 实验源码 3	25 25 26 27
6	5.1 5.2 5.3 5.3.1 5.3.2 5.4 5.5	实验目的 实验要求 实验原理 1 数码管工作原理 2 方案设计 实验源码 实验现象	2525262727
6	5.1 5.2 5.3 5.3.1 5.3.2 5.4 5.5 数码 6.1	实验目的	2525262727
6	5.1 5.2 5.3 5.3.1 5.3.2 5.4 5.5 数码 6.1 6.2	实验目的 实验更求 实验原理 1 数码管工作原理 2 方案设计 实验源码 实验现象 P管动态显示 实验目的	25252627272828



我是你的! 深圳市我是你的眼科技有限公司

	6.4.1	顶层模块	29
	6.4.2		
	6.4.3		
	6.5	实验现象	
	0.5	天型以家	
7	UAR [*]	T 串口通信	34
	7.1	实验目的	34
	7.2	实验要求	34
	7.3	实验原理	
	7.3.1		
	7.3.2		
	7.3.3		
	7. <i>0.0</i> 7.4	实验源码设计	
	7.4.1		
	7.4.2		
	7.4.2		
	7.4.3 7.4.4		
	7.4.4 7.5	<i>中口头担坝层俣圬设门</i> 实验现象	
			5∠
8	序列	检测器	53
	8.1	实验目的	53
	8.2	实验要求	53
	8.3		-1 1
	8.4	实验原理	53
		方案设计	53
	842	万案设计	
	8.4.3	次分(5 次) 2	56
	8.4.4	2000	58
	8.5		60
			00
9	密码		61
•	密码 : 9.1	实验目的	61
·	W - //	实验目的 实验要求	61
	9.1	实验目的	61
	9.1 9.2	实验目的 实验要求	61 61
	9.1 9.2 9.3	实验目的	61 61 61
	9.1 9.2 9.3 9.4	实验目的	61 61 61 62
	9.1 9.2 9.3 9.4 <i>9.4.1</i>	实验目的	
	9.1 9.2 9.3 9.4 <i>9.4.1</i> <i>9.4.2</i>	实验目的 实验要求 实验原理 实验源码 顶层模块设计 按键控制设计 对比模块设计	
	9.1 9.2 9.3 9.4 <i>9.4.1</i> <i>9.4.2</i> <i>9.4.3</i>	实验目的 实验要求 实验原理 实验源码 质层模块设计 按键控制设计 对比模块设计	
	9.1 9.2 9.3 9.4 <i>9.4.1</i> <i>9.4.2</i> <i>9.4.3</i> <i>9.4.4</i>	实验目的 实验要求 实验原理 实验源码 <i>项层模块设计</i> 分比模块设计 显示模块设计 实验现象	
10	9.1 9.2 9.3 9.4 <i>9.4.2</i> <i>9.4.3</i> <i>9.4.4</i> 9.5	实验目的 实验要求 实验原理 实验源码 技健控制设计 对比模块设计 显示模块设计 实验现象	
10	9.1 9.2 9.3 9.4 <i>9.4.1</i> <i>9.4.3</i> <i>9.4.4</i> 9.5 数字 : 10.1	实验目的 实验原理 实验源码 方层模块设计 方线键控制设计 以此模块设计 实验现象 种 实验目的	
10	9.1 9.2 9.3 9.4 <i>9.4.1</i> <i>9.4.2</i> <i>9.4.3</i> 9.5 数字 10.1 10.2	实验目的 实验原理 实验源码 按键控制设计 对比模块设计 实验现象 钟 实验目的 实验要求	
10	9.1 9.2 9.3 9.4 <i>9.4.1</i> <i>9.4.2</i> <i>9.4.3</i> <i>9.4.4</i> 9.5 数字 : 10.1 10.2 10.3	实验目的 实验原理 实验源码 按键控制设计 对比模块设计 实验现象 钟 实验更求 实验原理	
10	9.1 9.2 9.3 9.4 <i>9.4.1</i> <i>9.4.2</i> <i>9.4.3</i> <i>9.4.4</i> 9.5 数字 : 10.1 10.2 10.3 10.4	实验目的 实验原理 实验源码 按键控制设计 对比模块设计 实验现象 种 实验更求 实验原理 实验源码	
10	9.1 9.2 9.3 9.4 <i>9.4.2</i> <i>9.4.3</i> <i>9.4.4</i> 9.5 数字 : 10.1 10.2 10.3 10.4 <i>10.4</i> .	实验目的 实验原理 实验源码 方层模块设计 对比模块设计 实验现象 中 实验明 实验更求 实验原理 实验源码 1 顶层设计	
10	9.1 9.2 9.3 9.4 <i>9.4.1</i> <i>9.4.2</i> <i>9.4.3</i> <i>9.4.4</i> 9.5 数字 : 10.1 10.2 10.3 10.4 <i>10.4</i>	实验目的 实验原理 实验源码 放展模块设计 对比模块设计 实验现象 种 实验更求 实验原理 实验源码 1	
10	9.1 9.2 9.3 9.4 <i>9.4.2</i> <i>9.4.3</i> <i>9.4.4</i> 9.5 数字 : 10.1 10.2 10.3 10.4 <i>10.4</i> .	实验目的 实验原理 实验源码 放居模块设计 对比模块设计 实验现象 种 实验目的 实验更求 实验原理 实验源码 1 顶层设计 2 时钟计时与控制模块设计 3 数码管显示模块设计	
10	9.1 9.2 9.3 9.4 <i>9.4.1</i> <i>9.4.2</i> <i>9.4.3</i> <i>9.4.4</i> 9.5 数字 : 10.1 10.2 10.3 10.4 <i>10.4</i>	实验目的 实验原理 实验源码 放展模块设计 对比模块设计 实验现象 种 实验更求 实验原理 实验源码 1	
10	9.1 9.2 9.3 9.4 <i>9.4.1</i> <i>9.4.2</i> <i>9.4.3</i> <i>9.4.4</i> 9.5 数字 : 10.1 10.2 10.3 10.4 <i>10.4</i> . <i>10.4</i> . <i>10.4</i> .	实验目的 实验原理 实验源码 放层模块设计 以对比模块设计 实验现象 中 实验更求 实验原理 实验原理 实验源码 1	
10	9.1 9.2 9.3 9.4 <i>9.4.1</i> <i>9.4.2</i> <i>9.4.3</i> <i>9.4.4</i> 9.5 数字 : 10.1 10.2 10.3 10.4 <i>10.4</i> <i>10.4</i> 10.5 频率	実验目的 实验原理 实验源码 <i> </i>	
10	9.1 9.2 9.3 9.4 <i>9.4.1</i> <i>9.4.2</i> <i>9.4.3</i> <i>9.4.4</i> 9.5 数字 : 10.1 10.2 10.3 10.4 <i>10.4</i> <i>10.4</i> <i>10.4</i> 10.5 频率 11.1	实验目的 实验原理 实验源码 板层模块设计 发键控制设计 实验现象 种 实验要求 实验原理 实验原理 实验源码 1 质层设计 2 时钟计时与控制模块设计 3 数码管显示模块设计 实验现象	
10	9.1 9.2 9.3 9.4 9.4.1 9.4.2 9.4.3 9.4.4 9.5 数字 : 10.1 10.2 10.3 10.4 10.4 10.4 10.5 频率 : 11.1 11.2	実验目的 实验原理 实验源码 <i>项层模块设计</i> 按键控制设计 对比模块设计 实验现象 中 实验要求 实验原理 实验源码 1	
10	9.1 9.2 9.3 9.4 <i>9.4.1</i> <i>9.4.2</i> <i>9.4.3</i> 9.5 数字 : 10.1 10.2 10.3 10.4 <i>10.4</i> . <i>10.4</i> . <i>10.4</i> . 10.5 频率 : 11.1 11.2 11.3	実验目的 実验要求 实验原理	
10	9.1 9.2 9.3 9.4 9.4.1 9.4.2 9.4.3 9.4.4 9.5 数字 : 10.1 10.2 10.3 10.4 10.4 10.4 10.5 频率 11.1 11.2 11.3 11.3	実验目的 实验更求 实验原理 <i>政层模块设计</i> 按键控制设计 实验现象 中 实验更求 实验原理 实验源码 1	
10	9.1 9.2 9.3 9.4 <i>9.4.1</i> <i>9.4.2</i> <i>9.4.3</i> 9.5 数字 : 10.1 10.2 10.3 10.4 <i>10.4</i> . <i>10.4</i> . <i>10.4</i> . 10.5 频率 : 11.1 11.2 11.3	実验目的 实验原理 实验源码 <i>反层模块设计</i> 发键控制设计 实验现象 钟 实验要求 实验原理 实验源码 1	

我是你的第

深圳市我是你的眼科技有限公司

11.4	实验源码	78
11.4.	4.1	78
11.4.	・・・ニ	
11.4.	1.3 频率产生及测量模块	79
11.5	实验现象	
12 反应	7测试器	81
12 1	实验目的	81
12.2	实验要求	81
12.3	实验原理	
12.4	实验源码	81
12.4.		81
12.4.	1.2 LED 显示控制模块	83
12.4.		85
12.4.		88
12.5	实验现象	
	() () () () () () () () () ()	





1 控制 LED 灯

1.1 实验目的

实现对多 LED 灯的控制;

1.2 实验要求

控制 8 个 LED 以 1s 的周期闪烁 (0.5s 亮, 0.5s 灭)

1.3 实验原理

通常的时,分,秒的计时进位大家应该不陌生

1 小时=60 分钟=3600 秒,当时针转动 1 时,秒针跳动 3600 次;


在数字系统中通常关注到时钟的频率,那频率与周期的关系如下: $f=\frac{1}{T};$ Runber 板卡上有一个 $12\mathrm{MHz}$ 的 \mathbb{P}^{1-T} **只验分析**: 始到结束的时间,我们通常称之为周期 (T)



$$f = \frac{1}{T}$$

控制 LED 亮灭需要控制 IO 输出的高低电平即可(高电平点亮,低电平熄灭),原理图如下:

控制 LED 周期性的维持 0.5s 亮,0.5s 灭,需要控制 IO 输出 0.5s 高电平,0.5s 低电平周期变 化,如下图波形:



6/89

我是你的?

深圳市我是你的眼科技有限公司

外部输入时钟为 12MHz 时钟周期为 83.333ns (在 verilog 设计中的计数器的计时原理基本上是一致的, 确认输入时钟周期, 目标计时时间后可得到计数器的计数值到达多少后可得到计时宽度);

 $0.5s = 6000000 * 83.33ns = 6000000 \times T_{12MHz};$

IO 输出状态只有两种:1 或 0; 我们可以使用一个计数器, 计数满 6000000 个时钟周期时将 IO 状态进行翻转,即可完成每 0.5S 输出状态跳转,即 LED 灯会以 0.5S 的间隔亮灭变化;

1.4 实验源码设计

1.4.1 文件头设计

在 module 之前添加文件头,文件头中包含信息有:公司,作者,时间,设计名,工程名,模块名,目标器件,EDA工具(版本),模块描述,版本描述(修改描述)等信息;以及仿真时间单位定义;

```
1
     `timescale 1ns / 1ps
2
3
4
5
6
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
     'define UD #1
```

`timescale 1ns / 1ps 表示仿真精度是 1ns, 显示精度是 1ps;

`define UD #1 定义 UD 表示#1; #1 仅仿真有效,表示延时一个仿真精度,结合上一条语句表示延时 1ns;

我是你的黑

深圳市我是你的眼科技有限久司

1.4.2 设计 module

1.4.2.1 创建 module, 确定输入输出信号

此段代码是标准的 module 创建的模型,module 创建时需要确认输入输出信号并定义好位宽,之后在对 module 进行具体的逻辑设计;管脚与管脚之间间隔用",",最后一个管脚不用间隔符号;

创建 module 时需要定义输入输出信号;本实验输入时钟和复位即可,输出是控制 LED 的亮灭, Runber 板卡上共有 8 个 LED, 故而输出 8bit 位宽的信号;

1.4.2.2 设计一个计数器;

单个状态计数 6000000, 1 个亮灭周期的计数即为 120000000 = 24 'hB71B00;所以计数器 的位宽为 24 位即可,若兼容更高频率的话需要将位宽设置更大(下方代码中计数器设计为 25 bit 位宽是兼容到 50 MHz, 25 'd250000000 = 25 'h17D7840); 此处请结合数字电路中的同步计数器的工作原理分析;

```
1
       reg [24:0] led_light_cnt;
2
3
       // time counter
4
       always @(posedge clk) // 触发条件; posedge 为上升沿, negedge 为下降沿
5
       begin
6
            if(!rstn)
7
                led_light_cnt <= `UD 25'd0;</pre>
8
            else if(led_light_cnt == 25'd599_9999)
                 led_light_cnt <= `UD 25'd0;</pre>
9
10
                 led_light_cnt <= `UD led_light_cnt + 25'd1;</pre>
11
12
```

当计数器计数到 25'd5999999 时,计数周期包含了从 $0\sim25$ 'd5999999 的时钟周期,故而总时长时 25'd6000000 \times T_{clk} ; 硬件输入时钟为 12MHz,所以此计数器的技术周期是 0.5s;

1.4.2.3 led 显示状态控制

在指定的时间刻度上对 LED 的状态进行变更,以达到控制 LED 规律的亮灭的目的; led_light_cnt 的计时周期为 0.5s,故在 led_light_cnt 上取一个点来变更 LED 的显示状态



即可完成每隔 0.5s LED 显示发生变化;由于 LED 亮和灭只有两个状态,在赋值处理上将寄存器取反即可得到对应的从亮到灭变化(或从灭到亮的变化);

```
reg [24:0] led_status;
2
3
     always @(posedge clk)
4
     begin
5
          if(!rstn)
6
               led_status <= `UD 8'd0;</pre>
7
          else if(led_light_cnt == 25'd599_9999)
8
               led_status <= `UD ~led_status;</pre>
9
     end
10
     assign led = led_status;
```

1.4.3 完整的 Module (不含注释头)

```
1
      `timescale 1ns / 1ps
2
      'define UD #1
     module led_light(
3
4
          input
                            clk,
5
          input
                            rstn.
6
          output [7:0]
                            led
7
     );
8
9
          //reg and wire
10
          reg [24:0] led_light_cnt;
11
12
          reg [7:0] led_status;
          // time counter
13
          always @(posedge clk)
14
15
          begin
16
               if(!rstn)
17
                    led_light_cnt <= `UD 25'd0;</pre>
18
               else if(led_light_cnt == 25'd599_9999)
19
                    led_light_cnt <= `UD 25'd0;</pre>
20
               else
21
                    led_light_cnt <= `UD led_light_cnt + 25'd1;</pre>
22
          end
23
24
          // led status change
25
          always @(posedge clk)
26
          begin
27
               if(!rstn)
28
                    led_status <= `UD 8'd0;</pre>
29
               else if(led_light_cnt == 25'd599_9999)
30
                    led_status <= `UD ~led_status</pre>
31
          end
32
          assign led = led_status;
33
34
     endmodule
35
```


|市我是你的眼科技有限公司

1.4.4 硬件管脚分配

Runber 的 LED 和 CLK 与 FPGA 的 IO 连接部分的原理图如下(在工程中做物理约束时 需要结合原理图的 FPGA 管脚分配进行约束):

```
23
                   IOL101/BANK
IOL10J/BANK3
              24
25
LED2
                   IOL11A/GCLKT_6/LVDS/BANK3
IOL11B/GCLKC_6/LVDS/BANK3
IOL13A/LVDS/BANK3
LED3
                                                                                                  VCC
                                                                                                  VSS
IOL2A/LVDS/BANK3
LED4
              27
LED5
              28
                   IOL13B/LVDS/BANK3
                                                                                                  IOL3A/JTAGSEL_NLPLL_T_IN/BANK3
                                                         FPGA CLK 12M
LED7
                   IOL 15A/L VDS/BANK3
                                                                     A3V3_1A ○
                                                                                                  VCCO3
              30
                   IOL15B/LVDS/BANK3
                                                                                              6
                                                                                                  IOL3B/LPLL C IN/BANK3
LED8
```

复位设计是低电平有效,而 Runber 板卡上的按键按下时为低电平,松开为高电平,可 用按键输入来做复位信号;使用 KEY1 做为复位按键即可




1.5

打开 Gowin 云源软件 1.5.1

单击 New Project... Step1: 打开 gowin 软件,



Step2:选择 FPGA Design Project,单击 OK




10/89




Step3: 创建名为 led_ctrl 的工程到对应的文件目录, 之后单击 Next



Step4:选择封装格式和速度等级,之后单击 Nex




Step5:单击 Finish,完成工程创建





1.5.2 添加设计文件

Gowin 云源软件界面如下图:




添加 verilog 文件、将前面设计的 module 复制到文件中,或者将前面编辑好的 verilog

文件添加到工程中:

添加文件到工程

在 Design 窗口中右击,选择 ADD FILE;



单击上图中新建文件图标、或单击 File/New···、或右击 Design 窗口空白处选择 New File···; 弹出新建文件窗口单击 Verilog File, 之后再单击 OK 确定



1.5.3 综合

点击 Synthesize;

New File...


Add Files...



1.5.4 工程约束

1.5.4.1 对工程做物理约束

双击 FloorPlanner,后点击弹出窗口下方的 I/O Constraints,编辑 IO 的分配,




按照原理图修改好 IO 分配后,点击保存按钮,会保存出一个 cst 文件(约束的语法请参考高云官方提供的文档:Gowin 设计约束指南)。内容如下(也可直接新建一个 cst 文件,编辑器中的内容,约束的语法大家可将工具配置和生成的文件对比查看):

```
//Copyright (C)2014-2019 Gowin Semiconductor Corporation.
2
     //All rights reserved.
    //File Title: Physical Constraints file
3
    //GOWIN Version: V1.9.1.01Beta
4
    //Part Number: GW1N-LV4LQ144C6/I5
    //Created Time: Wed Sep 04 20:36:36 2019
6
    IO_LOC "clk" 4;
7
    IO_LOC "led[0]" 23;
8
    IO_LOC "led[1]" 24;
9
10
    IO_LOC "led[2]" 25;
11
    IO_LOC "led[3]" 26;
12 IO_LOC "led[4]" 27;
13 IO_LOC "led[5]" 28;
    IO_LOC "led[6]" 29;
15
    IO_LOC "led[7]" 30;
    IO_LOC "rstn" 58;
16
17
    IO_PORT "clk"
                      IO_TYPE=LVCMOS33;
                      IO_TYPE=LVCMOS33:
18
    IO_PORT "rstn"
19
    IO_PORT "led[0]" IO_TYPE=LVCMOS33;
    IO_PORT "led[1]" IO_TYPE=LVCMOS33;
    IO_PORT "led[2]" IO_TYPE=LVCMOS33;
21
22
    IO_PORT "led[3]" IO_TYPE=LVCMOS33;
    IO_PORT "led[4]" IO_TYPE=LVCMOS33;
23
    IO_PORT "led[5]" IO_TYPE=LVCMOS33;
24
25
    IO_PORT "led[6]" IO_TYPE=LVCMOS33;
26
    IO_PORT "led[7]" IO_TYPE=LVCMOS33;
```

[O_LOC "signal" pin :表示将 signal 关联到管脚 pin;

不同封装的 pin 的命名有区别,注意 pin 表示的是芯片的 PAD(管脚)序号;


IO_TYPE 为电平标准, 电平标准电压值需要结合 bank 电源 (如下图所示, Runber 板卡的 LED 灯分配在 Bank3 上; VCCO3 为 Bank3 的 bank 电源 IO, 连接的电源为 3.3V), IO 类型根据需要选择 LVDS 或 LVCMOS 或者 LVTTL 等类型; 所以我们 LED 的 IO_TYPE 定义为 LVCOMS33;



14 / 89

1.5.4.2 时序约束文件编辑

双击 gowin 上 Process 框中的 Timing Constraints Editor;



当前工程相对比较简单,但也需要告诉 EDA 工具我们输入的时钟的频率是多少;在左上方 的空白窗口中右击,后选择 creat clock, 在弹窗中对时钟命名, 编辑时钟频率, 关联输入 e.com 管脚;



点击 OK 后会创建一条时钟约束,在时钟约束主窗口点击保存按钮,将会保存一个 sdc;具体的内容如下(约束的语法请参考高云官方提供的文档:Gowin 设计约束指南): 文件; 具体的内容如下

- //Copyright (C)2014-2020 GOWIN Semiconductor Corporation. //All rights reserved. 2 3 //File Title: Timing Constraints file 4 //GOWIN Version: 1.9.2.02 Beta //Created Time: 2020-01-07 11:18:21 create_clock -name clk -period 83.333 -waveform {0 41.666} [get_ports {clk}]
- 1) 布局布线: 双击 Place & Route;
- 2) 下载烧录至板卡:双击 Program Device,对应界面在第一星期资料有详细描述,这里就 不重复介绍(后续文档对于重复的部分也是点到略过的方式展现);

1.6 实验现象

8 个 LED 灯同时亮和灭. 亮和灭之间间隔时间为 0.5s;

2 LED 流水灯

2.1 实验目的

掌握流水灯原理并实现流水灯

2.2 实验要求

8 个 LED 以 0.5s 间隔流水

2.3 实验原理

相比上一个 LED 闪烁的实现,只需要改变 LED 的状态。将 8 个 LED 灯流水式的点亮;

在 C 语言中做流水灯的实验需要用到一个中间变量(代码如下左侧,数据位的搬移如下右图):

在 FPGA 的开发中是基于硬件,语言也是硬件描述语言,verilog 的处理单位就是 1bit; 8bit 的位宽数据可看作 8 个独立的信号线,这 8 个信号线之间的排序及相互之间的赋值可以随意组合;代码如下:

2.4 实验源码设计

Module 的具体内容如下:

```
1
      `timescale 1ns / 1ps
2
      'define UD #1
3
     module water_led (
4
          input
                           clk,
5
          input
                           rstn,
6
          output [7:0]
                           led
7
     );
8
9
10
     //reg and wire
11
          reg [24:0] led_light_cnt;
12
          reg [7:0] led_status;
13
14
          // time counter
          always @(posedge clk)
15
16
          begin
17
               if(!rstn)
18
                    led_light_cnt <= `UD 25'd0;</pre>
19
               else if(led_light_cnt == 25'd599_9999)
                    led_light_cnt <= `UD 25'd0;</pre>
20
21
                    led_light_cnt <= `UD led_light_cnt + 25'd1;</pre>
22
23
          end
24
25
          // led status change
          always @(posedge clk)
26
27
          begin
28
               if(!rstn)
29
                    led_status <= `UD 8'b0000_0001;</pre>
30
               else if(led_light_cnt == 25'd599_9999)
                    led_status <= `UD {led_status[6:0], led_status[7]};</pre>
31
32
          end
33
34
          assign led = led_status;
35
36
     Endmodule
```

2.5 实验步骤

工程创建及编译流程与前面 Led 闪烁实验一致,在添加文件的步骤,添加本实验的 water_led 的 verilog 文件即可,管脚分配与 led 闪烁实验一致。

2.6 实验现象

8 个 led 依次被点亮,后一个灯被点亮时前一个灯熄灭,依次往返,让亮起来的 led 灯像是在 8 个 led 灯上流动起来一样,故而此实验称之为流水灯。

3 按键消抖


3.1 实验目的

机械式弹片按键,在按下或松开时会有机械抖动,导致在按下或松开时按键的状态不稳定,在快速的变化,在使用按键输入信号时如果采集了抖动时的状态,会导致工程运行出现不可控的变化,故而我们需要将这段时间的抖动信号给滤除掉,故此实验称之为按键消抖;


3.2 实验要求

实现按键消抖;

3.3 实验原理



前后抖动时间约为 5~10ms, 前后抖动共在 20ms, 以最大 20ms 做设计, 使用计数到 N 归零的计数器来做时间刻度计时;以 20ms 的间歇对按键输入信号进行采集,从而避开按键的抖动引起的信号快速变化;






设计 1 个 18bit 的计数器,其计数最大值为:N = 18'h3FFFF = 18'd262143 最大计数值时,计时为:t = N*T = N/f = 262143/12M = 21.84525ms > 20ms;

注:对于计数器完成计时功能在 LED 灯控制中已有详细讲解,需要关注输入时钟频率 以及目标计时时长,从而得到计数器的计数范围;

3.4 实验源码设计

```
1
     `timescale 1ns / 1ps
2
     define UD #1
3
     module btn_deb#(
                                         BTN_WIDTH = 4'd8 // key width 常量
4
         parameter
5
     )
6
     (
7
         input
                                         clk.
8
         Input
                    [BTN_WIDTH-1:0]
                                         btn_in,
9
         output reg [BTN_WIDTH-1:0]
                                         btn_deb
10
    );
11
12
13
         reg [17:0] time_cnt= 18'd0;
14
         always @ (posedge clk)
15
16
              if(time\_cnt == 18'h3A980)
17
                  time cnt \leq `UD 20'd0;
18
19
                  time_cnt <= `UD time_cnt + 20'd1;
20
         end
21
22
         always @(posedge clk)
23
         begin
24
              if(time cnt == 20'd0)
25
                  btn_deb <= `UD btn_in; // latch the key input every 20ms
26
         end
27
     endmodule
28
29
```

此种方法有一定误触发概率出现,大家可在此基础上做补充完善;思路如下(扩展实现):



这个 module 的设计中新增加一种语法:parameter ; 在 verilog 中 parameter 是对常量进行定义,将 parameter 定义放在 module 的接口中是可进行模块传递,传递方式请看后面模块例化;

我是倾的黑

深圳市我是你的眼科技有限公司

4 键控流水灯

4.1 实验目的

- 1 设计 4 种流水灯效果,可通过按键选择控制哪一种。
- 2 选择一个按键作为控制输入、按下一次换一种显示效果、在四种效果中循环。

4.2 实验要求

- 1、实验平台:蜂鸟系列开发板;
- 2、按键输入由 K1 输入, LED 输出为 D1~D8。

4.3 实验原理

实现框架如下:



- 1、顶层实现按键切换 LED 的流水灯状态
- 2、需要设计一个输入控制模块及一个输出控制模块

这个实验带大家将多个模块整合成为一个工程、涉及到的知识点有子模块设计、模块例

化;子模块的设计主要是依据功能定位,确定输入输出,再做具体的设计;

模块例化方式如下

```
1 module_name # (
2 .PARAM ( PARAM_SET ) // PARAM为例化模块的常量接口; PARAM_SET 为常量赋值内容
3 ) unint_name( // module_name 为例化module名; unint_name为例化后单元名称
4 .port ( signal ) // port为例化模块中的管脚; signal为当前模块的信号
5 );
```

4.3.1 按键控制模块功能

接收按键输入信号。统计按键按下次数,由于流水灯模式是 4 种, 计数统计范围是 0~3 循环, 将计数结果传递给 LED 控制模块;


根据需求输入信号有:时钟、按键;输出信号有:流水灯控制信号;

我是你的象

深圳市我是你的眼科技有限公司

内部功能处理:<1>内部需要对按键信号做消抖处理;

<2>按键触发计数器(计数值输出)改变继而调整流水灯的状态;



4.3.2 LED 控制模块功能

4 种流水灯模式有按键传递过来的计数控制切换,每一个 LED 的显示状态完整后进入下一模式初始化。根据需求可得到如下信息:

输入信号:时钟,流水灯模式控制信号; 出信号:8bít 位宽的 LED 控制信号; 功能处理注意事项:流水灯状态切换点,不同状态的切换时如何初始化;

4.4 实验源码设计

4.4.1 顶层文件源码

```
we.com
    `timescale 1ns / 1ps
1
    `define UD #1
2
    module key_led_top(
3
4
        input
                   clk,
5
        input
                   key,
6
        output [7:0] led
7
    );
8
9
       wire [1:0] ctrl;
10
11
       key_ctl key_ctl(
12
           .clk
                 ( clk ),//input
13
           .key
                     ( key ),//input
14
           .ctrl
                     ( ctrl )//output [1:0]ctrl
15
       );
16
17
       led u_led(
           .clk ( clk ),//input
18
19
           .ctrl ( ctrl ),//input [1:0] ctrl,
20
21
           .led ( led ) //output[7:0] led
22
       );
23
   endmodule
24
25
```

4.4.2 按键控制模块

```
timescale 1ns / 1ps
   `define UD #1
3
   module key_ctl(
     input
4
                       clk.
5
       input
                     key,
6
       output [1:0] ctrl
8
   );
10
       wire btn deb;
11
12
       btn deb#(
          .BTN_WIDTH ( 4'd1 ) //parameter
13
14
       ) U_btn_deb
15
       (
          .clk ( clk ),//input clk,
.btn_in ( key ),//input [BTN_WIDTH-1:0] btn_in,
16
17
18
          .btn_deb ( btn_deb ) //output reg [BTN_WIDTH-1:0]btn_deb
19
20
      );
21
22
       reg btn_deb_1d;
23
       always @(posedge clk)
24
25
           btn_deb_1d <= `UD btn_deb; //get the btn_deb delay one clock cycle</pre>
26
27
29
30
31
32
33
34
35
36
37
       reg [1:0] key_push_cnt=2'd0;
       always @(posedge clk)
38
39
       begin
           if(~btn_deb & btn_deb_1d) //get he falling edge of btn_deb
40
41
42
              key_push_cnt <= `UD key_push_cnt + 2'd1;</pre>
43
               end
44
45
46
      assign ctrl = key_push_cnt;
47
48 endmodule
49
```

对于按键消抖模块这里就不重复介绍了,请查看第 3 章节内容了解按键消抖模块的工作原理;

4.4.3 LED 控制模块

```
`timescale 1ns / 1ps
    `define UD #1
2
3
    module led(
       input
                      clk,
5
        input [1:0] ctrl,
6
       output [7:0] led
7
  );
8
9
        reg [24:0] led_light_cnt = 25'd0;
10
        reg [ 7:0] led_status = 8'b1000_0000;
11
12
13
       always @(posedge clk)
14
15
           if(led_light_cnt == 25'd19_999_999)
16
               led_light_cnt <= `UD 25'd0;</pre>
17
18
               led_light_cnt <= `UD led_light_cnt + 25'd1;</pre>
19
        end
20
21
       reg [1:0] ctrl_1d; //保存上一个 led 状态周期的 ctrl 值
22
        always @(posedge clk)
23
        begin
24
            if(led_light_cnt == 25'd19_999_999)
25
               ctrl_1d <= ctrl;//此处设计能保证状态切换时,从 0 时刻开始下一次流水状态
26
        end
27
28
29
        always @(posedge clk)
30
        begin
31
            if(led_light_cnt == 25'd19_999_999)//0.5s 周期
32
33
               case(ctrl)
                   2'd0: //从高位到低位的 led 流水灯
34
35
                   begin
36
                       if(ctrl_1d != ctrl)
37
                          led status <= `UD 8'b1000 0000;</pre>
38
39
                          led_status <= `UD {led_status[0],led_status[7:1]};</pre>
40
41
                   2'd1: //从地位到高位的 led 流水灯
42
                   begin
43
                       if(ctrl_1d != ctrl)
44
                          led_status <= `UD 8'b0000_0001;</pre>
45
46
                          led_status <= `UD {led_status[6:0],led_status[7]};</pre>
47
```

```
2'd2:
48
49
                    begin
50
                        if(ctrl_1d != ctrl || led_status == 8'b1111_1111)
51
                           led status <= `UD 8'b0000 0000;</pre>
52
                        else
                            led_status <= `UD {led_status[6:0],1'b1};</pre>
53
54
                    end
55
                    2'd3: //从高位到低位增加灭灯的个数
56
                    begin
57
                        if(ctrl_1d != ctrl || led_status == 8'b0000_0000)
58
                            led status <= `UD 8'b1111 1111;</pre>
                        else
59
60
                            led_status <= `UD {1'b0,led_status[7:1]};</pre>
61
62
                endcase
63
            end
64
        end
65
66
        assign led = led_status;
67
68
    endmodule
69
70
    endmodule
71
```

4.5 实验现象

上电后下载完固件,默认 LED8~LED1 流水,每按下一次 KEY1,流水灯状态切换一次,总共四种状态可供循环切换;

5 数码管静态

5.1 实验目的


5.2 实验要求

四个数码管同时显示 0-9, 每隔 1s 数字变一次。


5.3 实验原理

5.3.1 数码管工作原理

数码管是一种半导体发光器件,其基本单元是发光二极管。能显示 4 个数码管叫四位数码管。数码管按段数分为七段数码管和八段数码管、八段数码管比七段数码管多一个发光二极管单元(多一个小数点显示);按发光二极管单元连接方式分为共阳极数码管和共阴极数码管。共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极(COM)的数码管。共阳数码管在应用时应将公共极 COM 接到+5V,当某一字段发光二极管的阴极为低电平时,相应字段就点亮。当某一字段的阴极为高电平时,相应字段就不亮。共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极(COM)的数码管。共阴数码管在应用时应将公共极COM 接到地线 GND 上,当某一字段发光二极管的阳极为高电平时,相应字段就点亮。当某一字段的阳极为低电平时,相应字段就不亮。



4 位共阴数码管内部管脚连接图如下:



我是你的學

后公别有扶持那份

段选: 段选由 8 根 led 灯组成, 分别为 a, b, c, d, e, f, g, dp;

由段选信号控制某段数码管点亮;

位选: 位选由4组8个段选 LED 组成, 分别为 seg1, seg2, seg3, seg4;

由选通信号控制第几块数码管点亮;

例:如果我们只点亮第一位的 A:需要将 11 脚配置高电平, 其他段选(1-5, 7, 10, 11) 配置低电平;将12脚配置低电平,其他位选脚配置(6.8.9) 高电平;


点亮数码管原理:

输入相应的电平点亮一根根小火柴 a-b-c-d-e-f-g-dp。如果数码管是共阴极,给高电 平 1 即可相应点亮,反之如果是共阳极,给低电平 0 即可相应点亮。Runber 板的数码管为 共阳极数码管, 所以才有如下配置显示出 0~9

```
assign dig = 4'b0000;
2
3
         case(counter)
5
             4'd0:smg = 8'b0111_1110;//"0"
6
             4'd1:smg = 8'b0011_0000;/
7
             4'd2:smg = 8'b0110_1101;/
8
             4'd3:smg = 8'b0111_1001;/
9
             4'd4:smg = 8'b0011_0011;//"
10
             4'd5:smg = 8'b0101_1011;//"5"
11
             4'd6:smg = 8'b0101_1111_1'/"6"
             4'd7:smg = 8'b0111_0000;//"7"
12
             4'd8:smg = 8'b0111_1111;//"8"
13
             4'd9:smg = 8'b0111_1011;//"9" 8'h1
14
15
             default:smg = 8'b0111_1110;
16
                    W.MY
```

5.3.2 方案设计

- 1、顶层实现数码管显示切换;
- 2、需要设计一个 1S 钟的计时器;



1Hz 的时钟产生请参照 LED 闪烁实验,输出的 LED 控制信号就是 8 个 1Hz 的信号;



5.4 实验源码

```
timescale 1ns / 1ps
      `define UD #1
     module top_seq
5
                                   clk,//12MHZ 83.33ns
          input
6
         output [3:0]
                                 dig,
7
          output reg [7:0] smg
10
         wire clk 1hz;
11
          div_clk u_div_clk
12
13
               .clk(clk),
14
               .clk_1hz(clk_1hz)
15
          );
16
17
         reg [3:0]counter=0;
18
          always @(posedge clk_1hz)
19
         begin
              if(counter==4'd9)
20
21
                   counter <= `UD 4'd0;</pre>
22
23
                   counter <= `UD counter + 1'b1;</pre>
24
          end
25
26
          assign dig = 4'b0000;
27
          always @(*)
28
         begin
29
               case(counter)
                 4'd0:smg = 8'b0111_1110;//"0" 8'b1000_000
4'd1:smg = 8'b0011_0000;//"1" 8'b1100_1111
4'd2:smg = 8'b0110_1101;//"2" 8'b1001_0010
31
32
33
                 4'd3:smg = 8'b0111 1001;//"3"
                 4'd4:smg = 8'b0011 0011;//"4"
34
                 4'd5:smg = 8'b0101_1011;//"5"
35
                 4'd6:smg = 8'b0101_1011;//'6" 8'b10

4'd7:smg = 8'b0111_0000;//'7" 8'b10

4'd8:smg = 8'b0111_1111;//'8" 8'b10

4'd9:smg = 8'b0111_1011;//'9" 8'b10
36
37
38
39
40
                  default:smg = 8'b0111 1110;
41
             endcase
42
         end
43 endmodule
```

5.5 实验现象

上电烧录固件后, 4 位数码管显示数值相同, 并且每秒钟变化一次, 从 0~9 依次循环 跳转显示。

我是你的! 深圳市邦

深圳市我是你的眼科技有限公司

6 数码管动态显示

6.1 实验目的

动态控制 4 位数码管显示不同的数值;

6.2 实验要求

四个数码管显示不同的数字, 按键 K0 控制第一个数码管, 按一下数字加 1, 从 0 到 9, 按键 K1 控制第二个数码管, 按一下数字加 1, 从 0 到 9, 按键 K2 控制第三个数码管, 按键 K3 控制第四个数码管。

6.3 实验原理

通过前面的章节大家也了解到数码管其实是由多个 LED 灯组合而成,通过不同的组合显示出不同的结果,上一个实验完成了 4 个数码管同时点亮显示同一个数值,那对与显示不同的数值该如何处理呢?

硬件连接上无法同一个时间点显示出不同的数值,我们可以通过刷新显示的方式造成视觉上同时显示了不同的数值,依据如下:

人眼对于时间频率的响应近似一个滤波器,在一般室内强光下,对 15~20Hz 信号最敏感,有很强闪烁感(flick),大于 75Hz 响应为 0,闪烁感消失。刚到达闪烁感消失的频率叫做临界融合频率(CFF)。在较暗的环境下,呈低通特性,且 CFF 会降低,这时对 5Hz 信号最敏感,大于 25Hz 闪烁基本消失。电影院环境很暗,放映机的刷新率为 24Hz 也不感到闪烁;这种特性也可以解析为视觉暂留特性,即当影像消失/变化时,大脑的影像不会立刻消失,而是保留一个短暂时间。


在设计数码管闪烁式显示时,对于人眼观测来说,频率越高越好,但是数码管中的 LED 灯珠点亮对于高电平 (关注发光响应时间, Runber 板卡上的数码管发光响应时间是 0.1us 级的)是有要求的,故而不是越高越好,取一个适当的刷新频率即可,实验中我们取刷新率为100KHz。

方案设计:

- 1、按键消抖;
- 2、按键计数;
- 3、数码管的分时显示;

我是你的?

深圳市我是你的眼科技有限公司



6.4 实验源码

6.4.1 顶层模块

```
`timescale 1ns / 1ps
     'define UD #1
3
     module top_seq2
         input clk,//50MHZ 20ns
6
         input [3:0] button,
7
         output reg [3:0]dig,
8
         output reg [7:0]smg
     );
10
11
12
13
     wire [3:0]key;
14
     btn_deb
15
    #(
16
        .BT_WIDTH(4'd4)
17
    )
18
    u_btn_deb
19
20
         .clk(clk),
21
         .btn_in(button),
22
         .btn_out(key)
23 );
24
25
26
27
     wire [3:0] key0_cnt;
28 key_cnt key0
29
    (
30
         .clk(clk)
31
         .\text{key}(\text{key}[0]),
32
         .key_times(key0_cnt)
33
```

```
34 wire [3:0] key1_cnt;
35 key_cnt key1
36 (
37
       .clk(clk),
38
      .key(key[1]),
39
      .key_times(key1_cnt)
40 );
41
42 wire [3:0] key2_cnt;
43 key_cnt key2
44 (
45
       .clk(clk),
46
      .key(key[2]),
47
      .key_times(key2_cnt)
48 );
49
50 wire [3:0] key3_cnt;
51 key_cnt key3
52 (
53
       .clk(clk),
54
      .key(key[3]),
55
      .key_times(key3_cnt)
56 );
57
58
59
60 wire clk_100khz;
61 div_clk div_clk
62 (
       .clk (clk),
63
64
       .clk_100khz (clk_100khz)
65
66
67
68
69 reg [1:0]sel=0;
70 wire [3:0]dig0;
71 wire [7:0]smg0;
72
73 always @(posedge clk_100khz)
74 begin
75
      sel <= `UD sel+1'b1;</pre>
76 end
77
78 seq_control seq_control_0
79
   (
80
       .sel(2'd3),
81
      .key(key0_cnt),
82
      .dig(dig0),
83
       .smg(smg0)
84 );
85
```

```
86
    wire [3:0]dig2;
87
    wire [7:0]smg2;
88
89
    seq_control seq_control_2
90
91
         .sel(2'd1),
92
         .key(key2_cnt),
93
         .dig(dig2),
94
         .smg(smg2)
95 );
96
97 wire [3:0]dig3;
98
    wire [7:0]smg3;
99
100 seq_control_seq_control_3
101 (
102
         .sel(2'd0),
103
        .key(key3_cnt),
104
         .dig(dig3),
105
         .smg(smg3)
106);
107
108
109 always @(posedge clk_100khz)
110 begin
        if(sel==2'b00)
111
112
             dig <= `UD dig0;
113
        else if(sel==2'b01)
114
             dig <= `UD dig1;
     else if(sel = 2'b10)
115
116
            dig <= `UD dig2;
117
        else if(sel = 2'b11)
             dig <= `UD dig3;
118
119 end
120
121 always @(posedge clk_100khz)
122 begin
123
     if(sel==2'b00)
124
            smg <= `UD smg0;
     else if(sel = 2'b01)
125
            smg <= `UD smg1;
126
127
        else if(sel==2'b10)
128
             smg <= `UD smg2;
        else if(sel = 2'b11)
129
130
             smg <= `UD smg3;
131 end
132
133 endmodule
134
```

流测市我是你的眼科技有限公司

6.4.2 按键控制模块

```
`timescale 1ns / 1ps
     'define UD #1
3
     module key_cnt
5
         input
                                 clk,
6
         input
                                 rstn_key,
7
         input
                                 key,
8
                                 key_times
         output reg [3:0]
9
10
11
         reg key_reg;
12
         always @(posedge clk)
13
14
              key_reg <= `UD key; //get key one clock delay value
15
16
17
         always @(posedge clk)
18
         begin
19
              if(key_reg&&~key)
20
21
                  if(key\_times==4'd9)
22
                       key_times <= `UD 4'd0;
23
24
                       key_times <= `UD key_times + 1'b1;</pre>
              end
25
26
              else
27
                  key_times <= `UD key_times;
28
29
     endmodule
30
31
```

6.4.3 数码管控制模块

```
1    `timescale 1ns / 1ps
2    `define UD #1
3    module seq_control
4    (
5         input [1:0]sel,
6         input [3:0]key,
7         output reg [3:0]dig,
8         output reg [7:0]smg
9    );
10
```

```
11
12
13
14
    always @(*)
15
    begin
16
         case(sel)
             2'd0:dig = 4'b1110;
17
18
             2'd1:dig = 4'b1101;
19
             2'd2:dig = 4'b1011;
20
             2'd3:dig = 4'b0111;
21
             default:dig = 4'b1111;
         endcase
22
23
    end
24
25
26
27
28
29
    always @(*)
30
    begin
         case(key)
31
             4'd0:smg = 8'b0111_1110;//"0" 8'b1000_0001
32
             4'd1:smg = 8'b0011_0000;//"1"
33
             4'd2:smg = 8'b0110_1101;//"2"
34
35
             4'd3:smg = 8'b0111_1001;//
             4'd4:smg = 8'b0011_0011;//"4"
36
37
             4'd5:smg = 8'b0101_1011;//"5"
38
             4'd6:smg = 8'b0101_1111;//"6"
39
             4'd7:smg = 8'b0111_0000; //"7"
40
             4'd8:smg = 8'b0111_1111;//"8" 8'b1000_0000
             4'd9:smg = 8'b0111_1011;//"9" 8'b1000_0100
41
42
             default:smg = 8'b1111_1111;
43
         endcase
44
    end
45
46
    endmodule
```

6.5 实验现象

KEY0~3分别控制数码管从左到右的数码管显示, 按键 K0 控制第一个数码管, 按一下数字加 1, 从 0 到 9, 按键 K1 控制第二个数码管, 按一下数字加 1, 从 0 到 9, 按键 K2 控制第三个数码管, 按键 K3 控制第四个数码管。

我是你的第

深圳市我是你的眼科技有限公司

7 UART 串口通信

7.1 实验目的

使用 RUNBER 板卡通过串口与 PC 进行数据交互, 并做简单的验证。

7.2 实验要求

串口通信时波特率设置为 115200bps, 数据格式为 1 位起始位、8 位数据位、无校验位、1 位结束位。板子 1s 向串口助手发送一次十进制显示的 "===HELLO WORD===" , 通过串口助手向板子以十六进制形式发送数字, 用数码管显示收到的十六进制数, LED 以十六进制显示亮起。

7.3 实验原理

7.3.1 串口原理

从右图我们可以看到标准串口接口是9根线,具体含义如下

数据线:

TXD (pin 3): 串口数据输出(Transmit Data)

RXD (pin 2): 串口数据输入(Receive Data)

据手

RTS (pin 7): 发送数据请求(Request to Send)

CTS (pin 8): 清除发送(Clear to Send)

DSR (pin 6):数据发送就绪(Data Send Ready)

DCD (pin 1): 数据载波检测(Data Carrier Detect)

DTR (pin 4): 数据终端就绪(Data Terminal Ready)


地线:

GND (pin 5):地线

其它


RI (pin 9): 铃声指示

通常我们用 RS232 串口仅用到了 9 根传输线中的三根:TXD, RXD, GND。但是对于数据传输,双方必须对数据传输采用使用相同的波特率,约定同样的传输模式(传输架构,握手条件等)。尽管这种方法对于大多数应用已经足够,但是对于接收方过载的情况这种使用受到限制。






RS232 的串口连接方式:



串口传输协议如下:



起始位:先发出一个逻辑"0"信号,表示传输字符的开始。

数据位:可以是 5~8 位逻辑" 0" 或" 1"。如 ASCII 码 (7 位),扩展 BCD 码 (8 位)。


校验位:数据位加上这一位后,使得"1"的位数应为偶数(偶校验)或奇数(奇校验)

停止位:它是一个字符数据的结束标志。可以是 1 位、1.5 位、2 位的高电平。

空闲位:处于逻辑"1"状态,表示当前线路上没有资料传送。


波特率: uart 中的波特率就可以认为是比特率,即每秒传输的位数(bit)。一般选波特率都会有 9600,19200,115200 等选项。其实意思就是每秒传输这么多个比特位数(bit)。

引入波特率的概念后可得到串口的传输节奏如下




7.3.2 串口传输步骤

7.3.2.1 串口发送流程





7.3.2.2 串口接收流程




7.3.3 串口发送字符

从前面串口协议中可以了解到串口每次传输可以以有 5~8bit 数据, 在计算机中字符通 常用 ASCII 码 (7bit) 表示,所以字符的发送可以用 ASCII 码发送。

查询 ASCII 码表格可得到:"===HELLO WORD==="用到的字符对应 ASCII 码:

םן אינרון ווסס	11/12/11	11220	HOILD	1021H)	11771777 7 10	OII H-J /
ASCII 码 (hex)	字符	ASCII 码 (hex)	字符	ASCII 码 (hex)	字符	ASCII 码 (hex)
3D	Н	48	Е	45	L	4C
4F	W	57	R	52	D	44
0D	换行	0A	空格	20		
回车 0D 换行 0A 空格 20 7.4 实验源码设计 从实验目的分析可将实验做如下划分:						
	ASCII 码 (hex) 3D 4F 0D	(hex) 字符 3D H 4F W 0D 换行	ASCII 码 (hex) 字符 (hex) ASCII 码 (hex) ST OD 换行 OA	ASCII 码 (hex) 字符 (hex) 字符 (hex) 字符 (hex) 字符 (hex) 字符 OD 块行 OA 空格	ASCII 码 (hex) 字符 (hex) 字符 (hex) (hex) (hex) 3D H 48 E 45 4F W 57 R 52 OD 换行 OA 空格 20	ASCII 码 (hex) 字符 (hex) ASCII 码 (hex) 字符 (hex) 3D H 48 E 45 L 4F W 57 R 52 D 0D 换行 0A 空格 20

实验源码设证




从原理上分析波特率的计算是一个计数器,发射和接收可复用,我们在设计时为保持 TX, 或RX的完整性,故将波特周期计数器集成在各自模块内部;

上述分析仅仅搭建好 RUNBER 的与 PC 通信的桥梁 UART,传输的数据没有体现。故而 需要增加发送数据模块,与接收数据模块;

我是你的?

深圳市我是你的眼科技有限公司



对于数码管显示部分留给大家课后自行集成,对数码管显示还不太明白的查阅第 5、6 章节内容。

7.4.1 串口发射模块设计

目标:接收到一个发送命令信号时,将 data[7:0] -> 依次发出{start,data[0:7],stop}共 10bit 数据(无校验位,停止位 1bit);

有两种方法可以将一个并行数据串行化

方法一:通过 bit 计数与 baud 计数控制移位输出;

```
2
        always@(posedge clk)
3
        begin
            if(!rstn)
5
                txd <= `UD 1'b1;
6
7
            begin
8
                 if(trans_en)
9
                Begin
10
11
12
13
                    case(trans_bit)
                        4'h0 :txd <= `UD 1'b0;
14
                                 :txd <= `UD tx_data_reg[0];</pre>
15
                        4'h1
16
                        4'h2
                                :txd <= `UD tx_data_reg[1];</pre>
17
                        4'h3 :txd <= `UD tx_data_reg[2];</pre>
18
                        4'h4 :txd <= `UD tx_data_reg[3];
19
                        4'h5 :txd <= `UD tx data reg[4];
                        4'h6 :txd <= `UD tx_data_reg[5];</pre>
20
                                 :txd <= `UD tx_data_reg[6];</pre>
21
                        4'h7
                                 :txd <= `UD tx_data_reg[7];</pre>
22
                        4'h8
                                 :txd <= `UD 1'b1;
23
                        4'h9
                        default :txd <= `UD 1'b1;</pre>
24
25
                     endcase
26
                end
27
                else
28
                    txd <= `UD 1'b1;</pre>
29
            end
30
31
```

方法二:通过 bit 计数与 baud 计数控制状态跳转,在状态机中输出;

```
always @ (posedge clk)
2
3
   begin
4
    if(tx_en)
     begin
6
         case(tx_state)
             IDLE : uart_tx <= `UD 1'h1; //空间状态输出高电平
7
             SEND_START: uart_tx <= `UD 1'h0; //start-状态发现 个效特例则的低级平
SEND_DATA: ///必须数据个效果例则发送一个btb.
8
9
10
             begin
11
                 case(tx_bit_cnt)
12
                    3'h0 : uart_tx <= `UD trans_data[0];</pre>
13
                     3'h1 : uart_tx <= `UD trans_data[1];</pre>
14
                    3'h2 : uart_tx <= `UD trans_data[2];</pre>
                    3'h3 : uart_tx <= `UD trans_data[3];</pre>
15
                     3'h4 : uart_tx <= `UD trans_data[4];</pre>
16
17
                     3'h5 : uart_tx <= `UD trans_data[5];</pre>
18
                    3'h6 : uart_tx <= `UD trans_data[6];</pre>
19
                    3'h7 : uart_tx <= `UD trans_data[7];</pre>
20
                    default: uart tx <= `UD 1'h1;</pre>
21
                 endcase
22
             end
             SEND_STOP : uart_tx <= `UD 1'h1; //发这停止状态 输出1个波特用期高电平
23
24
             default : uart_tx <= `UD 1'h1; // 共他状态默认与空闲状态一致。保持高电平输出
25
         endcase
26 end
27 else
28
         uart_tx <= `UD 1'h1;</pre>
29 end
30
```

方法一的 module 如下:

```
timescale 1ns / 1ps
2
    `define UD #1
3
   module uart_tx #(
        parameter BAUND_RATE_CNT = 12'd1250
5
6
7
8
       input clk,
input rstn,
input trig,
9
10
11
12
13 input [7:0] tx_data,
14
15
      output reg txd,
16
       output tx_busy
17 );
18
```

```
19
20
21
        reg [11:0] baund_cnt;
        always @(posedge clk)
22
23
        begin
24
            if(!rstn)
25
                baund_cnt <= `UD 12'd0;</pre>
26
27
            begin
28
                 if(baund_cnt == BAUND_RATE_CNT - 1'b1)
29
                    baund_cnt <= `UD 12'd0;</pre>
30
31
                    baund_cnt <= `UD baund_cnt + 12'd1;</pre>
32
            end
33
        end
34
35
        wire baund_over = (baund_cnt == BAUND_RATE_CNT - 1'b1) ? 1'b1 : 1'b0;
36
37
38
39
        reg trig_1d;
40
        reg [7:0] tx_data_reg;
41
        always @(posedge clk)
42
        begin
43
            trig_1d <= `UD trig;</pre>
44
45
46
        reg start_en;
47
        wire start;
48
        always @(posedge clk)
49
        begin
50
            if(!rstn)
51
                start_en <= `UD 1'b0;</pre>
52
            else if(~trig_1d & trig & ~start_en)
53
                start en <= `UD 1'b1;
            else if(baund_over)
54
55
                start_en <= `UD 1'b0;</pre>
56
57
        assign start = ~trig_1d & trig;//start_en & baund_over
58
59
60
        always @(posedge clk)
61
        begin
62
            if(!rstn)
63
                tx_data_reg <= `UD 8'h3f;</pre>
64
            else if(~trig 1d & trig)
                tx_data_reg <= `UD tx_data;</pre>
65
66
        end
67
```

```
68
69
70
        reg [9:0] trans data;
71
72
        always @(posedge clk)
73
        begin
74
            if(!rstn)
75
                trans_data <= `UD 10'h3f;</pre>
76
            else if(~trig_1d & trig)
77
                trans_data <= `UD {1'b1,tx_data,1'b0};</pre>
78
        end
79
80
81
82
                  trans_en;
83
        reg [3:0] trans_bit;
84
        always @(posedge clk)
85
        begin
86
            if(!rstn)
87
                trans_en <= `UD 1'b0;</pre>
88
            else if(~trig_1d & trig)
               trans_en <= `UD 1'b1;</pre>
89
90
            else if(trans_bit == 4'd9 && baund_over)
91
                trans_en <= `UD 1'b0;</pre>
92
93
                trans_en <= `UD trans_en;</pre>
94
        end
95
96
        assign tx_busy = ~trans_en;
97
98
        always @(posedge clk)
99
        begin
100
            if(!rstn)
101
                trans_bit <= `UD 4'd0;</pre>
102
103
            begin
104
                if(trans_en && baund_over)
105
106
                    if(trans_bit == 4'd9)
107
                        trans_bit <= `UD 4'd0;</pre>
108
109
                        trans bit <= `UD trans bit + 4'd1;
110
111
                else if(!trans_en)
112
                    trans_bit <= `UD 4'd0;</pre>
113
            end
114
        end
115
```

```
116
117
       always@(posedge clk)
119
      begin
120
          if(!rstn)
              txd <= `UD 1'b1;
121
122
123
          begin
124
              if(trans_en)
125
              begin
126 // 将开始标志和停止标志以及传输数据集成放到 trans_data 中可用下方语句
127
128
129
                  case(trans_bit)
130
                     4'h0 :txd <= `UD 1'b0;
131
                     4'h1 :txd <= `UD tx_data_reg[0];</pre>
                     4'h2 :txd <= `UD tx_data_reg[1];</pre>
132
133
                     4'h3 :txd <= `UD tx_data_reg[2];</pre>
                     4'h4 :txd <= `UD tx_data_reg[3];
134
                     4'h5 :txd <= `UD tx_data_reg[4];
135
                     4'h6 :txd <= `UD tx_data_reg[5];
136
137
                     4'h7 :txd <= `UD tx_data_reg[6];</pre>
138
                     4'h8 :txd <= `UD tx_data_reg[7];</pre>
                     4'h9 :txd <= `UD 1'b1;
139
                     default :txd <= `UD 1'b1;</pre>
141
                  endcase
142
              end
143
144
                  txd <= `UD 1'b1;
145
           end
146
       end
147
```

方法二的 module 设计如下:

```
`timescale 1ns / 1ps
2
    `define UD #1
  module uart tx #(
      parameter
                        BPS_NUM = 16'd434
6
8
9
10
                 clk, // clock
      input
11
      input [7:0] tx_data, // wart tx data signal byte;
12
      input
                  tx_pluse, // wart tx en
13
14
      output reg uart_tx,
15
      output
                   tx busy
16 );
17
```



```
18
19
20
          reg tx_pluse_reg =0;
reg [7:0] trans_data=0;
21
22
23
                               tx_bit_cnt=0; //the bits number has transmited.
24
          reg [2:0]
25
                          tx_state=0; //current state of tx state machi
tx_state_n=0; //next state of tx state machine.
26
          reg [2:0]
27
          reg [2:0]
28
29
          reg [3:0] pluse_delay_cnt=0;
30
          reg
                              tx en = 0;
31
32
          // uart tx state machine's state
localparam IDLE = 4'h0; //tx state machine's state.常用状态
localparam SEND_START = 4'h1; //tx state machine's state.没述start状
localparam SEND_DATA = 4'h2; //tx state machine's state.没述start状
localparam SEND_STOP = 4'h3; //tx state machine's state.没述stop状
localparam SEND_END = 4'h4; //tx state machine's state.没述结果状态
33
34
35
36
37
38
          // uart bps set the clk's frequency is 50MHz
reg [15:0] clk_div_cnt=0; //count for division the clock
39
40
41
42
43
44
45
           assign tx_busy = (tx_state != IDLE);
46
47
48
           always @(posedge clk)
49
           begin
50
                tx_pluse_reg <= `UD tx_pluse;</pre>
51
52
53
54
55
           always @(posedge clk)
56
           begin
57
                if(~tx_pluse_reg & tx_pluse)
58
                     trans_data <= `UD tx_data;</pre>
59
60
61
62
           always @(posedge clk)
           begin
63
64
               if(~tx_pluse_reg & tx_pluse)
65
                    tx_en <= `UD 1'b1;
66
               else if(tx_state == SEND_END)
67
                    tx_en <= `UD 1'b0;
68
          end
69
```

```
70
71
       always @ (posedge clk)
72
       begin
           if(clk_div_cnt == BPS_NUM || (~tx_pluse_reg & tx_pluse))
73
74
              clk_div_cnt <= `UD 16'h0;</pre>
75
76
              clk_div_cnt <= `UD clk_div_cnt + 16'h1;</pre>
77
78
79
       always @ (posedge clk)
80
81
       begin
82
          if(!tx_en)
              tx_bit_cnt <= `UD 3'h0;</pre>
83
84
          else if((tx_bit_cnt == 3'h7) && (clk_div_cnt == BPS_NUM))
             tx_bit_cnt <= `UD 3'h0;
85
86
           else if((tx_state == SEND_DATA) && (clk_div_cnt == BPS_NUM))
              tx_bit_cnt <= `UD tx_bit_cnt + 3'h1;</pre>
87
88
89
              tx_bit_cnt <= `UD tx_bit_cnt;</pre>
90
91
92
93
94
95
96
       always @(posedge clk)
97
       begin
98
           tx_state <= tx_state_n;</pre>
99
100
101
102
       always @ (*)
103
       begin
104
       case(tx_state)
105
          IDLE :
106
          begin
107
               if(~tx_pluse_reg & tx_pluse) //M发发器版16 个clock 随时而版
108
                  tx_state_n = SEND_START;
109
110
                  tx_state_n = tx_state;
111
          end
112
         SEND START :
113
          begin
               if(clk_div_cnt == BPS_NUM) //发送一个被特别期的低电平后进入。发送数据
114
115
                  tx_state_n = SEND_DATA;
116
117
                  tx_state_n = tx_state;
118
           end
```

```
119
           SEND DATA :
120
           begin
121
               if(tx_bit_cnt == 3'h7 && clk_div_cnt == BPS_NUM)
122
123
                 tx state n = SEND STOP;
124
125
                 tx_state_n = tx_state;
        end
SEND_STOP :
126
127
          begin
128
129
              if(clk_div_cnt == BPS_NUM)
130
131
                  tx_state_n = SEND_END;
132
133
                  tx_state_n = tx_state;
        end
134
         SEND_END : tx_state_n = IDLE;
135
136
          default : tx_state_n = IDLE;
137
        endcase
138
139
140
141 always @ (posedge clk)
142
       begin
       if(tx_en)
begin
143
144
145
            case(tx_state)
146
                IDLE : uart_tx <= `UD 1'h1; //空闲状态输出高电平
147
                SEND_START: uart_tx <= `UD 1'h0; //start 状态发送一个波
148
               SEND DATA :
149
                begin
150
                    case(tx_bit_cnt)
                       3'h0 : uart_tx <= `UD trans_data[0];</pre>
151
152
                       3'h1 : uart_tx <= `UD trans_data[1];</pre>
153
                       3'h2 : uart_tx <= `UD trans_data[2];</pre>
154
                       3'h3 : uart_tx <= `UD trans_data[3];</pre>
155
                       3'h4 : uart_tx <= `UD trans_data[4];</pre>
156
                       3'h5 : uart_tx <= `UD trans_data[5];</pre>
                       3'h6 : uart_tx <= `UD trans_data[6];</pre>
157
                       3'h7 : uart_tx <= `UD trans_data[7];</pre>
158
159
                       default: uart tx <= `UD 1'h1;</pre>
160
                    endcase
161
162
                SEND_STOP : uart_tx <= `UD 1'h1; //发送停止状态 输出 1 个
163
               default : uart_tx <= `UD 1'h1;</pre>
164
165
            endcase
       end
166
167
168
           uart_tx <= `UD 1'h1;
169
170
171
       endmodule
172
```

7.4.2 串口接收模块设计

串口接收模块是发射模块的逆过程,设计思路区别不大,但是有如下几点需要注意:

- 1、接收开始信号, 当 rx 下降沿到来后保持几个时钟周期的低电平, 表明进入接收 start;
- 2、接收数据提取位置,前面讲发射的时候都是在波特周期开始的位置变更数据,接收数据提取时需要在 rx 稳定时刻取数,去波特周期的中间位置取数;
- 3、最终输出数据锁存, 在最后 1bit 存入寄存器后需要对接收数据锁存, 并在之后需要给出数据使能信号, 表示输出数据有效;

Module 设计如下:

```
timescale 1ns / 1ps
    `define UD #1
2
3
4
   module uart_rx # (
       parameter
                                         = 16'd433
                             BPS_NUM
7
8
9
10
    (
11
12
                           clk,
13
         input
                           rstn.
14
          input
                          uart rx,
15
16
          output reg [7:0] rx_data,
17
18
          19
                          rx_finish
         output
20 );
21
        // uart rx state machine's state
localparam IDLE = 4'h0;
22
        localparam IDLE = 4'h0; //空間状态、等待开始信息到来
localparam RECEIV_START = 4'h1; //按版 Uart 开始信息,低低半
localparam RECEIV_DATA = 4'h2; //按版 Uart 传输数据信息。
23
24
25
        localparam RECEIV_STOP = 4'h3; //保证状态数据线是的现象。
localparam RECEIV_END = 4'h4; //指录用设置。
26
27
28
29
30
31
32
        reg [2:0] rx_state=0;
33
        reg [2:0]
                          rx_state_n=0;//next state of tx st
34
        reg [7:0]
                          rx_data_reg; //接收数据缓冲寄存
35
        reg
                           uart rx 1d;
36
        reg
                           uart_rx_2d;
37
        wire
                            start; //
        reg [15:0]
38
                         clk div cnt; //count for division
39
```

```
40
41
42
43
44
       always @ (posedge clk)
45
46
           uart_rx_1d <= `UD uart_rx;</pre>
           uart_rx_2d <= `UD uart_rx_1d;</pre>
47
48
49
50
       assign start = (!uart_rx) && (uart_rx_1d || uart_rx_2d);
51
       assign rx_finish = (rx_state == RECEIV_END);
52
53
       always @ (posedge clk)
54
55
       begin
56
           if(rx_state == IDLE || clk_div_cnt == BPS_NUM)
              clk_div_cnt <= `UD 16'h0;</pre>
57
58
59
              clk_div_cnt <= `UD clk_div_cnt + 16'h1;</pre>
60
61
62
63
       reg [2:0] rx_bit_cnt=0;
64
       always @ (posedge clk)
65
66
       begin
67
           if(rx_state == IDLE)
68
              rx_bit_cnt <= `UD 3'h0;</pre>
69
           else if((rx_bit_cnt == 3'h7) && (clk_div_cnt == BPS_NUM))
70
              rx_bit_cnt <= `UD 3'h0;</pre>
71
           else if((rx state == RECEIV DATA) && (clk div cnt == BPS NUM))
72
              rx bit cnt <= `UD rx bit cnt + 3'h1;</pre>
73
74
              rx bit cnt <= `UD rx bit cnt;</pre>
75
76
77
78
79
80
       always @(posedge clk)
81
82
          rx_state <= rx_state_n;</pre>
83
84
85
86
       always @ (*)
87
       begin
88
        case(rx_state)
89
            IDLE :
90
             begin
                 if(start) //监测到 start 信号到来,下一状态跳转到 start 状态
91
92
                    rx state n = RECEIV START;
93
94
                    rx_state_n = rx_state;
95
```

```
96
             RECEIV_START
97
             begin
98
                if(clk_div_cnt == BPS_NUM)
99
                    rx_state_n = RECEIV_DATA;
100
101
                   rx state n = rx state;
102
            end
103
            RECEIV_DATA
                         :
104
            begin
105
                if(rx_bit_cnt == 3'h7 && clk_div_cnt == BPS_NUM)
106
107
                   rx_state_n = RECEIV_STOP;
108
109
                   rx_state_n = rx_state;
110
            end
111
            RECEIV STOP
112
            begin
113
                if(clk_div_cnt == BPS_NUM) //已完成接收 stop 标志信号
114
                    rx_state_n = RECEIV_END;
115
116
                   rx_state_n = rx_state;
117
            end
118
            RECEIV_END :
119
           begin
120
                if(!uart_rx_1d)
121
122
                   rx state n = RECEIV START;
123
124
125
                   rx_state_n = IDLE;
126
127
            default : rx_state_n = IDLE;
128
        endcase
129
       end
130
131
132
      always @ (posedge clk)
133
      begin
134
          case(rx_state)
135
              IDLE
136
              RECEIV_START :
137
138
139
                 rx en <= `UD 1'b0;
140
                 rx data reg <= `UD 8'h0;</pre>
141
142
              RECEIV_DATA :
143
              begin
144
                  if(clk div cnt == BPS NUM[15:1])
145
                     rx_data_reg <= `UD {uart_rx , rx_data_reg[7:1]}; //UMDA</pre>
146
147
              end
```



```
148
              RECEIV STOP :
149
              begin
150
                  rx_en <= `UD 1'b1; // 输出使能信号, 表示最新的数
151
                  rx_data <= `UD rx_data_reg; // 将级冲寄存器的值赋(
152
153
              RECEIV END
154
              begin
155
                  rx_data_reg <= `UD 8'h0;</pre>
156
157
              default: rx_en <= `UD 1'b0;</pre>
158
           endcase
159
160
161 endmodule
162
                                                togeth,
```

7.4.3 串口发射控制模块设计

、 发送字节,busy 的下降沿时输出下 目标:产生1S间隔的触发信号并输出第 Module 如下:

```
timescale 1ns / 1ps
    `define UD #1
2
3
   module uart_data_gen(
       input
                            clk,
5
        input
                           rstn.
       input [7:0] read_data,
input tx_busy,
input [7:0] write_max_num,
6
7
8
       output reg [7:0] write_data,
9
10
                            write_en
        output reg
11 );
12
13
14
        reg [23:0] time_cnt=0;
15
        reg [ 7:0] data_num;
16
        always @(posedge clk)
17
        begin
18
            time_cnt <= `UD time_cnt + 24'd1;</pre>
19
20
21
                work_en=0;
22
        reg
23
        reg
                  work_en_1d=0;
24
        always @(posedge clk)
25
        begin
26
            if(time cnt == 25'd2048)
                work_en <= `UD 1'b1;
27
            else if(data_num == write_max_num-1'b1)
28
29
                work_en <= `UD 1'b0;</pre>
30
```

```
32
        always @(posedge clk)
33
        begin
34
            work_en_1d <= `UD work_en;</pre>
35
36
37
38
                      tx_busy_reg=0;
39
                     tx busy f
        always @ (posedge clk) tx_busy_reg <= `UD tx_busy;</pre>
40
41
42
        assign tx_busy_f = (!tx_busy) && (tx_busy_reg);
43
44
45
        reg write_pluse;
46
        always @ (posedge clk)
47
        begin
48
            if(!rstn)
               write_pluse <= `UD 1'b0;</pre>
49
50
           else if(work_en)
51
           begin
52
               if(~work_en_1d || tx_busy_f)
53
                    write_pluse <= `UD 1'b1;</pre>
54
55
                    write_pluse <= `UD 1'b0;</pre>
          end
56
57
58
               write_pluse <= `UD 1'b0;</pre>
59
60
61
        always @ (posedge clk)
62
       begin
63
            if(!rstn)
               data_num <= `UD 8'h0;</pre>
64
65
           else if(~work_en & tx_busy_f)
66
               data_num <= 7'h0;</pre>
67
           else if(write_pluse)
68
               data num <= data num + 8'h1;</pre>
69
70
71
        always @(posedge clk)
72
73
            write_en <= `UD write_pluse;</pre>
74
75
76
77
78
        always @ (posedge clk)
79
        begin
80
           case(data_num)
81
               8'h0 ,
82
               8'h1 ,
83
               8'h2 .
               8'h3 : write_data <= `UD 8'h3D;// ASCII code is =
8'h4 : write data <= `UD 8'h48;// ASCII code is H
84
               8'h4 : write_data <= `UD 8'h48;/
85
                8'h5 : write_data <= `UD 8'h45;</pre>
86
```

```
87
                8'h6 : write data <= `UD 8'h4C;
                8'h7 : write_data <= `UD 8'h4C;
88
                8'h8 : write_data <= `UD 8'h4F;</pre>
89
90
                8'h9 : write_data <= `UD 8'h20;</pre>
91
                8'ha : write_data <= `UD 8'h57;</pre>
92
                8'hb : write_data <= `UD 8'h4F;/</pre>
93
                8'hc : write data <= `UD 8'h52;//
94
                8'hd : write data <= `UD 8'h4C;// ASCII co
                8'he : write data <= `UD 8'h44;// AS</pre>
95
                8'hf ,
96
97
                8'h10 ,
98
                8'h11 : write_data <= `UD 8'h3D;// ASCII code is :</pre>
99
                8'h12 : write_data <= `UD 8'h0d;</pre>
100
                8'h13 : write_data <= `UD 8'h0a;</pre>
101
                default : write data <= `UD read data;</pre>
102
            endcase
103
       end
104
105 endmodule
106
```

7.4.4 串口实验顶层模块设计

目标:板子 1s 向串口助手发送一次十进制显示的 "===HELLO WORD===" , 通过 串口助手向板子以十六进制形式发送数字, LED 以十六进制显示亮起。

Uart_data_gen 模块产生一个间隔 1S 钟的触发信号,同时输出第一个发送字节,等待 uart_tx 输出的 busy 下降沿到来,获知 uart_tx 进入空闲状态可发送下一个 byte 时,再次给 出串口发送的触发脉冲,并输出下一个字节;

Uart_rx 模块接收到数据后输出一个 rx_en 信号(接收数据使能信号)、一组接收数据信号;接收的数据信号是锁存的,可直接点亮 LED 灯;

具体的 module 实现如下

```
timescale 1ns / 1ps
   `define UD #1
2
3
  module uart_top(
      input
                   clk,
7
      input
                   rstn.
8
      input
                   uart_rx,
10
11
       output [7:0] led,
12
       output uart_tx
13 );
14
```



```
BPS_NUM = 16'd104;
15
16
17
18
19
20
21
      wire tx_busy;
wire rx_finish;
wire [7:0] rx_data;
wire [7:0] tx_data;
22
23
24
25
      wire tx_en;
wire rx_en;
26
27
28
29
30
      reg [7:0] receive_data;
31
32
      always @(posedge clk) receive_data <= led;</pre>
       uart_data_gen uart_data_gen(
33
      34
35
36
37
38
39
40
41
       );
42
43
44
       uart_tx #(
          .BPS_NUM
                                           ) //parameter BPS_NUM = 16'd434
45
                          ( BPS_NUM
46
47
      u_uart_tx(
       .clk
                            ( clk
48
                                           ),// input
                                           ),// input [7:0]
),// input
),// output reg
) // output
         .tx_data
                          ( tx_data
( tx_en
( uart_tx
49
50
        .tx_pluse
         .uart_tx
.tx_busy
51
                            ( tx_busy
52
53
54
55
56
       uart rx #(
                                           ) //parameter BPS NUM = 16'd434
57
       .BPS_NUM
                          ( BPS NUM
58
59
      u_uart_rx (
       .clk
                           ( clk
( rstn
60
                                           ),// input
                                          ),// input
),// input
         .rstn
61
        .uart_rx
.rx_data
.rx_en
                          62
63
64
65
         .rx_finish
                          ( rx_finish ) // output
66
67
       assign led = rx data;
68
69
   endmodule
```



7.5 实验现象

用 SSCOM 设置好串口配置,连接对应的串口后有如下现象:

实验现象一:在串口工具中每隔 1S 中打印一次:"===HELLO WORD==="并回车换行;

实验现象二:在串口工具上以 Hex 格式发送 55;我们可看到 RUNBER 板卡上的 D1,D3,D5,D7 被点亮,D2,D4,D6,D8 为熄灭状态;发送 AA;我们可看到 RUNBER 板卡上的 D2,D4,D6,D8 被点亮, D1,D3,D5,D7 为熄灭状态;

实验现象三:数码管显示串口接收数据(此现象为大家课后自行扩展查看,对模块例 化与模块连接做扩展练习);





8 序列检测器

8.1 实验目的

在连续信号中,检测是否包含特定序列,例如检测"11011000"中是否包含"101"

8.2 实验要求

- 1、 拨码开关 SW0-SW7 作为序列信号输入;
- 2、 KEY1-KEY3 作为特定信号输入序列, KEY 按下后对应的 LED 灯会亮起, 表示对应 位为 1, 再按一下会熄灭, 表示对应位为 0;
- 3、 K8 为序列检测开始和序列检测结束按键,初次按下 KEY8,开始检测,此时 LED8 也会被点亮,显示当前状态,再按一下停止检测,LED8 熄灭;结束后序列串中出现特定序列的次数显示在数码管上。 ·特瓦 ·数;

8.3 实验原理

SW0~SW7 的状态为检测序

LED1~LED3 为特定序列;

数码管显示的结果为 LED[3:1]在 SW[7:0]中出现的次数;

实验源码设计

8.4.1 方案设计

从实验目的分析此实验的实现需要有

1、按键 LED 模块;

按键调整特定序列,由 KEY[2:0]控制特定序列值; KEY8 控制是否检测; 输出用 LED 来 显示及保存特定序列,同时也将特定序列与检测使能信号传递给检测模块;

2、序列对比模块;

由拨码开关提供代检测序列,接收按键控制模块传递过来的特定序列与检测使能信号控 制与代检测序列进行比较;比较结果输出给到数码管显示模块进行显示;


3、数码管控制模块

数码管显示模块的目标是将统计结果显示出来,用动态数码管显示的方式即可;

对应模块之间的连线如下框图:

我是你的?

深圳市我是你的眼科技有限公司



8.4.2 顶层模块(含数码管显示模块)设计

```
timescale 1ns / 1ps
   `define UD #1
3
   module top_seq_det
       input
7
9
10
11
12
        output reg [7:0] smg // output Digital tube segment selection
13 );
14
15
16
17
18 wire [2:0]seq_data;
19 key_control key_control
20 (
21 .clk ( clk ),
22 .key_8 ( key_8 ),
23 .key_in ( key_in ),
24 .key8_led ( key8_led ),
25 .key_in_led ( key_in_led[2:0] ),
26 .seq_data ( seq_data )
27 );
28
    assign key_in_led[6:3] = 4'd0;
29
30
31
32
33
34 wire [3:0]data;
35
```



```
36 seq_det seq_det
37 (
    .clk (clk ),
.key8_led (key8_led ),//核测探热标说
.key_in_led (seq_data ),//体核测探测
.bm (bm ),//体及序列
.data (data )
38
39
40
41
42
43 );
44
45
46
47 wire clk_100khz;
48 div_clk div_clk
49 (
    .clk ( clk ),
.clk_100khz ( clk_100khz)
50
51
52
    );
53
54
55
56 reg [1:0]sel=0;
57 wire [3:0]dig0;
58 wire [7:0]smg0;
59
60 always @(posedge clk_100khz)
61 begin
62
         sel <= `UD sel+1'b1;</pre>
63 end
65 seq_control seq_control_0
66 (
    .sel(sel),
.key(data),
.dig(dig0),
.smg(smg0)
67
68
69
70
71 );
72
73 wire [3:0]dig1;
74 wire [7:0]smg1;
75 seq_control seq_control_1
76 (
    .sel(sel),
.key(4'd0),
.dig(dig1),
.smg(smg1)
77
78
79
80
81 );
82
83 wire [3:0]dig2;
84 wire [7:0]smg2;
85 seq_control seq_control_2
86 (
87
        .sel(sel),
88
        .key(4'd0),
89
        .dig(dig2),
90
        .smg(smg2)
91 );
```



```
93 wire [3:0]dig3;
94 wire [7:0]smg3;
95 seq_control seq_control_3
96 (
97
        .sel(sel),
98
        .key(4'd0),
99
        .dig(dig3),
100
        .smg(smg3)
101 );
102
103 always @(posedge clk_100khz)
104 begin
        if(sel==2'b00)
105
106
           dig <= `UD dig0;</pre>
107
        else if(sel==2'b01)
           dig <= `UD dig1;</pre>
108
109
       else if(sel==2'b10)
          dig <= `UD dig2;</pre>
110
111
      else if(sel==2'b11)
112
          dig <= `UD dig3;</pre>
113 end
114
115 always @(posedge clk_100khz)
116 begin
117
       if(sel==2'b00)
118
          smg <= `UD smg0;</pre>
119 else if(sel==2'b01)
120
          smg <= `UD smg1;</pre>
121
       else if(sel==2'b10)
122
           smg <= `UD smg2;</pre>
123
       else if(sel==2'b11)
124
          smg <= `UD smg3;</pre>
125 end
126
127 endmodule
                           TWW.
128
```

8.4.3 按键 LED 控制模块

```
timescale 1ns / 1ps
   `define UD #1
   module key_control
3
4
                                 clk, // input clock
key_8, // KEY 8 input
key_in, // KEY[2:0] input
key8_led, // LED8 control si
5
         input
6
         input
         input [2:0]
7
8
         output reg
                                  key_in_led,// LED[2:0] control signal
         output reg [2:0]
10
        output reg [2:0] seq data
11 );
12
```



```
13
14
15
16 wire [2:0]key_out;
17 btn_deb #(
18
    .BT_WIDTH(4'd3)
19 ) u_btn_deb_key1 (
20
       .clk(clk),
21
        .btn_in(key_in),
22
        .btn_out(key_out)
23 );
24
25 btn_deb #(
26 .BT_WIDTH(4'd1)
27 ) u_btn_deb_key8 (
28
       .clk(clk)
29
        .btn_in(key_8),
30
        .btn_out(key_8_out)
31 );
32
33
34
35 reg [2:0]key_out_reg;
36
    reg key_8_out_reg;
37
    always @(posedge clk)
38
39
    begin
40
        key_out_reg <= `UD key_out;</pre>
41
        key_8_out_reg<= `UD key_8_out;</pre>
42 end
43
44
    reg key_8_flag=0;
45
    always @(posedge clk)
46
    begin
47
        if(!key_8_out && key_8_out_reg)
48
            key_8_flag <= `UD ~key_8_flag;</pre>
49
50
            key_8_flag <= `UD key_8_flag;</pre>
51
    end
52
53
    always @(posedge clk)
54
55
        key8 led <= `UD key 8 flag;
56
57
58
    reg [2:0]key_flag=3'b000;
59
    always @(posedge clk)
60
    begin
61
        if(key_8_flag==1'b0)
62
            key_flag[0] <= `UD 1'b0;</pre>
63
        else if(!key_out[0] && key_out_reg[0])
64
           key_flag[0] <= `UD ~key_flag[0];</pre>
65
66
            key_flag[0] <= `UD key_flag[0];</pre>
67
68
```



```
always @(posedge clk)
69
70 begin
71
        if(key_8_flag==1'b0)
72
            key_flag[1] <= `UD 1'b0;</pre>
73
        else if(!key_out[1] && key_out_reg[1])
74
            key_flag[1] <= `UD ~key_flag[1];</pre>
75
76
           key_flag[1] <= `UD key_flag[1];</pre>
77
    end
78
79
    always @(posedge clk)
80 begin
81
        if(key_8_flag==1'b0)
82
           key_flag[2] <= `UD 1'b0;</pre>
83
        else if(!key_out[2] && key_out_reg[2])
84
           key_flag[2] <= `UD ~key_flag[2];</pre>
85
           key_flag[2] <= `UD key_flag[2];</pre>
86
87 end
88
    always @(posedge clk)
89
    begin
90
        key_in_led <= `UD key_flag;</pre>
91 end
92
93
94 always @(posedge clk)
95 begin
96
        if(key_8_flag)
97
           seq_data <= `UD key_in_led;</pre>
98 end
99
100 endmodule
101
```

8.4.4 序列检测模块设计

```
`timescale 1ns / 1ps
     `define UD #1
   module seq det
         input
                             clk,
         input key8_led,//检测状态标记 input [2:0] key_in_led,//荷检测序列 input [7:0] bm,//输入序列
6
8
9
         output reg [3:0] data
10 );
11
12
13
     reg [5:0]flag;
14
```

```
15 always @(posedge clk)
16
   begin
17
        if(!key8 led&&bm[7:5]==key in led)
18
           flag[0] <= `UD 1'b1;
19
20
           flag[0] <= `UD 1'b0;
21
22
    always @(posedge clk)
23
24
   begin
25
        if(!key8_led&&bm[6:4]==key_in_led)
26
           flag[1] <= `UD 1'b1;
27
28
           flag[1] <= `UD 1'b0;
29
30
    always @(posedge clk)
31
32
33
       if(!key8_led&&bm[5:3]==key_in_led)
34
           flag[2] <= `UD 1'b1;
35
           flag[2] <= `UD 1'b0;
36
37
   end
38
39
    always @(posedge clk)
40
   begin
41
       if(!key8_led&&bm[4:2]==key_in_led)
42
           flag[3] <= `UD 1'b1;
43
           flag[3] <= `UD 1'b0;
44
45 end
46
    always @(posedge clk)
47
48
   begin
49
       if(!key8_led&&bm[3:1]==key_in_led)
50
           flag[4] <= `UD 1'b1;
51
       else
52
           flag[4] <= `UD 1'b0;
53
54
55
   always @(posedge clk)
56 begin
57
       if(!key8 led&&bm[2:0]==key in led)
           flag[5] <= `UD 1'b1;
58
59
       else
60
           flag[5] <= `UD 1'b0;
61
62
63
    always @(posedge clk)
64
65
        data <= `UD flag[5] + flag[4] + flag[3] + flag[2] + flag[1] + flag[0];</pre>
66
67
   endmodule
68
69
```



8.5 实验现象

实验步骤:

- 1、调整输入序列, 更改拨码开关的输入值(SW[7:0]);
- 2、调整固定序列,通过轻触按键改变 LED 状态 (LED[2:0]);
- 3、按下轻触按键 KEY8, 进入检测, 查看数码管显示的统计结果;
- 4、按下轻触按键 KEY8, 退出检测, 重新执行前面三个步骤;

实验现象

当 SW[7:0]=8'b10101010;LED[2:0]=3'b101 时,按下 Key8 后数码管显示数字 3; 当 SW[7:0]=8'b10101010;LED[2:0]=3'b100 时,按下 Key8 后数码管显示数字 0;





9 密码锁

9.1 实验目的

利用 RUNBER 板卡上的按键,拨码开关以及数码管实现一种简单的密码锁;

9.2 实验要求

利用拨码开关设置密码,使用按键输入开锁密码。当开锁密码与设定密码相同时开锁成功,数码管显示 8888. 密码错误时显示 7777。

BM1- BM8 设置 4 位数密码, 每两位设置一位密码, BM[0:1]设置第一位对应 BM1 和 BM2, BM[2:3]设置第二位, BM[4:5]设置第三位, BM[6:7]设置第四位。所以密码是由 0, 1,

2. 3 组成的四位数。

KEY0-KEY3 作为密码输入,按键按一下数字加 1.数字由数码管显示,数字在 0.1, 2,3 中循环。

K7 作为确认按键,按下 K7、输入的密码与设置的密码比对,如相同则显示 8888,若不同则显示 7777。

按下 K6 清零, 按下后数码管显示 0000, 可以重新输密码

9.3 实验原理

原理上与前一个章节的序列检测是类似的,在前一个实验的基础上有了一些延伸; 序列对比的位宽发生改变,单个数据占 2bit, 一个按键控制输入密码数据设置为 2bit 即 可;对比与重新开始在此实验用两个按键实现,一个确认对比,一个清空结果;

9.4 实验源码

根据需求我们需要如下三个子模块:

- ①按键控制模块;
- 1、对 6 个按键输入信号均做消抖处理, 2、KEY7 和 KEY6 取下降沿输出, 3、KEY[3:0] 以下降沿来变更各自的输入密码, 每次数字加 1 (0~3 循环, 2bit 即可)
 - ②数码管显示模块;

显示状态有两种:

密码输入状态:

1、上电默认状态; 2、KEY6 下降沿触发进入重置状态; 3、实时显示 4 位输入密码;



密码验证状态:

- 1、KEY7下降沿触发进入;
- 2、显示密码验证结果,正确则显示8888,错误则显示7777;

③密码验证模块;

KEY7 下降沿触发使能工作; KEY7 下降沿触发所存输入密码,并与拨码开关设置的密码进行比较;

输出密码比较结果,提供个数码管显示模块。

9.4.1 顶层模块设计

顶层模块与上述三个模块之间的关系如下图:

Lock TOP

密码设定比较

密码输入控制

密码与结果显示

输入输出信号如下表

信号	位宽	方向	描述
clk	1	输入	外部输入时钟,Runber 板卡输入时钟为 12MHz
key	4	输入	轻触按键输入信号,Runber 板卡上 K1~K4 输入
enter	1	输入	密码确认比对信号,Runber 板卡上 K7 输入
init	1	输入	密码确认重新输入信号,Runber 板卡上 K6 输入
SW	8	输入	密码设置输入信号,Runber 板卡上 SW1~8 输入
smg	8	输出	密码对比结果显示数码管段选信号输出
dig	4	输出	密码对比结果显示数码管位选信号输出

Module 设计如下:

```
`timescale 1ns / 1ps
    `define UD #1
   module lock_top(
       input
                     clk,
       input [3:0] key,
       input
                     enter,
       input
                     init,
       input [7:0] sw,
       output [7:0]
10
                     smg,
       output [3:0]
11
                     dig
12 );
13
```



```
14
       wire
                      enter_trig;
15
       wire
                      init_trig;
       wire [7:0]
16
                     ctrl;
17
       wire
                      com result;
18
19
       key_ctl key_ctl(
       .clk
                       ( clk
20
                                    ),//input
                                    ),//input
),//input
21
          .key
                       ( key
22
         .enter
                       ( enter
                                   ),//input
                       ( init
23
          .init
24
          25
26
27
28
       );
29
30
       compare compare(
          .clk ( clk ),//input clk,
.sw ( sw ),//input [7:0] sw,
.ctrl ( ctrl ),//input [7:0] ctrl
31
       .clk
32
33
34
          .enter_trig ( enter_trig ),//input
35
36
         .com_result ( com_result ) //output
37
      );
38
39
       seq_display(
         .clk ( clk ),//input
.enter_trig ( enter_trig ),//input
.init_trig ( init_trig ),//input
40
       .clk
41
42
43
         .com_result ( com_result ),//input
                       ( ctrl ),//input
44
         .ctrl
45
                                     ),//output reg [7:0]
) //output reg [3:0]
                       ( smg
( dig
46
          .smg
47
          .dig
       );
48
49
50 endmodule
```

9.4.2 按键控制设计

输入输出信号如下表:

和八和山口 ラガー 次:				
信号	位宽	方向	描述	
clk	1	输入	外部输入时钟,Runber 板卡输入时钟为 12MHz	
key	4	输入	轻触按键输入信号,Runber 板卡上 K1~K4 输入	
enter	1	输入	密码确认比对信号,Runber 板卡上 K7 输入	
init	1	输入	密码重新输入信号,Runber 板卡上 K6 输入	
enter_trig	1	输出	确认对比触发脉冲信号输出	
init_trig	1	输出	进入重新输入密码触发脉冲信号输出	



ctrl 8 输出 输入的 4 个密码输出,与设置密码的位定义一致

Module 设计如下:

```
`timescale 1ns / 1ps
2
   `define UD #1
    module key_ctl(
       input
                            clk.
5
       input
                  [3:0]
                            key,
6
       input
                            enter,
       input
                            init,
       output
                            enter_trig,
10
       output
                           init_trig,
       output [7:0]
11
                           ctrl
12 );
13
14
       wire [5:0] btn deb;
15
16
        btn deb#(
17
           .BTN_WIDTH ( 4'd6 ) //parameter BTN_WIDTH = 4'd8
18
        ) U_btn_deb
19
           .clk
20
                                            ),//input
                        ( clk
                      ( {enter,init,key} ),//input [BTN WIDTH-1:0]
21
           .btn in
22
23
           .btn_deb
                        ( btn deb
                                          ) //output reg [BTN_WIDTH-1:0] btn_del
24
       );
25
26
       reg [1:0] key1_push_cnt=2'd0;
27
       reg [1:0] key2_push_cnt=2'd0;
28
       reg [1:0] key3_push_cnt=2'd0;
29
       reg [1:0] key4_push_cnt=2'd0;
30
31
       reg btn1 deb 1d,btn2 deb 1d,btn3 deb 1d,btn4 deb 1d;
32
       reg enter deb 1d, init deb 1d;
33
34
35
       assign enter_trig = ~btn_deb[5] & enter_deb_1d;
36
       assign init trig = ~btn deb[4] & init deb 1d;
37
38
       always @(posedge clk)
39
       begin
40
           btn1_deb_1d <= `UD btn_deb[0];</pre>
41
           btn2_deb_1d <= `UD btn_deb[1];</pre>
42
           btn3 deb 1d <= `UD btn deb[2];</pre>
43
           btn4 deb 1d <= `UD btn deb[3];</pre>
44
          init_deb_1d <= `UD btn_deb[4];</pre>
           enter_deb_1d <= `UD btn_deb[5];</pre>
45
46
       end
47
```



```
48
        always @(posedge clk)
49
        begin
50
            if(~btn_deb[4] & init_deb_1d)
51
                key1 push cnt <= `UD 2'd0;
52
            else if(~btn_deb[0] & btn1_deb_1d)
53
            begin
54
                key1_push_cnt <= `UD key1_push_cnt + 2'd1;</pre>
55
56
        end
57
58
        always @(posedge clk)
59
        begin
60
            if(~btn_deb[4] & init_deb_1d)
                key2_push_cnt <= `UD 2'd0;
61
62
            else if(~btn_deb[1] & btn2_deb_1d)
63
            begin
64
                key2_push_cnt <= `UD key2_push_cnt + 2'd1;</pre>
65
66
67
68
        always @(posedge clk)
69
        begin
70
            if(~btn_deb[4] & init_deb_1d)
71
                key3_push_cnt <= `UD 2'd0;
72
            else if(~btn_deb[2] & btn3_deb_1d)
73
74
                key3_push_cnt <= `UD key3_push_cnt + 2'd1;</pre>
            end
75
        end
76
77
78
        always @(posedge clk)
79
        begin
80
            if(~btn deb[4] & init deb 1d)
81
                key4_push_cnt <= `UD 2'd0;</pre>
82
            else if(~btn_deb[3] & btn4_deb_1d)
83
84
                key4_push_cnt <= `UD key4_push_cnt + 2'd1;</pre>
85
86
87
88
        assign ctrl = {key4_push_cnt,key3_push_cnt,key2_push_cnt,key1_push_cnt};
89
90
    endmodule
91
```

9.4.3 对比模块设计

输入输出信号如下表:

信号	位宽	方向	描述
clk	1	输入	外部输入时钟,Runber 板卡输入时钟为 12MHz
SW	8	输入	设置 4 位密码



enter_trig	1	输入	确认对比触发脉冲信号输入
ctrl	8	输入	输入的 4 位密码,
com_result	1	输出	输出对比结果

Module 设计

```
`timescale 1ns / 1ps
    `define UD #1
2
3
   module compare(
       input clk,
       input [7:0] sw,
6
       input [7:0] ctrl,
       input
                  enter_trig,
9
       output
                  com result
10
  );
11
12
13
14
       reg [7:0] ctrl_1d;
15
       always @(posedge clk)
16
       begin
           if(enter_trig)
17
18
              ctrl_1d <= `UD ctrl;</pre>
19
20
21
       assign com_result = (ctrl_1d == sw);
22 endmodule
23
```

9.4.4 显示模块设计

输入输出信号如下表

割八割山 ロラガー水			
信号	位宽	方向	描述
clk	1	输入	外部输入时钟,Runber 板卡输入时钟为 12MHz
enter_trig	1	输入	确认对比触发脉冲信号输入
init_trig	1	输入	重新输入密码触发脉冲信号输入
com_result	1	输入	输入比对模块的对比结果
ctrl	8	输入	输入的 4 位密码,
smg	8	输出	数码管段选输出
dig	4	输出	数码管位选输出

此模块设计需要注意数码管显示的两种模式:密码输入模式与密码对比结果显示模式; 两种模式的切换由 enter_trig 与 init_trig 触发进入;

对于数码管的显示控制模块这里就不重复描述了;

```
1
     timescale 1ns / 1ps
2
    `define UD #1
3
  module seq_display(
       input
                          clk,
5
       input
                           enter_trig,
6
       input
                          init_trig,
7
       input
                          com_result,
       input [7:0] ctrl,
8
9
10
       output reg [7:0] smg,
11
       output reg [3:0] dig
12 );
13
14
15
       reg seq_status= 1'b0;
16
17
       always @(posedge clk)
18
       begin
19
           if(enter_trig)
              seq_status <= `UD 1'b1;</pre>
20
21
           else if(init_trig)
22
              seq_status <= `UD 1'b0;</pre>
23
       end
24
25
26
27
        reg [3:0] key0_cnt=4'd0,key1_cnt=4'd0,key2_cnt=4'd0,key3_cnt=4'd0;
28
        always @(posedge clk)
29
        begin
30
            if(seq_status)
31
           begin
32
               if(com result)
33
               begin
34
                   key0_cnt <= `UD 4'd8;
                   key1_cnt <= `UD 4'd8;
35
                   key2_cnt <= `UD 4'd8;
36
37
                   key3_cnt <= `UD 4'd8;
38
               end
39
               else
40
              begin
41
                   key0_cnt <= `UD 4'd7;
                   key1_cnt <= `UD 4'd7;
42
                   key2_cnt <= `UD 4'd7;
43
44
                   key3_cnt <= `UD 4'd7;
45
               end
46
           end
47
           else
48
           begin
49
               key0_cnt <= `UD {2'd0,ctrl[1:0]};</pre>
50
               key1_cnt <= `UD {2'd0,ctrl[3:2]};</pre>
51
               key2_cnt <= `UD {2'd0,ctrl[5:4]};</pre>
52
               key3_cnt <= `UD {2'd0,ctrl[7:6]};</pre>
53
           end
54
       end
55
```

```
56
57
58
        wire clk_100khz;
59
        div_clk div_clk (
60
        .clk (clk),
61
            .clk_100khz (clk_100khz)
62
63
64
65
        reg [1:0]sel=0;
66
        always @(posedge clk_100khz)
67
        begin
68
           sel <= `UD sel+1'b1;</pre>
69
70
71
        wire [3:0]dig0;
72
        wire [7:0]smg0;
73
        seq_control seq_control_0
74
75
            .sel(2'd3),
76
            .key(key0_cnt),
77
            .dig(dig0),
78
            .smg(smg0)
79
        );
80
81
        wire [3:0]dig1;
82
        wire [7:0]smg1;
83
        seq_control seq_control_1
84
        (
85
           .sel(2'd2),
86
           .key(key1_cnt),
87
           .dig(dig1),
88
            .smg(smg1)
89
        );
90
91
        wire [3:0]dig2;
92
        wire [7:0]smg2;
93
        seq_control seq_control_2
94
95
           .sel(2'd1),
96
           .key(key2_cnt),
97
            .dig(dig2),
98
            .smg(smg2)
99
        );
100
101
       wire [3:0]dig3;
102
        wire [7:0]smg3;
103
        seq_control seq_control_3
104
105
            .sel(2'd0),
106
            .key(key3_cnt),
107
            .dig(dig3),
108
            .smg(smg3)
109
        );
110
```

我是你的?

深圳市我是你的眼科技有限公司

```
111
        always @(posedge clk_100khz)
112
        begin
113
            if(sel==2'b00)
                dig <= `UD dig0;
114
            else if(sel==2'b01)
115
116
                dig <= `UD dig1;</pre>
117
            else if(sel==2'b10)
118
               dig <= `UD dig2;</pre>
            else if(sel==2'b11)
119
                dig <= `UD dig3;</pre>
120
121
        end
122
123
        always @(posedge clk_100khz)
124
        begin
125
            if(sel==2'b00)
126
                smg <= `UD smg0;</pre>
127
            else if(sel==2'b01)
                smg <= `UD smg1;</pre>
128
129
            else if(sel==2'b10)
               smg <= `UD smg2;</pre>
130
131
            else if(sel==2'b11)
132
               smg <= `UD smg3;</pre>
133
       end
134
135 endmodule
136
```

9.5 实验现象

实验步骤:

- 1、调整输入序列,更改拨码开关的输入值(SW[7:0])。
- 2、调整固定序列,通过轻触按键调整输入密码,数码管实时显示输入密码;
- 3、按下轻触按键 KEY7, 触发进行密码比对, 并且数码管显示比对结果;
- 4、按下轻触按键 KEY6, 进入重新输入密码状态, 重新执行前面三个步骤;

实验现象

当 SW[7:0]=8'b10101010;当输入密码状态时显示 4 个 2, 按下 Key7 后数码管显示数字 8888;当输入密码状态时显示不是 4 个 2 时 2, 按下 Key7 后数码管显示数字 7777;按下 Key6 后重新调整密码,进入输入密码状态;

我是你的? 深圳市我是你的眼科技有限公

10 数字钟

10.1 实验目的

设计一个具有计时功能和校时功能的数字时钟。

10.2 实验要求

数码管显示小时和分钟, 秒钟用 LED 闪烁标识。

- 三个按键用于时钟校准。
- K1 用于切换正常计时, 校准小时和分钟
- K2 用于时钟的"+"
- K3 用于时钟的 "-"

校准相应的刻度, 该数码管闪烁。

10.3 实验原理

从上述的实验要求分析可得到此数字钟我们实现过程中要注意两个功能点

1、计时显示功能:LED 闪烁显示秒钟读秒,数码管右侧两位显示分钟计时,数码管左侧两位显示时钟计时;

此功能的实现由两个细节功能实现:①1S 计时控制,与前面的实验中需要计时功能模块实现方式一致,注意此处计时的周期为 1S 即可;②计时过程中进位控制;进位控制有四处需要进位:

秒 ঐ 分	LED 灯亮灭一次计数为 1, 亮灭的一个周期为 1S,当 LED 亮灭
	60 次时分钟计数个位加 1;
│ │ 分 _{个位}	当个位计数到 9 时,秒到分再次进位时,十位需要加一,个
	位置位为 0 ;
分分时	1 小时=60 分钟;当分钟计时为 59, 并且秒到分再次进位时,
	时钟计数个位加1;分钟计数置位为0;
时 _{个位} 乡 时 _{十位}	显示为 24 小时制,当时钟计数十位小于 2 时,时钟个位个位
	计数到9时,分到时再次进位时,十位加1;
24 小时制计满时	当时钟计数十位等于 2 时,时钟个位个位计数到 3 时,分到
归零	时再次进位时,时,分,秒三部分计数均归零;


2、 计时校准功能:通过对应按键控制调整分钟计时与时钟计时. 调整的过程中对应位



需要闪烁;

此项功能中注意两点:①调整对应位是,数码管该位进行闪烁;②调整时注意进位; 基于上述分析我们将项目分成两个部分:

- 1. 时钟计时与控制。
- 2. 数码管显示控制。



10.4 实验源码

10.4.1 顶层设计

10.4 实验源码					
10.4.1 顶层 输入输出信号		Yen	Milling Future COM		
信号	位宽	方向	描述		
clk	1	输入	外部输入时钟,Runber 板卡输入时钟为 12MHz		
key	3	输入	时钟校准信号输入 (轻触按键)		
led	1	输出	时钟秒钟跳动显示(LED 灯闪烁一次,为 1S)		
smg	8	输出	数码管段选输出		
dig	4	输出	数码管位选输出		

```
`timescale 1ns / 1ps
    `define UD #1
3
   module top_watch
4
       input clk,
6
       input [2:0] key,
       output led,
       output[3:0] dig,
       output[7:0] smg
10
   );
11
12
       parameter CLK FRE = 26'd12 000 000;
13
```



```
14
15
16
17
           reg [4:0] rstn_cnt=0;
18
           always @(posedge clk)
19
           begin
20
                 if(rstn_cnt==5'h1f)
21
                      rstn_cnt <= `UD rstn_cnt;
22
23
                       rstn_cnt <= `UD rstn_cnt + 1'b1;</pre>
24
            end
25
26
           wire rstn;
27
            assign rstn = rstn_cnt[4];
28
29
30
            wire [3:0] hour_h,hour_l,minutes_h,minutes_l;
31
32
           wire [2:0] dig_ctl;
33
            watch_data_gen #(
                                           ( CLK_FRE )//parameter CLK_FRE=26'd12 000 00
34
                .CLK_FRE
35
            ) u_watch_data_gen
36
            (
                  .clk
37
                                          ( clk
              .clk
.rstn
.key
                                        ( rstn
38
39
                                       ( key

      .key
      ( key
      ), //Input [2:0]key

      .hour_h_o
      ( hour_h
      ), //output reg [3:0]hour_l

      .hour_l_o
      ( hour_l
      ), //output reg [3:0]minute

      .minutes_h_o
      ( minutes_h
      ), //output reg [3:0]minute

      .second_led
      ( led
      ), //output reg second_led

      .state_flag
      ( dig_ctl
      ) //output reg [2:0]state

40
41
42
43
44
45
46
           );
47
48
            display_ctl #(
                                          ( CLK_FRE )//parameter CLK_FRE = 26'd12 @
49
                   .CLK_FRE
50
51
            (
52
                                          ( clk
                   .clk
                  .dig_ctl ( dig_ctl ), //input
.hour_h ( hour_h ), //input
.hour_l ( hour_l ), //input
.minutes_h ( minutes_h ), //input
.minutes_l ( minutes_l ), //input
.sec_en ( led ), //input
53
54
55
56
57
58
59
                                       ( dig
                   .dig
60
                                                                      ),//output reg [3:0] dig,
61
                                          ( smg
                   .smg
                                                                     ) //output reg [7:0] smg
62
            );
63
64
     endmodule
65
```



10.4.2 时钟计时与控制模块设计

10.4.2.1 计时控制顶层设计

在此模块中我们要实现前面描述的两个主要的功能点:计时与控制;

输入输出信号如下表:

信号	位宽	方向	描述
clk	1	输入	外部输入时钟,Runber 板卡输入时钟为 12MHz
rstn	1	输入	外部输入复位信号,
key	3	输入	时钟校准信号输入 (轻触按键)
hour_h_o	4	输出	时钟高位计数
hour_l_o	4	输出	时钟低位计数
minutes_h_o	4	输出	分钟高位计数
minutes_l_o	4	输出	分钟低位计数
second_led	1	输出	时钟秒钟跳动显示(LED 灯闪烁一次,为 1S)
state_flag	3	输出	数码管段选输出

Module 设计的关键点如下(完整 module 查看源文件):

1、时钟校准控制(分钟低位示例,其他为调整类似,进位值需要注意变化)

```
1
        always @(posedge clk)
2
        begin
3
            if(key_cnt!=3'd1)
                minutes_l_fix <= `UD minutes_l;</pre>
            else if(key_cnt==3'd1) //当处
            begin
                if(up_pluse)
               begin
                   if(minutes_l_fix == 4'd9)//若此时校准值已经为9时,则
10
                       minutes_l_fix <= `UD 4'd0;//"</pre>
11
                       minutes_l_fix <= `UD minutes_l_fix + 1'b1;//"*"</pre>
12
13
14
                else if(down_pluse)
15
               begin
                   if(minutes_1_fix == 4'd0)//若此时校准值已经为 0 时,则校准值
16
                       minutes 1 fix <= `UD 4'd9;
17
18
19
                       minutes_l_fix <= `UD minutes_l_fix - 1'b1;</pre>
20
21
22
                   minutes_l_fix <= `UD minutes_l_fix;</pre>
23
           end
24
           else
25
               minutes_l_fix <= `UD minutes_l_fix;</pre>
26
```



2、时钟进位控制(分钟低位为例,前一级进位信号触发累加,自身进位信号触发归零)

```
wire min_l_carry;
2
        assign min l carry = (sec carry == 1'b1) && (minutes l==4'd9);
3
       always @(posedge clk)
       begin
           if(!rstn)//初始值为
               minutes_1 <= `UD 4'd0;</pre>
           else if(key_cnt==3'd1)//
               minutes_l <= `UD minutes_l_fix;</pre>
10
           else if(min_l_carry)
11
               minutes 1 <= `UD 4'd0;
12
           else if(sec carry)
               minutes_1 <= `UD minutes_1 +1'b1;</pre>
13
14
       end
15
```

10.4.2.2 按键控制模块设计

按键控制模块功能主要是接收按键输入信号触发对时钟计数进行校准调整;通过 KEYO 调整校准位, KEY1 控制加, KEY2 控制减; module 关键点如下 (key_out 为按键消抖输出):

```
2
3
4
5
        reg [2:0]key_out_reg=3'd0;
        always @(posedge clk)
        begin
            key_out_reg <= `UD key_out;</pre>
10
11
12
        reg [2:0]key_cnt=3'd0;
13
        always @(posedge clk)
14
        begin
15
            if(key_cnt==3'd4 && (!key_out[0] && key_out_reg[0]))
                key_cnt <= `UD 3'd0;</pre>
16
            else if(!key_out[0] && key_out_reg[0])
17
18
               key_cnt <= `UD key_cnt + 1'b1;</pre>
19
        end
20
        assign dig ctl = key cnt; //输出到其他模块
21
22
23
24
25
        always @(posedge clk)
26
            up_pluse <= `UD !key_out[1] && key_out_reg[1];</pre>
27
28
            down_pluse <= `UD !key_out[2] && key_out_reg[2];</pre>
29
30
```

10.4.3 数码管显示模块设计

数码管显示模块相比前一个实验需要增加一个功能:当进入校准模式时数码管的校准位需要进行闪烁, 故而引入一个1S的周期信号, 在1S时间内0.5s正常点亮, 0.5s不点亮使得数码管闪烁;闪烁对应位需要引入按键控制输出的dig_ctl信号(前面代码中有描述);

闪烁控制的模块设计如下:

```
always @(*)
2
    begin
        case(control_dig) // control_dig 为核健控制的校准位信号,对应核键部分的dig_ctl
3
4
            4'd0:
               case(sel)
                    2'd0:dig = \sim (4'b0001);
6
                   2'd1:dig = \sim (4'b0010);
7
                    2'd2:dig = \sim (4'b0100);
8
9
                    2'd3:dig = \sim (4'b1000);
10
               default:dig = ~(4'b0000);
11
               endcase
12
           4'd4://时钟i
13
               case(sel)
14
                    2'd0:begin if(sec_en) dig = ~(4'b0001 );else dig = ~(4'b0000); end
15
                    2'd1:dig = \sim (4'b0010);
16
                    2'd2:dig = \sim (4'b0100);
17
                    2'd3:dig = \sim (4'b1000);
18
               default:dig = ~(4'b0000);
19
                endcase
20
           4'd3://时位
21
                case(sel)
22
                    2'd0:dig = \sim (4'b0001);
23
                    2'd1:begin if(sec en) dig = \sim(4'b0010);else dig = \sim(4'b0000);end
24
                   2'd2:dig = \sim (4'b0100);
25
                    2'd3:dig = \sim (4'b1000);
26
               default:dig = ~(4'b0000);
27
               endcase
28
            4'd2: //分
29
               case(sel)
30
                    2'd0:dig = \sim (4'b0001);
31
                    2'd1:dig = \sim (4'b0010);
32
                   2'd2:begin if(sec_en) dig = ~(4'b0100 );else dig = ~(4'b0000); end
33
                    2'd3:dig = \sim (4'b1000);
34
               default:dig = \sim(4'b0000);
35
                endcase
36
           4'd1: //分
37
                case(sel)
38
                    2'd0:dig = \sim (4'b0001);
39
                    2'd1:dig = \sim (4'b0010);
40
                    2'd2:dig = \sim (4'b0100);
41
                    2'd3:begin if(sec en) dig = \sim(4'b1000); else dig = \sim(4'b0000); end
42
                default:dig = ~(4'b0000);
43
                endcase
44
            default:dig = ~(4'b0000);
45
        endcase
```

10.5 实验现象

加载后的显示结果为:数码管显示从 00:00 开始, LED1 闪烁 (1 次/s);

按轻触按键 KEYO. 进入校准模式. 第一次按下 KEYO. 进入分钟低位计数校准调节. 之 后再次按下 KEYO, 校准位将会往左移动 1 位, 直到校准位为时钟计数高位时, 按下 KEYO 将 推出校准模式,进入正常计数模式;

在校准模式中按下轻触按键 KEY1 一次, 对应校准位加 1, 在可计数的最大值时会归 0; 在校准模式中按下轻触按键 KEY2 一次,对应校准位减 1,在减到 0 时会置位为可计数 的最大值;



11 频率计


11.1 实验目的

对一个方波信号进行频率测量;

11.2 实验要求

将 50MHZ 的系统时钟信号分频,得到一个低频信号,该信号可以通过按键 KEYO 设定 16 种不同的频率值,并用所设计的频率计测量所产生的低频信号的频率。每 4s 测量 1 次。 其中,1s 用于测量,3s 用于显示。测量时,读数变化;测量结束后,结果显示3s,之后重新测

其中,1s 用于测量,3s 用于显示。测量时,读数变化;测量结束后,结果显示 3s,之后重新测						
量。当测量频率大于 9999Hz 时,显示 9999。						
11.3 实验原理						
根据上述需求可总结出顶层模块的输入输出信号如下:						
信号	位宽	方向	描述			
clk	1	输入	外部输入时钟,Runber 板卡输入时钟为 12MHz			
key	1	输入	信号源切换信号输入(轻触按键)			
dig	4	输出	数码管位选输出			
smg	8	输出	数码管段选输出			



11.3.1 按键输入控制模块

按键消抖,按键记数,通过按键的输入次数调整控制待测试时钟频率,计数范围为0~ 15. 预设 15 种频率信号待测试。



输入输出信号如下表:

信号	位宽	方向	描述
clk	1	输入	外部输入时钟,Runber 板卡输入时钟为 12MHz
key	1	输入	信号源切换信号输入(轻触按键)
key_times	4	输出	待测试信号选择序号输出

11.3.2 频率产生及测量模块

频率测量方法:在 1s 时间内统计时钟上升沿个数(注意十进制溢出情况)。统计好结果后有 3S 钟的时间保持显示测量结果. 3s 后才可测试下一组频率;

输入输出信号如下表:

1100 11111 -			
信号	位宽	方向	描述
clk	1	输入	外部输入时钟,Runber 极卡输入时钟为 12MHz
key_times	4	输入	待测试信号选择序号输入
seg0	4	输出	频率计时 (Hz) 统计个位输出
seg1	4	输出	频率计时(Hz)统计十位输出
seg2	4	输出	频率计时(Hz)统计百位输出
seg3	4	输出	频率计时(Hz)统计千位输出

11.3.3 数码管显示控制。

与前面数码管控制基本相同,将每位要显示的数值传输到模块即可;

11.4 实验源码

11.4.1 顶层模块

顶层模块主要是将三个模块关联起来;信号连接关系如下(代码详情请看源码文件):



其中 key_times 表示按键按下次数,Fre_Hz 表示测试的时钟频率,单位是 Hz,总共有 4组信号分别是个位,十位,百位,千位;

11.4.2 按键输入控制模块

此模块的设计主要是针对按键按下的次数做统计,并传递给频率测量模块,代码相对较简单,这里就不再解析,详情请看源码文件;



11.4.3 频率产生及测量模块

11.4.3.1 低频时钟产生

我们只有 4 位数码管,显示频率的最大值为 9999Hz;产生的频率值有 16 种;Runber 板卡的输入时钟为 12MHz,对时钟周期计数达到 24'd120000000 归零时可产生一个 18 周期 (1Hz)的技数器;对时钟周期计数达到 11'd1200 归零时可产生一个 100uS 周期 (10KHz)的技数器;低频时钟产生我们采用一个 24bit 位宽的计数器,取计数器中的某一位来做待测试时钟,当取第 24bit 时,频率为 0.715Hz;当取第 23bit 时,频率为 1.43Hz;当取第 12bit 时,频率为 2929.69Hz;当取第 10bit 时,频率为 11718.75Hz;这种取值的方式将会有两组频率超出范围;信号获取方式如下:

11.4.3.2 频率测量计数

在原理部分已描述我们是通过 1S 的时间段统计待测试信号的上升沿数量来得到信号的 频率值;故而要先得到待测信号的上升沿、1S 的时间宽度的脉冲信号;

待测信号的上升沿获取方式如下:

```
1    reg freq_gen_reg;
2    always @(posedge clk)
3    begin
4         freq_gen_reg <= `UD freq_gen;
5    end
6
7    wire freq_risedge;
8    assign freq_risedge = !freq_gen_reg && freq_gen;</pre>
```

1S 时间脉宽信号产生如下(1S 的周期信号产生在前面实验中有很多类似的实现方法, 这里就不单独点出了):

```
1     wire test_flag;
2     reg [1:0]flag_cnt=2'd0;
3     always @(posedge clk_1hz)
4     begin
5      flag_cnt <= `UD flag_cnt + 1'b1;
6     end
7
8     assign test_flag = (flag_cnt==2'd0);</pre>
```

统计计数的方式如下代码(个位与十位示例,百位与千位基本类似,详情请查看源码文件):

```
wire seg0 carry; //个位
   3
   wire seg2_carry; //fi(v)
   wire seg3_carry;
  assign seg0 carry = (seg0 == 4'd9) && freq risedge && test flag;
   assign seg1_carry = (seg1 == 4'd9) && seg0_carry;
    assign seg2_carry = (seg2 == 4'd9) && seg1_carry;
    assign seg3 carry = (seg3 == 4'd9) && seg2 carry;
10
   always @(posedge clk) //频率的个位
11
12 begin
13
      if(seg3 carry)
          seg0 <= `UD 4'd9;
14
      else if(seg0 carry)
15
          seg0 <= `UD 4'd0;
16
17
      else if(freq risedge && test flag)
18
         seg0 <= `UD seg0 + 1'b1;
19
      else if(test_start)
20
         seg0 <= `UD 4'd0;
21 end
22
23
   always @(posedge clk) //频率的十位
24
   begin
25
      if(seg3 carry)
         seg1 <= `UD 4'd9;
26
27
      else if(seg1 carry) //当前位计数到 9. 溢出处则
28
         seg1 <= `UD 4'd0;
29
      else if(seg0_carry)
         seg1 <= `UD seg1 + 1'b1;
30
31
      else if(test_start)//每次测量前将数码管赋值为(
         seg1 <= `UD 4'd0;
32
33 end
```

11.5 实验现象

加载后的显示结果为:数码管显示从 0000,之后进入 1s 钟的测量时间, 3s 钟的显示时间周期性变化;

按轻触按键 KEY0, 调整待测试信号的频率, 随着按下次数增多, 待测试信号的频率上升. 当按下次数到 16 次后又回到最初的低频信号;

12 反应测试器

12.1 实验目的

设计一个反应测量仪,用于测量人体反应时间。

12.2 实验要求

LED0-LED7 八个 LED 灯随机点亮一个,当看到灯亮后立刻按下相应的 KEY。测量灯亮 起到按键按下这段时间, 然后将该时间以十进制的形式显示在数码管上, 以 ms 为单位。

12.3 实验原理

设计思路:

- 个移位流水灯。触发开始后 3 秒取出一个固定的 1、产生一个随机的 led 状态, 定义 亮灯情况,并锁存住一组 led 显示状态,触发开始计时。
- 2、以 ms 为单位进行计时、以触发开始信号复位计时器, 计时器分个位, 十位, 百位, 千位分别累加进行计数。
- 数码管显示,重新测量信号触发归零
- 比对模块,对按键触发进行比较,比较正确退出。



12.4 实验源码

12.4.1 顶层模块

顶层模块设计关联输入输出信号, 以及模块之间的信号互联, 此实验对应外部的输出输 出信号有:时钟、按键、led 和数码管;

前面已分析到顶层例化有 4 个模块,按键消抖这里不再重复介绍,按键输入信息传递到 比对计时模块进行比对, LED 模块接受触发信号得到一组 LED 控制信号(点亮一个 LED 灯), 并在 LED 灯点亮时输出一个计时开始信号以及 LED 控制信号给比对计时模块进行计时以及



检测按键是否按对, 比对计时模块计时完成后将计时信息以及计时使能信号传递给数码管显示模块进行显示; 由于板上仅有 8 个按键, 刚好映射 8 个 LED, 故而检测开始信号采用组合的方式产生, 用 KEY0 与 KEY7 同时按下为检测开始信号;

Module 设计如下:

```
`timescale 1ns / 1ps
21
     'define UD #1
22
     module lock_top(
23
          input
                          clk,
24
         input [7:0] key,
25
26
         output [7:0] led,
27
         output [7:0] smg,
28
          output [3:0] dig
29 );
30
31
32
          wire [7:0] btn_deb;
33
          wire
                        restart;
34
          wire
                        det_start;
35
          wire det_end;
36
37
          wire [15:0] ctrl;
38
39
          btn_deb#(
40
             .BTN_WIDTH ( 4'd8
                                            )//parameter BTN_WIDTH = 4'd8//按键位宽
41
          ) U_btn_deb
42
          (
43
                                 ( clk
               .clk
                                               ),//input
               .btn_in
44
                                 ( key
45
               .btn_deb
                                 ( btn_deb ) //o
46
          );
47
48
          assign restart = (\sim btn_deb[0]) & (\sim btn_deb[7]);
49
50
          led_ctl led_ctl(
                               ( clk ),//input clk //输入处理时间 50MHz
( restart ),//input restart //输入重新开始信息。高点平有效
( det_start ),//output reg det_start//输出检测开始信号
51
              .clk
52
               .restart
53
               .det start
54
               .led
                                ( led )//output reg [7:0] led //倫出检測条件。以 LED ?
55
          );
56
57
          compare compare(
                               ( clk ),//input clk, //施入处理时争 50MHz
( det_start ),//input det_start,//施入证时开始保护借号。
58
              .clk
59
               .det_start
                               ( restart ),//input restart //输入取得开始信号。
( btn_deb ),//input | 7:0| btn_deb //输入按键信
( led ),//input | 7:0| bit_sel //输入检测条信
( det_end ),//output det_end, //输出出图络来信息
60
               .restart
61
               .btn_deb
62
              .bit_sel
63
              .det end
64
              .ctrl
                                ( ctrl
65
          );
66
```



```
67
           seq_display seq_display(
                                                       ),//input clk, //输入处
68
                .clk
                                     ( clk
                                                       ),//input restart, //前入
),//input det_end, ///
),//input [15:0] ctrl,
                                      ( restart
69
                .restart
70
                .det end
                                      ( det end
                .ctrl
71
                                      ( ctrl
72
                                                       ),//output reg [7:0]smg, //输出 8 位数码(
) //output reg [3:0]dig //输出 4 位
73
                .smg
                                        smg
74
                .dig
                                      ( dig
75
           );
76
     endmodule
77
78
```

12.4.2 LED 显示控制模块

此模块的难点在于如何产生随机点亮一个LED 灯, 方法基于流水灯的点亮 LED 的流动, 用另外一个计数器产生一个取数使能信号, 若流水灯的单个状态维持时钟周期为 N, 使能信号计数器计数周期的时钟周期个数为 M, 整个出现重叠的周期为 M*N, 再加上外部输入触发开始信号, 每次检测产生出现点亮同样的 LED 灯的概率就很低了, 可忽略不计;

Runber 板卡上 LED 灯高定平控制点亮,流水初始状态设置为 8'b0000_0001;

在触发开始等待 3S, 当再一次出现两个计数器符合我们设置的阀值时触发进入开始检测状态。

Module 设计如下:

```
`timescale 1ns / 1ps
2
    'define UD #1
    module led ctl(
                             4
        input
5
        input
        output reg
        output reg
                   [7:0]
8
    );
10
        reg [25:0] time_1s_cnt = 26'd0; //0~11_999_999 1s 周期
11
        always @(posedge clk)
12
13
        begin
14
            if(time 1s cnt == 26'd11999999)
15
                time 1s cnt \leq `UD 26'd0;
16
17
                time_1s_cnt <= `UD time_1s_cnt + 26'd1;
18
        end
19
```

```
79
          reg [1:0] second_cnt = 2'd0;
80
          always @(posedge clk)
81
         begin
82
              if(restart)
83
                  second_cnt <= `UD 2'd0;
84
              else if(time_1s_cnt == 26'd1199_9999)
85
              begin
86
                  if(second\_cnt == 2'd3)
87
                       second_cnt <= `UD second_cnt;</pre>
88
89
                       second_cnt <= `UD second_cnt + 2'd1;</pre>
90
91
          end
92
93
94
          reg [7:0] led_temp = 8'b0000_0001;
95
          reg [9:0] time_led_cnt=10'd0;
96
97
          always @(posedge clk)
98
          begin
99
              if(time_led_cnt == 10'd579)
100
                  time_led_cnt <= `UD 10'd0;
101
102
                   time_led_cnt <= `UD time_led_cnt + 10'd1;
103
104
105
         always @(posedge clk)
106
          begin
107
              if(time_led_cnt == 10'd579)
108
                  led_temp <= `UD {led_temp[0],led_temp[7:1]};</pre>
109
110
111
112
          reg [8:0] time_cnt=9'd0; //取出随机 led 状态
         always @(posedge clk)
113
114
         begin
115
              time_cnt <= `UD time_cnt + 10'd1;
116
117
118
         reg start_cnt=1'b0; //start 计数
119
120
         always @ (posedge clk)
121
         begin
122
              if(second\_cnt == 2'd3 \&\& start\_cnt == 1'b0 \&\& time\_cnt == 10'd375)
123
                  det start <= `UD 1'b1;
124
125
                  det_start <= `UD 1'b0;</pre>
126
127
128
         always @(posedge clk)
129
         begin
130
              if(restart)
131
                  start_cnt <= `UD 1'b0;
132
              else if (second_cnt == 2'd3 && start_cnt == 1'b0 && time_cnt == 10'd375)
133
                  start_cnt <= `UD start_cnt + 1'b1;</pre>
134
```



```
always @(posedge clk)
76
77
          begin
78
              if(restart)
79
                   led <= `UD 8'b0000_0000;
80
              else if(second_cnt == 2'd3 && start_cnt == 1'b0 && time_cnt == 10'd375)
81
                   led <= `UD led_temp;</pre>
82
          end
83
84
     endmodule
85
```

12.4.3 比对计时模块

此模块中需注意两个功能:1、计时开始与结束;2、计时如何进位,超时如何统计; Module 设计如下:

```
'timescale 1ns / 1ps
2
     'define UD #1
3
    module compare(
                              clk, //输入处理时钟50MHz
det_start, //输入计时开始信号、1个时钟周期、高电平有效
4
         input
5
         input
                             restart, //重新开始信息
btn_deb, //输入检查信息
bit_sel, //输入检测条件
6
         input
7
                    [7:0]
        input
8
         input
                    [7:0]
                              det_end, //输出计时结束信号
crl //输出计时统计结果
10
         output
11
         output reg [15:0]
                             ctrl
12
    );
13
14
15
16
         17
         always@(posedge clk)
18
         begin
19
             if(det start)
20
                 time_ms_cnt <= `UD 16'd0;
21
             else if(time_ms_cnt == 16'd11999)
22
                 time_ms_cnt \leq `UD 16'd0;
23
24
                 time_ms_cnt <= `UD time_ms_cnt + 16'd1;
25
         end
26
27
28
                counter_en = 1'b0;
         reg
29
         reg
                flow = 1'b0;
30
         reg
                counter_en_1d = 1'b0;
31
```



```
32
         always @(posedge clk)
33
         begin
34
              if(det_start)
35
                  counter_en <= `UD 1'b1;</pre>
              else if((btn_deb == (~bit_sel)) || flow || restart) // 接键接下低电平有效。LED 商电平点差
36
37
                  counter_en <= `UD 1'b0;</pre>
38
         end
39
40
         always @(posedge clk)
41
         begin
42
              counter_en_1d <= `UD counter_en;</pre>
43
44
45
         assign det_end = (~counter_en & counter_en_1d) & (~restart);
46
47
48
49
50
         wire [3:0] dec_single,dec_ten,dec_hundred,dec_thousand;
51
                dec_sigle_trg;
52
         wire
                     carry1,carry2,carry3,carry4;//4 似此位
53
54
         assign dec_sigle_trg = counter_en & (time_ms_cnt == 16'd11999);
55
56
         always @(posedge clk)
57
58
              if(det_start)
59
                  flow <= `UD 1'b0;
60
              else if(carry4)
61
                  flow <= `UD 1'b1;
62
63
64
         assign ctrl ={dec_thousand,dec_hundred,dec_ten,dec_single};
65
         dec_counter single(
66
67
             .clk
                                 ( clk
                                                   ),//input
68
             .det_start
                                                 ),//input
                                 ( det_start
69
                                 ( dec_sigle_trg ),//input
             .trig
70
                                                   ),//input
             .flow
                                 ( flow
71
72
              .carry
                                 ( carry1
                                                   ),//output reg
73
              .dec
                                 ( dec_single
                                                   ) //output reg [3:0] dec
74
         );
75
76
         dec_counter ten(
77
                                 ( clk
                                                   ),//input
             .clk
                                                   ),//input
),//input
78
              .det_start
                                 ( det_start
79
              .trig
                                    carry1
                                                   ),//input
80
             .flow
                                 ( flow
81
82
                                 ( carry2
             .carry
                                                   ) //output reg [3:0] dec
83
              .dec
                                 ( dec_ten
84
         );
85
```



```
86
          dec_counter hundred(
                                                   ),//input
),//input
),//input
87
              .clk
                                  ( clk
88
              .det_start
                                  ( det_start
              .trig
89
                                  ( carry2
90
              .flow
                                    flow
                                                    ),//input
91
92
              .carry
                                    carry3
                                                   ),//output reg
93
                                  ( dec_hundred ) //output reg [3:0] dec
              .dec
94
         );
95
96
         dec_counter thousand(
97
             .clk
                                  ( clk
                                                    ),//input
                                                   ),//input
),//input
98
              .det_start
                                  ( det_start
99
              .trig
                                  ( carry3
                                  ( flow
                                                    ),//input
100
              .flow
101
102
              .carry
                                  ( carry4
                                                    ),//output reg
                                  ( dec_thousand ) //output reg [3:0] dec
103
              .dec
104
         );
105
106 endmodule
107
```

计时统计模块 module 设计如下:

每一位计时范围 0~9, 输入触发信号触发计数加一, 当计数到 9 时再输入触发信号则 归位到 0 并且输出进位信号 (carry), 同时接收全溢出信号, 当 4 位全部溢出时固定输出 9;

```
`timescale 1ns / 1ps
2
     'define UD #1
3
     module dec_counter(
         input
                            clk,
5
         input
                            det_start,
6
         input
                            trig,
         input
                            flow,
9
         output reg
                           carry,
10
         output reg [3:0] dec
11
    );
12
13
         always @(posedge clk)
14
15
              if(trig \& dec == 4'd9)
16
                  carry <= `UD 1'b1;
17
18
                  carry <= `UD 1'b0;
19
         end
20
```



```
21
          always @(posedge clk)
22
         begin
23
              if(det_start)
24
                  dec \le `UD 4'd0;
25
              else if(flow)
26
                  dec <= `UD 4'd10;
27
              else if(trig)
28
              begin
                  if(dec == 4'd9)
29
30
                       dec \le `UD 4'd0;
                  else if(dec!= 4'd10)
31
32
                       dec \le `UD dec + 1'b1;
33
              end
34
         end
35
36
     endmodule
37
```

12.4.4 数码管显示模块

数码管显示模块到这个阶段相信大家都不陌生了,这里就给大家介绍一下输入输出信号, 以及显示的使能控制;

输入输出信号如下

```
module seq_display(
2
          input
                                 clk,
                                restart, //偷入重新开始信号。商点平有效
det_end, //偷入计时结束信号
3
          input
          input
          input
                      [15:0]
                                 ctrl,
6
7
          output reg [7:0]
                                 smg,
8
                      [3:0]
                                 dig
          output reg
9
     );
10
```

显示数值控制如下:



```
2
3
          reg [3:0] key0_cnt=4'd0,key1_cnt=4'd0,key2_cnt=4'd0,key3_cnt=4'd0;
4
          always @(posedge clk)
5
          begin
              if(restart)
              begin
8
                   key0_cnt \le `UD 4'd0;
                   key1_cnt <= `UD 4'd0;
10
                   key2_cnt \le `UD 4'd0;
                   key3_cnt \le `UD 4'd0;
11
12
13
              else if(det_end)
14
              begin
15
                   key0_cnt <= `UD ctrl[ 3: 0];
16
                   key1_cnt <= `UD ctrl[ 7: 4];
17
                   key2_cnt <= `UD ctrl[11: 8];
18
                   key3_cnt <= `UD ctrl[15:12];
19
              end
20
         end
21
```

12.5 实验现象

烧录固件后,第一次进入不需要触发,第二次以后进入检测需要同时接下 KEY0 和 KEY7 触发开始,开始后三秒 LED0-LED7 八个 LED 灯随机点亮一个,当看到灯亮后立刻接下相应的 KEY。如果匹配 LED 灯的位置,将该时间以十进制的形式显示在数码管上,以 ms 为单位;若不匹配则不结束检测,直到计时超出 9999ms 时自动退出,数码管显示时间 9999;