# Implementação monociclo de um processador simples

#### Arquitetura de Organização de Computadores

https://sites.google.com/ic.ufal.br/ecom025


Prof<sup>o</sup> Erick de A. Barboza





# Previously...





### Previously...



```
Programa em
     Linguagem de alto
        nível (e.g., C)
              Compilador
  Programa em linguagem
     assembly (e.g., MIPS)
              Montador
       Programa em
        linguagem de
       Máquina (MIPS)
Interpretação
         Hardware
```

```
temp = v[k];
v[k] = v[k+1];
v[k+1] = temp;
```

```
lw $to, 0($2)
lw $t1, 4($2)
sw $t1, 0($2)
sw $t0, 4($2)
```

```
0000
    1001
          1100
               0110 1010
                         1111
                               0101 1000
               1000 0000
     1111
          0101
                         1001
                               1100
                                    0110
          1010
               1111
                    0101
1100
     0110
                         1000
                               0000 1001
0101 1000
          0000 1001 1100 0110 1010 1111
```


# Perguntas que Devem ser Respondidas ao Final do Curso



- Como um programa escrito em uma linguagem de alto nível é entendido e executado pelo HW?
- Qual é a interface entre SW e HW e como o SW instrui o HW a executar o que foi planejado?
- O que determina o desempenho de um programa e como ele pode ser melhorado?
- Que técnicas um projetista de HW pode utilizar para melhorar o desempenho?

#### Interface HW/SW: ISA






# Visão Simplificada de Processamento de Instrução





CPU faz continuamente 3 ações:




#### **Buscando Instrução**

desvio?



- CPU deve saber qual é a instrução que deve ser buscada Instrução na sequência?
   Instrução especificada em um
- CPU deve calcular endereço da próxima instrução a ser executada



# Decodificando Instrução



 CPU deve determinar o que é a instrução

Diferentes formatos de

instrução

Como se identifica diferentes formatos?

Como se identifica diferentes instruções com mesmo formato?

Como se obtem os operandos?

ор	rs	rt	rd	sa	funct	R format
ор	rs	rt	immediate			I format
ор		J format				



#### **Executando Instrução**



 CPU deve seguir o que a instrução manda

Diferentes tipos de instruções

- Aritméticas/Lógicas
- Acesso à memória
- Desvios

Cálculos com dados e endereços

Acesso a diferentes componentes

Registradores, ALU, Memória ...

Coordenação da interação entre diferentes componentes



#### Partes de uma CPU




#### Datapath

**Unidade de Processamento** da instrução

Caminho onde os dados/endereços trafegam

Composto por unidades funcionais, que operam sobre dados/endereços, e suas interconexões

- Processamento: ALUs, Somadores, Multiplexadores ...
- Armazenamento: Registradores e Memória



#### Partes de uma CPU






#### Controle

#### **Unidade de Controle**

Decodifica a instrução
Coordena as etapas de
processamento da instrução
Ativa somente as unidades
funcionais necessárias para
execução da instrução

Decisão baseada na instrução



#### Arquitetura de uma CPU





Projeto de arquitetura de uma CPU requer a definição de:

Conjunto de registradores

Tipos de dados

Repertório de instruções

Formato de instruções

#### **Projetando uma CPU Simples**





- Iremos ver como se pode projetar e implementar uma CPU simples
- CPU com um repertório de instruções composto por um subconjunto de instruções do MIPS

Aritméticos, lógicos, armazenamento e desvio

- Conjunto de registradores: mesmo do MIPS
- Operandos são do tipo inteiro
- Toda instrução deve ser executada em um ciclo de clock (Implementação Monociclo)

Irreal nos dias de hoje

Ciclo de clock deve longo o suficiente para que a instrução mais lenta respeite esta restrição

# Instruções



#### Repertório

Instrução	Descrição		
ADD rd, rs, rt	rd <- rs + rt		
SUB rd, rs, rt	rd <- rs - rt		
AND rd, rs, rt	rd <- rs and rt (bit a bit)		
OR rd, rs, rt	rd <- rs or rt (bit a bit)		
SLT rd, rs, rt	Se rs < rt, rd <- 1, senão rd <- 0		
LW rt, desl(rs)	Carrega palavra de mem. em registrador rt		
SW rt, desl(rs)	Armazena conteúdo de registrador rt em mem.		
BEQ rs, rt,end	Desvio para end, se rs == rt		


#### **Formato**

#### Aritméticos/Lógicos Armazenamento Desvio

ор	rs	rt	rd	sa	funct	
ор	rs	rt	deslocamento			
ор	rs	rt	ende	reço		

#### **MIPS: Visão Abstrata**






 Na CPU simples, 2 etapas sempre executadas independente da instrução

Endereço do PC é enviado a memória para buscar instrução Ler um ou dois registradores, especificados na instrução

#### Por Que Duas Memórias?





Na CPU simples, uma instrução deve ser executada em um ciclo

Nenhuma unidade funcional pode ser utilizada mais de uma vez no mesmo ciclo, exceto banco de regs. (pode haver leitura e escrita)

Duplica-se a memória: instruções e dados

#### Categorias de Elementos da CPU





A CPU é composta por 2 categorias de elementos:

Combinacional

Sequencial

Combinacional


Operam sobre dados Saída é uma função da entrada ALUs, multiplexadores...


Sequencial

Possui um estado

Armazena informações

Registradores, memória...





# Relógio (Clock)




- Lógica combinacional opera sobre dados durante ciclos de clock

  Entre subidas ou descidas do clock (clock edges)
- Execução típica na CPU

Lê conteúdo de elementos sequenciais → envia valores para lógica combinacional → escreve resultados em um ou mais elementos sequenciais


Mudança de estado (escritas) ocorre nos clock edges
 Se não ocorrer, deve haver um sinal explícito para habilitar escrita



18

# Implementação Monociclo







# Construindo a Unidade de Processamento (Datapath)



- Precisamos analisar o que cada etapa do ciclo de execução de uma instrução precisa
  - Busca e execução
- Precisamos analisar o que cada instrução do repertório precisa

```
add, sub, and, or, slt, lw, sw, beq
```

# Componentes Básicos: Busca de Instrução






Memória

Entrada: endereço, Saída: instrução

- Registrador PC de 32 bits
   Contém endereço da instrução a ser executada
   Atualizado todo ciclo de clock
- Somador


Soma PC com valor constante



Organização e Arquitetura de Computadores - 10/0FAL - FIOI. LIICK A. DAIDUZO

# Busca de Instrução






# Componentes Básicos: Instruções Aritméticas e Lógicas



- Banco de registradores
  - Lê dois registradores
  - Armazena resultado em um registrador
- ALU calcula operandos vindos dos registradores




a. Registers b. ALU

# Instruções Aritméticas e Lógicas









# Instruções Aritméticas e Lógicas





# Busca e Execução de Instruções Aritméticas e Lógicas





# Componentes Básicos: Instruções de Armazenamento




Memória de dados

Leitura e escrita

Unidade de extensão de sinal


Para transformar o deslocamento de 16 bits em 32 bits

- Registradores para ler e escrever
- ALU para calcular endereço: registrador base + deslocamento




# Instruções de Armazenamento







# Instruções de Armazenamento












#### Instruções Aritméticas e de Armazenamento






Dois multiplexadores são necessários para selecionar entrada:

Registrador (aritmética) ou Deslocamento(armazenamento)

ALU (aritmética) ou Memória (armazenamento)


#### **Executando ADD**






#### **Executando LW**





#### **Executando SW**





# Componentes Básicos: Instruções de Branch




- Registradores para ler
- ALU para comparar operandos
   Subtrai operandos e checa a saída 0
- Unidade de extensão de sinal
  - Para transformar o endereço contido na instrução (relativo) de 16 bits em 32 bits
- Unidade para deslocar de 2 bits para esquerda o endereço relativo

Multiplicar por 4

Somador para adicionar o endereço relativo x 4 ao endereço do PC

#### Instrução de Branch






### **Executando BEQ**








## Unidade de Processamento (Quase) Completa








## O Que É Que Falta?





Unidade que decodifique as instruções

Escolha operação da ALU, controle escrita em registrador, controle leitura/escrita na memória, etc

### Controle da ALU



#### ALU usada para:

Load/Store: Função = soma

Branch: Função = subtração

Aritmética/Lógica: depende do campo funct

ALU control	Function			
0000	AND			
0001	OR			
0010	add			
0110	subtract			
0111	set-on-less-than			
1100	NOR			

## **Controle da ALU**





opcode	ALUOp	Operation	funct	ALU function	ALU control
lw / sw	00	load/store word	XXXXXX	add	0010
100 / S00	00	load/Store word		auu	0010
Beq	01	branch equal	subtract	0110	
Aritmética/ lógica	10	add	100000	add	0010
		subtract	100010	Subtract	0110
		AND	100100	AND	0000
		OR		OR	0001
		set-on-less-than	101010	set-on-less-than	0111

## **Controle da ALU**






Alu	Юр		F0			Operação		
AluOp1	AluOp0	F5	F4	F3	F2	F1	F0	
0	0	X	Х	X	X	X	X	0010
X	1	X	Х	X	X	X	X	0110
1	X	X	X	0	0	0	0	0010
1	X	X	Х	0	0	1	0	0110
1	X	X	X	0	1	0	0	0000
1	X	X	X	0	1	0	1	0001
r1	X	X	X	1	0	1	0	0111

### **Unidade de Controle Principal**



#### Sinais de controle são derivados da instrução


Decodificação da instrução



#### **Unidade de Processamento Com Controle**








#### **Unidade de Processamento Com Controle**








# Busca de Instrução








## Instruções Aritméticas/Lógicas








### Instrução LW








### Instrução BEQ







#### Tarefas de casa



Leitura

Seções 4.1 – 4.4.

Exercícios do Livro 4.1-4.7



#### To be continued...





