Vyšší odborná škola a Střední průmyslová škola elektrotechnická Olomouc



STŘEDOŠKOLSKÁ ODBORNÁ ČINNOST

Obor 10. elektrotechnika, elektronika a telekomunikace

SDR přijímač pro pásmo KV

SDR RECEIVER FOR SW BAND

Autor: Jan Vykydal

SDR přijímač pro pásmo KV		
SDR prijimac pro pasmo Kv		

Prohlášení

Prohlašuji, že jsem svou práci SOČ vypracoval samostatně a použil jsem pouze podklady (literaturu, projekty, SW atd.) uvedené v seznamu vloženém v práci SOČ.

Prohlašuji, že tištěná verze a elektronická verze soutěžní práce SOČ jsou shodné.

Nemám závažný důvod proti zpřístupňování této práce v souladu se zákonem č. 121/2000 Sb., o právu autorském, o právech souvisejících s právem autorským a o změně některých zákonů (autorský zákon) v platném znění.

Poděkování

Chtěl bych vyslovit poděkování panu Ing. Pavlu Lorenzovi, Ing. Jiřímu Burdovi a Ing. Petru Ďurišovi, za odborné konzultace a poskytnuté informace. Dále bych chtěl poděkovat Ing. Petru Ďurišovi za pomoc s výrobou desek plošných spojů. V neposlední řadě patří velký dík mému tátovi, který mi pomohl s ukotvením antény a výrobou krabičky.

ANOTACE

Tato práce popisuje návrh, konstrukci a realizace SDR přijímače pro pásmo krátkých vln. Dále se věnuje digitálnímu zpracování signálu. Postupně je v textu rozebraná cesta signálu od antény až k operátorovi radiové stanice.

Klíčová slova: SDR, softwarově definované rádio, přijímač, filtr, digitalizace, mikrokontrolér, ATmega8, směšovač, DDS, přímá digitální syntéza, oscilátor, Johnsonův čítač, kvadraturní detektor.

ANNOTATION

This work describes a design, construction and realization SDR radio for short waves. Futher it presents digital processing of signal. Text deconstructs signal's path step by step from anthena to radio station operator.

Key words: SDR, software defined radio, receiver, filter, digitization, microcontroller, AT-mega8, mixer, DDS, direct digital synthesis, oscillator, Johnson counter, quadrature detector.


Obsah

Ú	m Jvod	6
1	Koncepce přijímače	7
2	Nízkošumový selektivní zesilovač	8
3	Řídící jednotka	12
4	Lokální oscilátor 4.1 Výpočet konfiguračního slova 4.1.1 Konfigurace DDS 4.1.2 Konfigurace pomocí paralelního rozhraní 4.1.3 Konfigurace pomocí sériového rozhraní 4.2 Popis funkce bloku	18 18 19
5	Směšovací blok 5.1 Popis funkce bloku	23
6	Zdroj napětí	30
7	Softwarové zpracování7.1 Základní princip zpracování	
8	Návod k obsluze zařízení	36
Zá	ávěr	37
Se	eznam použité literatury a studijních materiálů	38
Se	eznam tabulek	39
$\mathbf{S}\mathbf{\epsilon}$	eznam obrázků	39
\mathbf{A}	PŘÍLOHA A.1 Obsah přiloženého DVD	40

Úvod

Cílem mé práce bylo navrhnout a realizovat SDR přijímač pro pásmo krátkých vln. Toto téma spojuje mikroprocesorovou a číslicovou techniku s radioelektronikou, kterou jsem si chtěl osahat. V úvodu bych chtěl dále vysvětlit, co se skrývá za zkratkou SDR.


Zkratka SDR znamená Software Defined Radio (v překladu Softwarově Definované Rádio). Jedná se o další vývojovou etapu rádiových přijímačů a vysílačů. Klasická analogová rádia se postupně vyvíjela od jednoduchých krystalových přijímačů s přímým zesílením, přes přímosměšující tranzistorové přijímače až k velmi složitým přijímačům typu superheterodyn s možnostmi přepínání nejrůznějších demodulací a velkým rozsahem přijímaných pásem. Tyto přijímače ale začínaly být tak složité, že se k napěťovým signálům nesoucím informace při jejich zpracování přičítal šum jednotlivých bloků. Tento šum pak výrazně zhoršoval kvalitu přijímaného signálu. SDR je moderní technologie, která se snaží tyto nežádoucí vlivy hardwarových komponentů omezit. Ideální SDR přijímač se skládá jen z antény analogově digitálního převodníku a digitálního obvodu, který signál demoduluje. Díky tomu se k přijímané informaci přidává jen minimální chyba při digitalizaci signálu. Tato technologie tedy posouvá zařízení pro rádiový přenos o světelné roky dál, jelikož je s jejich pomocí možné přenášet v podstatě libovolně modulovaný signál, a tím pak přenášet komprimované informace, nebo vytvářet nové digitální modulace. Obrovskou výhodou SDR přijímačů a vysílačů je jejich neustálé vylepšování bez nutnosti jakkoliv měnit hardware přijímače.



Obrázek 1: blokové schéma ideálního SDR přijímače

1 Koncepce přijímače

V úvodu bylo uvedeno blokové zapojení ideálního SDR přijímače. Toto zapojení je ale náročné na realizaci, protože vstupní analogově digitální převodník by musel mít vzorkovací frekvenci minimálně dle Shannonův-Nyquistův-Kotělnikova teorému $f_v > 2f_{max}$. Tedy pro přijímač určený k příjmu pásma 20 metrů by muselo pro vzorkovací frekvenci platit $f_v > 2 \cdot 14,35 \ MHz$. Takovéto převodníky se sice vyrábějí, ale jejich cena je nad rámec rozpočtu tohoto projektu. Dalším problémem by bylo zpracování objemného datového toku z těchto převodníků. Proto byl tento koncept analogově digitálního převodníku přímo za anténou zamítnut. Namísto toho byla navržena taková koncepce, která umožňuje výstupní napěťový signál z SDR vzorkovat na prakticky libovolné zvukové kartě s linkovým vstupem.




Obrázek 2: blokové schéma navrženého přijímače


Toto blokové schéma představuje jednotlivé desky plošných spojů nebo jiných samostatných částí. Tyto bloky budou v následujícím textu postupně rozebírány.

2 Nízkošumový selektivní zesilovač

Tento obvod má za úkol zesílit vstupní signál a současně odstranit nežádoucí signál mimo přijímané pásmo. Vstupní signál z antény je přiváděn konektorem P1, dále pokračuje k transformátoru T1. Ten slouží jako impedanční přizpůsobení, kdy upravuje impedanci ze vstupních $50~\Omega$ směrem nahoru až na několik set ohmů. Impedance závisí na kmitočtu vstupního signálu. Sekundární vinutí transformátoru T1 tvoří s kondenzátorem C2 a kapacitním trimrem C3 paralelní rezonanční obvod naladěný na frekvenci 14 MHz. Tento rezonanční obvod je spojen kapacitní vazbou, kterou tvoří kondenzátor C4 s dalším paralelním rezonančním obvodem. Ten je tvořen kondenzátorem C5, kapacitním trimrem C6 a primárním vinutím transformátoru T2. Tento rezonanční obvod je naladěný na frekvenci 14,35 MHz. Další funkce transformátoru T2 je transformace impedance zpátky na 50 Ω . Transformátory T1 a T2 jsou navinuty na toroidním jádru Amidon T44-2. Upravený signál pokračuje dále přes vazební kondenzátor do tranzistorového zesilovače. Jedná se o zesilovač pracující ve třídě A a je postavený s tranzistorem KF630D. Teplotní stabilizaci zajišťuje záporná proudová zpětná vazba tvořená rezistory R3 a R4. Napětí báze je stabilizováno zápornou napěťovou zpětnou vazbou tvořenou rezistory R1, R2 a R5. Výstupní proud z tranzistoru teče do bifilárně navinutého transformátoru T3. T3 tvoří sedm závitů izolovanou dvoulinkou drátu průměru 0,8 mm na toroidní jádro z materiálu N2. Tento transformátor přizpůsobuje výstupní impedanci na 50 Ω . Před výstupním konektorem je ještě zařazen kondenzátor C11, který slouží k oddělení stejnosměrné složky. Celý obvod se tedy chová jako aktivní frekvenční propust.




Obrázek 3: Graf selektivnosti aktivní pásmové propusti




Obrázek 4: Schéma zapojení nízkošumového selektivního zesilovače


Deska plošného spoje je zhotovena na oboustranném materiálu FR4. Spodní strana tvoří vlastní vrstvu spojů a na horní straně je rozlitá měď kvůli stínění obvodu.



Obrázek 5: Deska plošného spoje selektivního zesilovače, strana spojů



Obrázek 6: Osazovací plán selektivního zesilovače, strana součástek



Obrázek 7: Osazovací plán selektivního zesilovače, strana spojů


Tabulka 1: Tabulka použitých součástek pro desku selektivního zesilovače

Určovatel	Pouzdro	Množství	Určení
T3	N2	1	TR11
T1,T2	Amidon-T44-2	2	TRXTOY
C1	Elko_vert_11x5mm_RM2.5	1	$10\mathrm{u}/50\mathrm{v}$
C2,C5	C_0805	2	100p
C3,C6	CT	2	6-50p
C4	C_0805	1	4p7
C7,C8,C9,C10,C11	C_0805	5	100n
P1	BNC	1	ANT
P2	MLW6	1	napájení
P3	MCX	1	LNA_OUT
Q1	TO5	1	KF630D
R1	R_1206	1	560R
R2	R_1206	1	500R
R3	R_1206	1	4R7
R4	R_1206	1	12R
R5	R_1206	1	3k3
M1,M2,M3,M4	M3	4	M3


3 Řídící jednotka

Tento modul slouží k ovládání celého rádia, nastavení a zobrazení přijímané frekvence a dále k řízení generátoru DDS pro ovládání výstupního kmitočtu lokálního oscilátoru.


Rídící jednotka je postavena na jednočipovém mikrokontroléru ATmega8, taktovaného na 11,0592 MHz. Frekvence hodin není náhodná, ale je vybrána záměrně, jelikož díky této taktovací frekvenci může mikrokontrolér komunikovat s okolím pomocí rozhraní USART rychlostí 9600 Bdps. K mikrokontroléru je připojen znakový LCD displej RC1602B2-BIW-CSX s řadičem HD44780. Jedná se o displej, který zobrazuje informaci ve dvou řádcích, každý po 16 znacích. Displej je použit k zobrazování frekvence přijímané stanice a velikosti ladícího kroku. Dále je k mikrokontroléru připojen rotační enkodér s vestavěným tlačítkem. Pro změnu frekvence nebo velikosti ladícího kroku. Na základě údajů získaných od operátora řídící jednotka nakonfiguruje DDS obvod v lokálním oscilátoru.




Obrázek 8: Vývojový diagram programu řídící jednotky část A




Obrázek 9: Vývojový diagram programu řídící jednotky část B




Obrázek 10: Schéma zapojení řídící jednotky



Obrázek 11: Deska plošného spoje řídící jednotky, strana spojů



Obrázek 12: Osazovací plán řídící jednotky, strana součástek



Obrázek 13: Osazovací plán řídící jednotky, strana spojů

Tabulka 2: Tabulka použitých součástek pro desku řídící jednotky


Určovatel	Pouzdro	Množství	Určení
C1	Elko_vert_11x5mm_RM2.5_CopperClear	1	$100\mathrm{u}/10\mathrm{V}$
C2,C3	C_0805	2	18p
C4,C5	C_0805	2	100n
C6,C7,C8	C_0805	3	10n
CON1	vasch_strip_5x2	1	ISP-10
IC1	TQFP-32_7x7mm_Pitch0.8mm	1	ATMEGA8-AI
P1	vasch_strip_3x2_90	1	MLW6
P2	$vasch_strip_5x2_90$	1	MLW10
R1	R_1206	1	10k
RV1	Potentiometer_Trimmer-Suntan-TSR-3386P	1	10k
Y1	Crystal_HC49-SD_SMD	1	11.592MHz
P5	pin_socket_3	1	napajeni
P6	pin_socket_3	1	config
P7	pin_socket_8	1	data
P8	$\operatorname{pin} _\operatorname{socket} _2$	1	podsvit
P4	pin_strip_3	1	ENCODER
P3	pin_strip_3	1	USART
SW1	pin_strip_2	1	SW_PUSH
R2	Resistor_Vertical_RM7.5mm	1	220R
M1,M2,M3,M4	M3	4	M3

4 Lokální oscilátor

Lokální oscilátor je postaven na obvodu od firmy Analog Devices AD9850BRS. Jedná se o takzvaný DDS - Direct Digital Synthesizer (přímá digitální syntéza) což je technologie určená pro generování, většinou harmonických signálů s digitálně přesně nastavitelným výstupním kmitočtem. Obvod AD9850 dokáže generovat, za předpokladu referenčního hodinového signálu o frekvenci 125 MHz, sinusové průběhy od 0,0291 Hz s krokem 0,0291 Hz. Integrovaný obvod se skládá z: rozhraní pro konfiguraci, registru pro zachycení vstupních dat, registru pro aktuální konfiguraci, DDS bloku, DAC a nízkošumového komparátoru.

Jak vlastně DDS funguje? DDS je tvořena pamětí nejčastěji ROM (Read Only Memory) ve které jsou uchovány vzorky funkce, kterou chceme generovat. V případě AD9850 jsou vzorky v rozlišení 10 bitů. Hodnota ve fázovém registru určuje o kolik vzorků se při dalším taktu referenčních hodin přesune. Když vnitřní čítač dosáhne konce paměti, dojde k jeho vynulování a pokračuje opět od začátku. Data z paměti jsou přiváděna do rychlého 10 bitového DA převodníku, kde se převádí na napětí.

DDS Obvod se podle obdrženého konfiguračního slova nastaví do odpovídajícího módu a pokud jsou konfigurační data v pořádku, je na výstupu DA převodníku požadovaný signál odpovídající nastavenému kmitočtu.



Obrázek 14: Blokové schéma AD9850

4.1 Výpočet konfiguračního slova

Konfigurační slovo má 40 bitů a slouží k nastavení výstupní frekvence a módu práce DDS. První 4 byte určují požadovaný kmitočet a poslední byte určuje mód. Hodnota 32b slova pro konfiguraci frekvence se vypočítá podle vztahu:

$$f_{OUT} = \frac{\Delta Phase \cdot CLKIN}{2^{32}}$$

kde:

 f_{OUT} požadovaná výstupní frekvence $\Delta Phase$ 32b konfigurační slovo CLKIN frekvence referenčních hodin

Poslední byte konfiguračního slova přepíná DDS do čtyřech módů práce:

Tabulka 3: Možné módy obvodu AD9850

Hodnota	Popis
4	power-down
0	power-up
2	test
1	test

Když je tato posloupnost vytvořena, tak je buď pomocí sériového nebo paralelního rozhraní nahrána do DDS.

4.1.1 Konfigurace DDS

Aby AD9850 správně fungoval, je třeba jej napřed správně nakonfigurovat. K tomuto účelu je možné přistupovat dvěma způsoby. První způsob je pomocí paralelního rozhraní a druhý pomocí rozhraní sériového.

4.1.2 Konfigurace pomocí paralelního rozhraní


Ke konfiguraci se používá 8 bitového datová sběrnice pro přenos dat, k ovládání komunikace slouží řídící signály: WRITE, FQ_UD a RESET. Komunikace probíhá po jednotlivých bytech. Napřed je třeba obvod resetovat. To se provede přivedením logické úrovně H na signál RESET po dobu minimálně pěti period referenčních hodin. Tím se vynuluje ukazatel registru zachycení a DDS je připravena k zápisu konfiguračního slova. Konfigurační slovo o délce 40b neboli 5B je posloupnost určující výstupní frekvenci, fázi a mód. Zápis probíhá tak, že na datovou sběrnici nastavíme byte (začíná se od LSB směrem k MSB). Poté vyšleme zapisovací impuls na signál WRITE široký minimálně 3,5 ns. Data jsou zapsána do záchytného registru pro konfiguraci při náběžné hraně. Poté počkáme minimálně 3,5 ns (během tohoto času se zvyšuje ukazatel do záchytné paměti vstupních dat) a můžeme pokračovat. Tento proces je nutné zopakovat celkem pětkrát aby se celé konfigurační slovo přeneslo do DDS. Nakonec se celé konfigurační slovo uloží do řídícího registru DDS. Toto se provede přivedením impulzu na vstup FQ_UD.

4.1.3 Konfigurace pomocí sériového rozhraní


Sériová konfigurace na rozdíl od paralelní využívá pro přenos dat jen jeden datový signál a to sedmý bit D7 komunikační sběrnice označovaný jako LOAD a dále používá signály CLK, FQ UD a RESET. Aby bylo možné komunikovat po sériové sběrnici je nutné připojit datové signály komunikační sběrnice D0 a D1 na logickou úroveň H a signál D2 na logickou úroveň L. Sériová komunikace tedy probíhá po jednotlivých bitech. Na začátku je opět nutné AD9850 restartovat, přivedením logické úrovně H na signál RESET po dobu alespoň pěti period hodinového signálu. Dále je třeba inicializovat sériovou komunikaci. Inicializace probíhá přivedením pulsu na signál CLK o minimální šířce 3,5 ns počkáním alespoň 3,5 ns a přivedením pulsu minimální šířky 7 ns na FQ UD. Po této inicializaci následuje přenos konfiguračního slova. Zápis konfiguračního slova probíhá následovně. Na signál LOAD nastavujeme jednotlivé konfigurační bity (od LSb do MSb). Když je na signálu LOAD stabilní hodnota aktuálně přenášeného bitu, tak vyšleme puls na CLK široký alespoň 3,5 ns. Při náběžné hraně se zapíše bit do registru pro zachycení konfiguračního slova. Poté čekáme minimálně 3,5 ns, během tohoto intervalu se inkrementuje ukazatel do registru pro zachycení konfiguračního slova o jedničku. Tento postup opakujeme celkem čtyřicet krát. V záchytném registru je zapsáno celé konfigurační slovo. Nyní se přivedením zapisovacího impulzu o minimální šířce 7 ns na vstup FQ UD, provede zápis do řídícího registru DDS.

4.2 Popis funkce bloku


Jak již bylo zmíněno výše, pro správnou funkci generátoru DDS, je potřeba použít stabilní zdroj hodinového signálu. Z tohoto důvodu je použit stabilní krystalový oscilátor CFPS-73-100M který dodává kmitočet 100 MHz. Signál generovaný krystalovým oscilátorem je však sinusového průběhu a pro potřeby zdroje hodinového signálu pro DDS je ho potřeba upravit. Tato úprava spočívá v předřazeném tvarovači, který je tvořen rychlým hradlem NAND se Schmittovým vstupním obvodem a je zapojeno jako invertor. Jako vhodný typ hradla se ukázal obvod 74VHC1G132DTTG, což je jedno hradlo NAND se Schmittovým vstupem v pouzdře SOT 23-5. Pro zabezpečení ochrany obvodu DDS, je na vstup datových signálů předřazen rychlý oddělovač sběrnice 74F245. Analogový vystup je přiveden k dolní propusti tvořenou L1, C8 a C9. Tento filtr slouží k potlačení vyšších harmonických kmitočtů, které vznikají jako vedlejší produkt digitální syntézy. Současně také upravuje impedanci pro koncový zesilovací stupeň realizovaný s tranzistorem KF630D. Jeho obvodové řešení je shodné se zesilovacím stupněm ve vstupním předzesilovacím selektivním zesilovači. Transformátor TR1 je proveden na toroidním jádře z hmoty N2, jako bifilární vinutí se sedmi závity.




Obrázek 15: Schéma zapojení řídící jednotky



Obrázek 16: Deska plošného spoje lokálního oscilátoru, strana spojů



Obrázek 17: Osazovací plán lokálního oscilátoru, strana součástek



Obrázek 18: Osazovací plán lokálního oscilátoru, strana spojů

Tabulka 4: Tabulka použitých součástek pro desku lokálního oscilátoru


Určovatel	Pouzdro	Množství	Určení
C1,C5-C7,C10-C14	SMD-0805	9	100n
C2,C3,C4	Elko_vert_11.2x6.3mm_RM2.5	3	$10\mathrm{u}/50\mathrm{v}$
C8,C9	SMD-0805	2	150p
IC1	SO-20-L	1	74F245
IC2	SOT-23-5	1	74VHC1G132DTT1G
L1	R3-LARGE_PADS	1	$1\mathrm{u}$
Q1	TO5	1	KF630D
R1,R2,R3,R4	R_1206	4	10k
R5	R_1206	1	3k9
R6,R7,R13	R_1206	3	50R
R8	R_1206	1	560R
R9	R_1206	1	1k
R10	R_1206	1	4R7
R11	R_1206	1	12R
R12	R_1206	1	3k3
TR1	Amidon-T44-2	1	TRF11
U1	SOT-223	1	LD1117S33CTR
P3	MCX	1	DDS_OUT
P1	$vasch_strip_5x2_90$	1	MLW10
P2	vasch_strip_3x2_90	1	MLW6
M1,M2,M3,M4	M3	4	M3
IC3	SSOP-28	1	AD9850BRS
XTAL1	SMD7x5	1	CFPS

5 Směšovací blok

Tento obvod má za úkol frekvenčně posunout přijímaný napěťový signál do základního nízkofrekvenčního (audio) pásma, tak aby jej bylo možné zpracovávat pomocí zvukové karty. Výstupem s tohoto modulu jsou dva signály I a Q navzájem posunuty o $\frac{\pi}{2}$. Signály I a Q jsou přiváděny na linkový vstup zvukové karty.

5.1 Popis funkce bloku


Do obvodu vstupují dva napěťové signály, jeden s lokálního oscilátoru a druhý ze selektivního zesilovače. Signál ze selektivního zesilovače jde přes rekonstrukční filtr s mezní frekvencí $35\ MHz$, který odstraňuje vysokofrekvenční šum a vyšší harmonické frekvence, které nepotlačil první rekonstrukční filtr po digitální syntéze.




Obrázek 19: Graf napěťového přenosu rekonstrukčního filtru

Signál je přiveden do diodového kruhového směšovače, ten ale potřebuje, aby vstupní signál měl úroveň nejméně 7 dBm. Proto je zesílen v třístupňovém zesilovači, tvořeném kaskádově řazenými zesilovači, pracujícími ve třídě A. Nejprve se signál zesiluje napěťově v prvních dvou stupních postavených s tranzistory KF190, poté je signál výkonově zesílen v zesilovači založeném opět na tranzistoru KF630D. Tento zesilovač je opět obdobný, jako vstupní zesilovač popsaný ve druhé kapitole, s tím rozdílem, že transformátor je tentokrát navinutý na toroidním jádru s materiálu N5. Po zesílení je signál přiveden do již zmíněného diodového kruhového směšovače, založeném na rychlých Schottkyho diodách KAS44 a transformátorech T4 a T5. KAS44 je diodový směšovač. Uvnitř KAS44 se nacházejí čtyři vyvážené diody. Po smíšení je signál přiveden na paralelní pásmovou propust, skládající se ze dvou rezonančních obvodů. První rezonanční obvod se skládá z kondenzátorů C17, C18 a T2 a je naladěn na 5,7 MHz. Druhý


rezonanční obvod se skládá z kondenzátorů C12, C13 a transformátoru T1. Tento obvod rezonuje na kmitočtu 6,0 MHz. Paralelní obvody spojuje dohromady vazební kondenzátor C16. Za touto pásmovou propustí je tedy mezifrekvenční signál o kmitočtu 5,7-6,0~MHz. Tento mezifrekvenční signál je dále zpracováván. Křemíkový oscilátor XTAL1 rezonuje na frekvenci 24,0 MHz a vytváří sinusové napětí. Sinusové napětí z křemíkového oscilátoru je opět vytvarováno tvarovačem impulzů tvořeným integrovaným obvodem IC1. Poté upravený hodinový signál pokračuje do integrovaného obvodu U1. U1 je obvod 74F74, který má v sobě integrované dva klopné obvody typu D. U1 je zapojen jako 2b Johnsův čítač, to znamená, že na výstupu generuje dva signály navzájem posunuté o $\frac{\pi}{2}$. Během čtyř taktů oscilátoru se na výstupu Johnsova čítače prostřídají všechny možné stavy. Výstup Johnsova čítače je použit jako adresový vstup pro obvod U3. U3 je digitálně řízený přepínač založený na technologii MOS-FET. U3 postupně přepíná své 4 polohy. Na vstupu přepínače je přiveden mezifrekvenční signál. Na spínače obvodu U3 jsou připojeny kondenzátory C22, C25, C26 a C28. Slouží zde jako analogová paměť. Každý kondenzátor je jednou za periodu mezifrekvence sepnut a nabíjen. Přepínání poloh spínačů a následné nabíjení kondenzátorů jsou posunuty v čase o $\frac{\pi}{2}$. Tím, že jsou kondenzátory spínány dochází ke směšování. Jedná se o podobnou myšlenku jako při spínání diody, s tím rozdílem, že kondenzátor je nabíjen a pak se po zbytek času vybíjí. Na kondenzátorech jsou tedy čtyři napěťové průběhy posunuté o $\frac{\pi}{2}$ v nízko frekvenčním pásmu. Proto se tomuto zapojení říká kvadraturní detektor. (Podle svého objevitele někdy též nazývaný Tayloe detector). Vzhledem k tomu že na výstupu jsou signály posunuty o $\frac{\pi}{2}$, tak je zjevné, že dva z nich nesou redundantní informaci. Tedy na kondenzátoru C22 je napěťový průběh posunut o $\frac{\pi}{2}\pi$. Na kondenzátoru C25 je ten samý průběh ale posunutý o $\frac{3\pi}{2}$. Tedy v podstatě invertovaný průběh co je na kondenzátoru C22. Proto jsou tato dvě napětí přivedeny do diferenciálního zesilovače postaveném na operačním zesilovači U4. U4 je špičkový operační zesilovač AD8055 s nízkým zkreslením a šumem, pracující až do frekvence 300 MHz. Díky tomu, že jsme sečetli redundantní signál se signálem který jsme potřebovali, tak jsme dostali na výstupu zesílený signál. Obdobně se zpracují zbylé dva signály po kvadraturním směšování z kondenzátorů C26 a C28. Na těchto kondenzátorech jsou napěťové průběhy posunuty o 0π a π . Za diferenciálními zesilovači jdou tantalové kondenzátory C34 a C35, které slouží k oddělení stejnosměrné složky od střídavých napěťových signálů a snižují offset při následné digitalizaci signálu ve zvukové kartě. Za kondenzátory C34 a C35 jsou tedy již signály I a Q, které slouží k softwarové demodulaci.




Obrázek 20: Schéma zapojení směšovacího bloku



Obrázek 21: Deska plošného spoje směšovacího bloku, strana spojů



Obrázek 22: Osazovací plán směšovacího bloku, strana součástek



Obrázek 23: Osazovací plán směšovacího bloku, strana spojů

Tabulka 5: Tabulka použitých součástek pro desku DDS

Určovatel	Pouzdro	Množství	Určení
M1,M2,M3,M4	M3	5	M3
T1,T2	Amidon-T-44-2	2	TRXTOY
T5,T4	Inductor choke	2	TRMIX
T3	N5	1	TR11
C1,C2,C7,C10	C 0805	4	100n
C14,C15,C19-C33	C_0805	17	100n
C3,C11	C_0805	2	47p
C4,C5	Elko_vert_11x5mm_RM2.5	2	$100\mathrm{u}/35\mathrm{V}$
C6,C9	C_0805	2	180p
C8	Elko_vert_11x5mm_RM2.5	1	$22\mathrm{u}/10\mathrm{V}$
C12,C17	C_0805	2	150p
C13,C18	CT	2	6-50p
C16	C_0805	1	4p7
C34,C35	Tantal_Size_B	2	$10\mathrm{u}/10\mathrm{V}$
IC1	SOT-23-5	1	74VHC1G132DTT1G
L1,L3	Amidon-T44-2	2	300n
L2	Amidon-T-44-2	1	480n
P1	MCX	1	LO
P2,P3	$vasch_strip_3x2_90$	2	MLW6
P4	Socket_Strip_Straight_1x03	1	PSH02-3WG
P5	MCX	1	RF
Q3	TO5	1	KF630D
R1,R6	R_1206	2	6k8
R2,R7	R_1206	2	1k2
R3,R8	R_1206	2	390R
R4,R9	R_1206	2	68R
R5,R10	R_1206	2	150R
R11	R_1206	1	560R
R12	R_1206	1	500R
R13	R_1206	1	4R7
R14	R_1206	1	12R
R15	R_1206	1	3k3
R16,R17,R18,R19	R_1206	4	1k
R20,R21,R22,R23	R_1206	4	10k
U1	SOIC-14	1	74F74
U2	SOT-223	1	LD1117S33CTR
U3	SO-16-N	1	74H C4051
U4,U5	DIP-8	2	AD8055
U6	M234_NoHole_Housing	1	KAS44
XTAL1	SMD7x5	1	CFPS
Q2,Q1	TO-92_Rugged_Reverse	2	KF190

6 Zdroj napětí


Pro napájení jednotlivých bloků je potřeba zajistit tři napětí a to o hodnotě +5~V,~-5~V a +12~V. Toto zabezpečuje zdroj realizovaný pomocí dvou transformátoru TR1 a TR2.

Transformátor TR1 má symetrické vinutí, které je zapojeno do série. Krajní vývody těchto vinutí jsou připojeny na dvoucestný usměrňovač realizovaný Graetzovým můstkem . Filtrační kondenzátory jsou pak připojeny z kladného a záporného pólu usměrňovače proti střednímu vodiči, který vznikl spojením vinutí transformátoru. Z takto připraveného symetrického napětí jsou pak napájeny integrované stabilizátory 7805 a 7905, na jejichž výstupech jsou stabilizovaná napětí $\pm 5~V$.


Zdroj +12~V je tvořen transformátorem TR2 Graetzovým můstkem D1, filtračním kondenzátorem C3 a stabilizátorem 7812 (U3). Pro ochranu stabilizátoru je použito přemostění diodami D3, D4 a D5.

Tabulka 6: Tabulka použitých součástek pro desku zdroje


Určovatel	Pouzdro	Množství	Určení
C1,C2,C3	$Elko_vert_25x12.5mm_RM5$	3	$470\mathrm{u}/100\mathrm{V}$
C4-C9	C_0805	6	100n
D1,D2	${ m bridge_DFM}$	2	DB 104
D3,D4,D5	${ m diode_do41}$	3	D_Schottky
F1	${\rm fuse_socket}$	1	$32 \mathrm{mA}/230 \mathrm{V}$
M1	M3	1	M3
P1	SolderWirePad_single_2mmDrill	1	L1
P2	SolderWirePad_single_2mmDrill	1	L2
P4	SolderWirePad_single_2mmDrill	1	N1
P5	SolderWirePad_single_2mmDrill	1	N2
P6-P11	$vasch_strip_3x2$	6	MLW6
T1	BV_EI_382	1	TRANSFO2
T2	BV_EI_303	1	TRANSFO
U1	LM78XXV	1	7805
U2	LM79XXV	1	7905
U3	LM78XXV	1	LM7812
Р3	CON_EU_PANEL	1	CON_EU_PANEL




Obrázek 24: Schéma zapojení zdroje napětí



Obrázek 25: Deska plošného spoje zdroje napětí, strana spojů



Obrázek 26: Osazovací plán zdroje napětí, strana součástek




Obrázek 27: Osazovací plán zdroje napětí, strana spojů

7 Softwarové zpracování

Signály převedené do nízkofrekvenčního pásma jsou navzorkovány zvukovou kartou a následně v reálném čase zpracovávané programem.

7.1 Základní princip zpracování

Program nejprve převede přijímaný signál pomocí diskrétní furierovy transformace do frekvenční oblasti. V tomto okamžiku se generují i data pro zobrazování waterfall. Když jsou data převedena do frekvenční oblasti, tak si vybereme požadované pásmo požadované frekvence. Poté projde signál konvolučním filtrem, který provede vybranou demodulaci. Nakonec se přijímaný signál převede zpátky do časové oblasti pomocí diskrétní inverzní furierovy transformace. V posledním kroku signál projde filtry pro zbavení stejnosměrné složky, která vzniká při vzorkování, signál projde ještě dolní propustí a je možné jej dostat ze zvukové karty ven pomocí linkového výstupu.




Obrázek 28: Ukázka příjmu telegrafie na kmitočtu 14.01 MHz

7.2 Sharp SDR

Ke zpracovávání signálu jsem si vybral program Sharp SDR. Tento program umožňuje zpracování signálů I a Q ze zvukové karty. Jeho velkou předností je snadné ovládání. Můžeme si zde měnit šířku přijímaného pásma, dokáže demodulavat jak AM modulace, tak také modulace FM. Demodulování CW je samozřejmostí. Dále je možné nastavovat potlačení šumu ve výstupním i vstupním signálu.

8 Návod k obsluze zařízení

Ovládání zařízení je velice intuitivní. Zařízení stačí připojit kabelem, které má na obou koncích konektor stereo Jack 3,5 samec do SDR přijímače na čelní panel a druhý konec do linkového vstupu zvukové karty. Čím bude mít zvuková karta vyšší vzorkovací frekvenci, tím větší pásmo budeme moci sledovat na osobním počítači s obslužným softwarem. Po připojení kabelu stačí k zařízení zezadu připojit napájecí kabel, jedná se o klasickou "euro šňůru". Poté již jen stačí na čelním panelu stisknout vypínač a na osobním počítači spustit obslužný software Sharp SDR. Ovládání Software je velmi jednoduché. Vlevo na postranním panelu se nastavují parametry zpracování signálu jako: způsob demodulace, šířka pásma, potlačení stejnosměrné složky, potlačení šumu atd. SDR přijímač se ovládá ještě jednodušeji. Otáčením rotačního enkodéru měníme výstupní frekvenci. Pokud stiskneme enkodér, přepneme se do módu, ve kterém otáčením enkodéru měníme ladící krok. Opětovným stiskem enkodéru se dostaneme zpátky do módu ladění přijímané frekvence.



Obrázek 29: Hotové zařízení bez horní části krabice



Obrázek 30: Hotové zařízení v kompletní krabici rackových rozměrů

Závěr

Cílem mé práce bylo navrhnout a vyrobit SDR přijímač pro KV páasmo 20 m. Jelikož jsem nikdy neřešil VF zařízení, byla pro mne stavba tohoto přijímače obtížná, ale nakonec se mi podařilo rádio dokončit. Většinu času jsem věnoval studiu literatury, návrhu, sestavení a měření bloků pásmových propustí, VF zesilovačů a směšovače. Největší problémy jsem měl s výběrem vhodných materiálů pro výrobu indukčností pro filtry a směšovač. Ve filtrech jsem po vyzkoušení různých materiálů, použil jakostní železoprachová jádra AMIDON T-44-2. Filtry sestavené na těchto jádrech měly výborné parametry, zejména strmost. Díky jejich dobrým parametrům při použití ve filtru, jsem je chtěl použít i pro směšovač, nicméně pro tento účel jsou tato jádra nevhodná. Po několika pokusech s jádry AMIDON jsem použil širokopásmová feritová jádra a směšovač začal pracovat. Problém byl zejména v tom, že železoprachová jádra AMIDON měla nízkou hodnotu A_L , a díky tomu byla reaktance cívek přibližně 22 Ω . Při použití jader s vyšší hodnotou A_L se zvýšila reaktance až na několik set ohmů. Veškerý vývoj a počáteční měření, jsem prováděl na měřících přípravcích sestavených na DPS metodou MANHATAN. Po osazení součástek do finálního návrhu DPS, bylo pak ještě nutné upravit hodnoty některých kapacit. Toto bylo způsobeno zejména zkrácením spojů realizovaných na finální DPS a úpravou vývodů indukčností.

Na řídící desce je připraven konektor s vyvedeným rozhraním USART, kterým je možné připojit osobní počítač a ovládat celé rádio dálkově. Připojení je možné pomocí USART rozhraní, nebo přes USB rozraní s využitím převodníku USB/USART. Takto připojené rádio je pak s pomocí připojení do sítě internet a vhodného softwatre možné využít třeba jako maják. Tento maják by sloužil k orientačnímu měření dosahu vysílače, kdy obsluha vysílače přes internet naladí přijímaný kmitočet, zvolí druh modulace a nastaví maják na příjem. Poté vyšle signál, například volací znak, a následně si může přehrát záznam a zkontrolovat kvalitu příjmu.

Seznam použité literatury a studijních materiálů

- [1] Karel OK2ZI: Širokopásmový vf zesilovač [online] [cit. 11-4-2015]
 Dostupné z: http://ok2zi.blogspot.cz
 /2010/11/pasmova-propust-predzesilovac-pro-160m.html
- [2] Doc. OK1UNL: Úvod do SDR [online] [cit. 13-4-2015]
 Dostupné z: http://www.ok1cjb.cz/index.php
- [3] Analog Devices: Podpora pro vývojáře DDS generátorů[online] [cit. 13-4-2015]

 Dostupné z: http://www.analog.com/designtools/en/simdds/dtDDSMain.aspx
- [4] Vlastimil Slinták: FFT na AVR [online] [cit. 13-4-2015]
 Dostupné z: http://elektronika.kvalitne.cz/\ATMEL/necoteorie/transformation/AVRFFT/AVRFFT.html
- [5] Mikael Q Kuisma: Zpracování I a Q signálů [online] [cit. 13-4-2015] Dostupné z: http://whiteboard.ping.se/SDR/IQ
- [6] Jarda OK1HDU: Úvod do radioelektroniky [online]
 [cit. 13-4-2015]
 Dostupné z: http://599.cz/search.php?\rsvelikost=sab&rstext=all-phpRS-all&rstema=13&stromhlmenu=13
- [7] OK2IP: web zabývající se problematikou SDR [online] [cit. 13-4-2015]
 Dostupné z: http://sdr.ipip.cz/
- [8] komunitní projekt: knihovny určené ke zpracování signálu [online] [cit. 13-4-2015]

 Dostupné z: http://gnuradio.org/redmine/projects/gnuradio/wiki
- [9] komunitní projekt: software pro zpracování signálu [online] [cit. 13-4-2015]
 Dostupné z: http://sdrsharp.com/

Seznam tabulek

1	Tabulka použitých součástek pro desku selektivního zesilovače	11
2	Tabulka použitých součástek pro desku řídící jednotky	16
3	Možné módy obvodu AD9850	18
4	Tabulka použitých součástek pro desku lokálního oscilátoru	22
5	Tabulka použitých součástek pro desku DDS	29
6	Tabulka použitých součástek pro desku zdroje	30
Sezn	am obrázků	
1	blokové schéma ideálního SDR přijímače	6
2	blokové schéma navrženého přijímače	7
3	Graf selektivnosti aktivní pásmové propusti	8
4	Schéma zapojení nízkošumového selektivního zesilovače	9
5	Deska plošného spoje selektivního zesilovače, strana spojů	10
6	Osazovací plán selektivního zesilovače, strana součástek	10
7	Osazovací plán selektivního zesilovače, strana spojů	11
8	Vývojový diagram programu řídící jednotky část A	12
9	Vývojový diagram programu řídící jednotky část B	13
10	Schéma zapojení řídící jednotky	14
11	Deska plošného spoje řídící jednotky, strana spojů	15
12	Osazovací plán řídící jednotky, strana součástek	15
13	Osazovací plán řídící jednotky, strana spojů	16
14	Blokové schéma AD9850	17
15	Schéma zapojení řídící jednotky	20
16	Deska plošného spoje lokálního oscilátoru, strana spojů	21
17	Osazovací plán lokálního oscilátoru, strana součástek	21
18	Osazovací plán lokálního oscilátoru, strana spojů	22
19	Graf napěťového přenosu rekonstrukčního filtru	23
20	Schéma zapojení směšovacího bloku	25
21	Deska plošného spoje směšovacího bloku, strana spojů	26
22	Osazovací plán směšovacího bloku, strana součástek	27
23	Osazovací plán směšovacího bloku, strana spojů	28
24	Schéma zapojení zdroje napětí	31
25	Deska plošného spoje zdroje napětí, strana spojů	32
26	Osazovací plán zdroje napětí, strana součástek	33
27	Osazovací plán zdroje napětí, strana spojů	34
28	Ukázka příjmu telegrafie na kmitočtu 14.01 <i>MHz</i>	35
29	Hotové zařízení bez horní části krabice	36
30	Hotové zařízení v kompletní krabici rackových rozměrů	36

A PŘÍLOHA

A.1 Obsah přiloženého DVD

- Fotodokumentaci zařízení
- Fotodokumentaci z vývoje zařízení
- Plošné spoje
- Demodulační software
- Video nahrávky příjmu zde popisovaného zařízení