# VLSI Technology 11.2.2020

# Serial Peripheral Interface Specification

Email: quanghungbk1999@gmail.com

### I) Đặc điểm thiết kế:

Thiết kế SPI này hỗ trợ các đặc điểm sau:

- Truyền song công (full-duplex)
- Hoạt động ở 2 chế độ: Master hoặc Slave
- Tần số hoạt động tối đa khi ở chế độ Master là ½ f<sub>PCLK</sub>
- Tần số hoạt động tối đa khi ở chế độ Slave ???
- Hỗ trợ tốc độ truyền khác nhau ở chế độ Master
- Hỗ trợ 4 chế độ định thì truyền nhận khác nhau thông qua các bit Clock Polarity và Clock Phase
- Cho phép chọn MSB hay LSB truyền trước
- Giao tiếp APB4
- Chế độ nâng cao: FIFO truyền nhận
  - o 2 FIFO truyền nhận riêng biệt với độ sâu là 64
  - Cấu hình thời gian trễ giúp giao tiếp với các ngoại vi
     SPI khác có tốc độ thấp hơn
- Tùy theo cách sử dụng SPI có thể hoạt động theo 3 cách:
  - o Chỉ nhận
  - o Chỉ gửi
  - Vừa gửi vừa nhận

#### II) Mô tả tín hiệu SPI:

4 tín hiệu cơ bản:

#### 1) MISO:

- Tín hiệu MISO được cài đặt là ngô vào khi ở chế độ Master và ngô ra cho chế độ Slave.
- Tín hiệu MISO của thiết bị Slave phải ở trạng thái trở kháng cao khi Slave đó không được chọn.

#### 2) MOSI:

 Tín hiệu MOSI được cài đặt là ngô ra khi ở chế độ Master và ngô vào khi ở chế độ Slave.


#### 3) SCK:

 Có 4 quan hệ định thì có thể được chọn dựa vào 2 bit điều khiển CPOL và CPHA

- Master và Slave phải được cài đặt ở cùng chế độ định thì.
- Master luôn đặt dữ liệu lên MOSI ½ chu kỳ trước cạnh lên (xuống) của clock.
- 2 bit (SPR0 và SPR1) sẽ chọn tốc độ bit của SPI.
- Bit SPR2X khi được set sẽ tăng gấp đôi tốc độ bit của SPI.

#### 4) <u>\$\overline{SS}\$</u>:

- Tín hiệu giúp chọn slave hoạt động, tín hiệu này phải ở mức thấp khi có một transaction diễn ra.
- Tín hiệu SS ở Master phải được đặt ở mức cao, nếu không cờ báo lỗi MODF sẽ được đặt.



Giản đồ đinh thì SPI

#### **III) SPI Registers:**

Thiết kế SPI này sẽ gồm 7 thanh ghi và 2 FIFO, trong đó 2 thanh ghi đệm sẽ dùng chung địa chỉ với FIFO truyền nhận, thanh ghi SPIDSR không cho phép người dùng ghi/đọc dữ liệu nên sẽ không có địa chỉ:

Bảng địa chỉ offset các thanh ghi:

Thanh ghi	Địa chỉ
SPICR	0x0
SPISR	0x4
SPITXCR	0x8
SPIRXCR	0xC
SPITXBUF(T_FF)	0x10
SPIRXBUF(R_FF)	0x14

## \*Các thanh ghi cấu hình và trạng thái:

### 1) SPI Control Register (SPICR)

31:24	SWR	ENHFF	DORD	MSTR	CPOL	СРНА	MCLKSEL	TALK
23:16			FFD5	FFD4	FFD3	FFD2	FFD1	FFD0
15:8	DATALEN4	DATALEN3	DATALEN2	DATALEN1	DATALEN0	OVINTE	SPIRXE	SPITXE
7:0	SPBR7	SPBR6	SPBR5	SPBR4	SPBR3	SPBR2	SPBR1	SPBR0

### Bảng mô tả thanh ghi SPICR

Bit	Tên	Giá trị	Mô tả
31	SWR (Software Reset)	0	Toàn bộ các cờ ngắt sẽ bị xóa. SPI không cho phép truyền nhận dữ liệu. Nếu bit SWR bị xóa lúc việc truyền nhận đang diễn ra thì dữ liệu đang gửi trong thanh ghi dịch sẽ vẫn tiếp tục được dịch đi.

		1	Bit SWR được bật lên thì SPI mới được phép hoạt động
	ENHFF	0	Chế độ nâng cao SPI FIFO tắt
30	(Enhanced		
	FIFO)	1	Chế độ nâng cao SPI FIFO bật
	,	0	MSB truyền trước
29	DORD	O	
2)	(Data Order)	1	LSB truyền trước
	MSTR	0	SPI hoạt động ở chế độ Slave
28		U	Sr i float doing o' che do Stave
20	(Master	1	CDI hoot động ở chế độ Moston
	Mode)	1	SPI hoạt động ở chế độ Master
27	CPOL	0	Khi không hoạt động SPICLK ở mức thấp
27	(Polar)		
		1	Khi không hoạt động SPICLK ở mức cao
	26 CPHA (Phase)		Master đặt dữ liệu lên MOSI ½ chu kỳ trước
		0	cạnh clock đầu tiên (lên hoặc xuống) và lấy
			mẫu dữ liệu ở cạnh clock đó.
26			
			Master đặt dữ liệu lên MOSI tại cạnh clock
		1	đầu tiên và lấy mẫu ở cạnh clock tiếp theo
			ngược với cạnh clock trước.
		0	Clock dùng để tạo xung SPICLK được lấy từ
	MCLKSEL	Ü	Bus ngoại vi (pclk của giao tiếp APB4)
25	(Master		Bus ligour vi (peix eua giao tiep i ii B4)
23	Clock Select)	1	Clock dùng để tạo xung SPICLK được lấy từ
	Clock Sciect)	1	các nguồn clock khác(osc, PLL,)
		0	7 7
		U	+ O chế độ Master: hoạt động của SPI vẫn
			bình thường tuy nhiên các ngõ ra MOSI, SS
			và SPICLK sẽ được đặt ở trạng thái trở
			kháng cao.
			+ Ở chế độ Slave: hoạt động của SPI vẫn
24	TALK		bình thường tuy nhiên ngõ ra SOMI sẽ được
			đặt ở trạng thái trở kháng cao.
			Các chân MOSI, SOMI được đề cập ở trên sẽ
		1	hoạt động bình thường
	l .		1

			Note: bit TALK hỗ trợ việc kết nối nhiều
			Slave và Master với nhau
23:22	X	X	X
		bbbbbb	Các bit quy định độ sâu FIFO được sử dụng
21:16	FFD		(độ sâu tối đa là 64)
21.10	(FIFO Depth)		
			FIFO depth = FFD + 1
	OVINTE	0	Cấm ngắt từ cờ OVF
18	(Overflow		
10	Interrupt	1	Cờ OVF được bật lên sẽ tạo tín hiệu ngắt
	Enable)		SPIRXINT
	SPIRXE	0	Cấm ngắt từ cờ SPIF
17	(SPI receive		_
1 /	interrupt	1	Cờ ngắt SPIF được bật lên sẽ tạo tín hiệu
	enable)		ngắt SPIRXINT
	SPITXE	0	Cấm ngắt từ cờ WCOL
16	(SPI transfer		_
10	interrupt	1	Cờ ngắt WCOL được bật lên sẽ tạo tín hiệu
	enable)		ngắt SPITXINT
	DATALEN	bbbbb	Độ dài của một dữ liệu được truyền nhận
15:11	(Data		
	Length)		Data length = $DATALEN + 1$
10:8	X	X	X
		bbbbbbbb	Các bit quy định tốc độ baud của SPI
	SPBR		00000000: shift_clock = pre_clock/2
7:0			00000001: shift_clock = pre_clock/4
7.0	(SPI baud rate)		
	rate)		
			shift_clock = pre_clock / (SPBR*2 + 2)

### 2) SPI Status Register (SPISR)

31:24	TXFFINT		TXFFST5	TXFFST4	TXFFST3	TXFFST2	TXFFST1	TXFFST0
23:16	RXFFINT		RXFFST5	RXFFST4	RXFFST3	RXFFST2	RXFFST1	RXFFST0
15:8	TXFFOVINT	RXFFOVINT	TXFFUNINT	RXFFUNINT				
7:0						WCOL	OVF	SPIF

## Bảng mô tả thanh ghi SPISR

Bit	Tên	Giá trị	Mô tả
31	TXFFINT (Transfer FIFO Full FFD flag)	0	Cờ báo số lượng ô nhớ được ghi vào, trong FIFO truyền, đã bằng với dung lượng cài đặt trong các bit FFD
29:24	TXFFST (Transfer FIFO Status)	bbbbbb	Nội dung con trỏ ghi của FIFO truyền
23	RXFFINT (Receive FIFO full FFD flag)	0	Cờ báo số lượng ô nhớ được ghi vào, trong FIFO nhận, đã bằng với dung lượng cài đặt trong các bit FFD
21:16	RXFFST (Receive FIFO Status)	bbbbbb	Nội dung con trỏ ghi của FIFO nhận
15	TXFFOVINT (Transfer FIFO overflow flag)	0	Cờ báo overflow ở FIFO truyền (con trỏ ghi đã đuổi kịp con trỏ đọc nhưng vẫn còn yêu cầu ghi)
14	RXFFOVINT	0	

	(Receive		
	FIFO	1	Cờ báo overflow ở FIFO nhận (con trỏ ghi đã
	overflow	-	đuổi kịp con trỏ đọc nhưng vẫn còn yêu cầu
	flag)		ghi)
	TXFFUNINT	0	5,
	(Transfer	O	
13	FIFO	1	Cò báo underflow ở FIFO truyền (con trỏ đọc
	underflow	1	đã đuổi kịp con trở ghi nhưng vẫn còn yêu cầu
	flag)		doc)
	RXFFUNINT	0	400
	(Receive	O	
12	FIFO	1	Cờ báo underflow ở FIFO nhận (con trỏ đọc
12	underflow	1	đã đuổi kịp con trở ghi nhưng vẫn còn yêu cầu
	flag)		đọc)
11:3	X	X	X
11.5	A	0	A
		U	
	WCOL	1	Khi không sử dụng FIFO, SPI sử dụng 1
2	(Write	1	buffer truyền nhằm chứa dữ liệu cần gửi, cò
	Collision		WCOL báo người dùng biết dữ liệu trước đó
	flag)		trong thanh ghi này vẫn chưa được gửi nhưng
			đã có dữ liệu mới ghi vào
		0	du co du noi gin vuo
		O	
	OVF	1	Khi không sử dụng FIFO, SPI sử dụng 1
1	(Overflow	1	buffer nhận để chứa dữ liệu nhận được, cờ
	flag)		OVF báo người dùng biết dữ liệu nhận được
	ilug)		trước đó vẫn chưa được đọc ra nhưng đã có
			dữ liệu mới ghi vào
		0	da liça moi gin vao
		J	
	SPIF	1	Cờ SPIF được bật lên nhằm báo người dùng
	(SPI transfer	1	biết một chu kỳ truyền nhận vừa kết thúc. Ở
0	complete		chế độ Slave cờ SPIF chỉ có thể xóa bởi người
	flag)		dùng. Ở chế độ Master, cờ SPIF sẽ tự động
	1145)		xóa khi có một yêu cầu bắt đầu truyền nhận
			mới
	l		11101

# 3) <u>SPI FIFO transfer control register (SPITXCR):</u>


TXFFDL7	TXFFDL6	TXFFDL5	TXFFDL4	TXFFDL3	TXFFDL2	TXFFDL1	TXFFDL0
							FFSTA
TXFFINTE	TXFFOVE	TXFFUNE					
							TXFFRST

# Bảng mô tả thanh ghi SPITXCR

Bit	Tên	Giá trị	Mô tả
31:24	TXFFDL	bbbbbbbb	Các bit này quy định thời gian delay từ lúc phát hiện một chu kỳ gửi nhận kết thúc đến lúc bắt đầu một chu kỳ gửi nhận mới. Hỗ trợ delay từ 0:255 chu kỳ PCLK
23:15	X	X	X
16	FFSTA (FIFO Transfer Start)	1	SPI bắt đầu chu kỳ truyền đầu tiên, ở chế độ FIFO, sau khi cờ TXFFINT được bật lên  SPI bắt đầu chu kỳ truyền đầu tiên, ở chế độ FIFO, sau khi có một yêu cầu ghi vào FIFO truyền.
15	TXFFINTE	0	Cấm ngắt từ cờ TXFFINT  Cờ TXFFINT được bật lên sẽ tạo ngắt  SPITXINT
14	TXFFOVE	0	Cấm ngắt từ cờ TXFFOVINT  Cờ TXFFOVINT được bật lên sẽ tạo ngắt  SPITXINT
13	TXFFUNE	0	Cấm ngắt từ cờ TXFFUNINT  Cờ TXFFUNINT được bật lên sẽ tạo ngắt  SPITXINT
12:8	X	X	X
7:1	X	X	X
0	TXFFRST	0	

1		Con trỏ đọc, ghi của FIFO truyền sẽ bị xóa về 0
---	--	---

### 4) SPI FIFO receive control register (SPIRXCR):



### Bảng mô tả thanh ghi SPIRXCR

Bit	Tên	Giá trị	Mô tả
31:16	X	X	X
15	RXFFINTE	0	Cấm ngắt từ cờ RXFFINT
		1	Cờ RXFFINT được bật lên sẽ tạo ngắt
			SPIRXINT
14	RXFFOVE	0	Cấm ngắt từ cờ RXFFINT
			,
		1	Cờ RXFFOVF được bật lên sẽ tạo ngắt
			SPIRXINT
		0	Cấm ngắt từ cờ RXFFUNINT
13	RXFFUNE		,
13	ICATI ONE	1	Cờ RXFFUNINT được bật lên sẽ tạo ngắt
			SPIRXINT
12:1	X	X	X
		0	
0	RXFFRST		Con trỏ đọc, ghi của FIFO nhận sẽ bị xóa về
		1	0

# IV) Các cách sử dụng chế độ FIFO:

FIFO hỗ trợ hoạt động theo 3 chế độ:


- Truyền và nhận: người dùng phải cho phép 2 cờ ngắt TXFFFINT và RXFFFINT, số lượng dữ liệu muốn gửi đi mỗi lần gửi nhận phải được ghi vào các bit TXFFD và RXFFD (tối đa 64 ở cả 2 FIFO). Sau khi ghi đủ số dữ liệu cần gửi (cờ TXFFINT được bật), phần mềm chờ đến khi có ngắt RXFFINT thì mới được đọc. Sau khi hoàn thành 1 vòng truyền nhận thì lần lượt bật tắt các bit TXFFRST và RXFFRST rồi bắt đầu vòng truyền nhận mới.
- Chỉ gửi: người dùng phải cho phép cờ ngắt TX


#### V) Ngắt và Clock:

#### 1) <u>Ngắt:</u>

Ngoại vi SPI có thể tạo ra 2 nguồn ngắt tổng quát SPIRXINT và SPITXINT

Sơ đồ nguyên lý ngắt SPI:





### 2) Nguồn clock:

• Bit MCLKSEL sẽ chọn nguồn clock dùng để tạo xung dịch cho SPI khi nó ở chế độ MASTER

MCLKSEL = 0: Clock dịch được tạo ra từ clock của bus ngoại vi APB

MCLKSEL = 1: Clock dịch được tạo ra từ các nguồn clock khác (PLL, OSC, ...)

• Clock hoạt động của SPI khi ở chế độ Master:

$$shift\_clock = \frac{pre\_clock}{2*DATALEN+2}$$

