**VLSI Technology**

**NGOẠI VI SPI**

**Lê Quang Hưng**

**2020.4.23**

**Đây là tài liệu mô tả ngoại vi SPI cho lõi VG CPU được phát triển bởi VLSI Technology**

LỜI NÓI ĐẦU

**Tài liệu mô tả đặc điểm thiết kế và cấu trúc của ngoại vi SPI:**

[**quanghungbk1999@gmail.com**](mailto:quanghungbk1999@gmail.com)

**…**

***Trân trọng.***

MỤC LỤC

LỜI NÓI ĐẦU

MỤC LỤC

DANH SÁCH HÌNH

DANH SÁCH BẢNG

PHẦN MỀM SỬ DỤNG

THUẬT NGỮ VÀ VIẾT TẮT

1 ĐẶC ĐIỂM THIẾT KẾ 1.1 Giới thiệu

1.1.1 Đặc điểm hỗ trợ

1.1.2 Sơ đồ khối giao tiếp SPI

1.1.3 Tóm tắt tín hiệu giao tiếp SPI

1.2 Tổng quan các thanh ghi điều khiển và trạng thái

1.3 FIFO truyền và nhận

1.4 Ngắt SPI

1.4.1 Các bit cho phép ngắt của SPI (SPIINTER)

1.4.2 Các cờ ngắt raw interrupt SPI (SPIRINTR)

1.4.3 Các cờ ngắt interrupt SPI (SPIINTR)

1.4.4 Sơ đồ mô tả hoạt động ngắt SPI

1.5 Hoạt động SPI

1.4.1 Tổng quan hoạt động

1.4.2 Chế độ Master

1.4.3 Chế độ Slave

1.4.3 Định dạng clock

1.4.4 Tốc độ baud và clock dịch

2 CÁC THANH GHI CẤU HÌNH VÀ TRẠNG THÁI SPI

2.1 SPI Control Register (SPICR)

2.2 SPI Baud Rate Register (SPIBR)

2.3 SPI Interrupt Enable Register (SPIINTER)

2.4 SPI Status Register (SPISR)

2.5 SPI Raw Interrupt Register (SPIRINTR)

2.6 SPI Interrupt Register (SPIINTR)

3 HƯỚNG DẪN SỬ DỤNG SPI

4 CẤU TRÚC SPI

4.1 Tổng quát

4.2 APB Slave

4.3 SPI Control

4.4 SPI Data

4.5 Clock Generator

4.6 Shift Block

Tài liệu tham khảo

DANH SÁCH HÌNH

DANH SÁCH BẢNG

PHẦN MỀM SỬ DỤNG

THUẬT NGỮ VÀ VIẾT TẮT

1 ĐẶC ĐIỂM THIẾT KẾ

1.1 Giới thiệu


1.1.1 Đặc điểm hỗ trợ

SPI là một chuẩn truyền nhận nối tiếp đồng bộ cho giao tiếp giữa vi điều khiển và các ngoai vi. Một số đặc điểm được thiết kế SPI này hỗ trợ:

* Chế độ Master và Slave
* Chế độ truyền nhận bằng FIFO
* Cấu hình độ rộng của chuỗi dữ liệu truyền nhận (0:32 bit)
* Cấu hình độ trễ giữa các lần nhận và truyền dữ liệu mới khi truyền nhận các gói dữ liệu liên tục
* Cấu hình 256 tốc độ truyền nhận khác nhau
* Cấu hình MSB hay LSB truyền trước
* Hỗ trợ giao tiêp APB4
* Hỗ trợ giao tiếp với nhiều Slave (4)
* 4 định dạng clock truyền nhận (cài đặt thông qua 2 bit CPHA và CPOL)

1.1.2 Sơ đồ khối giao tiếp SPI

**Hình 1-1: Sơ đồ khối tín hiệu giao tiếp SPI**



1.1.3 Tóm tắt tín hiệu giao tiếp SPI

Bảng 1-1: Bảng tín hiệu giao tiếp SPI

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **TT** | **Tên tín hiệu** | **Số bit** | **Chiều** | **Mô tả** |
| 1 | MOSI/SOMI | 1 | Ngõ ra | Ngõ ra dữ liệu khi ở chế độ Master/ Slave |
| 2 | MISO/SIMO | 1 | Ngõ vào | Ngõ vào dữ liệu khi ở chế độ Master/Slave |
| 3 | SCLK | 1 | Vào/ra | Đường truyền tín hiệu clock dịch đồng bộ  Ngõ ra khi ở chế độ Master  Ngõ vào khi ở chế độ Slave |
| 4 | SS\_0 | 1 | Vào/ra | Tín hiệu chọn slave 0/ chọn SPI khi nó ở chế độ Slave  Ngõ ra khi ở chế độ Master, tín hiệu này sẽ chọn slave kết nối với nó khi được tích cực mức thấp  Ngõ vào khi ở chế độ Slave và phải được tích cực mức thấp thì SPI mới hoạt động |
| 5 | SS\_1 | 1 | Ngõ ra | Tín hiệu chọn Slave 1  Khi ở chế độ Master, tín hiệu này sẽ chọn slave kết nối với nó khi được tích cực mức thấp |
| 6 | SS\_2 | 1 | Ngõ ra | Tín hiệu chọn Slave 2  Khi ở chế độ Master, tín hiệu này sẽ chọn slave kết nối với nó khi được tích cực mức thấp |
| 7 | SS\_3 | 1 | Ngõ ra | Tín hiệu chọn Slave 3  Khi ở chế độ Master, tín hiệu này sẽ chọn slave kết nối với nó khi được tích cực mức thấp |
| 8 | mclk | 1 | Ngõ vào | Ngõ vào clock thứ 2 ngoài clock pclk từ APB bus, được dùng để tạo clock dịch SCLK |
| 9 | SPITXINT | 1 | Ngõ ra | Tín hiêu báo ngắt truyền từ SPI, tích cực mức cao |
| 10 | SPIRXINT | 1 | Ngõ ra | Tín hiệu báo ngắt nhận từ SPI, tích cực mức thấp |
| APB interfaces | | | | |
| 11 | pclk | 1 | Ngõ vào | Tín hiệu xung clock từ APB bus |
| 12 | preset\_n | 1 | Ngõ vào | Tín hiệu reset từ APB bus, tích cực mức thấp |
| 13 | paddr | Xem phần mô tả | Ngõ vào | Tín hiệu địa chỉ từ APB bus  Độ rộng tín hiệu được quy định trong RTL code thông qua thông số parameter SPI\_PADDR\_WIDTH |
| 14 | pprot | 3 | Ngõ vào | Không hỗ trợ |
| 15 | psel | 1 | Ngõ vào | Tín hiệu chọn SPI, cho biết đang có một yêu cần truyền nhận dữ liệu giữa APB bus và SPI  Tích cực mức cao |
| 16 | penable | 1 | Ngõ vào | Tín hiệu cho phép, cho biết đang có chu kỳ thứ 2 của một truyền nhận APB  Tích cực mức cao |
| 17 | pwrite | 1 | Ngõ vào | Báo hiệu một yêu cầu ghi từ APB bus khi nó được tích cực mức cao  Báo hiệu một chu kỳ đọc dữ liệu từ SPI khi nó được tích cực mức thấp |
| 18 | pwdata | 32 | Ngõ vào | Dữ liệu cần ghi vào SPI |
| 19 | pstrb | 4 | Ngõ vào | Tín hiệu cho biết các byte nào trong 4 byte của pwdata được sử dụng để ghi vào SPI  Thiết kế SPI này yêu cầu cả 4 bit của pstrb phải được tích cực mức cao thì mới hợp lệ |
| 20 | pready | 1 | Ngõ ra | Tín hiệu báo dữ liệu đã sẵn sàng, dùng để mở rộng một truyền nhận APB  Thiết kế SPI này luôn tích cực pready ở mức cao |
| 21 | prdata | 31 | Ngõ ra | Dữ liệu đọc ra từ SPI |
| 22 | pslverr | 1 | Ngõ ra | Báo hiệu có lỗi xảy ra trong một truyền nhận APB. Dữ liệu trả lại trên prdata là 32’b0  Tích cực mức cao |

1.2 Tổng quan các thanh ghi và FIFO

Bảng 1-2: Bảng mô tả các thanh ghi và FIFO

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **Tên** | **Địa chỉ offset** | **Kích thước** | **Mô tả** | **Ghi chú** |
| SPICR | 0x00 | 32b | SPI Control Register | Đọc/ghi |
| SPIBR | 0x04 | 32b | SPI Baud Rate Register | Đọc/ghi |
| SPIINTER | 0x08 | 32b | SPI Interrupt Enable Regsiter | Đọc/ghi |
| SPISR | 0x0C | 32b | SPI Status Register | Chỉ đọc |
| SPIRINTR | 0x10 | 32b | SPI Raw Interrupt Register | Chỉ đọc |
| SPIINTR | 0x14 | 32b | SPI Interrupt Register | Chỉ đọc |

1.3 FIFO truyền và nhận

Bảng 1-3: Bảng mô tả FIFO truyền và nhận

|  |  |  |  |
| --- | --- | --- | --- |
| **Tên** | **Địa chỉ offset** | **Kích thước mỗi ô nhớ** | **Mô tả** |
| SPITXFIFO | 0x18 | 32b | SPI Transfer FIFO |
| SPIRXFIFO | 0x1C | 32b | SPI Receive FIFO |

Độ sâu của 2 FIFO sẽ được cấu hình trong RTL code thông qua thông số parameter SPI\_FIFO\_DEPTH.

Cả 2 FIFO truyền và nhận đều có các bit trạng thái (SPITXST và SPIRXST) cho biết số dữ liệu hiện đang có trong FIFO.

Người dùng có thể cấu hình thời điểm truyền dữ liệu mới từ FIFO sang thanh ghi dịch SPI. Các bit SPITXDL (8 bit) trong thanh ghi SPITXCR quy định khoảng thời gian nghỉ giữa các lần nhận và truyền một ô nhớ dữ liệu mới. Khoảng thời gian nghỉ này được xác định theo số chu kỳ của clock APB bus (PCLK) với giá trị lớn nhất là 255 chu kỳ và nhỏ nhất là 0 chu kỳ. Viêc thiết lập khoảng thời gian delay trên chỉ nên được thưc hiện khi SPI hoạt động ở chế độ Master, chế độ Slave khoảng thời gian delay này nên bằng 0.

Việc ghi dữ liệu vào FIFO truyền sẽ bắt đầu quá trình truyền nhận dữ liệu, nội dung FIFO truyền đọc ra luôn bằng 0.

SPI không cho phép người dùng ghi dữ liệu vào FIFO nhận, dữ liệu nhận được sau quá trình truyền nhận sẽ tự động lưu vào FIFO nhận.

1.4 Ngắt SPI

SPI chỉ tạo ra 2 tín hiệu ngắt là SPITX và SPIRX gửi đến lõi điều khiển. Mỗi tín hiệu ngắt này được hợp thành từ 4 cờ ngắt của FIFO truyền và nhận, riêng SPIRX có thêm cờ SPITRCRINT để báo việc truyền nhận dữ liệu kết thúc.

1.4.1 Các bit cho phép ngắt của SPI (SPIINTER)

Bảng 1-4-1: Bảng mô tả các bit cho phép ngắt của SPI

|  |  |  |
| --- | --- | --- |
| **TT** | **Tên** | **Mô tả** |
| 1 | SPITXFINTE | Cho phép ngắt từ cờ SPITXFRINT |
| 2 | SPIRXFINTE | Cho phép ngắt từ cờ SPIRXFRINT |
| 3 | SPITXOINTE | Cho phép ngắt từ cờ SPITXORINT |
| 4 | SPIRXOINTE | Cho phép ngắt từ cờ SPIRXORINT |
| 5 | SPITXEINTE | Cho phép ngắt từ cờ SPITXERINT |
| 6 | SPIRXEINTE | Cho phép ngắt từ cờ SPIRXERINT |
| 7 | SPITXUINTE | Cho phép ngắt từ cờ SPITXURINT |
| 8 | SPIRXUINTE | Cho phép ngắt từ cờ SPIRXURINT |
| 9 | SPITRCINTE | Cho phép ngắt từ cờ SPITRCRINT |

1.4.2 Các cờ ngắt raw interrupt SPI (SPIRINTR)

Bảng 1-4-2: Bảng mô tả các cờ ngắt raw interrupt của SPI

|  |  |  |
| --- | --- | --- |
| **TT** | **Tên** | **Mô tả** |
| 1 | SPITXFRINT | Báo dữ liệu đã được ghi đầy vào FIFO truyền (FIFO đầy) |
| 2 | SPIRXFRINT | Báo dữ liệu đã được ghi đầy vào FIFO nhận (FIFO đầy) |
| 3 | SPITXORINT | Báo FIFO truyền đã đầy nhưng vẫn có yêu cầu ghi dữ liệu mới.  Dữ liệu cũ chưa được truyền đi đã bị thay thế bởi dữ liệu mới ghi vào |
| 4 | SPIRXORINT | Báo FIFO nhận đã đầy nhưng vẫn có yêu cầu ghi dữ liệu mới.  Dữ liệu cũ chưa được đọc đã bị thay thế bởi dữ liệu mới nhận được |
| 5 | SPITXERINT | Báo dữ liệu đã được truyền hết từ FIFO truyền  (FIFO rỗng) |
| 6 | SPIRXERINT | Báo dữ liệu đã được đọc hết từ FIFO nhận  (FIFO rỗng) |
| 7 | SPITXURINT | Báo FIFO truyền đã rỗng nhưng vẫn có yêu cầu đọc dữ liệu ra.  Dữ liệu được truyền đi trên MOSI/SOMI là dữ liệu rác |
| 8 | SPIRXURINT | Báo FIFO nhận đã rỗng nhưng vẫn có yêu cầu đọc dữ liệu ra  Dữ liệu đọc được trên APB bus là dữ liệu rác |
| 9 | SPITRCRINT | Báo việc truyền nhận dữ liệu đã kết thúc |


1.4.3 Các cờ ngắt interrupt SPI (SPIINTR)

Các cờ ngắt SPI trong thanh ghi SPIINTR được tạo từ phép AND của cờ raw interrupt trong thanh ghi SPIRINTR và bit cho phép tương ứng của nó trong thanh ghi SPIINTER.

Các cờ ngắt này báo cho người dùng biết cờ ngắt raw interrupt nào đã tạo ra ngắt SPITX và SPIRX gửi đến lõi điều khiển.

1.4.4 Sơ đồ mô tả hoạt động ngắt SPI

Hình 1-4-3: Sơ đồ mô tả hoạt động ngắt SPI

****

1.5 Hoạt động SPI

1.5.1 Tổng quan hoạt động

SPI là một chuẩn giao tiếp nối tiếp được đồng bộ dựa vào xung clock dịch SCLK. Trong đó, chỉ có Master có thể bắt đầu một chuỗi truyền nhận dữ liệu do nó điều khiển SCLK. Để Master và Slave có thể giao tiếp thành công với nhau thì chúng phải được cài đặt ở cùng định dạng clock dịch, cùng chiều gửi dữ liệu và độ dài dữ liệu.

Thanh ghi SPIBR của SPI chứa các bit quy định tốc độ của xung clock SCLK. Định dạng clock được chọn thông qua 2 bit CPOL và CPHA của thanh ghi SPICR.

Độ dài của một dữ liệu truyền nhận được quy định bởi các bit DATALEN trong thanh ghi SPICR. Chiều truyền dữ liệu là MSB trước hay LSB trước được quy định thông qua bit DORD cũng của thanh ghi này.

1.5.2 Chế độ Master

Trong chế độ Master (MSTR = 1), SPI cung cấp clock dịch cho Slave qua chân SCLK để điều khiển toàn bộ hoạt động của giao tiếp. SPI truyền dữ liệu tới Slave qua chân MOSI(SOMI) và nhận dữ liệu đồng thời ở chân MISO(SIMO). Chân SS\_0 lúc này được cấu hình là ngõ ra.

Khi bắt đầu một chuỗi truyền nhận dữ liệu, SPI sẽ kéo tín hiệu slave\_select, được đưa tới 1 trong 4 chân SS\_0, SS\_1, SS\_2 và SS\_3, xuống mức thấp để chọn Slave mà nó muốn giao tiếp.

Sau khi có một dữ liệu được ghi vào FIFO truyền, SPI sẽ bắt đầu chuỗi truyền dữ liệu bằng cách kéo tín hiệu slave\_select xuống mức thấp và tạo xung clock dịch SCLK. Sau khi truyền xong một ô dữ liệu, nếu FIFO vẫn còn dữ liệu cần truyền, sau một khoảng thời gian delay (được quy định trong các bit SPITXDL), SPI sẽ tiếp tục tạo xung SCLK để truyền ô dữ liệu tiếp theo. Sau khi truyền xong ô dữ liệu cuối cùng, cờ SPITXFINT được bật lên, báo FIFO truyền đã hết dữ liệu. Khi hoàn thành việc truyền và nhận dữ liệu cuối cùng, cờ SPITRCRINT sẽ được bật lên. Lúc này, SPI sẽ kết thúc chuỗi truyền nhận bằng cách đưa shift\_clock về trạng thái nghỉ và kéo tín hiệu slave\_select lên lại mức cao.

Khi bit TALK bị xóa đi về 0, SPI vẫn nhận dữ liệu tuy nhiên việc truyền bị cấm (ngõ ra MOSI(SOMI) và ngõ ra slave\_slect sẽ được đặt ở trạng thái trở kháng cao). Ở chế độ Master, bit TALK hỗ trợ nhiều Master cùng kết nối vào giao thức SPI có thể nhận dữ liệu cùng lúc.

1.5.3 Chế độ Slave

Trong chế độ Slave (MSTR = 0), SPI nhận clock dịch từ Master của nó qua chân SCLK. SPI truyền dữ liệu tới Master qua chân SOMI(MOSI) và nhận dữ liệu đồng thời ở chân SIMO(MISO). Chân SS\_0 lúc này được cấu hình là ngõ vào.

Chỉ khi chân SS\_0 của SPI được kéo xuống mức thấp thì clock dịch mới được đưa vào SPI và dữ liệu trên SOMI(MOSI) và SIMO(MISO) mới được lái. Khi SS\_0 ở mức cao, SOMI và SIMO sẽ ở trạng thái trở kháng cao, SCLK ở trạng thái IDLE của nó.


Khi bit TALK bị xóa đi về 0, SPI vẫn nhận dữ liệu tuy nhiên việc truyền bị cấm (ngõ ra SOMI(MISI) sẽ được đặt ở trạng thái trở kháng cao). Bit TALK hỗ trợ nhiều Slave cùng kết nối vào giao thức SPI có thể nhận dữ liệu cùng lúc.

1.5.3 Định dạng clock

Có 4 định dạng clock được sử dụng trong giao thức SPI. Định dạng này sẽ được chọn thông qua 2 bit CPOL và CPHA trong thanh ghi SPICR

* CPOL: quy định mức logic của xung SCLK khi không hoạt động (IDLE)
  + CPOL = 0: SCLK ở mức 0 khi không hoạt động, khi bắt đầu xung truyền (thoát IDLE) thì cạnh dẫn sẽ là cạnh lên và cạnh theo sau là cạnh xuống
  + CPOL = 1: SCLK ở mức 1 khi không hoạt động, khi bắt đầu xung truyền (thoát IDLE) thì cạnh dẫn sẽ là cạnh xuống và cạnh theo sau là cạnh lên
* CPHA: quy định thời điểm lấy mẫu và thiết lập dữ liệu theo clock dịch
  + CPHA = 0: bit dữ liệu cần truyền sẽ được đưa ra chân MOSI/SOMI ở cạnh theo sau, bit dữ liệu nhận vào MISO/SIMO sẽ được chốt ở cạnh dẫn. Ở chu kỳ xung dịch đầu tiên, bit dữ liệu đầu tiên phải được đưa lên đường truyền trước khi cạnh dẫn xuất hiện.
  + CPHA = 1: bit dữ liệu cần truyền sẽ được đưa ra chân MOSI/SOMI ở cạnh dẫn, bit dữ liệu nhận vào MISO/SIMO sẽ được chốt ở cạnh theo sau.

Hình 1-5-3: Giản đồ các định dạng clock (SPI Master, 8 bit, MSB truyền trước)



1.5.4 Tốc độ baud và clock dịch

Tùy vào chế độ Master hay Slave mà SPI có thể nhận nguồn clock dịch từ bên ngoài hoặc truyền clock dịch ra ngoài.

Tốc độ baud của SPI có thể được cài đặt nhờ 8 bit SPIBR của thanh ghi SPIBR, tốc dộ baud được cài đặt chính là tần số xung clock dịch của Master.

* Chế độ Master: SPI truyền clock dịch ra chân SLK, tốc độ clock dịch này không được vượt quá ???
* Chế độ Slave: SPI nhận clock dịch bên ngoài từ chân SLK, tốc độ clock dịch này không được vượt quá ???

Công thức bên dưới minh họa cách tính tốc độ baud SPI:

Trong đó:


* Fpre\_clock là tần số của clock nguồn được chọn để tạo clock dịch
* SPIBR là nội dung thanh ghi SPIBR của Master

(1)

Từ công thức trên, t có thể thấy tốc độ tối đa mà SPI có thể tạo ra là (SPIBR = 0) và tốc độ tối thiểu là (SPIBR = 255)

Hình minh họa clock nguồn của SPI Master:

Hình 1-5-4: Clock nguồn SPI Master



Trong đó:

* pclk: là clock của APB bus
* mclk: là clock được lấy từ các nguồn khác pclk (osc, PLL, …)
* MCLKSEL: bit chọn nguồn clock tạo xung SCLK trong thanh ghi SPICR
* pre\_clock: clock dùng để tạo xung SCLK

2 CÁC THANH GHI CẤU HÌNH VÀ TRẠNG THÁI SPI

SPI chứa các thanh ghi điều khiển và trạng thái sau:

Cấu hình:


* [SPICR: SPI Control Register (0x00)](#SPICR)
* [SPIBR: SPI Baud Rate Register (0x04)](#SPIBR)
* [SPIINTE: SPI Interrupt Enable Register (0x08)](#SPIINTE)

Trạng thái:

* [SPISR: SPI Status Register (0x0C)](#SPISR)
* [SPIRINTR: SPI Raw Interrupt Register (0x10)](#SPIRINTR)
* [SPIINTR: SPI Interrupt Register (0x14)](#SPIINTR)

2.1 SPI Control Register (SPICR)

Hình 2-1: Thanh ghi SPICR




Bảng 2-1: Bảng mô tả thanh ghi SPICR

|  |  |  |  |
| --- | --- | --- | --- |
| **Bit** | **Tên** | **Giá trị mặc định** | **Mô tả** |
| 31 | SPIE | 0 | SPI enable:  0: SPI không được phép hoạt động, tất cả các thanh ghi sẽ được reset về giá trị mặc định  1: SPI được phép hoạt động |
| 30 | SWR | 0 | Software reset: Bit này tích cực mức 0  0: SPI xóa tất cả các cờ ngắt về trạng thái mặc định, con trỏ đọc và ghi của cả FIFO truyền và nhận đều bị xóa về 0. SPI sẽ hoàn thành việc truyền nhận gói dữ liệu hiện tại. Sau đó, clock dịch SCLK bị buộc phải về trạng thái IDLE. Tất cả các bit cấu hình hoạt động và cho phép ngắt của SPI vẫn được giữ nguyên.  1: SPI sẵn sàng truyền nhận dữ liệu |
| 29 | DORD | 0 | Data order:  0: MSB truyền trước  1: LSB truyền trước |
| 28 | MSTR | 0 | Master mode:  0: SPI hoạt động ở chế độ Slave  1: SPI hoạt động ở chế độ Master |
| 27 | CPOL | 0 | Clock polarity:  0: Quy định mức logic của xung SCLK khi không hoạt động (IDLE) là 0  1: Quy định mức logic của xung SCLK khi không hoạt động (IDLE) là 1 |
| 26 | CPHA | 0 | Clock phase: quy định thời điểm lấy mẫu và thiết lập dữ liệu theo clock dịch  0: Lấy mẫu dữ liệu ở cạnh clock đầu tiên và đưa dữ liệu lên đường truyền cạnh clock theo sau. Bit đầu tiên được gửi đi phải được đưa lên đường truyền ½ chu kỳ trước cạnh clock đầu tiên  1: Đưa dữ liệu lên đường truyền ở cạnh clock đầu tiên và lấy mẫu dữ liệu ở cạnh clock tiếp theo |
| 25 | MCLKSEL | 0 | Master clock select:  0: Clock dùng để tạo xung SCLK được lấy từ APB bus (pclk)  1: Clock dùng để tạo xung SCLK được lấy từ các nguồn clock khác (osc, PLL, …) |
| 24 | TALK | 0 | Slave transmit enable: tích cực mức 0  0: SPI được phép truyền và nhận dữ liệu  1: SPI vẫn được phép nhận dữ liệu. Tuy nhiên, việc truyền dữ liệu sẽ bị cấm. Tùy vào chế độ hoạt động mà việc cấm truyền sẽ được cài đặt khác nhau  + Chế độ Master: chân MOSI(SOMI) và tín hiệu slave\_select gửi đến một trong các chân SS sẽ được đặt ở trạng thái trở kháng cao.  + Chế độ Slave: chân SOMI(MOSI) được đặt ở trạng thái trở kháng cao |
| 23:16 | SPITXDLx | 8’b0 | SPI transfer delay:  Quy định thời gian delay giữa các lần kết thúc việc gửi một gói dữ liệu và bắt đầu truyền một gói dữ mới. Thời gian delay được tính theo chu kỳ clock pclk của APB bus.  Tối thiểu: 0 chu kỳ pclk  Tối đa: 255 chu kỳ pclk |
| 15:14 | SSx | 2’b0 | Slave select:  Chọn Slave cần giao tiếp khi SPI hoạt động ở chế độ Master:  2’b00: SS\_0  2’b01: SS\_1  2’b10: SS\_2  2’b11: SS\_3 |
| 13:10 | Reversed | 4’b0 | Các bit không sử dụng, không thể ghi vào và luôn đọc ra giá trị 0 |
| 9 | SPITXRST | 1 | SPI transfer reset: tích cực mức 0  0: Xóa con trỏ đọc và ghi của FIFO truyền về 0  1: Cho phép FIFO truyền hoạt động |
| 8 | SPIRXRST | 1 | SPI receive reset: tích cực mức 0  0: Xóa con trỏ đọc và ghi của FIFO nhận về 0  1: Cho phép FIFO nhận hoạt động |
| 7:5 | Reversed | 3’b0 | Các bit không sử dụng, không thể ghi vào và luôn đọc ra giá trị 0 |
| 4:0 | DATALENx | 5’b00111 | Data length:  Quy định độ dài của một gói dữ liệu:  Data length = DATALEN + 1 |

2.2 SPI Baud Rate Register (SPIBR)

Hình 2-2: Thanh ghi SPIBR




Bảng 2-2: Bảng mô tả thanh ghi SPIBR

|  |  |  |  |
| --- | --- | --- | --- |
| **Bit** | **Tên** | **Giá trị mặc định** | **Mô tả** |
| 31:8 | Reversed | 24’b0 | Các bit không sử dụng, không thể ghi vào và luôn đọc ra giá trị 0 |
| 7:0 | SPIBRx | 8’b0 | SPI baud rate divisor:  Quy định tốc độ baud của SPI, được tính bằng công thức:  Tham khảo: [(1)](#ct_baud) |

2.3 SPI Interrupt Enable Register (SPIINTER)

Hình 2-3-1: Thanh ghi SPIINTER




Bảng 2-3-2: Bảng mô tả thanh ghi SPIINTER

|  |  |  |  |
| --- | --- | --- | --- |
| **Bit** | **Tên** | **Giá trị mặc định** | **Mô tả** |
| 31 | SPITRCINTE | 1 | SPI transfer and receive complete flag enable:  0: Cấm ngắt từ cờ SPITRCRINT  1: Cho phép ngắt từ cờ SPITRCRINT |
| 30:12 | Reversed | 19’b0 | Các bit không sử dụng, không thể ghi vào và luôn đọc ra giá trị 0 |
| 11 | SPITXFINTE | 0 | SPI transfer full flag interrupt enable  0: Cấm ngắt từ cờ SPITXFRINT  1: Cho phép ngắt từ cờ SPITXFRINT |
| 10 | SPITXOINTE | 0 | SPI transfer overflow flag interrupt enable  0: Cấm ngắt từ cờ SPITXORINT  1: Cho phép ngắt từ cờ SPITXORINT |
| 9 | SPITXEINTE | 0 | SPI transfer empty flag interrupt enable  0: Cấm ngắt từ cờ SPITXERINT  1: Cho phép ngắt từ cờ SPITXERINT |
| 8 | SPITXUINTE | 0 | SPI transfer underflow flag interrupt enable  0: Cấm ngắt từ cờ SPITXURINT  1: Cho phép ngắt từ cờ SPITXURINT |
| 7:4 | Reversed | 4’b0 | Các bit không sử dụng, không thể ghi vào và luôn đọc ra giá trị 0 |
| 3 | SPIRXFINTE | 0 | SPI receive full flag interrupt enable  0: Cấm ngắt từ cờ SPIRXFRINT  1: Cho phép ngắt từ cờ SPIRXFRINT |
| 2 | SPIRXOINTE | 0 | SPI receive overflow flag interrupt enable  0: Cấm ngắt từ cờ SPIRXORINT  1: Cho phép ngắt từ cờ SPIRXORINT |
| 1 | SPIRXEINTE | 0 | SPI receive empty flag interrupt enable  0: Cấm ngắt từ cờ SPIRXERINT  1: Cho phép ngắt từ cờ SPIRXERINT |
| 0 | SPIRXUINTE | 0 | SPI receive underflow flag interrupt enable  0: Cấm ngắt từ cờ SPIRXURINT  1: Cho phép ngắt từ cờ SPIRXURINT |

2.4 SPI Status Register (SPISR)

Hình 2-4-1: Thanh ghi SPISR




Bảng 2-4-2: Bảng mô tả thanh ghi SPISR

|  |  |  |  |
| --- | --- | --- | --- |
| **Bit** | **Tên** | **Giá trị mặc định** | **Mô tả** |
| 31:14 | Reversed | 18’b0 | Các bit không sử dụng, không thể ghi vào và luôn đọc ra giá trị 0 |
| 13:8 | SPITXSTx | 6’b0 | SPI transfer status  Trạng thái của FIFO truyền  6’000000: FIFO truyền rỗng  6’b00001: FIFO truyền có 1 gói dữ liệu  … |
| 7:6 | Reversed | 2’b0 | Các bit không sử dụng, không thể ghi vào và luôn đọc ra giá trị 0 |
| 5:0 | SPIRXSTx | 6’b0 | SPI receive status  Trạng thái của FIFO nhận  6’000000: FIFO nhận rỗng  6’b00001: FIFO nhận có 1 gói dữ liệu  … |

2.5 SPI Raw Interrupt Register (SPIRINTR)

Bảng 2-5-1: Thanh ghi SPIRINTR


****

Bảng 2-5-2: Bảng mô tả thanh ghi SPIRINTR

|  |  |  |  |
| --- | --- | --- | --- |
| **Bit** | **Tên** | **Giá trị mặc định** | **Mô tả** |
| 31 | SPITRCRINT | 0 | SPI transfer and receive complete flag raw interrupt  0: Việc truyền nhận dữ liệu chưa kết thúc  1: Việc truyền nhận dữ liệu đã kết thúc |
| 30:12 | Reversed | 19’b0 | Các bit không sử dụng, không thể ghi vào và luôn đọc ra giá trị 0 |
| 11 | SPITXFRINT | 0 | SPI transfer full flag raw interrupt  0: FIFO truyền chưa đầy  1: FIFO truyền đầy |
| 10 | SPITXORINT | 0 | SPI transfer overflow flag raw interrupt  0: FIFO truyền không bị overflow  1: FIFO truyền bị overflow |
| 9 | SPITXERINT | 0 | SPI transfer empty flag raw interrupt  0: FIFO truyền vẫn còn dữ liệu  1: FIFO truyền rỗng |
| 8 | SPITXURINT | 0 | SPI transfer underflow flag raw interrupt  0: FIFO truyền không bị underflow  1: FIFO truyền bị underflow |
| 7:4 | Reversed | 4’b0 | Các bit không sử dụng, không thể ghi vào và luôn đọc ra giá trị 0 |
| 3 | SPIRXFRINT | 0 | SPI receive full flag raw interrupt  0: FIFO nhận chưa đầy  1: FIFO nhận đầy |
| 2 | SPIRXORINT | 0 | SPI receive overflow flag raw interrupt  0: FIFO nhận không bị overflow  1: FIFO nhận bị overflow |
| 1 | SPIRXERINT | 0 | SPI receive empty flag raw interrupt  0: FIFO nhận vẫn còn dữ liệu  1: FIFO nhận rỗng |
| 0 | SPIRXURINT | 0 | SPI receive underflow flag raw interrupt  0: FIFO nhận không bị underflow  1: FIFO nhận bị underflow |

2.6 SPI Interrupt Register (SPIINTR)

Hình 2-6-1: Thanh ghi SPIINTR



Bảng 2-6-2: Bảng mô tả thanh ghi SPIINTR

|  |  |  |  |
| --- | --- | --- | --- |
| **Bit** | **Tên** | **Giá trị mặc định** | **Mô tả** |
| 31 | SPITRCINT | 0 | SPI transfer and receive complete full flag interrupt  0: Cờ SPITRCRINT không tạo ngắt SPITX  1: Cờ SPITRCRINT tạo ngắt SPITX |
| 30:12 | Reversed | 19’b0 | Các bit không sử dụng, không thể ghi vào và luôn đọc ra giá trị 0 |
| 11 | SPITXFINT | 0 | SPI transfer full flag interrupt  0: Cờ SPITXFRINT không tạo ngắt SPITX  1: Cờ SPITXFRINT tạo ngắt SPITX |
| 10 | SPITXOINT | 0 | SPI transfer overflow interrupt  0: Cờ SPITXORINT không tạo ngắt SPITX  1: Cờ SPITXORINT tạo ngắt SPITX |
| 9 | SPITXEINT | 0 | SPI transfer empty interrupt  0: Cờ SPITXERINT không tạo ngắt SPITX  1: Cờ SPITXERINT tạo ngắt SPITX |
| 8 | SPITXUINT | 0 | SPI transfer underflow interrupt  0: Cờ SPITXURINT không tạo ngắt SPITX  1: Cờ SPITXURINT tạo ngắt SPITX |
| 7:4 | Reversed | 4’b0 | Các bit không sử dụng, không thể ghi vào và luôn đọc ra giá trị 0 |
| 3 | SPIRXFINT | 0 | SPI receive full flag interrupt  0: Cờ SPIRXFRINT không tạo ngắt SPIRX  1: Cờ SPIRXFRINT tạo ngắt SPIRX |
| 2 | SPIRXOINT | 0 | SPI receive overflow interrupt  0: Cờ SPIRXORINT không tạo ngắt SPIRX  1: Cờ SPIRXORINT tạo ngắt SPIRX |
| 1 | SPIRXEINT | 0 | SPI receive empty interrupt  0: Cờ SPIRXERINT không tạo ngắt SPIRX  1: Cờ SPIRXERINT tạo ngắt SPIRX |
| 0 | SPIRXUINT | 0 | SPI receive underflow interrupt  0: Cờ SPIRXURINT không tạo ngắt SPIRX  1: Cờ SPIRXURINT tạo ngắt SPIRX |

3 HƯỚNG DẪN SỬ DỤNG SPI

Sau khi bị cấm hoạt động (SPIE = 0), SPI sẽ được đưa về trạng thái cấu hình mặc định sau:


* Cấu hình Slave (MSTR = 0)
* SPI không được phép tạo hay nhận clock dịch SCLK, các cờ ngắt đều bị xóa tích cực, FIFO truyền và nhận đều bị xóa dữ liệu (SWR = 0)
* Cho phép truyền dữ liệu (TALK = 0)
* Clock nguồn được chọn để tạo xung SCLK nếu đổi sang chế độ Master là pclk (MCLKSEL = 0)
* MSB truyền trước (DORD = 0)
* Độ dài dữ liệu là 1 bit (DATALEN =5’b0)
* Các cờ ngắt SPI đều bị cấm trừ cờ SPITRCRINT
* Thời gian delay giữa các lần kết thúc việc gửi một gói dữ liệu và bắt đầu truyền một gói dữ mới là 0 chu kỳ pclk (SPITXDL = 8’b0).

Để thay đổi cấu hình và sử dụng SPI, người dùng phải thực hiện các bước sau:


* Bước 1: Bật bit SPIE (SPICR.31) lên 1 để cho phép SPI hoạt động (nếu SPIE được bật sẵn thì có thể bỏ qua bước này).
* Bước 2: Xóa bit SWR (SPICR.30) về 0 để buộc SPI dừng việc truyền nhận dữ liệu (clock dịch SCLK bị buộc đưa về trạng thái IDLE). Nếu có gói dữ liệu đang truyền khi bit này bị xóa về 0, thì tiếp tục hoàn thành việc truyền nhận gói dữ liệu đó rồi mới đưa clock dịch SCLK về trạng thái IDLE.
* Bước 3: Bắt đầu cấu hình hoạt động, tốc độ baud, và các bit cho phép ngắt lần lượt trong các thanh ghi SPICR, SPIBR và SPIINTER.
* Bước 4: Bật bit SWR (SPICR.30) lên 1 để cho phép SPI tạo hoặc nhận xung dịch SCLK.
* Bước 5: Ghi dữ liệu vào FIFO truyền. Ở chế độ Master, việc ghi dữ liệu vào FIFO truyền sẽ bắt đầu quá trình truyền nhận.
* Bước 6: Đọc dữ liệu từ FIFO nhận sau khi quá trình truyền nhận dữ liệu kết thúc (SPITRCRINT = 1 (SPIRINTR.31)).

Khi SPI hoạt động ở chế độ Slave, gói dữ liệu đầu tiên cần truyền phải được đưa vào FIFO truyền trước khi clock dịch từ Master được đưa tới.

Hình 3-1: Hình minh họa SPI hoạt động ở chế độ Master (DATALEN = 7, DORD = 0, SPI truyền 2 gói dữ liệu liên tiếp)

****


Hình 3-2: Hình minh họa SPI hoạt động ở chế độ Slave (DATALEN = 7, DORD =0, Master truyền 2 gói dữ liệu liên tiếp)

****

4 CẤU TRÚC SPI

4.1 Tổng quát

Hình 4-1: Sơ đồ khối tổng quát SPI

****


Lõi SPI chứa các khối chức năng sau:

* APB Slave: Hỗ trợ giao tiếp giữa APB bus và lõi SPI.
* SPI Control: Điều khiển hoạt động của SPI, chứa các thanh ghi điều khiển và trạng thái của SPI.
* SPI Data: Chứa FIFO truyền và nhận và các bộ chuyển đổi dữ liệu.
* Shift Clock Control: Điều khiển clock dịch, đồng bộ giữa 2 miền clock pclk và SCLK, tạo tín hiệu slave\_select để gửi đến chân SS\_x khi ở chế độ Master.
* SPI Shift Block: Chứa thanh ghi dịch và buffer nhận, hỗ trợ giao tiếp với Master hay Slave của lõi SPI.

4.2 APB Slave

4.2.1 Phân tích tổng quan

Hình 4-2-1: Sơ đồ tín hiệu giao tiếp khối APB Slave




Bảng 4-2-1: Bảng mô tả tín hiệu giao tiếp của khối APB Slave

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **TT** | **Tên tín hiệu** | **Số bit** | **Chiều** | **Mô tả** |
| 1 | pclk | 1 | Ngõ vào | Tín hiệu xung clock từ APB bus |
| 2 | preset\_n | 1 | Ngõ vào | Tín hiệu reset từ APB bus, tích cực mức thấp |
| 3 | paddr | Xem phần mô tả | Ngõ vào | Tín hiệu địa chỉ từ APB bus  Độ rộng tín hiệu được quy định trong RTL code thông qua thông số parameter SPI\_PADDR\_WIDTH |
| 4 | pprot | 3 | Ngõ vào | Không hỗ trợ |
| 5 | psel | 1 | Ngõ vào | Tín hiệu chọn SPI, cho biết đang có một yêu cần truyền nhận dữ liệu giữa APB bus và SPI  Tích cực mức cao |
| 6 | penable | 1 | Ngõ vào | Tín hiệu cho phép, cho biết đang có chu kỳ thứ 2 của một truyền nhận APB  Tích cực mức cao |
| 7 | pwrite | 1 | Ngõ vào | Báo hiệu một yêu cầu ghi từ APB bus khi nó được tích cực mức cao  Báo hiệu một chu kỳ đọc dữ liệu từ SPI khi nó được tích cực mức thấp |
| 8 | pwdata | 32 | Ngõ vào | Dữ liệu cần ghi vào SPI |
| 9 | pstrb | 4 | Ngõ vào | Tín hiệu cho biết các byte nào trong 4 byte của pwdata được sử dụng để ghi vào SPI  Thiết kế SPI này yêu cầu cả 4 bit của pstrb phải được tích cực mức cao thì mới hợp lệ |
| 10 | pready | 1 | Ngõ ra | Tín hiệu báo dữ liệu đã sẵn sàng, dùng để mở rộng một truyền nhận APB  Thiết kế SPI này luôn tích cực pready ở mức cao |
| 11 | prdata | 31 | Ngõ ra | Dữ liệu đọc ra từ SPI |
| 12 | pslverr | 1 | Ngõ ra | Báo hiệu có lỗi xảy ra trong một truyền nhận APB. Dữ liệu trả lại trên prdata là 32’b0  Tích cực mức cao |
| 13 | rfifo\_ren | 1 | Ngõ ra | Tích cực tín hiệu này để gửi 1 yêu cầu đọc dữ liệu từ FIFO nhận |
| 14 | tfifo\_wen | 1 | Ngõ ra | Tích cực tín hiệu này để gửi 1 yêu cầu ghi dữ liệu vào FIFO truyền |
| 15 | inter\_wen | 1 | Ngõ ra | Tích cực tín hiệu này để gửi 1 yêu cầu ghi dữ liệu vào thanh ghi SPIINTER |
| 16 | br\_wen | 1 | Ngõ ra | Tích cực tín hiệu này để gửi 1 yêu cầu ghi dữ liệu vào thanh ghi SPIBR |
| 17 | cr\_wen | 1 | Ngõ ra | Tích cực tín hiệu này để gửi 1 yêu cầu ghi dữ liệu vào thanh ghi SPICR |
| 18 | rfifo\_out | 32 | Ngõ vào | Dữ liệu đọc ra từ FIFO nhận |
| 19 | intr\_out | 32 | Ngõ vào | Dữ liệu đọc ra từ thanh ghi SPIINTR |
| 20 | rintr\_out | 32 | Ngõ vào | Dữ liệu đọc ra từ thanh ghi SPIRINTR |
| 21 | sr\_out | 32 | Ngõ vào | Dữ liệu đọc ra từ thanh ghi SPISR |
| 22 | inter\_out | 32 | Ngõ vào | Dữ liệu đọc ra từ thanh ghi SPIINTER |
| 23 | br\_out | 32 | Ngõ vào | Dữ liệu đọc ra từ thanh ghi SPIBR |
| 24 | cr\_out | 32 | Ngõ vào | Dữ liệu đọc ra từ thanh ghi SPICR |

4.2.2 Phân tích chi tiết


Nhiệm vụ chính của khối APB Slave là giải mã địa chỉ và phát hiện một yêu cầu đọc hay ghi nhận được trên APB bus. Nếu yêu cầu là ghi thì APB Slave sẽ lái các tín hiệu yêu cầu ghi đến các thanh ghi cấu hình và FIFO truyền. Nếu yêu cầu là đọc thì APB Slave sẽ chọn dữ liệu phù hợp từ các thanh ghi cấu hình, trạng thái và FIFO nhận để gửi ra APB bus. Dưới đây là mô tả chi tiết logic bên trong của APB Slave:

Hình 4-2-2-1: Logic chi tiết của bộ giải mã yêu cầu đọc




Dữ liệu đọc đưa đến tín hiệu prdata[31:0] sẽ được chốt ra ở chu kỳ thứ 2 của một yêu cầu đọc từ APB bus. Khối mux 8:1 sẽ chọn dữ liệu phù hợp từ các thanh ghi cấu hình, trạng thái và FIFO nhận để gửi đến prdata[31:0]. Riêng dữ liệu từ FIFO truyền luôn đọc ra bằng 0. Nếu yêu cầu đọc có lỗi xãy ra (error = 1) thì dữ liệu sẽ đọc được cũng sẽ bằng 0. Sau khi một yêu cầu đọc kết thúc thì tín hiệu prdata[31:0] sẽ được giữ ổn định cho đến khi có một yêu cầu đọc mới

Hình 4-2-2-2: Logic chi tiết của bộ giải mã yêu cầu ghi



Các thanh ghi cấu hình và FIFO truyền sẽ được cập nhập dữ liệu ở chu kỳ sau của một yêu cầu ghi từ APB bus. Nếu yêu cầu ghi có lỗi xãy ra (error = 1) thì các tín hiệu yêu cầu ghi ở trên sẽ không được tích cực.


Hình 4-2-2-3: Logic của tín hiệu error



Tín hiệu error là tín hiệu báo lỗi xảy ra của một yêu cầu đọc hay ghi, đây là tín hiệu bên trong của APB Slave. Tín hiệu error sẽ tích cực khi:

* Tín hiệu pstrb tồn tại ít nhất 1 bit bằng 0. Trườn hợp này được coi là lỗi do lõi SPI này quy định 4 bit của pstrb phải luôn luôn bằng 1.
* 2 bit địa chỉ thấp của paddr khác 0. Trường hợp này được coi là lỗi do các thanh ghi và FIFO trong SPI có độ dài dữ liệu là 32 bit, do đó các thanh ghi phải được định địa chỉ theo word.
* Địa chỉ thanh ghi hoặc FIFO cần ghi dữ liệu vào là các thanh ghi trạng thái và FIFO nhận. Trường hợp này được coi là lỗi do các thanh ghi trạng thái được quy định là chỉ đọc và người dùng không được phép ghi dữ liệu vào FIFO nhận.

Hình 4-2-2-4: Logic của tín hiệu pslverr



Tín hiệu pslverr được lấy từ tín hiệu error của SPI và sẽ tích cực ở chu kỳ sau của một yêu cầu đọc hoặc ghi.

Tín hiệu pready luôn được đặt bằng 1 do SPI không cần thêm bất kỳ chu kỳ chờ nào của một yêu cầu đọc ghi để hoàn thành việc đọc ghi dữ liệu.