

Sistemas Digitales - 66.17

Trabajo Práctico 2

## Voltímetro digital con salida VGA

---

## 1. Objetivo

El objetivo del presente Trabajo Práctico consiste en especificar, diseñar, describir una arquitectura, simular, sintetizar e implementar en FPGA un sistema digital para un voltímetro digital con salida VGA.

## 2. Especificaciones

1. Implementar en lenguaje descriptor de hardware VHDL: un voltímetro conformado por un conversor A/D Sigma-Delta con salida VGA.
2. Sintetizar con la herramienta *ISE* la descripción de hardware para la FPGA:
  - **Fabricante:** Xilinx
  - **Familia:** Spartan 3
  - **Modelo:** xc3s200
  - **Encapsulado:** FT256
  - **Speed:** -4
3. Implementar la descripción en el kit de desarrollo "Spartan-3 Starter Board" de la empresa Digilent.
4. Generar un informe (no más de 5 hojas, sin contar el código) que incluya:
  - Diagrama en bloques, entradas y salidas de cada bloque.
  - Simulaciones (incluyendo algunas capturas de pantalla).
  - Tabla de resumen de síntesis, detallando slices, Flip-Flops y LUTs utilizadas (con indicación de porcentajes de utilización del dispositivo).
  - Código fuente VHDL.

## 3. Desarrollo

El diagrama en bloques de la arquitectura propuesta se puede observar en la Figura 1. En la misma se pueden observar varios elementos, entre ellos:

- Flip Flop
- Contador
- Controlador VGA




Figura 1: Diagrama en bloques de la arquitectura propuesta.

La idea del trabajo práctico es implementar un conversor A/D Sigma-Delta utilizando uno de los Flip Flops presentes en los bloques lógicos de la FPGA, seguido de un contador que dará cuenta de la cantidad de *unos* a la salida de dicho Flip Flop en un determinado tiempo (cantidad dada de ciclos de reloj). El valor obtenido se mostrará en un monitor a través de la interfaz VGA provisto en el kit de desarrollo.

### 3.1. Flip Flop

Se utilizará un Flip Flop de uno de los bloques lógicos de la FPGA.

### 3.2. Contador

Se podrá implementar utilizando los contadores del trabajo práctico anterior (TP1) o creando un contador binario. En este último caso se deberá convertir la cuenta binaria en BCD para poder mostrarla adecuadamente por pantalla.

### 3.3. Controlador VGA

El kit “**Spartan-3 Starter**” posee un conector DB15 a través del cual pueden enviarse las señales de control correspondientes a una interfaz VGA de un monitor. Para lograr esto se debe implementar un controlador VGA, tomando como referencia el código existente en la página web de la materia. Asimismo, se debe confeccionar una ROM para almacenar

los caracteres ‘0’... ‘9’, ‘.’ y ‘V’ que serán los utilizados para mostrar los valores de tensión tomados a la entrada del voltímetro.

## 4. Material de apoyo

Para confeccionar el trabajo práctico, además de la bibliografía de la materia y el material disponible en la página web de la misma, se puede utilizar:

- Archivo **board\_top.vhd** disponible en la página web de la materia. En dicho archivo se muestra la implementación de las asignaciones de pines en la FPGA.
- <http://www.digilentinc.com/> (página web del fabricante del kit).
- Libro (*optativo*)  
FPGA PROTOTYPING BY VHDL EXAMPLES - Xilinx Spartan-3 Version  
Autor: Pong P. Chu Año: 2008  
Editorial: John Wiley and Sons, Inc., Hoboken, New Jersey.  
ISBN 978-0-470-18531-5
- Manual del sintetizador (optativo)  
XST Xilinx Synthesis Tool User Guide.

## 5. Consideraciones extras

### 5.1. Modalidad de trabajo

Se recomienda enfáticamente realizar un *testbench* (simulación) por cada descripción de hardware a implementar.

Se recomienda también probar todo por separado, tanto para las descripciones en VHDL como para las pruebas con el kit de desarrollo. Una vez que se haya comprobado fehacientemente que cada descripción funcione por separado se procederá a integrarlas.

### 5.2. Lógica en el camino del reloj

Bajo ningún concepto se aprobará un trabajo práctico en el cual haya lógica en el camino del reloj.

**No utilizar más de un dominio de reloj.** Tampoco utilizar *falling* o *rising edges* del reloj para lograr sincronización. **Utilizar sólo uno de los dos flancos en todos los circuitos sincrónicos que se implementen.**

### 5.3. Estilo de codificación

No utilizar señales de tipo *bit* o *bit\_vector*. Tampoco utilizar señales de tipo *inout* y/o *buffer* o señales numéricas *natural*, *integer*, etc. para puertos de entidades.

### 5.4. Forma de evaluación

El informe del trabajo práctico se deberá entregar antes de la fecha límite establecida en la página web de la materia. Se evaluará individualmente al alumno con el trabajo práctico funcionando y, en base a las preguntas realizadas por el docente, se establecerá la aprobación o no del mismo.