第四章 触发器

在数字系统中，仅有组合逻辑电路是远不够的。计数器需要记住当前的计数值，寄存器需要保存运算中间结果，时序控制需要记录当前所处的工作状态——所有这些功能都依赖于一类具有记忆能力的基本单元电路：触发器（Flip-Flop，FF）。

触发器是能够存储一位二进制信息的最基本的时序逻辑单元。它有两个互补的稳定状态：通常将输出 Q=1 的状态称为 1 态或置位态（Set），将 Q=0 的状态称为 0 态或复位态（Reset）。在没有外部触发信号的情况下，触发器会保持当前状态不变，这正是其记忆功能的体现。

触发器与组合逻辑电路的根本区别在于：组合逻辑的输出只取决于当前输入，而触发器的次态（下一时刻的输出状态）不仅取决于当前的输入信号，还取决于触发器当前所处的状态（现态）。这种对历史状态的依赖性，使触发器成为构建时序逻辑系统的核心器件。

按照电路结构和触发方式，触发器经历了从基本 SR 锁存器、同步触发器、主从触发器到边沿触发器的演进历程，每一次演进都是为了解决前一类触发器的工程缺陷。按照逻辑功能，触发器分为 SR 型、D 型、JK 型和 T 型四大类，它们各有特点且可以相互转换。本章将系统介绍上述各类触发器的电路结构、工作原理、特征方程和应用方法，为后续学习时序逻辑电路打下坚实基础。

4.1 概述

触发器（Flip-Flop）一词来源于英语，形象地描述了其在两个稳定状态之间翻转切换的特性。作为数字系统中使用最广泛的基础存储单元，触发器在各类数字集成电路中无处不在。

4.1.1 触发器的基本特性

一个合格的触发器必须具备以下两个基本特性：其一是双稳性，即电路具有两个稳定的输出状态（Q=0 和 Q=1），在没有触发信号时能够自行保持在某一稳定状态，不会自发地从一个状态跳变到另一个状态；其二是可控性，即在适当的触发信号作用下，触发器能够根据输入信号的要求从一个稳定状态翻转到另一个稳定状态，实现状态的可控存储。

从电路结构上看，实现双稳性的关键是反馈。触发器内部存在从输出到输入的反馈路径，这使得电路的输出可以维持自身的状态。当外部触发信号到来时，反馈被短暂打破，触发器翻转到新状态，新状态又通过反馈得以维持。正是这种有反馈的结构，使触发器与组合逻辑电路有了本质区别。

4.1.2 触发器的分类

从不同角度对触发器进行分类：

- 按逻辑功能分：SR 触发器（Set-Reset，置位-复位）、D 触发器（Data，数据）、JK 触发器（由发明者 Jack Kilby 命名）、T 触发器（Toggle，翻转）。这四种类型覆盖了数字系统中所有常用的存储和控制需求。
- 按触发方式分：电平触发型（高电平或低电平有效）、脉冲触发型（主从结构，在完整脉冲结束时动作）、边沿触发型（仅在时钟上升沿或下降沿瞬间响应）。触发方式决定了触发器对噪声的抵抗能力和在时序系统中的使用方式。
- 按电路结构分：基本 SR 锁存器（由门直接反馈，无时钟控制）、同步触发器（带时钟控制的锁存器）、主从触发器（两级结构，消除空翻）、边沿触发器（仅在时钟跳变瞬间动作，现代最主流结构）。

4.1.3 触发器的描述方法

描述触发器逻辑功能的方法有以下几种，各有侧重：

1. 特征方程（状态方程）：用布尔代数表达式描述次态 Q(n+1)与现态 Q(n)及输入信号的关系。特征方程是触发器逻辑功能最简洁的数学描述，是触发器分析和设计的核心工具。
2. 状态转换表（真值表）：以表格形式列出所有可能的输入和现态组合，以及对应的次态。完整的真值表能穷举所有工作情况，适合初学者建立直观认识。
3. 状态转换图：以状态为节点（圆圈）、以状态转换条件为有向边绘制的有向图。直观展示各状态之间的转换关系，适合分析时序电路的工作流程。
4. 激励表：在已知从现态 Q(n)转换到次态 Q(n+1)的要求下，逆向求出触发器各输入端所需的逻辑值。激励表是设计时序逻辑电路时确定各触发器驱动信号的直接依据。
5. 时序波形图：以时间轴为横坐标，以各信号值为纵坐标绘制的时序关系图。直观展示触发器在连续时钟脉冲作用下的动态工作过程，是验证设计正确性的重要工具。

4.2 SR 锁存器

SR 锁存器（SR Latch）是所有触发器的基础，由两个相同类型的逻辑门交叉反馈连接而成。它不含时钟控制端，输入信号直接控制输出状态，是最简单的双稳态电路。

4.2.1 与非门构成的 SR 锁存器

由两个二输入与非门交叉连接，每个门的输出反馈到另一个门的输入，就构成了基本 SR 锁存器，如图 4-1 所示。



图 4-1 基本 SR 锁存器（与非门构成）

电路结构：G1 门的两个输入为置位端~S（低有效）和 Q'（反馈）；G2 门的两个输入为复位端~R（低有效）和 Q（反馈）。输出 Q 和 Q'互补。

工作原理分析（注意：与非门 SR 锁存器的~S 和~R 均为低电平有效）：

~S（置位）	~R（复位）	Q（次态）	Q'（次态）	功能
0	1	1	0	置位（Q=1）：~S 低有效，强制 Q=1
1	0	0	1	复位（Q=0）：~R 低有效，强制 Q=0
1	1	Q(n)	Q'(n)	保持：输出保持原来状态不变
0	0	不确定	不确定	禁止：两个门输出均被强制为 1，Q 和 Q'同时为 1，违反互补关系，输撤销后状态不定

分析保持功能的工作机制：当~S=~R=1 时，两个与非门的输出分别取决于另一个门的输出，形成稳定的反馈。若当前 Q=1，则 G2 的输出（Q'）=0，而 G1 的两个输入为~S=1 和 Q'=0，由于有一个输入为 0，G1 输出 Q=1，维持了 Q=1 的状态；Q'=0 同样维持稳定。可以验证 Q=0 的情况同样构成稳定的反馈闭环。

约束条件：~S 和~R 不允许同时为 0。这是使用与非门 SR 锁存器时必须遵守的约束条件，在系统设计中必须通过外部逻辑或协议保证此条件不被违反。

4.2.2 或非门构成的 SR 锁存器

将两个或非门交叉连接，可以构成另一种基本 SR 锁存器，如图 4-2 所示。



图 4-2 基本 SR 锁存器（或非门构成）

与或非门 SR 锁存器不同，或非门版本的 S 和 R 均为高电平有效，功能表如下：

S（置位）	R（复位）	Q（次态）	功能
0	0	Q(n)	保持：输出保持原来状态不变
1	0	1	置位：S=1 强制 Q=1
0	1	0	复位：R=1 强制 Q=0
1	1	不确定	禁止：两输出均强制为 0，违反互补，撤销后状态不定

两种 SR 锁存器的对比：与非门版本输入低有效（~S, ~R），或非门版本输入高有效（S, R），但均存在一组禁止输入组合，且锁存器对输入变化立即响应（无时钟控制），这是它们共同的局限性。

4.2.3 SR 锁存器的特征方程

从与非门 SR 锁存器（高有效等效版本，S=~S_bar, R=~R_bar）的真值表可以写出特征方程：

约束条件：

这两个方程完整地描述了 SR 触发器的逻辑功能。特征方程表明：当 S=1 时次态为 1（置位，与现态无关）；当 R=1 时次态为 0（复位，与现态无关）；当 S=R=0 时次态等于现态（保持）。约束条件则排除了 S=R=1 的非法状态。

4.3 同步触发器

基本 SR 锁存器对输入信号立即响应，没有任何时间控制。在复杂的数字系统中，往往需要多个存储单元在同一时刻同步动作，为此需要引入时钟信号（Clock，CLK）来协调各部件的工作节拍，由此产生了同步触发器。

4.3.1 同步 SR 触发器

在基本 SR 锁存器的基础上，在每个输入端前加一个与门（实际上通常用与非门来实现），以时钟信号 CLK 作为控制信号，就构成了同步 SR 触发器，如图 4-3 所示。

图4-3 同步SR触发器（高电平触发）



CLK=1时接受S,R输入；CLK=0时锁存状态；S=R=1时禁止

图 4-3 同步 SR 触发器（高电平触发）

工作原理：当 CLK=0 时，两个输入与非门的输出均被强制为 1，基本 SR 锁存器处于保持状态，S 和 R 输入被完全屏蔽，触发器状态不受影响；当 CLK=1 时，输入与非门开通，S 和 R 信号被传递到基本 SR 锁存器，触发器根据 S 和 R 的值按照基本 SR 锁存器的逻辑工作。

特征方程（CLK=1 时有效）：

同步 SR 触发器的功能表：

CLK	S	R	Q(n+1)	功能
0	x	x	Q(n)	时钟低：保持，输入无效
1	0	0	Q(n)	时钟高：保持
1	0	1	0	时钟高：复位
1	1	0	1	时钟高：置位
1	1	1	不定	时钟高：禁止

同步 SR 触发器解决了无时钟控制问题，使多个触发器可以在同一 CLK 控制下同步动作。但它仍然存在两个问题：其一是禁止态（S=R=1）的限制依然存在；其二是存在空翻（多次翻转）问题——在 CLK=1 的整个高电平期间，如果输入信号 S 或 R 发生多次变化，输出 Q 也会随之多次翻转，这在高速系统中可能导致不可预知的错误。

4.3.2 同步 D 触发器（D 锁存器）

将同步 SR 触发器的 R 端连接 S 的反变量，即令 R=~S，只保留 S 端并将其重命名为 D，就构成了同步 D 触发器，如图 4-4 所示。



图 4-4 同步 D 触发器

由于 R=~S=~D，S 和 R 永远互补，从根本上消除了 S=R=1 的禁止态，这是 D 触发器的核心优势。其特征方程极为简洁：

功能表：

CLK	D	Q(n+1)	功能
0	x	Q(n)	时钟低：保持
1	0	0	时钟高：Q 跟随 D=0
1	1	1	时钟高：Q 跟随 D=1

同步 D 触发器也称 D 锁存器（D Latch），其特点是：CLK=1 期间，Q 透明地跟随 D 的变化而变化（透明锁存器特性）；CLK=0 时，Q 锁存 CLK 下降沿前 D 的值。这种透明特性在某些应用中很有价值（如数据总线上的缓冲锁存器 74HC373），但也意味着 CLK=1 期间若 D 多次变化，Q 也会多次改变，不适合需要严格时序控制的场合。

4.3.3 同步触发器的空翻问题

空翻（Multiple Triggering）是同步触发器（电平触发型）固有的缺陷：在时钟信号处于有效电平（如 CLK=1）的整个持续时间内，如果输入信号发生多次变化，输出 Q 将随之多次翻转，而非只在一个时钟周期内改变一次状态。

空翻产生的根本原因是：电平触发型触发器的输出在整个时钟有效电平期间都直接受输入控制，缺乏对单次跳变的隔离能力。在实际电路中，由于噪声、干扰等因素，输入信号很难在整个 CLK 有效期间保持完全稳定，一旦发生变化就可能引发空翻。

消除空翻的根本方法是改变触发器的电路结构，使其只在时钟信号的特定跳变沿（上升沿或下降沿）瞬间采样输入，而在其他时刻对输入信号完全不响应。这一思路导致了主从触发器和边沿触发器的相继发明。

4.4 主从触发器

主从触发器（Master-Slave Flip-Flop）由两个相同结构的同步触发器（主触发器和从触发器）级联而成，通过时钟信号的反相控制实现两级的分时工作，从根本上消除了空翻问题。

4.4.1 主从 SR 触发器

主从 SR 触发器由两个同步 SR 触发器组成：主触发器在 CLK=1 时接收 S、R 输入，从触发器在 CLK=0 时接收主触发器的输出。两个触发器的时钟互相反相（从触发器的 CLK 是主触发器 CLK 的反变量）。工作过程分为两个阶段：

6. CLK=1 阶段（主触发器开放，从触发器锁定）：主触发器根据 S、R 输入改变其内部状态 Q_M；同时由于从触发器的等效 CLK=0，从触发器被锁定，对外输出 Q 不变，因此 Q_M 的变化不会立即影响输出 Q，实现了输入与输出的隔离。
7. CLK=0 阶段（主触发器锁定，从触发器开放）：时钟变为 0，主触发器被锁定，不再接收 S、R 输入，Q_M 保持 CLK 下降沿前的值；此时从触发器的等效 CLK=1，从触发器接收 Q_M 并更新输出 Q，完成一次状态转移。

主从 SR 触发器的特征方程与同步 SR 触发器相同，约束条件也相同（S·R=0），但触发方式改为下降沿触发（CLK 下降沿时从触发器更新输出）。主从结构消除了空翻，但仍保留了禁止态的限制。

4.4.2 主从 JK 触发器

主从 JK 触发器是对主从 SR 触发器的进一步改进，其结构框图如图 4-5 所示。

图4-5 主从JK触发器结构框图



图 4-5 主从 JK 触发器结构框图

JK 触发器在主从 SR 触发器的基础上，将从触发器的互补输出 Q'反馈到 J 端的与门，将 Q 反馈到 K 端的与门，实现了 J=K=1 时的翻转功能，从而消除了禁止态。

主从 JK 触发器的特征方程：

功能表（CLK 下降沿触发）：

J	K	Q(n+1)	功能描述
0	0	Q(n)	保持：次态等于现态

0	1	0	复位：无论现态，次态为 0
1	0	1	置位：无论现态，次态为 1
1	1	~Q(n)	翻转：次态为现态的反变量

可以看出，JK 触发器的功能最为全面：涵盖了保持、复位、置位和翻转四种状态，且没有禁止态。这使得 JK 触发器成为功能最强的单一触发器类型，SR 触发器和 T 触发器都是 JK 触发器的特例（令 J=S,K=R 即得 SR 功能；令 J=K=T 即得 T 功能）。

JK 触发器的特征方程推导：由功能表建立次态卡诺图，

其中第一项 JQ'(n) 对应置位情况（J=1，Q(n)=0，次态为 1），第二项 K'Q(n) 对应保持情况（K=0，Q(n)=1，次态维持为 1）。这两项的或运算完整地描述了次态为 1 的所有条件。

4.4.3 主从触发器的一次翻转问题

主从 JK 触发器虽然消除了空翻，但存在另一个问题：一次翻转（一次变化）。

一次翻转是指：在 CLK=1 期间，如果 J 或 K 信号发生多次变化，可能导致主触发器发生不止一次的状态改变，从而在 CLK 下降沿时从触发器接收到的是最终状态，而非 CLK 上升沿时的初始状态。

发生一次翻转的条件：当 CLK=1 时，若 Q(n)=0 且 J 信号先出现 1（主触发器置 1），后又出现 J=0（理论上应保持，但因 K 的反馈导致复杂情况），最终主触发器的状态取决于 CLK=1 期间 J、K 信号的最后一次有效变化，而不是 CLK 上升沿时的值。

一次翻转问题的根源在于：主从结构中，主触发器在整个 CLK=1 期间都对输入信号开放，虽然比电平触发型好（从触发器有隔离），但主触发器仍可能响应 CLK=1 期间的多次输入变化。要彻底解决此问题，需要采用边沿触发器。

4.5 边沿触发器

边沿触发器（Edge-Triggered Flip-Flop）是现代数字系统中使用最广泛的触发器类型。其核心特性是：触发器只在时钟信号的特定跳变沿（上升沿或下降沿）的极短时间内对输入信号采样，在其余任何时刻（包括 CLK=1 期间、CLK=0 期间和非采样边沿）均对输入信号完全不响应，已采样的状态稳定保持直到下一个有效时钟沿到来。

边沿触发器从根本上解决了电平触发的空翻问题和主从触发器的一次翻转问题，是当前 FPGA、ASIC 和各类数字集成电路中触发器的标准实现方式。

4.5.1 边沿 D 触发器

边沿 D 触发器是最常用的触发器类型，其逻辑符号如图 4-6 所示。符号中 CLK 引脚处的三角形是边沿触发的标志：三角形朝右表示上升沿触发；若在三角形外加一个小圆圈（表示取反），则为下降沿触发。



图 4-6 边沿触发器逻辑符号（以 D 触发器为例）

边沿 D 触发器的特征方程：

这是最简单的特征方程——次态等于有效时钟沿时刻 D 端的输入值，与现态 Q(n)完全无关。边沿 D 触发器的工作波形如图 4-7 所示：



图 4-7 边沿 D 触发器工作波形图（上升沿触发）

从波形图可以清楚地看到：Q 的状态只在 CLK 上升沿时刻发生变化，每次变化到的值等于上升沿前 D 端的稳定值；在上升沿之间（CLK=1 和 CLK=0 的整个期间），无论 D 如何变化，Q 始终保持不变。这正是边沿触发器的核心价值所在。

边沿 D 触发器的电路实现方式有多种，常见的有：

- 两级主从结构（维持-阻塞型）：CLK 上升沿前主级锁存 D 值，上升沿时将锁存值传至从级输出。内部维持-阻塞机制确保只有一次采样。
- 传输门触发器：利用 CMOS 传输门的开关特性，在时钟边沿时刻开通采样通路，在其他时刻关断，实现真正的单沿采样。74HC74 就是这类典型芯片。
- 动态 CMOS 触发器：利用电荷存储和时钟控制的晶体管开关实现边沿触发，面积最小，速度最快，在现代 VLSI 中广泛使用。

集成边沿 D 触发器 74HC74 是一款双上升沿 D 触发器，每片包含两个独立的 D 触发器，并提供异步预置端（~Sd，低有效）和异步清零端（~Rd，低有效），可以不依赖时钟信号直接将 Q 强制置 1 或置 0，常用于初始状态的设定。

4.5.2 边沿 JK 触发器

边沿 JK 触发器结合了 JK 触发器功能完备和边沿触发精确的双重优势，是功能最强的实用触发器，其逻辑符号如图 4-8 所示。



图 4-8 边沿 JK 触发器逻辑符号

边沿 JK 触发器的特征方程：

工作波形如图 4-9 所示（以下降沿触发为例）：



图 4-9 边沿 JK 触发器工作波形（下降沿触发）

波形分析要点：Q 只在 CLK 下降沿时刻更新；每次下降沿处，根据该时刻 J 和 K 的值，Q 按照特征方程决定次态（J=K=0 保持，J=0,K=1 复位，J=1,K=0 置位，J=K=1 翻转）；下降沿之间 Q 完全不受 J、K 影响。

常用集成边沿 JK 触发器：74HC112（双下降沿 JK 触发器，含~Sd 和~Rd 异步控制端），74HC109（双上升沿 JK 触发器）。在实际设计中，由于 D 触发器结构更简单、时序特性更好，FPGA 内部的基本存储单元通常都使用 D 触发器，JK 功能通过外部逻辑转换实现。

4.5.3 T 触发器和 T'触发器

T 触发器（Toggle Flip-Flop）只有一个功能输入端 T，其逻辑符号如图 4-10 所示。

图4-10 T触发器（JK触发器J,K连接为T）



图 4-10 T 触发器逻辑符号（由 JK 触发器令 J=K=T 得到）

T 触发器的特征方程：

功能分析：当 T=0 时，Q(n+1)=Q(n)（保持）；当 T=1 时，Q(n+1)=~Q(n)（翻转）。T 触发器由 JK 触发器令 J=K=T 直接得到，是 JK 触发器的简化版。

T'触发器（Toggle'，也称计数触发器）是 T 触发器的特例：将 T 端恒接高电平（T=1），则每来一个有效时钟沿，Q 就翻转一次。T'触发器是构建二进制计数器的最基本单元——每个 T'触发器实现对时钟频率的二分频，n 个 T'触发器串联可实现 2^n分频，这正是二进制计数器的基本工作原理，将在第五章详细介绍。

4.6 各类触发器的逻辑功能及相互转换

前面介绍了 SR、D、JK、T 四种触发器，它们的逻辑功能各有特点。理解各类触发器的联系与区别，并掌握它们之间的相互转换方法，是灵活运用触发器进行系统设计的基础。

4.6.1 四种触发器的特征方程汇总

四种触发器的特征方程和约束条件汇总如下：

触发器类型	特征方程	约束条件	功能特点
SR 触发器	Q(n+1) = S + R'•Q(n)	S•R = 0	四种状态（置 1/置 0/保持/禁止）
D 触发器	Q(n+1) = D	无	次态=D，无禁止态，最简单
JK 触发器	Q(n+1) = J•Q'(n) + K'•Q(n)	无	四种状态（置 1/置 0/保持/翻转），功能最全
T 触发器	Q(n+1) = T⊕Q(n)	无	T=0 保持，T=1 翻转

从特征方程可以看出各触发器之间的内在联系：D 触发器是 SR 触发器令 S=D,R=D'的特例（从根本消除禁止态）；T 触发器是 JK 触发器令 J=K=T 的特例；JK 触发器的功能最全，包含了 SR 触发器（令 J=S,K=R，需保证 S·R=0）和 T 触发器的所有功能。

4.6.2 触发器之间的相互转换

在实际工程中，手头可能只有某种类型的触发器，而设计又需要另一种类型的功能，此时需要进行触发器类型转换。转换的基本方法是在现有触发器的输入端添加适当的组合逻辑，使整体功能等效于目标触发器。

方法一：比较法（直接法）

将现有触发器的特征方程与目标触发器的特征方程进行比较，直接推导出转换关系。

【例 4-1】用 D 触发器实现 JK 触发器（如图 4-11 所示）

图4-11 用D触发器实现JK触发器



图 4-11 用 D 触发器实现 JK 触发器

目标特征方程（JK）：Q(n+1) = J·Q'(n) + K'·Q(n)

现有触发器特征方程（D）：Q(n+1) = D

比较两式，令 D 等于 JK 触发器的特征方程右侧：

因此，在 D 触发器的 D 端前加一个实现此组合逻辑的电路（一个与门+一个或门+两个非门），即可将 D 触发器转换为 JK 触发器。转换所需的组合逻辑：Q'通过非门得到，J·Q'和 K'·Q 各需一个二输入与门，最后用一个或门合并，共需 2 个非门、2 个与门、1 个或门。

方法二：卡诺图法

当转换关系不能直接看出时，可利用卡诺图辅助化简。

【例 4-2】用 JK 触发器实现 D 触发器

目标：D 触发器，特征方程 Q(n+1) = D

现有：JK 触发器，特征方程 Q(n+1) = J·Q'(n) + K'·Q(n)

建立转换表——列出 Q(n)、D 的所有组合，以及对应的 Q(n+1)，再从中推出 J 和 K 的所需值：

Q(n)	D	Q(n+1)	J（需要）	K（需要）
0	0	0	0	x（无关）
0	1	1	1	x（无关）
1	0	0	x（无关）	1
1	1	1	x（无关）	0

从转换表可以直接看出：J = D（无论 Q(n)为何值，J 等于目标 D），K = D'（K 等于 D 的反变量）。在 JK 触发器前加一个非门，将 J=D，K=~D 即可实现 D 触发器功能。这是最简单的转换之一。

常见转换关系汇总

目标触发器	现有触发器	转换关系	所需附加逻辑
JK	D	D = J • Q'(n) + K' • Q(n)	2 与门+1 或门+2 非门
D	JK	J=D, K=D'	1 非门
T	D	D = T⊕Q(n)	1 异或门
D	T	T = D⊕Q(n)	1 异或门
T	JK	J=K=T	直连（无需额外逻辑）
JK	T	J=K=T	直连（无需额外逻辑）

4.7 触发器的时序参数

在实际使用触发器时，除了逻辑功能，还必须关注时序参数。这些参数决定了触发器能否在给定时钟频率下正确工作，是数字系统时序设计的基础。

4.7.1 基本时序参数定义

图 4-14 触发器的建立时间和保持时间示意

图 4-14 给出了边沿 D 触发器的关键时序参数示意。主要参数定义如下：

参数	符号	定义	重要性
建立时间	tsu	CLK 有效沿到来之前，D 端数据必须保持稳定的最短时间	违反则采样错误，可能导致亚稳态

保持时间	th	CLK 有效沿之后，D 端数据必须继续保持稳定的最短时间	违反则触发器可能无法正确锁定
时钟到输出延迟	tcq	CLK 有效沿到 Q 端输出稳定所需的时间	决定数据在逻辑路径中传播的起点时间
传播延迟	tpd	组合逻辑从输入到输出的最大延迟	决定两级触发器之间组合逻辑的最大允许延迟
最高工作频率	fmax	触发器和逻辑路径能正确工作的时钟频率上限	fmax=1/(tsu+th+tcq+tpd)的近似

74HC74（双 D 触发器）的典型时序参数（VCC=5V，25°C）：tsu = 20ns，th = 5ns，tcq = 25ns，最高工作频率约 40MHz。74HCT74（TTL 兼容版）的参数相近。

4.7.2 亚稳态问题

亚稳态（Metastability）是触发器在特定条件下可能进入的一种不稳定的中间状态，Q 既不明确为 0 也不明确为 1，处于 0 和 1 之间的中间电压。亚稳态产生的条件是：D 端的数据在建立时间窗口内（CLK 有效沿前 tsu 到 CLK 有效沿后 th 之间）发生了变化，违反了建立/保持时间约束。

亚稳态的危害：若后级逻辑读取到亚稳态的输出，会将其解释为 0 或 1 中的某个值，不同的门可能解释不同，导致系统逻辑错误甚至死锁。虽然理论上亚稳态可以持续任意长时间，但在实践中，亚稳态会在经过一定时间（resolution time）后以随机方式自行解决（跳变到 0 或 1），时间越长解决概率越高。

亚稳态的处理方法：在系统内部保持严格的同步设计（确保所有触发器由同一时钟驱动，且满足建立/保持时间）可以从根本上避免亚稳态；在不同时钟域之间的信号交叉处，使用双触发器同步器（Two-FF Synchronizer）可以将亚稳态的传播概率降低到可以接受的水平（通常低于 10^{-12}/小时）。亚稳态是现代数字系统设计中必须认真对待的重要工程问题，尤其是在高速、多时钟域系统中。

4.7.3 触发器的激励表

激励表是时序逻辑电路设计中不可缺少的工具。它描述的是：要实现从现态 Q(n)到目标次态 Q(n+1)的转换，触发器的各个输入端需要被设置为何值。激励表如图 4-13 所示。

图4-13 四种触发器激励表（状态转换所需输入）

Qn	Qn+1	S,R	D	J,K	T
0	0	0,x	0	0,x	0
0	1	1,0	1	1,x	1
1	0	0,1	0	x,1	1
1	1	0,x	1	x,0	0

x表示无关项；激励表用于时序电路设计中确定各触发器的输入

图 4-13 四种触发器激励表（状态转换所需输入）

激励表的使用方法：在设计时序电路时，首先根据功能要求画出状态转换图，然后对每个状态转换（Q(n)→Q(n+1)），查激励表得到各触发器输入端的所需值（含无关项），最后用卡诺图化简，求出各触发器输入端的逻辑表达式（驱动方程），实现所需的时序功能。

4.8 触发器的典型应用

触发器作为基本的存储和同步单元，在数字系统中有极为广泛的应用。本节介绍几类最典型的应用场景。

4.8.1 数据锁存和寄存

最直接的应用是数据锁存和寄存。将 n 个 D 触发器的 CLK 端连在一起，在时钟上升沿时同时采样各自 D 端的数据，就构成了 n 位并行寄存器（Register）。寄存器在数字处理器中无处不在：通用寄存器组存储运算操作数和结果；流水线寄存器存储各流水级的中间数据；I/O 端口寄存器暂存外设数据。

集成芯片 74HC374 是一款典型的八 D 触发器（8 位寄存器），全部 8 个触发器共用一个时钟端（CLOCK）和一个三态输出使能端（~OE）。当 CLK 上升沿到来时，8 个 D 端的数据被同时锁存到 Q 端；当~OE=0 时，8 个 Q 端的三态缓冲器开启，数据送到输出总线；当~OE=1 时，输出为高阻态。这是总线型数字系统中最常见的数据寄存方案。

4.8.2 频率分频与脉冲计数

T'触发器（JK 触发器令 J=K=1，或 D 触发器将 Q'反馈到 D 端）在每个时钟沿翻转一次，将输出频率变为时钟频率的一半（二分频）。多个 T'触发器级联，可以实现更高倍数的分频。

例如，将 D 触发器的 Q'连接到 D 端，则：

每个时钟上升沿 Q 翻转一次，Q 端输出频率 = CLK 频率 ÷ 2，Q 端波形是 CLK 的二分频方波。将 3 个这样的 D 触发器串联（前一个 Q 连后一个 CLK），可以实现 8 分频，4 个串联实现 16 分频，以此类推。这是数字系统中产生低频时钟的简单方法。

4.8.3 消抖电路（去抖动）

机械按键（如按钮、开关）在按下或松开时，由于机械弹性会产生高频抖动信号（通常持续 5~20ms），若直接用作数字输入，会被处理器误读为多次按键。利用 SR 锁存器可以构成理想的消抖电路：

将单刀双掷开关的两个触点分别连到与非门 SR 锁存器的~S 和~R 端（通过上拉电阻）。按下时，某一端变为低电平（有效），触发锁存器翻转；抖动阶段，由于已翻转的端悬空（高

电平），而 SR 锁存器在~S=~R=1 时保持状态，因此抖动信号被完全过滤；松开时，另一端变低，触发器翻转回原状态。SR 锁存器消抖电路响应速度极快（纳秒级），完全不受抖动影响，是机械接口设计中的经典电路。

4.8.4 脉冲边沿检测

利用 D 触发器可以构成简单的脉冲边沿检测电路（Edge Detector）：将信号 IN 直接输入 D 触发器，Q 端输出延迟一个时钟周期的信号，将 IN 和 Q'通过与门就可以检测到 IN 的上升沿（在上升沿后的一个时钟周期内，AND 输出为 1）：

对称地，将~IN 和 Q 通过与门可以检测下降沿：Pulse = ~IN · Q。这种边沿检测电路在同步系统中广泛用于：检测按键按下时刻（产生单个时钟周期宽度的脉冲）、检测数据有效信号的边沿、同步状态机的启动信号等。

4.9 触发器的 Verilog 描述

在现代数字系统设计中，触发器通常通过硬件描述语言而不是手工连接门电路来实现。以下给出各类触发器的 Verilog 行为级描述。

4.9.1 D 触发器

```
// 上升沿 D 触发器（最基本形式）
module dff (
    input  wire clk, d,
    output reg  q, qn
);
    always @(posedge clk) begin
        q  <= d;
        qn <= ~d;
    end
endmodule

// 带异步复位的 D 触发器（实际工程最常用）
module dff_async_rst (
    input  wire clk, rst_n, d,  // rst_n: 低有效异步复位
    output reg  q
);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)       // 异步复位：不受时钟控制
            q <= 1'b0;
        else              // 上升沿：正常锁存
            q <= d;
    end
endmodule

// 带同步复位的 D 触发器
module dff_sync_rst (
```

```
    input  wire clk, rst_n, d,  // rst_n: 低有效同步复位
    output reg  q
);
    always @(posedge clk) begin
        if (!rst_n)       // 同步复位：只在时钟沿处复位
            q <= 1'b0;
        else
            q <= d;
    end
endmodule
```

4.9.2 JK 触发器和 T 触发器

```
// 下降沿 JK 触发器
module jkff (
    input  wire clk, j, k,
    output reg  q
);
    always @(negedge clk) begin  // negedge: 下降沿触发
        case ({j, k})
            2'b00: q <= q;       // 保持
            2'b01: q <= 1'b0;    // 复位
            2'b10: q <= 1'b1;    // 置位
            2'b11: q <= ~q;      // 翻转
        endcase
    end
endmodule

// T 触发器（由 D 触发器实现：D = T XOR Q）
module tff (
    input  wire clk, rst_n, t,
    output reg  q
);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)  q <= 1'b0;
        else         q <= t ^ q;  // T=0 保持，T=1 翻转
    end
endmodule

// T'触发器（T 恒为 1，每周期翻转一次，实现二分频）
module t_prime_ff (
    input  wire clk, rst_n,
    output reg  q
);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)  q <= 1'b0;
        else         q <= ~q;  // 每个上升沿翻转
    end
endmodule
```

4.9.3 Verilog 触发器设计规范

在 Verilog 中描述触发器时，有几条重要的设计规范必须遵守：

8. 使用非阻塞赋值（<=）：在时序逻辑的 always 块中必须使用非阻塞赋值，而不是阻塞赋值（=）。非阻塞赋值保证同一时刻的多个触发器同步更新，不存在更新顺序依赖，符合硬件的实际行为。
9. 敏感列表完整性：上升沿触发用 posedge clk，下降沿触发用 negedge clk。若有异步复位，必须将其加入敏感列表（如 posedge clk or negedge rst_n）。不要在时序逻辑中使用@(*)。
10. 复位优先级明确：建议统一使用异步低有效复位（rst_n，negedge rst_n 在敏感列表中）作为芯片级标准，确保上电后系统处于已知的初始状态。
11. 禁止在 always 时序块中混用阻塞和非阻塞赋值：这会导致仿真行为与综合结果不一致，是常见的严重错误。

本章小结

本章系统介绍了触发器的基本概念、各类电路结构、逻辑功能描述方法、时序参数以及工程应用。

在电路结构演进方面：从基本 SR 锁存器（无时钟，对输入立即响应，两个与非门或两个或非门反馈实现），到同步触发器（加入 CLK 控制，消除异步问题，但引入空翻），到主从触发器（两级结构消除空翻，但存在一次翻转问题），最终到边沿触发器（只在时钟沿瞬间采样，彻底解决空翻和一次翻转，是现代标准）。这一演进史体现了工程问题驱动技术革新的典型规律。

在逻辑功能方面：SR 触发器功能含禁止态，需满足约束 S·R=0；D 触发器最简单，次态=D，无禁止态；JK 触发器功能最完整，涵盖保持/置位/复位/翻转四态，无约束条件；T 触发器专用于翻转，T=0 保持，T=1 翻转。四种特征方程是时序电路设计的基础工具。

在触发器转换方面：转换方法有比较法和卡诺图法两种，核心是在现有触发器前加适当的组合逻辑实现等效功能。JK 触发器功能最全，是其他触发器转换的最常用基础；D 触发器结构最简、综合效果最好，是 FPGA 和 ASIC 中的标准存储单元。

在时序参数方面：建立时间 tsu、保持时间 th、时钟到输出延迟 tcq 是触发器的关键时序规格，违反建立/保持时间约束会导致亚稳态。在多时钟域系统中，使用双触发器同步器是处理亚稳态的标准工程方案。

在 Verilog 设计方面：时序逻辑 always 块必须使用非阻塞赋值（<=），敏感列表须包含时钟沿和异步控制信号，复位优先级须明确定义。FPGA 综合工具能自动将行为级描述映射到最优的触发器实现，设计者无需关心门级细节。

本章习题

一、基本概念题

4-1 SR 锁存器的禁止输入是什么？为何在实际应用中需要避免？用或非门和与非门实现的 SR 锁存器，禁止态各是什么？

4-2 同步触发器与基本 SR 锁存器相比，解决了什么问题？又引入了什么新问题？

4-3 解释主从 JK 触发器中'一次翻转'问题的产生原因，并说明为何边沿触发器能彻底解决此问题。

4-4 D 触发器的特征方程 Q(n+1)=D 如此简单，是否意味着 D 触发器的功能比 JK 触发器弱？请分析说明。

二、特征方程与状态分析

4-5 写出下列各触发器的特征方程（次态方程），并说明各输入信号的含义：（1）主从 JK 触发器；（2）边沿 D 触发器；（3）T 触发器；（4）T'触发器。

4-6 对边沿 JK 触发器（下降沿触发），设初始 Q=0，输入序列为 J=1,K=0; J=1,K=1; J=0,K=1; J=1,K=1（每个状态持续一个时钟周期），求 Q 的输出序列（逐步计算，列表说明）。

4-7 对边沿 D 触发器（上升沿触发），初始 Q=0，给出如下波形：CLK 为方波（周期 100ns），D 波形为：前 150ns 为 0，150~350ns 为 1，350~450ns 为 0，450ns 后为 1。画出 Q 的时序波形图，标注每个上升沿时 Q 的变化。

三、触发器转换

4-8 用 JK 触发器实现 D 触发器：写出转换所需的驱动方程（J 和 K 关于 D 和 Q(n)的表达式），画出转换电路图，验证转换后整体满足 D 触发器的特征方程。

4-9 用 D 触发器实现 T 触发器：写出 D 的驱动方程，说明需要什么附加逻辑，画出电路图。

4-10 用 D 触发器实现 T'触发器（每周期翻转一次）：给出具体连接方法，解释为何 Q'接到 D 即可实现 T'功能。

4-11 已有主从 JK 触发器，需要 SR 触发器功能（要求 S=R=1 时保持，而非禁止）。试用 JK 触发器设计满足此要求的 SR 触发器，给出驱动方程。

四、时序分析与 Verilog

4-12 某边沿 D 触发器的时序参数：tsu=3ns，th=1ns，tcq=5ns。该触发器驱动一段组合逻辑（延迟 8ns）后连接到另一个相同触发器。（1）两触发器之间的总路径延迟是多少？（2）系统最高时钟频率是多少？（3）若增加流水线寄存器（在组合逻辑中间插入触发器），设组合逻辑延迟平分为两段各 4ns，最高频率变为多少？

4-13 编写 Verilog 代码：实现一个带同步复位（低有效）和同步预置（load，高有效）的 8 位寄存器。当 load=1 时，在时钟上升沿将 d[7:0]载入；当 rst_n=0 时，在时钟上升沿清零；正常工作时保持原值。

4-14 用 Verilog 实现 JK 触发器转 D 触发器的完整模块，包含：异步复位端 rst_n（低有效），上升沿触发，输入 J、K、clk，输出 Q、Qn。编写对应的 Testbench，测试保持/置位/复位/翻转四种功能。

第四章 触发器

在第三章中，我们系统学习了组合逻辑电路——其输出仅由当前输入决定，不具备记忆功能。然而，现实中的数字系统不仅需要对输入信号进行逻辑运算，还需要对中间结果和历史状态进行存储。存储'0'和'1'两个稳定状态，并能在外部信号控制下从一种状态切换到另一种状态，这正是触发器（Flip-Flop）的核心功能。

触发器是数字系统中最重要的记忆元件，也是构建时序逻辑电路的基础单元。由触发器和组合逻辑电路共同构成的电路，其输出不仅与当前输入有关，还与电路的历史状态有关，这种电路称为时序逻辑电路（Sequential Logic Circuit）。时序逻辑电路能够完成计数、存储、运算缓冲、序列控制等组合逻辑电路无法实现的功能，是数字系统设计的核心组成部分。

本章系统介绍触发器的基本概念（4.1 节）、基本 RS 触发器（4.2 节）、同步触发器（4.3 节）、边沿触发器（4.4 节），以及 JK、D、T 等多种逻辑功能（4.5 节），触发器之间的转换方法（4.6 节），触发器的动态特性（4.7 节），以及触发器在数字系统中的典型应用（4.8 节）。

4.1 概述

在讨论具体的触发器电路之前，有必要对触发器的基本特性、功能描述工具和分类方式作整体性了解，为后续深入学习奠定清晰的认知框架。

4.1.1 触发器的基本特性

触发器具有以下三个本质特征，这三点构成了触发器区别于组合逻辑电路的根本属性：

12. 双稳性：触发器具有两个稳定的逻辑状态——Q=1（置位状态）和 Q=0（复位状态）。在没有外部信号触发的情况下，触发器会无限期地保持在当前状态，不会自动改变，这是其'记忆'功能的物理基础。

13. 可控翻转性：在特定的输入信号作用下，触发器可以从一个稳定状态翻转到另一个稳定状态。哪种输入使触发器翻转到哪种状态，由触发器的逻辑功能类型决定（RS、JK、D、T等）。
14. 时钟同步性：大多数触发器受时钟信号（CLK，Clock）控制，仅在时钟信号的特定时刻（上升沿、下降沿或电平期间）才响应输入信号。这种同步机制使得整个数字系统中所有触发器能够协调一致地按时序工作，是现代同步数字系统设计的基础。

触发器的输出端通常有两个：Q（正相输出）和 Q'（反相输出，也记作~Q 或 QB），二者始终互补，即 Q=1 时~Q=0，Q=0 时~Q=1。定义 Q 为触发器的状态：Q=1 称为触发器处于'1 态'或'置位态'，Q=0 称为触发器处于'0 态'或'复位态'。

与组合逻辑电路不同，触发器的输出具有记忆性——当前时刻的输出不仅取决于当前输入，还取决于触发器此前所处的状态（称为'现态'，记作 Qn）。而触发后的新状态称为'次态'（记作 Qn+1）。触发器的逻辑功能正是描述在给定的现态 Qn 和输入信号条件下，次态 Qn+1 的取值规律。

4.1.2 触发器的描述工具

描述触发器逻辑功能的工具主要有以下五种，各有侧重，相互补充：

1. 特性表（功能表）

特性表是触发器最完整的功能描述，以表格形式列出在各种现态 Qn 和输入信号组合下，次态 Qn+1 的取值。特性表的行数等于输入变量取值组合数与现态取值（0 或 1）的乘积。通过特性表，可以直接查到任意条件下触发器的输出，是学习触发器功能的最直接工具。

2. 特性方程（次态方程）

特性方程是用布尔表达式描述次态 Qn+1 与现态 Qn 及输入变量之间关系的代数方程。例如 D 触发器的特性方程为 Qn+1=D，JK 触发器的特性方程为 Qn+1=J·~Qn+~K·Qn。特性方程便于进行代数运算和电路分析，是时序逻辑电路分析设计的核心工具。

3. 激励表（驱动表）

激励表与特性表恰好相反：描述要使触发器从现态 Qn 转移到指定次态 Qn+1，输入信号应取何值。激励表是时序逻辑电路设计（从功能要求反推激励信号）的重要工具，将在第五章时序电路设计中大量使用。

4. 状态转换图

状态转换图用圆圈表示触发器的稳定状态，用带标注的箭头表示在某输入条件下从一种状态转移到另一种状态。状态转换图直观地反映了触发器所有可能的状态转换路径，特别适合于多触发器组成的时序系统的功能分析。

5. 时序图（波形图）

时序图以时间轴为横轴，分别画出各信号随时间变化的波形，直观地展示触发器在一系列时钟脉冲和输入信号作用下，输出 Q 的变化情况。时序图是验证触发器工作是否正确的最直观方式，也是 FPGA 仿真中最常用的观察窗口。

4.1.3 时序逻辑电路的基本结构

触发器在数字系统中并非孤立使用，而是与组合逻辑电路协同工作，构成完整的时序逻辑系统。典型的时序逻辑电路由两部分组成：组合逻辑电路负责根据外部输入和触发器的当前状态计算激励信号（触发器输入端的值）和电路输出；存储电路（触发器）在时钟边沿时根据激励信号更新状态，并将新状态反馈给组合逻辑电路。

图 4-1 时序逻辑电路的基本结构

如图 4-1 所示，时序逻辑电路的三类方程分别是：

- 驱动方程（激励方程）：描述各触发器输入端（J、K、D、T 等）与外部输入和当前状态之间的组合逻辑关系，由组合逻辑部分决定。
- 状态方程（次态方程）：将驱动方程代入触发器的特性方程，得到各触发器次态与现态和外部输入的关系，是描述时序电路状态转移的核心方程。
- 输出方程：描述电路输出与当前状态和外部输入的关系。Moore 型输出只与状态有关；Mealy 型输出与状态和输入都有关。

以上三类方程共同构成时序逻辑电路完整的数学描述，是分析和设计时序电路的理论基础。

4.2 基本 RS 触发器

基本 RS 触发器（Basic RS Flip-Flop）是所有触发器中结构最简单的类型，它直接由两个交叉耦合的逻辑门构成，不受时钟信号控制。尽管其应用场合已逐渐被更完善的时钟触发器取代，但理解基本 RS 触发器的工作机理，是掌握所有触发器的基础。

4.2.1 与非门构成的基本 RS 触发器

图 4-2 所示电路由两个二输入与非门 G1、G2 交叉耦合构成：G1 的输出 Q 接 G2 的一个输入，G2 的输出~Q 接 G1 的一个输入，形成互补反馈结构。外部输入端分别命名为~S（置位端，Set）和~R（复位端，Reset），低电平有效（上划线表示低有效）。

图4-2 与非门构成的基本RS触发器



图 4-2 与非门构成的基本 RS 触发器电路图

工作原理分析

下面对四种输入情况逐一分析，揭示基本 RS 触发器的工作机理：

情况一：~S=1，~R=1（两端均无效，保持）

当~S=~R=1 时，两个与非门均以反馈信号作为主要决定因素。若原来 Q=1（~Q=0），则 G2 的输入为(~R=1,Q=1)，输出~Q=0；G1 的输入为(~S=1,~Q=0)，输出 Q=1。状态稳定保持。若原来 Q=0（~Q=1），同理稳定保持 Q=0。这说明~S=~R=1 时，触发器记忆当前状态，不受输入影响。

情况二：~S=0，~R=1（置位，Q→1）

当~S=0 时，G1 的输入有一个为 0，与非运算使 G1 输出 Q=1。接着~Q=1 成为 G2 的一个输入，G2 输入为(~R=1,~Q=1)=1，输出~Q=0。Q=1，~Q=0，触发器被置为'1 态'。将~S 恢复为 1 后（~S=~R=1），由于~Q=0 已馈入 G1，Q 继续保持 1，实现置位记忆。

情况三：~S=1，~R=0（复位，Q→0）

与情况二对称：~R=0 使 G2 输出~Q=1，继而 Q=0。触发器被置为'0 态'并稳定保持，实现复位功能。

情况四：~S=0，~R=0（禁止状态）

当~S=~R=0 时，G1 和 G2 的与非运算均强制输出 1，即 Q=1 且~Q=1。这违反了 Q 与~Q 互为反变量的基本约束，是无意义的状态。更严重的是，当~S 和~R 同时从 0 恢复为 1 时，由于两个门的传播延迟不可能完全相同，最终 Q 和~Q 会随机稳定到 1 或 0，无法预知，这被称为

竞争冒险导致的'不定态'。因此，~S=0 且~R=0 是基本 RS 触发器的禁止输入，在工程应用中必须严格避免。

将上述分析整理为特性表：

~S	~R	Qn+1	~Qn+1	功能说明
1	1	Qn	~Qn	保持现态不变
0	1	1	0	置位（Q→1）
1	0	0	1	复位（Q→0）
0	0	×	×	禁止（不定态，工程中必须避免）

特性方程（加上约束条件）：

状态转换图如图 4-3 所示，清晰地展示了两个稳态之间的转换关系：

图 4-3 基本 RS 触发器状态转换图

4.2.2 或非门构成的基本 RS 触发器

基本 RS 触发器也可以由两个或非门交叉耦合构成，此时输入端 S（直接置位端）和 R（直接复位端）均高电平有效，与与非门结构在逻辑上完全互补。

或非门 RS 触发器的工作原理：S=1 时，G1 有输入为 1，或非门强制输出 Q=0，~Q 则被置为 1。等等——这说明 S=1 使~Q=1，Q=0？这与命名习惯不符。需要重新说明：对于或非门结构，通常将输出端互换命名（G1 输出端命名为~Q，G2 输出端命名为 Q），以使 S 端高有效时对应 Q=1（置位）。

或非门 RS 触发器特性表（S、R 均高电平有效）：

S	R	Qn+1	功能
0	0	Qn	保持
0	1	0	复位（Q→0）
1	0	1	置位（Q→1）
1	1	×	禁止（不定态）

可以看出，或非门结构的禁止条件是 S=R=1（两端同时高电平有效），与与非门结构的 ~S=~R=0 完全对应。两种结构的逻辑功能完全等价，只是有效电平相反。在工程中，与非门结构更常用，因为 CMOS 和 TTL 工艺中与非门的速度快、面积小。

4.2.3 基本 RS 触发器的特点与局限

基本 RS 触发器的优点是结构简单、响应速度快（无时钟延迟），可用作消抖电路（Debounce Circuit）——机械按键按下时会产生多次抖动（高低电平快速交替），通过基本 RS 触发器可将第一次有效跳变锁存，滤除后续的抖动脉冲。

基本 RS 触发器的局限性主要有两点：第一，没有时钟控制，任何时刻都对输入信号敏感，在噪声环境中容易发生误触发；第二，存在禁止状态（~S=~R=0），对输入信号有约束，在复杂时序系统中难以保证约束条件始终满足。这两个缺点促使了同步触发器的发展。

4.3 同步触发器

同步触发器在基本 RS 触发器的基础上增加了时钟控制，使触发器只在时钟信号有效期间才响应输入，从而实现多个触发器的同步协调工作。这是从基本触发器走向实用时序电路的关键一步。

4.3.1 同步 RS 触发器

同步 RS 触发器（Clocked RS Flip-Flop）又称钟控 RS 触发器，在基本 RS 触发器的基础上增加了两个时钟控制与非门，如图 4-4 所示。

图4-4 同步（钟控）RS触发器



图 4-4 同步（钟控）RS 触发器电路图

工作原理

电路由四个与非门构成：G1、G2 为时钟控制门，G3、G4 为基本 RS 锁存器。G1 的输入为 CLK 和 S，G2 的输入为 CLK 和 R。

当 CLK=0 时：G1 输出固定为 1（与非门中只要有 0 就输出 1），G2 同理输出 1。G3、G4 的输入均为 1，基本 RS 锁存器保持当前状态不变。无论 S、R 如何变化，触发器处于保持状态。

当 CLK=1 时：G1 输出~S（S 和 CLK 的与非），G2 输出~R（R 和 CLK 的与非）。此时基本 RS 锁存器的输入分别为~S 和~R，其功能等同于与非门基本 RS 触发器：S=1,R=0 置位；S=0,R=1 复位；S=R=0 保持。S=R=1 仍为禁止状态，因为会导致 G3、G4 输入同时为 0（~S=~R=0），引发不定态。

同步 RS 触发器的特性方程（CLK=1 时有效）：

特性表：

CLK	S	R	Qn+1	功能
0	×	×	Qn	CLK=0 时保持，与 S、R 无关
1	0	0	Qn	CLK=1，保持
1	0	1	0	CLK=1，复位
1	1	0	1	CLK=1，置位
1	1	1	×	CLK=1，禁止（不定态）

同步 RS 触发器的特点

同步 RS 触发器实现了时钟同步控制，多个触发器可以通过共用一个 CLK 信号实现协调动作。但仍有两个缺点：第一，CLK=1 期间，S、R 输入的任何变化都会立即反映到输出，称为'空翻'问题（在 CLK=1 的整个高电平期间，触发器可能发生多次翻转）；第二，SR=1 的禁止条件仍然存在，限制了使用的灵活性。这两个问题促使了更先进的边沿触发器的发展。

4.3.2 同步 D 触发器（电平触发）

为消除同步 RS 触发器的禁止条件（SR=1），在 S 端和 R 端之间加入一个非门，令 R=~S，这样 S 和 R 在任何时候都是互补的，禁止条件 SR=1 自然不会出现。将唯一的输入端命名为 D（Data），构成同步 D 触发器，也称 D 锁存器（D Latch）。

同步 D 触发器的特性方程极为简洁：

功能：CLK=1 时，Q 跟随 D 变化（透明传输）；CLK=0 时，Q 保持 CLK 下降沿前的 D 值不变（锁存）。这也是 D 锁存器又称'透明锁存器'（Transparent Latch）的原因。

同步 D 触发器（D 锁存器）的特性表：

CLK	D	Qn+1	功能
0	×	Qn	锁存，保持 CLK 下降沿前的状态
1	0	0	透明，Q 跟随 D=0

1	1	1	透明，Q 跟随 D=1

D 锁存器在 CMOS 集成电路设计中大量应用于总线接口的数据锁存（如 74HC373、74HC374 系列锁存器芯片），是数据寄存器和流水线缓冲器的基础器件。但 D 锁存器仍存在空翻问题（CLK=1 期间 D 的任何变化都直接影响 Q），对同步系统的时序设计带来挑战。

4.4 边沿触发器

边沿触发器（Edge-Triggered Flip-Flop）是目前数字设计中最广泛使用的触发器类型。它只在时钟信号的边沿（上升沿或下降沿）的那一瞬间采样输入，并在此后保持输出稳定，与 CLK 的高低电平持续时间无关。这种特性从根本上解决了电平触发触发器的空翻问题，是现代同步数字设计的基石。

4.4.1 边沿 D 触发器

边沿 D 触发器是最常用的触发器类型，其功能极为简洁：在时钟上升沿（或下降沿）到来时，将 D 端的当前值锁存到 Q 端输出，在下一个时钟边沿到来之前 Q 保持不变，与此期间 D 端的变化无关。



图 4-5 边沿 D 触发器逻辑符号（含异步复位/置位端）

图 4-5 所示为带异步复位（~Rd，低有效）和异步置位（~Sd，低有效）的边沿 D 触发器的标准逻辑符号。时钟输入端的三角形符号(三角形)表示边沿触发，不带圆圈为上升沿有效，带圆圈为下降沿有效。

特性方程与特性表

边沿 D 触发器的特性方程为：

CLK	~Rd	~Sd	D	Qn+1	功能
×	0	1	×	0	异步复位（优先级最高，与 CLK 无关）
×	1	0	×	1	异步置位（优先级最高，与 CLK 无关）
↑	1	1	0	0	上升沿，锁存 D=0

↑	1	1	1	1	上升沿，锁存 D=1
其他	1	1	×	Qn	保持（非时钟边沿时刻）

异步复位/置位端的优先级最高，只要~Rd=0 或~Sd=0，无论时钟和 D 端状态如何，Q 立即被强制置为 0 或 1。仅当~Rd=~Sd=1 时，触发器才受时钟控制。注意：~Rd=~Sd=0 同样是禁止状态（会导致 Q=~Q=1），使用时需避免。

工作时序图



图 4-6 边沿 D 触发器工作时序图（上升沿触发）

图 4-6 所示的时序图清晰地展示了边沿 D 触发器的工作特性：只有 CLK 上升沿（图中虚线位置）时，Q 才更新为当时 D 端的值；在两个上升沿之间，无论 D 如何变化，Q 始终保持不变。这种'采样-保持'的工作模式是所有同步数字系统设计的基础。

建立时间与保持时间

为保证边沿触发器能够可靠地采样 D 端数据，D 端必须在 CLK 边沿前后各保持稳定一段时间：

- 建立时间（Setup Time，tsu）：D 端必须在 CLK 有效边沿到来之前稳定的最短时间。若 D 在 CLK 边沿之前不足 tsu 时发生变化，触发器可能无法正确采样，进入亚稳态。
- 保持时间（Hold Time，th）：D 端在 CLK 有效边沿到来之后必须继续保持稳定的最短时间。若 D 在 CLK 边沿后不足 th 时已经变化，触发器的输出可能出错。

典型 74HC74（双 D 触发器）的参数：tsu=20ns，th=5ns，传播延迟 tpd=25ns（5V，25°C）。在高速系统设计中，满足这些时序约束是确保系统可靠工作的必要条件，也是 EDA 工具进行静态时序分析（STA）的核心工作之一。

4.4.2 边沿触发器的内部实现原理——主从结构

边沿 D 触发器通常采用主从结构（Master-Slave Structure）实现：由两个 D 锁存器串联，前一个（主锁存器）由 CLK 控制，后一个（从锁存器）由~CLK 控制。

图4-13 主从JK触发器内部结构示意



图 4-7 主从 D 触发器内部结构示意（主从原理）

工作原理：当 CLK=1 时，主锁存器处于透明模式（跟随 D 变化），从锁存器处于锁存模式（~CLK=0，保持之前的值，Q 端稳定）；当 CLK 从 1 跳变为 0（下降沿）时，主锁存器进入锁存模式（保存 CLK 下降沿前 D 端的值），同时从锁存器进入透明模式（~CLK=1，将主锁存器的输出传到 Q 端）。

因此，输出 Q 仅在 CLK 下降沿时刻更新（等于 CLK 下降沿前的 D 值），在 CLK 的整个高电平期间 Q 稳定不变——这就是边沿触发效果的实现原理。若将主从的控制逻辑互换（主用 ~CLK 控制，从用 CLK 控制），则变为上升沿触发。

这种主从双锁存器结构仅比单个锁存器多用约 50%的门电路，却从根本上消除了空翻问题，是成本效益极高的设计方案。目前几乎所有商用边沿 D 触发器集成芯片（74HC74、74HC374 等）都采用这种或等效的内部结构。

4.5 JK 触发器、T 触发器与 T'触发器

除了 RS 触发器和 D 触发器之外，JK 触发器、T 触发器和 T'触发器也是数字系统中常用的触发器类型。它们在功能上各有特点，适用于不同的设计场合。

4.5.1 JK 触发器

JK 触发器是功能最完善的触发器类型，它彻底消除了 RS 触发器的禁止状态。JK 触发器有两个输入端 J（类似置位端）和 K（类似复位端），当 J=K=1 时触发器翻转（而非产生不定态），这是 JK 触发器与 RS 触发器最根本的区别。

图4-7 JK触发器逻辑符号



图 4-8 JK 触发器逻辑符号（下降沿触发）

特性方程

特性方程的直观含义：J=1 且 Qn=0 时（~Qn=1），J·~Qn=1，次态为 1（置位）；K=1 且 Qn=1 时（K·Qn=1，等价~K·Qn=0 且 J·~Qn=0），次态为~K·Qn+J·~Qn=0，等效为复位。当 J=K=1 时，Qn+1=~Qn，实现翻转。

图4-8 JK触发器特性表

J	K	Qn（现态）	Qn+1（次态）	功能
0	0	0	0	保持
0	0	1	1	保持
0	1	0	0	置0（复位）
0	1	1	0	置0（复位）
1	0	0	1	置1（置位）
1	0	1	1	置1（置位）
1	1	0	1	翻转
1	1	1	0	翻转

图 4-9 JK 触发器特性表

图 4-9 所示的特性表完整地列出了 JK 触发器在所有 J、K 和现态 Qn 组合下的次态。注意：当 J=K=1 时，无论 Qn 为 0 还是 1，Qn+1 均为~Qn（翻转），这是 JK 触发器独有的'计数'功能，在计数器设计中极为重要。

状态转换图分析

JK 触发器的状态转换图有两个状态节点（Q=0 和 Q=1），每个节点都有指向自身（保持）和指向对方（翻转）的两个方向。具体转换条件：从 Q=0→Q=0（保持 0）需要 J=0；从 Q=0→Q=1（0 翻 1）需要 J=1；从 Q=1→Q=1（保持 1）需要 K=0；从 Q=1→Q=0（1 翻 0）需要 K=1。K 的取值不影响从 Q=0 出发的转换，J 的取值不影响从 Q=1 出发的转换，使得状态转换条件更加灵活。

激励表

激励表（用于时序电路设计时从次态要求反推 J、K 的值）：

Qn→Qn+1	J	K	含义
0→0	0	×	保持 0：J=0，K 任意
0→1	1	×	从 0 置 1：J=1，K 任意

1→0	×	1	从 1 清 0：K=1，J 任意
1→1	×	0	保持 1：K=0，J 任意

激励表中'×'表示该信号为任意值（don't care），这是 JK 触发器的重要优势——在设计中激励方程的化简往往能利用这些任意项，获得比 D 触发器更简化的驱动逻辑。

4.5.2 T 触发器与 T'触发器

图4-9 D触发器、T触发器与T'触发器比较

图 4-10 D 触发器、T 触发器与 T'触发器比较

T 触发器

T 触发器（Toggle Flip-Flop）有一个输入端 T 和时钟端 CLK。T=1 时，每来一个时钟边沿触发器翻转（次态=现态的反）；T=0 时，每来一个时钟边沿触发器保持不变。

T 触发器的特性方程为：

T 触发器的激励表：从 0→0 需 T=0；从 0→1 需 T=1；从 1→0 需 T=1；从 1→1 需 T=0。T=Qn⊕Qn+1，即 T 等于现态和次态的异或。

T'触发器（Divide-by-2 电路）

T'触发器（也称 T-prime 触发器或计数触发器）是 T 触发器的特例：将 T 端永久接高电平（T=1）。此时每来一个时钟边沿，触发器必然翻转，输出 Q 的频率恰好等于 CLK 频率的一半，构成一个二分频电路（Divide-by-2）。

T'触发器的特性方程为：

T'触发器是构建二进制计数器最直接的方式：将多个 T'触发器串联，每一级的 Q 端接下一级的 CLK 端，即可实现 2 位、3 位、4 位等二进制异步计数器（纹波计数器）。

4.6 触发器逻辑功能的转换

在实际工程中，集成触发器芯片通常只提供 D 触发器（如 74HC74）或 JK 触发器（如 74HC112）类型。当需要其他类型的触发器功能时，可以通过在已有触发器外部增加组合逻辑来实现功能转换。

4.6.1 JK 触发器转换为 D 触发器

分析：D 触发器的特性方程为 Qn+1=D，JK 触发器的特性方程为 Qn+1=J·~Qn+~K·Qn。令两者相等：J·~Qn+~K·Qn=D。此方程成立的条件是 J=D，K=~D。因此，将 JK 触发器的 J 端直接接 D，K 端接 D 通过非门取反，即可构成 D 触发器。

图4-10 JK触发器转换为D触发器



图 4-11 JK 触发器转换为 D 触发器（J=D，K=~D）

验证：当 D=1 时，J=1，K=0，JK 触发器置位（Qn+1=1=D）；当 D=0 时，J=0，K=1，JK 触发器复位（Qn+1=0=D）。转换正确。

4.6.2 D 触发器转换为 JK 触发器

分析：目标是用 D 触发器实现 JK 功能（Qn+1=J·~Qn+~K·Qn）。D 触发器需要什么 D 值才能使输出等于这个目标？由于 Qn+1=D，所以令 D=J·~Qn+~K·Qn 即可。在 D 触发器的 D 端之前加上一个组合逻辑电路，计算 D=J·~Qn+~K·Qn（需要一个与或门和非门），即完成转换。

需要的组合逻辑：D=J·~Q+~K·Q（其中 Q 为触发器输出反馈，~Q 为反相输出反馈）。这需要 2 个与门、1 个或门和（若~Q 端不可用）1 个非门。

4.6.3 D 触发器转换为 T 触发器

T 触发器的特性方程为 Qn+1=T⊕Qn。在 D 触发器中实现：D=T⊕Q（使用一个异或门，输入为 T 和 Q 的反馈），即令 D=T·~Q+~T·Q，D 触发器的输出 Q 接异或门的一个输入，T 信号接另一个输入，异或门输出接 D 端。

这种转换仅需一个异或门，是所有转换中最简洁的，也是为什么 FPGA 内部大量使用 D 触发器作为基础记忆单元的原因——通过外部异或门可以轻易扩展出 T 功能，而 D 本身还支持直接的数据寄存功能。

4.6.4 转换方法总结

触发器功能转换的通用方法分三步：

15. 写出目标触发器的特性方程（次态方程）Qn+1=f(输入, Qn）。
16. 将现有触发器的特性方程与目标方程对比，求出现有触发器输入端（J、K 或 D）关于目标触发器输入和 Qn 的表达式，此即激励方程。
17. 用最简化的组合逻辑（与或门、异或门等）实现激励方程，连接到现有触发器的输入端，即完成转换。

不同类型触发器之间的转换激励方程汇总：

目标类型	用 D 触发器实现（D=）	用 JK 触发器实现（J=，K=）
D 触发器	D	J=D，K=~D
T 触发器	D=T⊕Q	J=T，K=T
T' 触发器（计数）	D=~Q	J=1，K=1
JK 触发器	D=J・~Q+~K・Q	直接使用（无需转换）

4.7 触发器的动态特性

触发器的功能特性（特性方程、状态转换图等）描述的是理想情况下的静态逻辑行为。在实际电路中，触发器的工作速度和可靠性还受到多个动态参数的制约，这些参数对系统设计具有重要的工程意义。

4.7.1 传播延迟（tpd）

传播延迟是指从时钟有效边沿到来到 Q 端输出达到新的稳定逻辑电平的时间间隔，分为：

- tpHL：输出从高电平跳变到低电平的传播延迟（Q 从 1→0）
- tpLH：输出从低电平跳变到高电平的传播延迟（Q 从 0→1）

通常取两者的最大值作为设计裕量。74HC74 的典型传播延迟约为 12~25ns（取决于电源电压和负载）。传播延迟直接决定了触发器（以及由触发器构成的时序电路）能够工作的最高时钟频率：

4.7.2 建立时间（tsu）与保持时间（th）

如 4.4 节所述，建立时间（tsu）是 D 端在 CLK 有效边沿前必须保持稳定的最短时间，保持时间（th）是 CLK 有效边沿后 D 端必须继续保持稳定的最短时间。违反这两个约束（称为

时序违例，Timing Violation），触发器可能进入亚稳态（Metastable State）——输出悬停在高低电平之间的不确定电压值，无法被后级电路正确识别。

亚稳态是同步数字系统设计中的严重问题，通常发生在时钟域交叉（CDC，Clock Domain Crossing）或异步信号输入场景中。处理亚稳态的标准方法是使用双触发器同步器：将异步信号依次通过两个串联的 D 触发器（共用同一时钟），使亚稳态有足够时间自行解决（通常在第一级触发器的输出上维持不超过几个纳秒），第二级触发器输出即可认为是稳定可靠的同步信号。

4.7.3 时钟最高频率与最小脉宽

时钟最高频率（fmax）由传播延迟、建立时间和时钟偏斜共同决定。时钟最小脉宽（tw）规定了 CLK 高电平和低电平持续时间的最小值，通常为 5~15ns。工作时钟频率超过 fmax 或脉宽低于 tw 时，触发器可能无法完成完整的状态转换，导致功能错误。

常用 74HC 系列触发器的动态特性参数（5V，25°C）：

参数	74HC74（D 型）	74HC112（JK 型）	74HC175（4D）	单位
建立时间 tsu	20	15	20	ns
保持时间 th	5	5	5	ns
传播延迟 tpd（典型）	12	14	13	ns
时钟最小脉宽 tw	16	16	16	ns
最高工作频率 fmax	约 40	约 40	约 40	MHz

4.8 触发器的典型应用

触发器是数字系统中用途最广泛的器件之一，几乎所有时序逻辑功能都建立在触发器的基础上。本节介绍触发器最基本、最典型的几类应用。

4.8.1 寄存器（数据锁存与并行存储）

将多个 D 触发器共用同一个时钟信号，各 D 端独立输入，各 Q 端独立输出，即构成 n 位并行寄存器（Register）。寄存器的功能是：在时钟边沿到来时，同时锁存所有输入端 D[n-1:0] 的数据，在下一个时钟边沿前保持不变，供后级电路读取。

寄存器是微处理器中最核心的资源之一。x86 处理器的通用寄存器（EAX、EBX 等）、ARM 处理器的 R0~R15 寄存器，在物理实现上都是由 D 触发器阵列构成的并行寄存器。集成寄存器芯片如 74HC374（8 位 D 型寄存器，三态输出）就是 8 个 D 触发器加上三态缓冲器的组合。

4.8.2 移位寄存器（串行传输）

将多个 D 触发器首尾相连——前一个 D 触发器的 Q 端接后一个的 D 端，所有触发器共用一个时钟——即构成串行移位寄存器（Shift Register）。每来一个时钟边沿，数据向右（或向左）移动一位：Din→Q0→Q1→Q2→…→Dout。

图4-12 两位串行移位寄存器（两个D触发器）



图 4-12 两位串行移位寄存器（两个 D 触发器）

移位寄存器的典型应用：

- 串行转并行（Serial-to-Parallel）：将串行输入的数据逐位移入，n 个时钟后取出 n 位并行数据，用于 SPI、UART 等串行通信协议的接收端。
- 并行转串行（Parallel-to-Serial）：在一个时钟边沿将 n 位并行数据同时装载，之后逐位移出，用于串行通信协议的发送端。
- 循环移位：将最后一级的 Qn 连回第一级的 D 端，构成环形移位寄存器，可产生序列信号发生器。
- 时间延迟：每经过一级 D 触发器，信号延迟一个时钟周期，可用作流水线中的对齐延迟。

集成移位寄存器芯片如 74HC595（8 位串入并出）和 74HC165（8 位并入串出）是嵌入式系统中最常用的 IO 扩展器件，在 LED 显示驱动、键盘扩展等场合广泛应用。

4.8.3 触发器的直接置位/复位应用

边沿 D 触发器上的~Rd（异步清零）和~Sd（异步置位）端可以独立于时钟运行。在实际系统中，这些端口的典型用途是：

- 系统复位（Power-on Reset）：上电时通过 RC 电路产生一段低电平脉冲，施加到所有触发器的~Rd 端，强制将整个系统初始化到已知状态（Q=0），确保系统从确定的初态开始运行，避免上电时触发器处于随机状态导致系统行为不可预知。
- 软件复位：在嵌入式系统中，当检测到程序'跑飞'（看门狗超时、软件异常等）时，通过 MCU 的复位引脚将~Rd 端拉低，强制触发器复位，实现系统重新启动。

图 4-13 异步复位端对 D 触发器输出的影响时序图

图 4-13 所示的时序图展示了~Rd（低有效异步复位）端的工作方式：当~Rd=0 时，无论 CLK 和 D 处于何种状态，Q 立即被强制清零；当~Rd 恢复为 1 后，触发器重新受时钟控制。这种异步优先级机制保证了系统复位的绝对可靠性，是数字系统设计中的标准实践。

4.8.4 触发器与组合逻辑的协同——简单时序电路示例

【例 4-1】用 D 触发器和与门设计一个序列检测器

功能需求：设计一个电路，检测串行输入数据 X 中连续出现两个 1（即 11 序列）的情况，当检测到时输出 Z=1，否则 Z=0。

分析：此电路需要记忆'上一个输入是否为 1'，因此需要状态。定义两个状态：S0（上一个输入为 0 或初始状态）和 S1（上一个输入为 1）。用一个 D 触发器实现。

状态转换逻辑：

现态（Q）	输入 X	次态（D）	输出 Z	含义
0（S0）	0	0	0	上个是 0，本次也是 0，仍处 S0
0（S0）	1	1	0	上个是 0，本次是 1，进入 S1（等待第二个 1）
1（S1）	0	0	0	上个是 1，本次是 0，回 S0（序列中断）
1（S1）	1	1	1	上个是 1，本次也是 1，检测到 11！Z=1，保持 S1

驱动方程（次态 D 的表达式）：D=X（次态 Q=X，直接将输入接 D 端）

输出方程：Z=Q·X（当前状态为 1 且当前输入为 1 时，输出 1）

电路实现：一个 D 触发器（D=X）加一个二输入与门（输入为 Q 和 X，输出 Z）。这是一个极为简洁的 Mealy 型状态机实现，仅用了两个基本器件。

本章小结

本章系统介绍了触发器的基本概念、各种类型的触发器及其特性、功能转换方法、动态参数和典型应用。

触发器是具有双稳态、可控翻转和时钟同步特性的记忆元件，是时序逻辑电路的基础。触发器的功能可以用特性表、特性方程、激励表、状态转换图和时序图等多种工具描述。

基本 RS 触发器由两个与非门（或或非门）交叉耦合构成，无时钟控制，存在禁止状态（~S=~R=0）；同步触发器增加了时钟控制，但存在空翻问题；边沿触发器只在时钟边沿的瞬间采样，彻底解决了空翻问题，是现代同步数字设计的首选类型。

JK 触发器功能最完善（J=K=1 时翻转，无禁止状态），激励方程含任意项，设计灵活；D 触发器最简单（Qn+1=D），是 FPGA 和 ASIC 中最常用的基础存储单元；T 触发器 T=1 时翻转，是计数器的基础；T'触发器实现二分频，是异步计数器的核心。

触发器之间可以相互转换：关键是找到激励方程，使现有触发器产生目标触发器的功能。转换方法是将目标特性方程与现有触发器特性方程对比，求出激励信号的组合逻辑表达式。

动态特性方面，建立时间（tsu）、保持时间（th）和传播延迟（tpd）是触发器最重要的三个时序参数，直接决定了时序电路能否在给定时钟频率下可靠工作。在高速系统设计和时钟域交叉场景中，必须严格满足这些时序约束。

触发器的典型应用包括：寄存器（并行数据存储）、移位寄存器（串行数据传输）、异步复位（系统初始化）和简单时序控制电路。这些应用是第五章时序逻辑电路（计数器、状态机等）的直接基础。

本章习题

一、基础概念题

4-1 触发器与组合逻辑电路的根本区别是什么？触发器具有哪三个基本特性？

4-2 边沿触发器与电平触发器（锁存器）在工作特性上有何本质区别？为什么在同步数字系统中优先选用边沿触发器？

4-3 什么是亚稳态？它是如何产生的？处理时钟域交叉信号时为何要使用双触发器同步器？

4-4 解释以下术语：现态（Qn）、次态（Qn+1）、建立时间（tsu）、保持时间（th）、传播延迟（tpd）、时钟偏斜（tskew）。

二、特性分析题

4-5 对于与非门构成的基本 RS 触发器，若输入序列为：~S~R = 11, 01, 11, 10, 11, 00（依次变化），初始状态 Q=0，画出 Q 和~Q 的时序波形。

4-6 对于上升沿触发的 D 触发器，CLK 和 D 的波形如下图所示（自行设定一个包含 6 个时钟周期的波形），画出 Q 端（初始 Q=0）的时序图，标出每次状态变化时刻。

4-7 JK 触发器（下降沿触发，初始 Q=0）的输入 J 和 K 分别如下给出一组波形（设 J=1,K=0,J=0,K=0,J=0,K=1,J=1,K=1 各保持一个时钟周期），画出 Q 的时序图，并验证：J=K=1 时每个下降沿 Q 翻转一次。

4-8 T 触发器（上升沿触发，初始 Q=0）的 T 端波形为 T=1,T=0,T=1,T=1,T=0（各保持一个时钟周期），画出 Q 的时序图，并说明在 T=1 的时钟周期中 Q 的变化规律。

三、特性方程与激励表

4-9 写出以下触发器的特性方程，并指出各自的约束条件（如有）：（1）基本 RS 触发器（~S、~R 低有效）；（2）同步 RS 触发器；（3）边沿 JK 触发器；（4）边沿 D 触发器；（5）T 触发器。

4-10 分别写出 JK 触发器和 D 触发器的激励表（给出从 Qn→Qn+1 的所有四种转换对应的激励信号值），说明 JK 触发器激励表中'×'的含义及其在电路设计中的价值。

4-11 已知某时序电路用两个 D 触发器（FF0 和 FF1）和组合逻辑实现，驱动方程为 D0=~Q1·X，D1=Q0。输出方程 Z=Q1。初始状态 Q1Q0=00，X=1，画出连续 8 个时钟周期的状态转移表，并根据状态转移表画出状态转换图。

四、触发器转换设计题

4-12 用 D 触发器（74HC74）实现 T 触发器：写出 D 的激励方程，画出完整的电路图（含 D 触发器符号、异或门和连线），并用真值表验证转换后的功能等同于 T 触发器。

4-13 用 JK 触发器（74HC112）实现 D 触发器：写出 J 和 K 的激励方程，画出完整的电路图（含 JK 触发器、非门和连线），并说明为何该转换仅需一个非门就能完成。

4-14 用 D 触发器实现 T'触发器（计数触发器）：写出 D 的激励方程，说明电路连接方式，并分析该电路的分频功能（输出 Q 的频率与输入 CLK 频率的关系）。

4-15 设计一个用 D 触发器实现的序列检测器，检测输入序列中的'101'模式：当连续输入 1、0、1 时输出 Z=1，否则 Z=0（Mealy 型，即 1 出现在最后一位时立即输出 1）。要求：列出状态转换表，写出驱动方程和输出方程，画出电路图。

五、综合应用题

4-16 说明 74HC74（双上升沿 D 触发器）和 74HC112（双下降沿 JK 触发器）的引脚功能和使用方法。在一个 4 位并行寄存器设计中，需要在时钟上升沿同时锁存 4 位数据 D[3:0]，应选用哪种芯片？需要几片？画出连接示意图。

4-17 用 4 个 D 触发器（共享 CLK）构成 4 位右移移位寄存器，并增加一个异步清零功能（低有效~CLR 端）：（1）画出逻辑电路图；（2）若初始状态 Q3Q2Q1Q0=0000，串行输入 Din=1,1,0,1（从高位到低位输入），经过 4 个时钟周期后，Q3Q2Q1Q0 的值是多少？

4-18 用两个 D 触发器和必要的门电路设计一个检测连续 3 个 1 的序列检测器（即当输入串行数据中出现 111 时，输出 Z=1）。要求：（1）确定状态数和状态编码；（2）列出状态转换表；（3）求各触发器的驱动方程和输出方程；（4）用 Verilog HDL 描述该检测器。

附：触发器 Verilog HDL 描述

现代数字设计中，触发器通常用 Verilog HDL 描述，由 EDA 工具自动综合为最优的物理实现。

1. 带异步复位的边沿 D 触发器

```
// 上升沿触发的 D 触发器，带低有效异步复位
module dff_async_reset(
    input  wire clk,      // 时钟（上升沿有效）
    input  wire rst_n,    // 异步复位（低有效）
    input  wire d,        // 数据输入
    output reg  q         // 数据输出
);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)       // 复位优先级最高
            q <= 1'b0;
        else
            q <= d;       // 上升沿锁存 D
    end
endmodule
```

2. JK 触发器（由 D 触发器实现）

```
// JK 触发器（用 D 触发器+组合逻辑实现）
module jk_ff(
    input  wire clk, rst_n,
    input  wire j, k,
    output reg  q
);
    wire d;
    // 激励方程：D = J·~Q + ~K·Q
    assign d = (j & ~q) | (~k & q);

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) q <= 1'b0;
        else        q <= d;
    end
endmodule
```

3. 4 位移位寄存器

```
// 4 位右移移位寄存器（带同步清零）
module shift_reg4(
    input  wire       clk, rst_n,
    input  wire       sin,    // 串行输入
    output wire [3:0] q       // 并行输出
);
    reg [3:0] data;

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            data <= 4'b0000;
        else
            data <= {sin, data[3:1]};  // 右移：最高位接 sin
    end

    assign q = data;
endmodule
```

4. T'触发器（二分频）

```
// T'触发器：每个时钟上升沿翻转，实现二分频
module t_prime_ff(
    input  wire clk, rst_n,
    output reg  q
);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) q <= 1'b0;
        else        q <= ~q;    // D = ~Q，每拍翻转
    end
endmodule

// 验证：q 的频率 = clk 频率 / 2
```

Verilog 描述触发器的关键要点：触发器必须用 always @(posedge clk) 描述，而不是 always @(*)（后者综合为组合逻辑，不是触发器）；异步复位必须将复位信号加入敏感列表（如 always @(posedge clk or negedge rst_n)）；触发器的赋值必须使用非阻塞赋值（<=），不能用阻塞赋值（=），否则在多触发器仿真中会出现时序错误；所有触发器共用同一个时钟和复位信号（同步设计原则）。

4.10 触发器的深入分析与综合设计实例

前面各节分别介绍了四种触发器的基本原理和工作特性。本节通过深入的分析和综合设计实例，进一步巩固对触发器工作机理的理解，培养综合运用触发器解决实际问题的能力。

4.10.1 SR 锁存器的深入分析

1. 与非门 SR 锁存器的电路动态分析

从电路动态的角度理解 SR 锁存器的工作过程，有助于深刻理解双稳态的形成机理。以与非门 SR 锁存器从~S=~R=1（保持状态）转换到~S=0,~R=1（置位状态）为例，分析电路的动态响应过程：

初始状态 Q=0（即 G1 输出=0，G2 输出=1）。此时~S=~R=1，电路稳定：G1 的两个输入为~S=1 和 Q'=1，输出 Q=0；G2 的两个输入为~R=1 和 Q=0，输出 Q'=1，构成稳定反馈。

现在令~S=0（~R 保持为 1）。G1 的输入变为~S=0 和 Q'=1，由于与非门只要有一个输入为 0 输出就为 1，所以 G1 的输出 Q 立即变为 1（不论 Q'的当前值如何）。这是与非门逻辑的关键：强制输出为 1 的单边控制能力。

Q 变为 1 后，G2 的两个输入变为~R=1 和 Q=1，两输入均为 1，G2 输出 Q'变为 0。Q'=0 经反馈进入 G1，G1 的输入变为~S=0 和 Q'=0，输出维持为 1（两个 0 输入，与非=1）。此时即使~S 恢复为 1，G1 的输入变为~S=1 和 Q'=0，仍有一个为 0，输出仍保持为 1。

最终稳定状态：Q=1，Q'=0。锁存器通过内部反馈自动维持了 Q=1 的状态，不再依赖~S 的继续有效。这正是双稳态和记忆功能的本质——电路通过正反馈在两个稳定状态中维持自身状态。

电路的动态响应时间约等于两个与非门的传播延迟之和（信号需经过两级门才能完成一次反馈循环）。对于 74HC 系列，这约为 15~20ns，是与非门 SR 锁存器的最小脉冲宽度要求。

2. 禁止态撤销后的不确定状态

与非门 SR 锁存器在~S=~R=0 时，两个输出均被强制为 1，此时 Q=Q'=1，违反了触发器输出应互补的基本原则。问题发生在撤销禁止态时：若~S 和~R 同时从 0 变为 1，电路将进入竞争状态。

理论分析：两个门都将从输出 1 开始尝试建立稳定状态。如果两个门完全对称（延迟完全相同），理论上电路会在中间状态振荡，即进入亚稳态。在实际物理电路中，由于制造工艺的微小不对称，两个门的延迟总存在极微小的差异，电路最终会进入 0 态或 1 态，但具体进入哪个状态是不可预测的。

这说明，禁止态的本质危害不仅在于当时的 Q=Q'=1 的逻辑错误，更在于撤销禁止态后系统状态的不可预知性，这在数字系统中是绝对不允许的。在实际设计中，保证~S 和~R 不同时为 0 是使用与非门 SR 锁存器的铁律，必须通过外部逻辑约束来强制保证。

4.10.2 D 锁存器与 D 触发器的区别

学习者常常混淆 D 锁存器（同步 D 触发器，电平触发）和 D 触发器（边沿触发），二者虽都有 D 输入和 CLK 控制，但工作行为有本质差异，在时序设计中的影响截然不同。

特性	D 锁存器（电平触发）	D 触发器（边沿触发）
触发条件	CLK=1（整个高电平期间）	CLK 上升沿（或下降沿）瞬间

数据透明性	CLK=1 期间输出透明跟随 D	仅在触发沿时刻采样 D，其余时刻完全隔离
对噪声敏感性	CLK=1 期间 D 上的任何噪声都可能传到 Q	仅在触发沿采样，其他时刻噪声不影响 Q
建立时间要求	D 必须在 CLK 下降沿前 tsu 时间稳定	D 必须在 CLK 触发沿前 tsu 时间稳定
时序模型	闸门型（Gate-Based），难以分析	触发型（Edge-Based），静态时序分析标准模型
典型芯片	74HC373（八 D 锁存器）	74HC374（八 D 触发器，上升沿触发）
主要应用	总线数据临时保持，地址锁存	寄存器、流水线、状态机存储单元

在现代同步数字设计中，强烈建议只使用边沿触发的 D 触发器（寄存器）作为状态存储元件，完全避免在设计中使用 D 锁存器。原因如下：D 锁存器的透明特性使静态时序分析（STA）工具难以正确建立时序路径模型；锁存器对时钟占空比敏感（透明期长短影响功能）；锁存器更难测试（无法简单地通过扫描链进行 DFT）。FPGA 厂商（Xilinx、Intel 等）的设计规范中明确指出，应当避免无意中综合出锁存器——这通常是 Verilog always 块中遗漏了 else 分支或 case 语句缺少 default 分支导致的。

4.10.3 边沿触发器的内部实现原理

理解边沿触发器如何在电路层面实现'只在时钟沿瞬间采样'的特性，对于深入掌握触发器时序行为非常重要。下面以基于主从结构的维持-阻塞型边沿 D 触发器为例进行分析。

维持-阻塞型边沿 D 触发器

这种结构是 74HC74 等实际集成芯片的内部实现基础，由 6 个与非门构成。电路巧妙地利用反馈路径实现了'一次性'采样——一旦在 CLK 上升沿时刻采样了 D 值，后续即使 D 或 CLK 发生变化，已采样的值也被锁定，不再受影响。

工作过程（以 CLK 上升沿采样 D=1 为例）：CLK=0 期间，电路保持稳定，第一级（主级）处于等待状态；CLK 上升沿到来瞬间，触发采样，D=1 被锁入主级，同时阻塞通路被激活，主级对后续 D 变化不再响应；主级锁存值传入从级，从级在 CLK=1 期间将锁存值传送到输出 Q；CLK=0 时，从级锁定，输出 Q 保持。

维持-阻塞的关键在于：一旦采样完成，内部产生的反馈信号'阻塞'了 D 输入通路，即便 D 在 CLK=1 期间发生变化，也无法影响已被锁定的主级状态。这与主从触发器（CLK=1 整个期间主级都对输入开放）有本质区别，从根本上消除了一次翻转问题。

4.10.4 综合设计实例：序列检测器

序列检测器是触发器应用的经典综合实例，用于检测输入信号流中是否出现了特定的比特序列。虽然完整的时序逻辑电路设计属于第五章的内容，但通过这个实例可以直观感受触发器在时序系统中的核心作用。

设计要求：检测输入序列中的'101'模式

设计一个串行输入的序列检测器：连续输入一位一位的串行数据 X，当检测到连续三位的'101'序列（最近三位为 1,0,1）时，输出 Z=1，否则 Z=0。

状态定义：根据已匹配的前缀长度，定义以下状态：

状态	含义	下一状态（X=0）	下一状态（X=1）	输出 Z
S0	初始/无匹配前缀	S0	S1	0
S1	已匹配’1’	S2	S1	0
S2	已匹配’10’	S0	S3	0
S3	已匹配’101’（检测到）	S2	S1	1

该状态机共需 4 个状态，可以用 2 个触发器（4 个状态需要至少 log2(4)=2 位）来实现。选用两个边沿 D 触发器（Q1Q0 编码状态：S0=00, S1=01, S2=10, S3=11），则需要推导出两个触发器的驱动方程 D1 和 D0（分别是 Q1 和 Q0 的次态函数），以及输出方程 Z 的逻辑表达式。

用卡诺图化简（此处省略完整推导，给出结果）：

驱动方程和输出方程确定后，用 D 触发器加组合逻辑电路（与门、或门等）连接即可实现完整的序列检测器。这个例子展示了触发器与组合逻辑协作、构成具有记忆和判断功能的完整时序系统的设计思路，是时序逻辑设计方法的典型范例。

4.11 触发器的工程应用实践

触发器在工程实践中的应用远不止教材中的几个例子。本节从工程实践的角度，介绍触发器在现代数字系统设计中的重要应用模式，帮助读者建立从理论到工程的桥梁。

4.11.1 时钟域交叉与跨时钟域同步

在现代 SoC（片上系统）和 FPGA 设计中，一个系统往往包含多个不同频率的时钟（例如 CPU 运行在 500MHz，外设接口运行在 50MHz，DDR 内存接口运行在 800MHz）。当信号从一个时钟域传递到另一个时钟域时，就发生了时钟域交叉（Clock Domain Crossing，CDC），如果处理不当，极可能引发亚稳态，导致系统功能错误，且错误往往是随机出现的，极难调试。

双触发器同步器（Two-FF Synchronizer）是解决单比特信号 CDC 的标准方案：将要跨域的信号先后经过两个使用目标时钟域时钟的 D 触发器，第一个触发器可能进入亚稳态，但在第

一个触发器的输出传到第二个触发器的输入之前（约一个目标时钟周期的时间），亚稳态以极高概率（>1-10^{-12}）已经解决，第二个触发器采样到的是稳定的 0 或 1。

其中 tr 是解析时间（约一个时钟周期），τ是触发器的特征时间常数（约 100~300ps，工艺相关），fclk 是目标时钟频率，fdata 是数据变化频率，C 是工艺相关常数。双触发器同步器通过增加 tr（等待两个时钟周期）使 MTBF 从可能的几分钟提升到数百年，达到工程可接受的可靠性。

对于多比特总线的跨时钟域，不能简单地对每一位独立使用双触发器同步器（各位的延迟可能不同，导致在目标时钟域看到部分旧值、部分新值的错误组合）。必须使用握手协议（Handshake）、格雷码编码（如计数器跨域）或异步 FIFO 等更复杂的方案来保证多比特数据的一致性。

4.11.2 移位寄存器

将 n 个 D 触发器串联（前一个 Q 连后一个 D），所有触发器共用同一时钟，就构成了 n 位移位寄存器。每个时钟沿，数据沿串联方向移动一位，实现串行数据的延迟、转换和暂存功能。

移位寄存器的主要应用：

- 串并转换（Serial-to-Parallel）：串行输入 n 位数据，经过 n 个时钟周期后，n 位数据同时出现在各触发器的 Q 端，实现串行到并行的转换。这是 SPI、I2C 等串行通信协议接收端的基本工作原理。
- 并串转换（Parallel-to-Serial）：预先将 n 位并行数据载入移位寄存器，然后连续输出 n 个时钟周期，将 n 位数据逐位串行输出。这是 SPI、I2C 协议发送端的基本工作原理。
- 数字延迟线：n 位移位寄存器将输入信号延迟 n 个时钟周期后输出，可用于数字信号处理中的时间对齐、相关运算等。
- 线性反馈移位寄存器（LFSR）：将移位寄存器的特定输出位通过异或门反馈到输入端，可产生最长为 2^n-1 周期的伪随机序列，广泛用于数字通信中的扰码/解码、数字电路的自测（BIST）等。

集成移位寄存器芯片 74HC595（8 位串入并出，带锁存）是单片机和 FPGA 驱动多位 LED 显示的经典方案：仅需 3 根控制线（数据、时钟、锁存），即可扩展出 8 个并行输出端口，且多片级联可线性扩展输出位数，是嵌入式系统中 IO 扩展的最常用方案之一。

4.11.3 同步复位与异步复位的选择

在实际工程设计中，选择同步复位还是异步复位是每个设计者都会面临的决策，二者各有优缺点，需要根据具体应用场景权衡。

对比维度	同步复位	异步复位
复位响应	只在时钟有效沿处复位	立即复位，不受时钟控制
功耗	增加复位逻辑延迟，稍高	较低（复位路径与数据路径分开）

时序约束	复位信号需满足建立时间要求	复位撤销需满足恢复时间和撤销时间要求
对毛刺的敏感性	时钟门控滤除短暂复位毛刺	复位端的任何毛刺都可能触发误复位
对时钟停止的行为	时钟停止后无法复位	时钟停止后仍能复位
综合效率	复位逻辑占用数据路径面积	独立复位树，不影响数据路径
FPGA 适配	部分 FPGA 的全局复位网络支持同步复位	大多数 FPGA 原生支持异步复位

在工业实践中，通常推荐使用异步复位、同步释放（Async Assert, Sync Deassert）的折中方案：复位信号有效时立即异步复位（不等时钟沿），但复位信号撤销时，必须经过一个同步处理（使用与目标时钟同步的两级触发器），确保复位释放在时钟沿附近进行，避免复位撤销时触发器的恢复时间违例。这一方案结合了异步复位的即时响应和同步释放的时序安全性，是现代 ASIC 和 FPGA 设计的推荐规范。

4.11.4 扫描触发器与可测试性设计

在现代集成电路制造中，芯片制造完成后必须经过严格的功能测试，以筛查由工艺缺陷导致的非功能性芯片（如金属断路、短路、氧化层缺陷等）。对于包含大量内部触发器的复杂数字电路，直接从引脚控制和观测内部状态极为困难。

扫描链（Scan Chain）技术通过对普通 D 触发器添加一个多路选择器（MUX），使其可以在正常模式和扫描模式之间切换：在正常模式下，D 触发器正常工作；在扫描模式下，所有触发器串联成一个移位寄存器链，测试机通过串行方式将测试向量移入所有触发器，然后切换到正常模式运行一个时钟周期，再切回扫描模式将所有触发器的状态串行移出，与期望值比较，判断是否有缺陷。

扫描触发器（Scan Flip-Flop）的 Verilog 描述：

```
// 扫描触发器：正常模式和扫描测试模式可切换
module scan_dff (
    input  wire clk,
    input  wire d,          // 正常数据输入
    input  wire scan_in,    // 扫描链输入
    input  wire scan_en,    // 扫描使能（1=扫描模式，0=正常模式）
    output reg  q,
    output wire scan_out    // 扫描链输出（= q）
);
    wire d_mux = scan_en ? scan_in : d;  // 模式选择 MUX
    always @(posedge clk)
        q <= d_mux;
    assign scan_out = q;
endmodule
```

扫描链技术使得芯片内部成千上万个触发器都可以通过几根引脚（scan_in、scan_out、scan_en、clk）进行完整的状态控制和观测，极大地提高了测试覆盖率。现代 SoC 芯片的故障覆盖率（Fault Coverage）通常要求达到 99%以上，这在没有扫描链的情况下几乎不可能实现。扫描插入（Scan Insertion）是 ASIC 设计流程中与综合、布局布线并列的核心步骤，每位数字 IC 工程师都必须掌握。

4.12 触发器参数与器件选型

在实际工程设计中，选择合适的触发器芯片需要综合考虑逻辑功能、时序参数、电气特性、功耗和封装等多个因素。本节对常用触发器集成电路进行系统介绍。

4.12.1 常用 74 系列触发器芯片

型号	功能	触发方式	引脚数	主要特点
74HC74	双 D 触发器	上升沿	14	每片含 2 个独立 D 触发器，各有~Sd 和~Rd 异步端，最常用
74HC112	双 JK 触发器	下降沿	16	每片含 2 个独立 JK 触发器，各有~Sd 和~Rd 异步端
74HC109	双 JK 触发器	上升沿	16	与 74HC112 相比触发沿相反，~K 端（低有效 K）
74HC373	八 D 锁存器	电平（高有效）	20	8 位并行 D 锁存器，三态输出，总线接口常用
74HC374	八 D 触发器	上升沿	20	8 位并行 D 触发器（寄存器），三态输出，与 373 引脚兼容
74HC175	四 D 触发器	上升沿	16	4 个共用时钟的 D 触发器，带同步清零（低有效）
74HC273	八 D 触发器	上升沿	20	8 位寄存器，带~CLR（异步清零），无三态输出

74HC 系列工作电压为 2~6V，传播延迟约 8~25ns（5V，25°C），最高工作频率约 50~100MHz，是 5V 供电系统和一般速度需求的首选。74HCT 系列引脚与 74HC 完全兼容，但输入电平与 TTL 兼容，适合 5V TTL 和 3.3V CMOS 混合系统。

在高速系统（50MHz 以上）中，可考虑 74ACT 或 74FCT 系列（传播延迟约 4~7ns，最高频率 200MHz 以上）；在超低功耗系统中，可考虑 74AUP（1.8V 供电，静态功耗约 0.1μA）或 74AXP 系列。

4.12.2 FPGA 内部触发器资源

在 FPGA 设计中，触发器资源（Register）是最基本的片内存储资源。以 Xilinx 7 系列 FPGA 为例：

- 每个 Slice 包含 8 个触发器（D 触发器），分为两类：FF（普通触发器）和 LATCH（锁存器，默认不推荐使用）。每个触发器可独立配置为上升沿或下降沿触发，可选同步/异步复位（SR），可选置位（SS）。
- 时钟使能（CE）：FPGA 内的触发器均有时钟使能引脚，只有 CE=1 时才在时钟沿更新状态，CE=0 时保持不变。这比在时钟路径上加门控（Gate Clock，容易引入毛刺）更安全、更推荐。
- 初始值（INIT）：FPGA 触发器的上电初始值可以在综合时通过属性指定（INIT=1'b0 或 1'b1），保证上电后系统处于确定的已知状态。这对可靠的系统初始化至关重要。

在 Verilog 设计中，综合工具会自动将 always @(posedge clk)块中的寄存器变量映射到 FPGA 的触发器资源。设计者通过代码中的 if 语句（复位/使能逻辑）间接控制触发器的 SR 和 CE 引脚，无需手动指定引脚连接。这正是硬件描述语言的抽象优势：设计者描述功能意图，工具负责最优映射。

4.13 触发器功能综合验证实例

本节通过一个完整的设计-仿真-验证流程，展示触发器在具体工程问题中的应用，进一步巩固本章所学知识。

4.13.1 同步二进制计数器的触发器实现

二进制计数器是触发器最经典的应用之一。以同步 2 位二进制计数器（0→1→2→3→0 循环）为例，说明从状态机设计到触发器实现的完整流程。

状态转换表（QA 为高位，QB 为低位）：

当前状态 QA QB	计数器值	下一状态 QA+ QB+	功能
0 0	0	0 1	0→1
0 1	1	1 0	1→2
1 0	2	1 1	2→3
1 1	3	0 0	3→0（回零）

推导 D 触发器的驱动方程（D=Q+，即次态直接接 D）：

QB 每个时钟周期翻转一次（最低位），所以 DB = ~QB（即 QB 的 D 触发器将 Q'接到 D，构成 T'触发器）；QA 在 QB=1 时翻转（每两个周期翻转一次），所以 DA = QA⊕QB（异或运算）。

完整的 Verilog 实现：

```
// 同步 2 位二进制计数器
module counter2bit (
    input  wire clk, rst_n,  // 时钟和异步复位
    output reg  [1:0] q      // 计数输出 q[1]=QA, q[0]=QB
);
```

```
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            q <= 2'b00;        // 异步复位到 0
        else
            q <= q + 1'b1;    // 每周期加 1，自动回绕（0→1→2→3→0）
    end
endmodule

// 对应的 Testbench
module tb_counter2;
    reg  clk, rst_n;
    wire [1:0] q;
    counter2bit DUT(.clk(clk), .rst_n(rst_n), .q(q));
    initial begin clk=0; forever #5 clk=~clk; end  // 10ns 周期
    initial begin
        rst_n=0; #12; rst_n=1;  // 复位 12ns 后释放
        #80;                     // 运行 8 个时钟周期
        $display('Final q=%b', q);
        $finish;
    end
endmodule
```

仿真结果（时钟周期 10ns，复位释放后从 0 开始）：Q 在每个上升沿递增，序列为 00→01→10→11→00，完整验证了 2 位二进制计数功能。这个例子直观展示了触发器+组合逻辑→时序功能的核心设计范式，是理解后续章节（计数器、寄存器、状态机）的基础。

4.13.2 D 触发器实现移位寄存器

将 4 个 D 触发器串联（每个触发器的 Q 端连接下一个触发器的 D 端），共用时钟和复位，构成 4 位串行输入、并行输出（SIPO）移位寄存器：

```
// 4 位移位寄存器（串行输入，并行输出）
module shift_reg4 (
    input  wire clk, rst_n, sin,  // 时钟、复位、串行输入
    output wire [3:0] q            // 并行输出
);
    reg [3:0] sr;
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)  sr <= 4'b0;
        else         sr <= {sr[2:0], sin};  // 左移，sin 从最低位移入
    end
    assign q = sr;
endmodule
```

移位操作 sr <= {sr[2:0], sin} 的含义：将 sr 的低 3 位（原来的[2:0]）右移变为高 3 位（新的[3:1]），将 sin 放入最低位（新的[0]），实现左移一位的效果。经过 4 个时钟周期后，最先输入的比特到达 q[3]（最高位），依次类推，实现了串行数据到并行数据的转换。

这种移位寄存器结构是 SPI（Serial Peripheral Interface）、UART 等串行通信协议接收电路的核心，也是数字信号处理中 FIR 滤波器抽头延迟线的实现基础。理解其工作原理，是学习数字通信和信号处理硬件实现的必要前提。

本章重要公式汇总

以下汇总本章全部特征方程、激励方程和状态转换关系，供复习查阅。

特征方程（次态方程）

触发器相互转换关系

时序约束

$$Q^{n+1} = S + \overline{R} \cdot Q^n$$

$$S \cdot R = 0 \quad \text{（S 和 R 不能同时为 1）}$$

$$Q^{n+1} = S + \overline{R} \cdot Q^n \quad \text{（约束：} S \cdot R = 0\text{）}$$

$$Q^{n+1} = D \quad \text{（CLK=1 时有效）}$$

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$

$$Q^{n+1} = D \quad \text{（仅在 CLK 有效沿时刻成立）}$$

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n \quad \text{（仅在 CLK 有效沿时刻成立）}$$

$$Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n = T \oplus Q^n$$

$$D = J\overline{Q^n} + \overline{K}Q^n$$

$$D = Q', \quad Q^{n+1} = D = \overline{Q^n}$$

$$\text{上升沿检测：Pulse} = \text{IN} \cdot \overline{Q} \quad \text{（Q 为 D 触发器输出）}$$

$$Q^{n+1} = \overline{S} + R \cdot Q^n, \quad \text{约束条件：} \overline{S} + \overline{R} = 1$$

$$Q^{n+1} = S + \overline{R} \cdot Q^n, \quad \text{约束条件：} S \cdot R = 0$$

$$Q^{n+1} = D \quad (\text{CLK} = 1 \text{ 时有效})$$

$$Q^{n+1} = D \quad \text{（在 CLK 上升沿时刻采样 D）}$$

$$Q^{n+1} = J \cdot \overline{Q^n} + \overline{K} \cdot Q^n$$

$$Q^{n+1} = T \oplus Q^n = T \cdot \overline{Q^n} + \overline{T} \cdot Q^n$$

$$Q^{n+1} = \overline{Q^n} \quad \text{（每个 CLK 边沿翻转）}$$

$$D = T \oplus Q^n$$

$$f_{max} \le \frac{1}{t_{pd} + t_{setup} + t_{skew}}$$

$$D_1 = Q_1\bar{X} + \bar{Q}_1 Q_0 X + Q_1\bar{Q}_0$$

$$D_0 = X$$

$$Z = Q_1 Q_0$$

亚稳态平均故障间隔时间（MTBF） $\approx \dfrac{e^{t_r/\tau}}{f_{clk} \cdot f_{data} \cdot C}$

$D_A = Q_A \oplus Q_B$ （QA 的次态）

$D_B = \overline{Q_B}$ （QB 的次态，每周期翻转）

SR 触发器：$Q^{n+1} = S + \overline{R}Q^n$ （约束：$SR = 0$）

D 触发器：$Q^{n+1} = D$

JK 触发器：$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$

T 触发器：$Q^{n+1} = T \oplus Q^n = T\overline{Q^n} + \overline{T}Q^n$

T’触发器（T=1 恒成立）：$Q^{n+1} = \overline{Q^n}$

D→JK:$D = J\overline{Q^n} + \overline{K}Q^n$

JK→D:$J = D,\ K = \overline{D}$

D→T:$D = T \oplus Q^n$

JK→T:$J = K = T$（直连）

D→T’（二分频）:$D = \overline{Q^n}$（Q’接 D）

$$t_{pd,\max} \le T_{clk} - t_{su} - t_{skew} - t_{cq}$$

$$f_{max} = \frac{1}{t_{cq} + t_{pd} + t_{su}}$$