第六章 数模与模数转换电路

在自然界中，绝大多数物理量（温度、压力、声音、光照度、速度等）都是随时间连续变化的模拟量。然而，现代数字系统——无论是微控制器、数字信号处理器还是计算机——只能处理离散的二进制数字信号。这就产生了两个世界之间的'翻译'需求：如何将连续的模拟信号转换为数字系统能够处理的数字量？以及，如何将数字系统的处理结果转换回能够驱动扬声器、伺服电机、显示器等模拟执行器的模拟信号？

完成这两种转换的核心器件，就是本章的主角：模数转换器（ADC，Analog-to-Digital Converter）和数模转换器（DAC，Digital-to-Analog Converter）。ADC 将输入的模拟电压转换为对应的二进制数字码；DAC 则完成相反的工作，将二进制数字码转换为对应的模拟电压或电流。这两类器件是连接模拟世界与数字世界的桥梁，在现代电子系统中无处不在。

从日常生活中随处可见的设备来看，智能手机中的麦克风信号需要经过 ADC 才能被处理器处理，处理后的数字音频信号再经过 DAC 和功率放大器驱动扬声器发声；数字相机的图像传感器输出模拟电信号，经过 ADC 转为数字图像；工业自动化中，传感器的模拟输出经 ADC 后进入控制系统，控制器的数字命令经 DAC 后驱动执行机构。可以说，没有高性能的 ADC 和 DAC，现代电子系统就无法与物理世界交互。

本章将系统介绍 DAC 和 ADC 的基本工作原理、主要电路结构、典型集成器件、关键技术指标以及工程应用方法。学完本章后，应能理解 DAC/ADC 的工作原理，掌握主要技术指标的含义和计算，了解各类 ADC 的适用场合，并具备基本的接口电路设计能力。

6.1 概述

在介绍 DAC 和 ADC 的具体电路之前，首先需要建立对模数/数模转换系统整体架构的认识，明确各类转换器的性能指标体系。

6.1.1 模拟信号与数字信号的关系

模拟信号（Analog Signal）的特点是在时间上连续、在幅值上也连续，可以取特定范围内的任意实数值。例如，室温传感器的输出电压随温度从 0~5V 连续变化；音频麦克风输出的电压随声音压力连续波动。模拟信号的优点是信息密度高（无限精度），缺点是容易受噪声干扰且难以存储和远距离传输。

数字信号（Digital Signal）的特点是在时间上离散（只在特定时刻有效）、在幅值上量化（只能取有限个离散值）。计算机中的信号只有 0 和 1 两个电平，n 位二进制数只能表示 2^n个不同的值。数字信号的优点是抗噪声能力强、易于存储/传输/处理，缺点是需要额外的量化过程，引入不可避免的量化误差。

模拟信号转换为数字信号的过程，如图 6-1 所示，包含三个关键步骤：采样（在时间轴上离散化）、量化（在幅度轴上离散化）和编码（将量化结果转换为二进制码）。反过来，数字信号恢复为模拟信号需要：解码（将二进制码转为模拟量值）和重建（通过低通滤波器平滑阶梯信号）。



图 6-1 模拟信号（左）与数字信号（右）对比

6.1.2 转换系统的整体结构

在一个完整的数字信号处理系统中，DAC 和 ADC 通常与其他模拟和数字电路协同工作，如图 6-2 所示：



图 6-2 数字系统中的 DAC/ADC 应用框图

图 6-2 展示了一个典型的数字音频处理系统框架。模拟信号从传感器（或麦克风）输出后，首先经过低通滤波器（抗混叠滤波器）滤除超过奈奎斯特频率的高频成分，再由 ADC 采样转换为数字信号；数字信号在处理器中完成各种算法处理后，经 DAC 转换回模拟信号，最后经过低通平滑滤波器去除阶梯波形中的高频分量，得到平滑的模拟输出信号。

整个系统中，ADC 之前的抗混叠滤波器和 DAC 之后的重建低通滤波器，都是不可或缺的组成部分，将在 6.4 节详细讨论。

6.1.3 转换器的主要性能指标

评价 DAC 和 ADC 性能的指标体系包括以下几类：

1. 分辨率（Resolution）

分辨率是衡量转换器精细程度的最基本指标，通常以位数（bits）表示。对于 n 位 ADC，能够分辨的最小输入变化量为满量程的 $1/2^n$；n 位 DAC 能够输出的最小步进量（LSB，Least Significant Bit，最低有效位）为：

其中 VFS 为满量程（Full Scale）电压。例如，10 位 ADC 的分辨率为 VFS/1024 ≈ 0.098%满量程；16 位 ADC 则为 VFS/65536 ≈ 0.0015%满量程。常见分辨率：8 位（256 级）用于一般控制；12 位（4096 级）适合仪表测量；16 位（65536 级）及以上用于音频和高精度测量；24 位用于地震仪、精密称重等超高精度场合。

2. 转换精度

精度（Accuracy）描述实际输出值与理想值之间的偏差，包含多个子指标：

- 偏移误差（Offset Error）：输入为 0 时，输出的偏差量（理想为 0）。
- 增益误差（Gain Error）：满量程时实际增益与理想增益的偏差，通常以 LSB 或满量程百分比表示。
- 积分非线性（INL，Integral Non-Linearity）：实际传输曲线与理想直线之间的最大偏差，反映整体线性度。
- 微分非线性（DNL，Differential Non-Linearity）：相邻两个数字码对应的模拟步进量与理想 1 LSB 的偏差，DNL>1 LSB 时出现丢码（Missing Code），DNL>-1 LSB 时传输函数单调。

3. 转换速度

对 ADC 而言，转换速度常用采样率（Sample Rate，Sa/s）或采样频率（fs）描述：每秒完成的采样次数。不同 ADC 架构的速度差异极大：并行比较型可达 GHz 量级；逐次逼近型达几 MSPS 到几十 MSPS；双积分型仅有几十 SPS。对 DAC，建立时间（Settling Time）是从数字码变化到输出稳定在规定误差带内所需的时间，典型值从几纳秒到几微秒不等。

4. 动态性能指标

在处理交变信号时，还需关注动态特性：

- 信噪比（SNR，Signal-to-Noise Ratio）：信号功率与噪声功率之比（dB），理想 n 位 ADC 的最大 SNR ≈ 6.02n + 1.76 dB。
- 总谐波失真（THD，Total Harmonic Distortion）：输出信号中谐波分量之和与基波分量之比，衡量非线性失真。
- 无杂散动态范围（SFDR，Spurious Free Dynamic Range）：输出频谱中基波与最大杂散分量之间的电平差，是高频应用的关键指标。
- 有效位数（ENOB，Effective Number of Bits）：综合考虑噪声和失真后，换算为等效的理想 ADC 位数，ENOB = (SNR - 1.76)/6.02。

6.2 数模转换器（DAC）

数模转换器（DAC，Digital-to-Analog Converter）的功能是将 n 位二进制数字输入码 D = D(n-1)D(n-2)...D1D0 转换为与之成比例的模拟电压（或电流）输出。DAC 是构成数字控制系统输出端、音频播放设备以及信号发生器的核心器件。

6.2.1 DAC 的基本工作原理

DAC 的核心思想是'权值求和'：将输入数字码的每一位乘以对应的权值，然后求和，就得到模拟输出值。对于 n 位二进制 DAC，输出电压的一般表达式为：

其中 Vref 是参考电压，Di ∈ {0,1} 是第 i 位的数字码值，2^i 是第 i 位的权值。LSB（最低有效位，i=0）对应的输出步进量为 Vref/2^n，这就是 DAC 的分辨率。MSB（最高有效位，i=n-1）贡献 Vref/2 的输出，占满量程的 50%。

为实现上述权值求和，DAC 电路需要将数字码的每一位通过某种开关网络（对应 Di=0 时接地，Di=1 时接参考电压）连接到对应权值的电阻网络，再通过运算放大器完成求和输出。根据电阻网络形式的不同，DAC 分为权电阻网络型和 R-2R 梯形网络型两类主要结构。

6.2.2 权电阻网络 DAC

权电阻网络 DAC 是最直观的 DAC 实现方案，其电路如图 6-3 所示。

图6-3 4位权电阻网络DAC



图 6-3 4 位权电阻网络 DAC

电路原理：每一位数字码 Di 控制一个模拟开关 Si，当 Di=1 时开关接通，Vref 通过对应的权电阻接入求和节点；Di=0 时开关接地。各位对应的权电阻值为：MSB（D3）对应 R，次高位（D2）对应 2R，以此类推，最低位（D0）对应 2^(n-1)×R = 8R。根据叠加定理，求和节点的输入电流为：

运算放大器与反馈电阻 Rf 将电流转换为电压输出：

当 Rf = R/2 时，可简化为：Vout = -(Vref/16)(8D3 + 4D2 + 2D1 + D0)，满量程输出（D=1111=15）时 Vout = -15Vref/16。

权电阻网络 DAC 的优点是原理简单直观；缺点是各位需要不同阻值的精密电阻，阻值范围从 R 到 2^(n-1)R，n=12 时阻值比高达 1:2048，在集成电路中难以保证如此大范围的匹配精度，制造困难且成本高。因此权电阻网络 DAC 在实际集成产品中几乎已被 R-2R 梯形网络取代。

6.2.3 R-2R 倒 T 形梯形网络 DAC

R-2R 倒 T 形梯形网络 DAC 解决了权电阻 DAC 精度难以保证的问题，其电路如图 6-4 所示。



图 6-4 4 位 R-2R 倒 T 形梯形网络 DAC

梯形网络的工作原理基于一个优雅的性质：无论从网络的哪个节点向右看，等效阻抗始终为 2R，且向左看也始终是 2R（加上向下的 2R 等效于并联得到 R，再串联左侧横向 R 得到 2R）。这使得在每个节点处，电流都被精确地一分为二：一半流向左侧的 R（最终流向运算放大器），另一半流向本位的 2R 接地支路（或通过开关切换到输出端）。

因此，节点电流从左到右（从 MSB 到 LSB）依次减半：MSB 节点电流为 I = Vref/(2R)，次高位为 I/2，再次为 I/4，最低位为 I/2^(n-1)。当开关接运算放大器端（Di=1）时，该电流流入求和端；接地端（Di=0）时对输出无贡献。输出电压：

R-2R 梯形网络的核心优势：整个网络只用 R 和 2R 两种阻值，比值恒为 2，在集成电路中极易制造和精确匹配；网络可以任意扩展，增加位数只需增加一节 R-2R，阻值范围不会增大；由于开关两端始终是虚地（运算放大器负输入端）或地，开关的导通电阻影响可以被精确补偿。这些优点使得 R-2R 梯形网络成为几乎所有商用集成 DAC 的核心结构，从低成本的 8 位 DAC 到高精度的 24 位音频 DAC，都大量采用这一架构。

6.2.4 集成 DAC 芯片——DAC0832

DAC0832 是 National Semiconductor（现 TI）公司生产的经典 8 位 DAC 芯片，至今仍广泛用于教学和工程实践，其逻辑符号如图 6-14 所示。

图 6-14 8 位 DAC0832 逻辑符号

DAC0832 内部包含两个独立的 8 位数据锁存器（输入锁存器和 DAC 寄存器）和一个 8 位 R-2R 梯形网络 DAC，两级缓冲结构使其支持多种工作方式。主要引脚功能如下：

引脚	类型	功能
DI0~DI7	输入	8 位数字数据输入，DI7 为 MSB
~CS	控制	片选，低有效；~CS=0 时允许将 DI 数据写入输入锁存器
~WR1	控制	写信号 1，低有效；与~CS 配合，下降沿将 DI 写入输入锁存器
~WR2	控制	写信号 2，低有效；将输入锁存器数据传送到 DAC 寄存器
~XFER	控制	数据传送，低有效；与~WR2 配合控制第二级锁存
Vref	输入	参考电压，±10V 典型值，决定输出量程
Rfb	输出	片内反馈电阻（15kΩ）引出端，接运算放大器完成 I-V 转换
Iout1	输出	DAC 电流输出端 1，接运算放大器反相输入
Iout2	输出	DAC 电流输出端 2，Iout1+Iout2=常数
AGND/DGND	地	模拟地和数字地，实际应用中一般在一点连接

DAC0832 的三种工作方式：

- 直通方式：~CS=~WR1=~WR2=~XFER=0，输入数据直接通过两级锁存器到达 DAC，适合简单场合。
- 单缓冲方式：一级锁存，另一级始终导通，用于单路 DAC 输出，常见于微控制器接口。
- 双缓冲方式：两级分别控制，先向多路 DAC 同时写入数据（存入各自输入锁存器），再同时向 DAC 寄存器传送（同时更新），实现多路 DAC 的同步输出，常用于波形发生器和多维控制系统。

DAC0832 的外部典型连接：将 Iout1 接运算放大器（如 LM741）的反相输入端，Rfb 接运算放大器输出端（作为反馈电阻），Iout2 接地（或负输入端用于差分），即可实现电流-电压转换，得到 0~(-Vref)的单极性电压输出，或通过两级运算放大器实现双极性输出。

6.2.5 DAC 的主要技术指标深入分析

在选择 DAC 时，除了前文介绍的分辨率、精度和转换速度外，还需关注以下重要指标：

建立时间（Settling Time）

建立时间定义为：数字输入发生满量程跳变（从全 0 到全 1，或反之）后，DAC 模拟输出从跳变开始到稳定进入±(1/2)LSB 误差带内所需的时间。建立时间越短，DAC 能处理的信号频率越高。高速 DAC（如 TI DAC3283）的建立时间约 2ns，通用 DAC（如 MAX5000 系列）约 1μs，高精度慢速 DAC（如 AD5791，20 位）约 10μs。

毛刺（Glitch）与毛刺能量

当数字输入在跨越特定数值（如从 0111→1000，即 7→8，MSB 变化）时，由于各位开关切换时间的微小差异，模拟输出会瞬间产生一个较大的尖峰（毛刺，Glitch）。毛刺能量（以 nV·s 为单位）是衡量 DAC 毛刺大小的综合指标，对高速波形发生器和数据采集系统影响显著。消除毛刺的常用方法是在 DAC 输出后接一个去毛刺电路（Deglitch Circuit）或低通滤波器。

单调性（Monotonicity）

单调 DAC 是指随着数字输入码单调递增，模拟输出也单调递增（不出现'回头'现象），即 DNL > -1 LSB。大多数现代集成 DAC 保证在整个工作范围内单调，这对反馈控制系统至关重要——若 DAC 不单调，控制系统可能发生振荡。

DAC 类型	典型分辨率	建立时间	主要应用	典型芯片
权电阻网络	4~8 位	几纳秒	教学演示	—（少见集成）
R-2R 梯形网络	8~20 位	10ns~10μs	通用控制/仪表	DAC0832,AD5721
电流源矩阵	8~14 位	<5ns	高速波形合成	AD9744,THS5651
分段式	16~24 位	1~10μs	音频/高精度测量	PCM1794A,AD1955
Sigma-Delta	16~24 位	10~100μs	音频/精密仪表	CS4398,PCM5242

6.3 模数转换器（ADC）

模数转换器（ADC，Analog-to-Digital Converter）将输入的连续模拟电压转换为对应的 n 位二进制数字码。ADC 的实现方案比 DAC 更多样，不同架构在速度、精度、功耗和成本之间有不同的权衡。

6.3.1 ADC 的基本工作原理

完整的模数转换过程包括四个步骤：采样、保持、量化和编码。

1. 采样（Sampling）

采样是指以固定的时间间隔（采样周期 Ts = 1/fs，fs 为采样频率）对连续模拟信号进行取值，得到一系列时间上离散但幅值上仍连续的样本值。采样的数学描述是将模拟信号乘以冲激函数序列（奈奎斯特采样定理将在 6.4 节详述）。

2. 保持（Holding）

在 ADC 进行量化转换期间（尤其是逐次逼近型等需要多个时钟周期的 ADC），输入信号的值必须保持稳定，因此需要采样-保持电路（S/H 电路）。S/H 电路在采样期间跟踪输入信号，在保持期间将信号锁定在某一瞬时值不变，如图 6-6 所示。



图 6-6 采样-保持电路与工作波形

S/H 电路的核心是一个电容 Cs 和一个由时钟控制的模拟开关。CLK 高时开关闭合，电容跟随输入充电（采样）；CLK 低时开关断开，电容保持充电时的电压（保持）。运算放大器缓冲器（BUF）防止后续 ADC 电路对 Cs 放电，延长保持时间。高性能 ADC 通常将 S/H 电路集成在芯片内部，外部使用者无需关心其细节。

3. 量化（Quantization）

量化是将保持的模拟样本值映射到最近的量化级（离散幅值）的过程，如图 6-7 所示。对于 n 位 ADC，输入范围[0, Vref]被均匀分为 2^n个量化区间，每个区间对应一个数字码。量化不可避免地引入量化误差（Quantization Error），即量化后的值与实际值之间的差，范围为±(1/2)LSB，这是 ADC 的理论精度极限，无法消除，只能通过提高位数（减小 LSB）来减小其影响。



图 6-7 量化过程与量化误差

4. 编码（Encoding）

编码将量化结果转换为标准的二进制数字码（自然二进制码、2 的补码、格雷码等），以便数字系统处理和存储。大多数 ADC 输出自然二进制码（无符号整数），双极性 ADC 输出 2 的补码。

6.3.2 并行比较型 ADC（Flash ADC）

并行比较型 ADC（Flash ADC，也称全并行 ADC）是速度最快的 ADC 架构，其电路如图 6-8 所示。



图 6-8 3 位并行比较型 ADC（Flash ADC）

工作原理：n 位 Flash ADC 使用一个由 2^n-1 个等值电阻构成的精密分压网络，将参考电压 Vref 分成 2^n-1 个等间距的参考电平（从 Vref/2^n到(2^n-1)Vref/2^n）；2^n-1 个比较器同时将输入电压 Vin 与每个参考电平比较，输入高于参考电平的比较器输出 1，否则输出 0；比较器输出构成温度计码（Thermometer Code，低位连续为 1，某位之后为 0），经优先编码器转换为 n 位二进制码。

以 3 位 Flash ADC 为例（图 6-8），使用 7 个比较器，分压网络产生 7 个参考电平（Vref/8、2Vref/8、...、7Vref/8）。当 Vin = 5.5Vref/8 时，比较器 C1~C5 输出 1，C6、C7 输出 0，温度计码为 0000011，编码后得到 101（十进制 5）。

Flash ADC 的优点：仅需一个时钟周期完成全部比较和编码，转换速度极快，可达几 GHz 以上，是高速 ADC 的首选架构；缺点：比较器数量为 2^n-1，随位数指数增长，n=8 需要 255 个比较器，n=12 需要 4095 个，功耗和芯片面积急剧增加，因此 Flash ADC 通常只用于 8 位以下的超高速场合，或作为流水线 ADC 的子 ADC 使用。

6.3.3 逐次逼近型 ADC（SAR ADC）

逐次逼近型 ADC（SAR ADC，Successive Approximation Register ADC）是精度、速度和功耗综合权衡最优的 ADC 架构，是目前使用最广泛的 ADC 类型之一，其原理框图如图 6-9 所示。



图 6-9 逐次逼近型 ADC（SAR ADC）原理框图

SAR ADC 的核心思想是'二分查找'：通过 n 次比较，每次将搜索范围缩小一半，最终确定 n 位数字码。系统由比较器（CMP）、逐次逼近寄存器（SAR）和内部 DAC 三部分组成。

工作步骤（以 4 位 SAR ADC 为例，Vin=11.2V，Vref=16V，如图 6-10 所示）：



图 6-10 4 位 SAR ADC 逼近过程示例

第 1 步：SAR 将寄存器最高位 D3 置 1，其余置 0，得到试探码 1000；内部 DAC 输出 Vdac = 8.0V。比较器判断：Vin（11.2V）> Vdac（8.0V），因此 D3=1 保留，输出 1。

第 2 步：置 D2=1，得试探码 1100；Vdac = 12.0V。比较：Vin（11.2V）< Vdac（12.0V），D2=0，舍弃，输出 0。

第 3 步：置 D1=1，得试探码 1010；Vdac = 10.0V。比较：Vin（11.2V）> Vdac（10.0V），D1=1 保留，输出 1。

第 4 步：置 D0=1，得试探码 1011；Vdac = 11.0V。比较：Vin（11.2V）> Vdac（11.0V），D0=1 保留，输出 1。

最终结果：D3D2D1D0 = 1011 = 11，对应 11/16 × 16 = 11V。实际 Vin=11.2V，误差 0.2V < 1 LSB（=1V），在允许范围内。

SAR ADC 的特点：n 位转换需要 n 个时钟周期（加上采样时间），转换速度中等，典型采样率从几十 kSPS 到几十 MSPS；功耗很低（没有高速运算放大器或大量比较器），适合电池供电系统；精度可以做到很高（12~18 位），是工业仪表、数据采集、传感器接口的首选 ADC 架构。

6.3.4 双积分型 ADC

双积分型 ADC（Dual-Slope ADC）以牺牲转换速度换取极高的精度和抗干扰能力，其工作原理如图 6-11 所示。

图 6-11 双积分型 ADC 工作原理

转换过程分为两个阶段：

第一阶段（固定时间积分）：积分器对输入电压 Vin 积分固定时间 T1 = N×Tclk（N 为固定计数值，Tclk 为时钟周期），积分器电容充电到：

第二阶段（反向积分到零）：积分器改为对精确的参考电压 -Vref 积分（方向相反），同时计数器从 0 开始计数，直到积分器输出返回零为止，记下计数值 N2。由积分守恒：

N2 即为转换结果，与 RC 时间常数无关（RC 在两段中相同，互相抵消），因此精度极高，且自动消除 RC 漂移影响。时钟频率的长期漂移同样被抵消，因为同一频率的时钟分别计 T1 和 T2。

双积分 ADC 的最大优点是对周期性干扰（如 50/60Hz 工频噪声）有极强的抑制能力：只需将 T1 设置为工频周期（20ms）的整数倍，工频干扰在积分期间相互抵消，不影响转换结果，这正是数字万用表中大量采用双积分 ADC 的根本原因。缺点是转换速度慢（通常低于 100 SPS），只适合缓变信号的高精度测量。

6.3.5 Delta-Sigma ADC（过采样 ADC）

Delta-Sigma ADC（ΔΣ ADC，也称 Sigma-Delta ADC）采用了与前面完全不同的工作原理，其框图如图 6-15 所示：以极高的采样率（通常为奈奎斯特频率的 64~512 倍，称为过采样）对输入信号进行粗量化（仅 1~3 位），然后通过噪声整形（Noise Shaping）和数字低通滤波器（Decimation Filter）提取高精度的转换结果。



图 6-15 Delta-Sigma ADC 原理框图

Delta-Sigma ADC 的工作机制基于两个关键技术：

过采样（Oversampling）

将采样频率提高到奈奎斯特频率的 M 倍（过采样比 OSR=M），量化噪声在更宽的频带（0~Mfs/2）内分布，落在信号带宽内的噪声功率减小为原来的 1/M，等效提高了精度。每将 OSR 翻倍（M 增加 1 倍），SNR 提高 3 dB，等效精度提高 0.5 位。

噪声整形（Noise Shaping）

Sigma-Delta 调制器通过差分运算和积分器的反馈结构，将量化噪声的功率谱从低频'推'到高频，使得信号频带内（低频）的量化噪声极小，而高频处的噪声很大。后续数字低通滤波器（抽取滤波器）滤除高频，保留低噪声的低频信号，最终实现高精度（16~24 位甚至更高）的转换。

Delta-Sigma ADC 是音频系统（CD、DVD、数字电话）和高精度工业测量（如精密称重、地震仪）的首选：音频应用通常采用 24 位、192kHz 的ΔΣ ADC（如 CS5368）；工业测量采用 24 位、几十 SPS 至几千 SPS 的ΔΣ ADC（如 ADS1256、AD7173）。

6.3.6 集成 ADC 芯片——ADC0809

ADC0809 是 National Semiconductor（现 TI）公司生产的经典 8 位逐次逼近型 ADC，具有 8 路模拟输入通道，其逻辑符号如图 6-12 所示。



图 6-12 8 路 8 位 ADC0809 逻辑符号

ADC0809 的主要特性：8 路模拟输入（IN0~IN7），通过 3 位通道地址（ADDA、ADDB、ADDC）选择；8 位数字输出，可直接与 8 位微控制器连接；工作时钟 10kHz~1280kHz，典型 640kHz 下单次转换时间约 100μs；参考电压 Vref+和 Vref-决定输入量程（Vref-~Vref+，通常接 0~5V）；EOC（End of Conversion）引脚在转换完成时变高，可用于中断或查询方式；~OE（Output Enable）低有效时才将转换结果送上数据总线（三态输出，防止总线冲突）。

ADC0809 与单片机（8051）接口的典型方式：将 ADC0809 的时钟连接到单片机的 ALE 引脚（提供时钟），~OE 接~RD，START 接~WR，8 位数据输出接 P1 口；通道选择由 P2 口高位驱动 ADDA/B/C；软件流程：向 START 引脚写一个正脉冲启动转换→查询 EOC 或等待延时→EOC 变高后拉低~OE 读取数据。

6.3.7 各类 ADC 的性能对比与选型指南

不同类型 ADC 的性能特点差异显著，选型时需根据应用需求综合权衡：

ADC 类型	速度	精度	功耗	成本	典型应用
Flash（并行比较）	超高（>1GSPS）	低（4~8 位）	高	高	示波器、雷达、高速数据采集
Pipeline（流水线）	高（10~500MSPS）	中（8~16 位）	中	中	视频处理、通信基带
SAR（逐次逼近）	中（1kSPS~50MSPS）	高（10~18 位）	低	低	工业控制、传感器接口、IoT
Dual-Slope（双积分）	低（1~100SPS）	很高（12~24 位）	低	低	数字万用表、称重仪表
Delta-Sigma（过采样）	低~中（1SPS~10MSPS）	极高（16~32 位）	低	低	音频、精密仪表、医疗设备

选型原则总结：对速度要求极高（>100MSPS）选 Flash 或 Pipeline ADC；对精度要求极高（>16 位）且速度不敏感选 Delta-Sigma ADC；兼顾速度和精度（工业控制、传感器）选 SAR ADC；极高精度慢速测量选双积分 ADC；音频应用几乎一律选 Delta-Sigma ADC（同时兼顾精度和成本）。

6.4 采样定理与信号重建

采样定理是数字信号处理领域最基本、最重要的定理之一，它从理论上奠定了模数转换的可行性，并给出了避免失真的充分条件。

6.4.1 奈奎斯特采样定理

奈奎斯特-香农采样定理（Nyquist-Shannon Sampling Theorem）指出：若模拟信号的最高频率分量为 fmax，则以大于 2fmax 的采样频率 fs 进行采样时，原始信号可以从采样序列中完全无失真地重建。

其中 fn = 2fmax 称为奈奎斯特频率（Nyquist Rate），fs/2 称为奈奎斯特频率（Nyquist Frequency）或折叠频率（Folding Frequency）。

定理的频域解释：采样过程在频域等效于将原始信号的频谱以 fs 为周期复制（卷积冲激串）。若 fs > 2fmax，相邻频谱副本之间有足够间隔，不发生重叠；用一个理想低通滤波器（截止频率 fc = fs/2）即可提取原始频谱，完成信号重建。若 fs ≤ 2fmax，频谱副本发生重叠（混叠，Aliasing），混叠的频谱不能被低通滤波器分离，原始信号无法正确重建。



图 6-13 奈奎斯特采样定理与频谱混叠示意

6.4.2 混叠效应与抗混叠滤波器

混叠（Aliasing）是当采样频率不满足奈奎斯特条件时，高于 fs/2 的频率分量被'折叠'到低频区，产生不真实的低频假信号。混叠一旦发生，信号信息永久丢失，无法在数字域中消除，只能在采样前预防。

一个经典的混叠案例：电影中旋转的车轮看起来向后转（或静止），这是因为摄像机的帧率（采样频率）低于车轮旋转频率的两倍，导致时域混叠。在音频系统中，若 20kHz 以上的频率分量（假设输入信号中存在高次谐波）进入 ADC，会混叠到可听频率范围内，产生刺耳的金属音。

抗混叠滤波器（Anti-Aliasing Filter，AAF）：在 ADC 之前放置一个截止频率略低于 fs/2 的低通滤波器，将超过 fs/2 的频率分量滤除，防止混叠发生。抗混叠滤波器是 ADC 接口设计中不可省略的组成部分。滤波器阶数越高，截止特性越陡峭，过渡带越窄，但相位失真越大、成本越高。Delta-Sigma ADC 由于采用过采样（fs 远大于信号带宽），使得奈奎斯特频率（fs/2）远高于信号频率，对抗混叠滤波器的要求大大降低（过渡带很宽，用简单的低阶滤波器即可），这是 Delta-Sigma ADC 的一大工程优势。

6.4.3 信号重建与数字滤波

DAC 输出的是阶梯状的零阶保持（ZOH，Zero-Order Hold）波形，其频谱包含原始频谱加上以 fs 为间隔的镜像频谱，以及 ZOH 带来的 sinc 函数滚降。为了恢复平滑的模拟波形，DAC 之后需要放置低通重建滤波器（Reconstruction Filter），滤除 fs/2 以上的镜像频谱。

在现代数字系统中，DAC 输出的重建滤波通常在数字域中完成一部分：先用数字内插滤波器（Interpolation Filter）将数字信号插值到更高的采样率（增加过渡带，降低对模拟低通滤波器的要求），再经过简单的模拟低通滤波器即可。例如，CD 播放器的采样率 44.1kHz，但 D/A 转换前通常先数字内插到 352.8kHz（8 倍过采样），使模拟重建滤波器的要求大幅简化，这也是 CD 音质好的技术基础之一。

6.5 DAC 与 ADC 的典型应用

DAC 和 ADC 是几乎所有电子产品的标配器件，本节选取三类最典型的应用场景进行深入介绍，帮助读者理解如何将理论知识应用于实际工程。

6.5.1 数字音频系统

数字音频（CD、DVD、MP3、流媒体音乐等）是 DAC/ADC 最典型也最为人熟知的应用领域。

数字音频录音端（ADC 应用）

麦克风拾取声音信号（20Hz~20kHz 模拟信号）→ 前置放大器放大 → 抗混叠低通滤波器（截止频率~20kHz）→ ADC 采样转换（CD 标准：fs=44.1kHz，16 位；高清音频：fs=96kHz 或 192kHz，24 位）→ 数字数据存储或压缩编码（MP3、AAC 等）。

CD 标准（44.1kHz，16 位）能够覆盖 20Hz~22.05kHz 的频率范围，分辨率为 1/65536 ≈ 0.0015%，动态范围约 96dB（理论值 6.02×16+1.76=98dB），完全超过人耳的感知极限（人耳最佳动态范围约 120dB，但对音乐内容通常 60~80dB 已足够）。高清音频（96kHz，24 位）进一步将动态范围扩展到约 144dB，提供更多的后期制作空间。

数字音频播放端（DAC 应用）

数字数据解码 → 数字内插（过采样）→ 高性能音频 DAC（如 PCM1794A，24 位，192kHz）→ 模拟低通重建滤波器 → 功率放大器 → 扬声器。

现代音频 DAC 的关键指标：动态范围（DR）>120dB；总谐波失真（THD+N）<-100dB；无杂散动态范围（SFDR）>120dB。高档 HiFi 功放采用的 ES9038PRO（ESS Technology）动态范围可达 140dB，是目前消费级音频 DAC 的最高水平。

6.5.2 数字闭环控制系统

在工业自动化、机器人和精密仪器中，数字控制器通过 ADC 读取传感器（位置、速度、温度、压力等）的模拟输出，经数字算法处理后，通过 DAC 输出控制量驱动执行器（电机、阀门、加热器等）。

以直流电机速度闭环控制系统为例：测速传感器（编码器）输出与转速成正比的模拟电压，经 ADC 转换为数字量；PID 控制器（在单片机或 DSP 中以软件实现）计算控制量；控制量经 DAC 转换为模拟电压，驱动 H 桥功率电路控制电机电枢电压，从而调节电机转速。

控制系统对 ADC/DAC 的主要要求：分辨率决定控制精度（12~16 位满足大多数工业控制需求）；转换速度决定控制带宽（控制周期通常远大于 ADC 转换时间，SAR ADC 完全满足）；线性度（INL<1 LSB）确保控制量准确传递；对于多轴控制，多路 DAC 的同步更新（DAC0832 的双缓冲模式）是必须的，否则各轴的更新不同步会产生控制抖动。

Verilog 实现简单的数字 PWM（脉宽调制，一种特殊的 DAC 方式）：

```
// 数字 PWM（可代替 DAC 用于功率控制）
// 占空比 Duty(0~255)决定输出平均电压
module pwm_gen (
    input  wire       clk, rst_n,
    input  wire [7:0] duty,    // 占空比 0~255
    output wire       pwm_out
);
    reg [7:0] cnt;
    always @(posedge clk or negedge rst_n)
        if (!rst_n) cnt <= 0;
        else        cnt <= cnt + 1;  // 8 位自由计数
    assign pwm_out = (cnt < duty);   // cnt<duty 时高，产生相应占空比
    // 经低通滤波后输出电压 = duty/256 * VDD
endmodule
```

6.5.3 仪器仪表与数据采集系统

示波器、频谱分析仪、数字万用表、温度记录仪等各类仪器仪表，都是 DAC/ADC 的重要应用领域。

数字示波器（高速 ADC 应用）

现代数字示波器（DSO）的核心是一个极高速的 ADC，将探头采集到的高频电信号实时转换为数字量存储和显示。入门级示波器（如 Rigol DS1054Z）采用 8 位、1GSPS 的 Flash ADC；高端示波器（如 Tektronix DPO70000 系列）使用 8 位、100GSPS 的交织 ADC（将多个 ADC 交错采样实现超高采样率），可以捕获几十 GHz 的高速数字信号。

多通道数据采集系统（SAR ADC 应用）

工业数据采集系统通常需要同时采集多个传感器通道（温度、压力、流量等），典型配置为：8 通道模拟多路开关（MUX）→ 仪表放大器（增益可调）→ 16 位 SAR ADC（如 AD7616，16 通道同步采样）→ FPGA/DSP 数字处理→ 数据存储/上位机显示。AD7616 支持 16 路同步采样、最高 1MSPS 采样率，满足大多数工业控制和过程监测需求。

精密温度测量（Delta-Sigma ADC 应用）

热电偶、铂电阻（PT100/PT1000）等温度传感器输出的模拟信号通常变化很慢（温度响应时间以秒计），但要求精度极高（0.01°C 分辨率）。ADS1220（TI）是一款 24 位 Delta-Sigma

ADC，SNR>130dB，内置可编程增益放大器（PGA，增益 1~128）和精密参考电压，特别适合温度测量和称重传感器接口，广泛应用于工业温控、医疗设备和精密仪器中。

6.6 DAC/ADC 接口设计实践

本节介绍 ADC 和 DAC 在实际系统中的接口设计要点，帮助读者建立从理论到工程实践的桥梁。

6.6.1 ADC 接口设计要点

1. 输入阻抗匹配与驱动电路

SAR ADC 在采样时刻会对输入端产生充电电流冲击（Charge Kickback），若驱动源阻抗过高，充电电流会在源阻抗上产生电压降，导致采样不准确。解决方案是在 ADC 输入端之前放置一个运算放大器驱动（轨到轨输出的高速运算放大器，如 TI OPA365），或者在 ADC 输入端串联一个小电阻（通常 10~100Ω）加一个电容到地（RC 滤波），形成 RC 低通滤波，既提供驱动隔离又滤除高频噪声，但截止频率应远高于信号带宽。

2. 参考电压（Vref）设计

ADC 参考电压的精度和噪声直接影响转换精度。高精度应用中，必须使用专用的精密基准电压源（如 REF5025、ADR4525），其噪声和温度系数（TEMPCO）远优于普通稳压源。参考电压引脚处应放置旁路电容（通常 10μF+100nF 并联），滤除高频噪声。参考电压应与信号范围匹配——若传感器输出 0~4V 但 Vref=5V，则损失了 20%的分辨率，应调整放大器增益使传感器满量程对应 Vref。

3. 电源和地线处理

ADC 是混合信号器件，其模拟地（AGND）和数字地（DGND）在 PCB 布局上需要特别注意：模拟部分和数字部分在 PCB 上分区布局，各自有独立的旁路电容；AGND 和 DGND 在 PCB 上通过单点（星形）或在 ADC 芯片下方通过短路连接，防止数字开关噪声（高频电流）流经模拟部分的地平面产生电压干扰；ADC 的电源引脚附近放置 0.1μF 陶瓷电容+10μF 电解电容旁路，减小电源阻抗。

4. 数字接口

大多数现代 ADC 提供 SPI（4 线串行）或 I2C（2 线串行）数字接口，而非并行接口，这大幅减少了与微控制器或 FPGA 的连线数量，简化了 PCB 布局。SPI 接口 ADC（如 ADS7841）在 SCK 时钟驱动下串行输出转换数据，与任何带 SPI 控制器的 MCU（如 STM32、Arduino）直接连接；高速 ADC（>10MSPS）通常采用 LVDS 并行接口或高速串行接口（如 JESD204B），需要 FPGA 接收处理。

6.6.2 ADC0809 与单片机接口示例

以 ADC0809 与 8051 单片机接口为例，给出完整的软件查询式读取流程：

```
/* ADC0809 单片机接口示例（8051，查询方式）*/
#include <reg51.h>

/* 引脚定义 */
sbit ADC_START = P3^0;  /* 启动转换 */
sbit ADC_EOC   = P3^1;  /* 转换完成 */
sbit ADC_OE    = P3^2;  /* 输出使能（低有效）*/
sbit ADC_CLK   = P3^3;  /* 时钟（若 ADC0809 需外部时钟）*/

/* 读取指定通道的 ADC 值（0~7） */
unsigned char adc_read(unsigned char channel) {
    unsigned char result;

    /* 1. 设置通道地址（ADDA/B/C）并送到 P2 口高 3 位 */
    P2 = (P2 & 0xF8) | (channel & 0x07);

    /* 2. 产生 START 脉冲（启动转换）*/
    ADC_START = 0; ADC_START = 1; ADC_START = 0;

    /* 3. 等待 EOC 变高（转换完成）*/
    while (ADC_EOC == 0);  /* 轮询等待，约 100us */

    /* 4. 拉低 OE，读取转换结果 */
    ADC_OE = 0;
    result = P1;            /* 从 P1 口读 8 位结果 */
    ADC_OE = 1;             /* 释放总线 */

    return result;          /* 返回 0~255 */
}

void main() {
    unsigned char ch0_val;
    float voltage;
    while (1) {
        ch0_val = adc_read(0);            /* 读通道 0 */
        voltage = ch0_val * 5.0 / 255.0;  /* 转换为电压（0~5V）*/
        /* 将 voltage 显示到 LCD 或通过串口发送 */
    }
}
```

6.6.3 DAC0832 产生锯齿波示例

利用 DAC0832 和单片机，可以方便地产生各种波形（正弦波、三角波、锯齿波、任意波）。以下是产生锯齿波的示例：

```
/* 用 DAC0832 产生锯齿波（8051）
 * 硬件连接：DI0~DI7 接 P0 口；~CS,~WR1,~WR2,~XFER 均接地（直通方式）
```

```
 * Iout1 接运算放大器反相输入，Rfb 接 OA 输出，Vref=5V
 * 输出：P0=0 时 Vout=0V，P0=0xFF 时 Vout=-5V（反相）*/
#include <reg51.h>

void delay_us(unsigned int us) {
    unsigned int i;
    for (i = 0; i < us; i++) _nop_();
}

void main() {
    unsigned char val = 0;
    while (1) {
        P0 = val;           /* 将当前值写入 DAC */
        delay_us(10);       /* 控制锯齿波频率：256 步×10us=约 390Hz */
        val++;              /* 自动回绕：255→0，产生锯齿 */
    }
}

/* 正弦波：将一个周期 256 点的正弦表存入 ROM */
/* code unsigned char sin_table[256] = {128,131,...,125,128}; */
/* 主循环中：P0 = sin_table[idx++]; */
```

6.7 新型高性能 DAC/ADC 技术

随着半导体工艺和电路设计技术的不断进步，DAC 和 ADC 的性能持续提升，新型架构和集成度不断突破工程应用的边界。本节简要介绍几类重要的新型 DAC/ADC 技术。

6.7.1 流水线型 ADC（Pipeline ADC）

流水线 ADC 是高速高精度 ADC 领域最主流的架构，广泛应用于视频处理、通信基带、数字示波器等领域，典型参数为 8~14 位、10~500MSPS。

工作原理：流水线 ADC 将 n 位转换分解为 k 级（每级 m 位），类似指令流水线的思想。每一级完成 m 位的粗量化，然后将余差（输入值与本级量化输出之差）放大 2^m 倍后传给下一级，下一级继续细化。由于各级同时工作（吞吐量高），整体性能远超 k 次串行的 SAR ADC。每级仅需完成少量比较（通常 1.5 位或 2.5 位技术，包含 1~2 位的冗余以校正比较器失调），因此对比较器精度要求低，功耗适中。

流水线 ADC 的关键技术是多路采样保持放大器（Multiplying DAC，MDAC）和数字校准（Digital Calibration），用来补偿各级之间的增益误差和电容失配，确保整体线性度满足高位数（14~16 位）的要求。代表产品如 AD9653（16 位，125MSPS，四通道）广泛用于医学超声和软件定义无线电。

6.7.2 时间交织 ADC（Time-Interleaved ADC）

时间交织（Time-Interleaved，TI）技术通过将多个 ADC 并联工作、依次采样，将总采样率提升 M 倍（M 为 ADC 数量）。例如，4 片 1GSPS ADC 时间交织，每片相差 1/4 个时钟周期采样，总采样率达到 4GSPS。这是现代高端示波器（几十 GHz 采样率）的核心技术。

时间交织 ADC 的主要挑战是各 ADC 之间的时序误差（Timing Skew）、偏移误差（Offset Mismatch）和增益误差（Gain Mismatch）：任何一种不匹配都会在输出频谱中产生以 fs/M 为间距的杂散分量，降低 SFDR。现代 TI ADC 通过片上校准电路或数字后处理补偿这些误差。

6.7.3 RF 直接采样 ADC

传统无线接收机需要在 ADC 之前将射频（RF）信号下变频到基带（低频），再进行数字化处理。随着 ADC 速度和 SFDR 的提升，RF 直接采样技术（RF Direct Sampling）允许 ADC 直接对射频信号进行带通采样，省去混频器和中频处理级，大幅简化接收机结构（软件定义无线电，SDR 的核心技术）。

以 TI ADC12D1800（12 位，3.6GSPS）为例，可直接采样 3GHz 以下的射频信号，与 FPGA 配合实现完全数字化的宽带接收机，支持从短波到微波的多频段信号同时接收和处理，是 5G 基站和雷达系统的关键器件。

6.7.4 FPGA 内置 ADC/DAC 资源

现代高端 FPGA 集成了模拟混合信号资源，进一步简化了系统设计：

- Xilinx Zynq-7000 系列内置双通道 12 位 ADC（XADC），采样率 1MSPS，支持片上温度和电压监测，无需外部 ADC 芯片。
- Intel（Altera）Cyclone V 集成 12 位差分 ADC，用于模拟信号采集与片上测温，适合工业控制和传感器接口。
- Xilinx RF-SoC 系列（Zynq UltraScale+ RFSoC）直接集成了 12~16 位、最高 6.4GSPS 的 ADC 和 14 位、12.3GSPS 的 DAC，将整个 RF 收发链路集成到单芯片，是 5G Massive MIMO 和毫米波雷达的突破性平台。

FPGA 内置 ADC 的优势是零额外成本（无需外部 ADC 芯片）、极短的时延（ADC 输出直接进入可编程逻辑，无 PCB 走线延迟）以及便于数字校准（用 FPGA 内的查找表实现偏差补偿）；劣势是性能通常不及专用 ADC 芯片，不适合对精度和速度要求极高的场合。

本章小结

本章系统介绍了数模转换器（DAC）和模数转换器（ADC）的工作原理、主要电路结构、关键技术指标和工程应用方法。

在 DAC 方面：所有 DAC 的工作原理都是将输入数字码按权值求和转换为模拟量，关键公式为 $V_{out} = V_{ref} \times D/2^n$。权电阻网络原理直观但集成困难；R-2R 倒 T 形梯形网络仅需两种阻

值，精度易保证，是几乎所有集成 DAC 的核心结构。DAC0832 是经典的 8 位双缓冲 DAC，支持直通/单缓冲/双缓冲三种工作方式，后两种用于多路同步更新。DAC 的关键指标包括分辨率（位数）、建立时间、INL/DNL（线性度）、单调性和毛刺能量。

在 ADC 方面：完整的模数转换包括采样、保持、量化和编码四个步骤，量化误差不可避免（最大±1/2 LSB）。Flash ADC（并行比较）速度最快但面积随位数指数增长，适合 4~8 位超高速场合；SAR ADC（逐次逼近）兼顾速度、精度和功耗，是工业控制和传感器接口的首选，ADC0809 是经典 8 位 8 通道代表；双积分 ADC 速度慢但精度极高且抗工频干扰，是数字万用表的标准选择；Delta-Sigma ADC 通过过采样和噪声整形实现 16~32 位精度，是音频和精密仪表的标准方案；流水线 ADC 结合高速和高精度，主导视频和通信基带应用。

在采样理论方面：奈奎斯特定理（fs > 2fmax）是模数转换系统设计的基本约束，违反则产生混叠，不可恢复。ADC 前必须加抗混叠低通滤波器；Delta-Sigma ADC 的过采样降低了对模拟滤波器的要求。DAC 后需重建低通滤波器，数字内插可简化模拟滤波要求。

在工程实践方面：ADC 接口设计需关注驱动电路（低源阻抗）、参考电压精度（专用基准源）、电源去耦（AGND/DGND 分区处理）和数字接口（SPI/I2C）；DAC 与 ADC 配合使用可构成完整的数字控制系统、数字音频系统和数据采集系统，是现代电子系统与物理世界交互的核心桥梁。

本章习题

一、DAC 基础题

6-1 对于一个 8 位 DAC（Vref=5V），计算：（1）1 个 LSB 对应的电压值；（2）满量程输出电压（输入全 1）；（3）输入码 11000000B（十六进制 0xC0）时的输出电压；（4）若要求输出精确的 2.5V，最近的数字输入码是多少，实际输出与 2.5V 的误差是多少？

6-2 解释 DAC 的 DNL（微分非线性）和 INL（积分非线性）的定义及物理含义。（1）若某 8 位 DAC 的 DNL=-1.2 LSB，说明会出现什么问题？（2）若 INL=±0.5 LSB，说明该 DAC 的整体线性误差范围是多少？（3）一个 DAC 是否可能 INL 很小但 DNL 很大？给出理由。

6-3 4 位 R-2R 梯形网络 DAC，Vref=8V，Rf=R。（1）画出简化电路图，标出各节点的等效阻抗；（2）当 D3D2D1D0=1010 时，计算各位对运算放大器输入节点贡献的电流；（3）计算输出电压 Vout；（4）若将 Rf 改为 R/2，满量程输出如何变化？

6-4 说明 DAC0832 双缓冲工作方式的连接和操作步骤。假设系统中有两片 DAC0832 分别驱动 X 轴和 Y 轴伺服电机，要求同时更新两轴的控制量：（1）给出两片 DAC0832 的~CS、~WR1、~WR2、~XFER 引脚的连接方案；（2）写出 C 语言（8051 格式）的控制代码，先向两片写入数据，再同时触发输出更新；（3）解释为什么双缓冲在多轴同步控制中是必要的。

二、ADC 基础题

6-5 对于一个 12 位 ADC（Vref=4.096V），计算：（1）分辨率（1 LSB 对应的电压）；（2）当输入电压为 1.234V 时，理想转换结果（十六进制）；（3）转换结果 0x800 对应的输入电压；（4）该 ADC 的理论最大 SNR（信噪比）。

6-6 SAR ADC 逐次逼近过程：一个 4 位 SAR ADC，Vref=10V，输入 Vin=7.3V。（1）写出逐次逼近的全部 4 步：每步的试探码、对应的 DAC 输出电压 Vdac、与 Vin 的比较结果（保留/清零）；（2）最终转换结果是多少（二进制和十进制）？（3）实际输出电压与 Vin 的误差是多少，是否在 1 LSB 之内？

6-7 比较 3 位 Flash ADC（并行比较型）和 3 位 SAR ADC（逐次逼近型）在以下方面的差异：（1）转换完成所需的时钟数；（2）所需的比较器数量；（3）各自的主要优缺点；（4）各自最适合的应用场合（举具体例子）。

6-8 双积分 ADC 的抗干扰特性：设 T1=200ms（对应 10 个工频 50Hz 周期），Vref=2.5V，时钟频率 1MHz。（1）若在 T1 期间输入始终为 Vin=1.25V，则 T2 期间的计数值 N2 是多少？（2）若在 T1 期间叠加了幅度 50mV、频率 50Hz 的工频干扰，干扰对转换结果有何影响？用积分消除原理解释。（3）若工频为 60Hz（美国标准），T1 应设置为多少才能有效抑制 60Hz 干扰？

三、采样定理题

6-9 奈奎斯特定理应用：一个音频信号的频率范围为 300Hz~3400Hz（电话通话质量）。（1）该信号的最低采样频率是多少？（2）电话系统实际采用 8kHz 采样率，为什么比奈奎斯特极限高？（3）若将 CD（44.1kHz）信号降采样到 8kHz，需要先对信号做什么处理，为什么？

6-10 混叠频率计算：一个 ADC 以 fs=10kHz 的频率采样。（1）若输入信号含有 3kHz 和 7kHz 两个频率分量，分别判断这两个分量是否会产生混叠；（2）若 3kHz 分量不混叠，7kHz 的混叠频率是多少（出现在频谱的哪个位置）；（3）为了同时正确采样 3kHz 和 7kHz 信号，至少需要多高的采样率？

四、综合设计题

6-11 设计一个简单的数字函数发生器：使用 8 位 DAC0832 和 8051 单片机，能够产生正弦波、方波和三角波三种波形，输出频率约 100Hz~1kHz 可调（通过改变延时调节），幅度 0~5V。（1）画出硬件接口电路（包括 DAC0832、运算放大器、Vref 等）；（2）说明 ROM（查找表）存储正弦数据的方法（256 点/周期，8 位量化）；（3）写出产生正弦波的主循环 C 代码框架；（4）如何通过改变循环步长（每次跳过几个表项）来改变输出频率？

6-12 温度采集系统设计：使用 ADC0809、PT100 铂电阻（0°C 时 100Ω，每 1°C 变化 0.385Ω）测量 0~100°C 的温度范围，与 8051 单片机接口。（1）设计信号调理电路（将 PT100 的阻值变化转换为 0~5V 电压）：选用合适的恒流源或桥路方案，简述原理；（2）ADC0809

的满量程对应 5V 时，该系统能分辨的最小温度变化是多少（°C）？（3）写出单片机读取 ADC0809 并将数字码转换为温度值的程序片段（C 语言）。

6-13 高精度数据采集系统方案设计：某工业测控系统需要采集 8 路慢变传感器信号（0~3.3V，变化最快频率 10Hz），要求分辨率 12 位、精度 0.1%。（1）根据要求选择合适的 ADC 架构（Flash/SAR/Dual-Slope/Delta-Sigma），说明选择理由；（2）确定所需的最低采样率；（3）选择一款具体的 ADC 芯片，给出主要参数；（4）简述抗混叠滤波器的设计要求（截止频率、阶数、类型）；（5）说明参考电压的选型和去耦处理方法。

6.8 DAC 电路的深入分析与设计

前面几节介绍了 DAC 的基本原理和典型电路。本节对 DAC 的分析进行深化，包括电路推导、误差来源分析、不同输出形式以及实际应用中的设计注意事项，帮助读者从原理理解走向工程实践。

6.8.1 R-2R 网络的节点电流分析

为了透彻理解 R-2R 梯形网络 DAC 的工作机理，我们从最基本的电路理论出发，对 4 位 R-2R 网络进行逐节点分析。

设参考电压 Vref 通过各开关加到梯形网络，运算放大器的反相输入端为虚地（电位为 0V）。从最右端（最低位 D0）开始分析：

D0 节点（最低位）处，向右看是 2R 接地（或通过开关切换到虚地，等效相同），向左看经过一节 R 后连接 D1 节点的 2R 支路。由于 D1 节点的等效阻抗也是 2R（D1 右侧等效为 2R），横向 R 加上 D1 节点的 2R 等效为 2R 并联后再串联就形成一个纯粹的 2R 阻抗，如此递推，每个节点向左看都呈现 2R 的阻抗。

设流过 MSB（D3）对应的 2R 电阻的电流为 I（当 D3=1 时）：

在 D3 节点处，流向左（运算放大器端）的电流为 I/2，流向右方向的电流也为 I/2。D2 节点处，总电流继续被平分，流向左的为 I/4；D1 节点 I/8；D0 节点 I/16。因此，当各位均为 1 时，流入运算放大器的总电流：

通过反馈电阻 Rf 将电流转换为电压。当 Rf = 2R 时：

这与理论公式完全一致：4 位全 1（D=1111=15）对应输出 15/16 × Vref（取反，因为运算放大器反相端输入）。此分析清晰地展示了 R-2R 网络如何利用分流原理实现精确的权值划分。

6.8.2 DAC 的输出形式：电流型与电压型

集成 DAC 的输出形式分为电流输出型和电压输出型两类，各有其优缺点和应用场合。

电流输出型 DAC

以 DAC0832 为代表的电流输出型 DAC，其输出是与数字输入成比例的电流 Iout。电流输出的优点是速度快（不受运算放大器带宽限制，电流可以直接驱动低阻负载）；缺点是通常需要外接运算放大器进行电流-电压（I-V）转换才能驱动高阻负载。

标准 I-V 转换电路：将 Iout1 接运算放大器反相输入端，Rfb（DAC 内部反馈电阻引出端）接运算放大器输出端，Iout2 接地（或反向输入实现差分），则输出电压：

使用 DAC 内置的 Rfb 可以保证温度系数和 R-2R 网络一致，不引入额外误差，是推荐做法。

电压输出型 DAC

现代集成 DAC（如 MAX5000、AD5761 系列）通常集成了输出运算放大器，直接提供电压输出，外部无需再接运算放大器，简化了应用电路。电压型 DAC 的输出阻抗很低（运算放大器输出特性），可以直接驱动各种负载。代价是建立时间稍长（受内部运算放大器带宽影响），且芯片功耗略高。

单极性输出（0~Vref）和双极性输出（-Vref~+Vref）是两种常见输出范围，双极性通常通过外部偏置运算放大器或芯片内部偏置电路实现。例如，若单极性输出 Vout = D×Vref/2^n（0V 对应 D=0，Vref 对应 D=2^n-1），则双极性输出 Vout = (2D/2^n - 1)×Vref（-Vref 对应 D=0，+Vref 对应 D=2^n-1）。

6.8.3 影响 DAC 精度的误差来源

实际 DAC 的输出精度受多种误差来源影响，理解这些误差有助于在工程设计中采取相应的改善措施。

误差类型	产生原因	影响特征	改善方法
偏移误差（Offset）	内部开关电压降、运算放大器失调	所有输出值整体偏移	软件校准：输入全 0 时测量并补偿
增益误差	Vref 精度低、Rfb 偏差	传输曲线斜率偏差	使用精密 Vref 基准；软件满量程校准
INL（积分非线性）	阻值匹配误差、开关非理想	传输曲线弯曲（非直线）	提高制造工艺；选高精度 DAC
DNL（微分非线性）	相邻权位阻值失配	相邻阶梯大小不均	选 DNL 规格好的 DAC（|DNL|<0.5LSB）
温度漂移	阻值、运放参数随温度变化	精度随温度下降	选低温漂基准和低漂移运放；恒温箱
电源抑制	电源噪声耦合到输出	高频噪声叠加在输出上	电源去耦；线性电源代替开关电源
毛刺（Glitch）	各位开关切换时序不一致	跨中间码时尖峰	去毛刺电路；选低毛刺 DAC

在高精度应用（如精密仪表）中，通常需要在出厂或定期进行两点校准（偏移+增益），用软件将这两种系统误差消除，使 DAC 的实际精度接近 INL 指标所限制的理论极限。

6.9 ADC 电路的深入分析与性能优化

本节对 ADC 的关键电路进行更深入的分析，包括比较器的影响、各类噪声的量化、以及提高 ADC 实际性能的工程技术。

6.9.1 量化噪声的频域分析

ADC 的量化过程不可避免地引入量化噪声。对于理想的 n 位 ADC，量化误差在[-LSB/2, +LSB/2]均匀分布，其均方根值（RMS 噪声）为：

对于一个满量程的正弦波输入（峰值为 VFS/2，幅度为 VFS/2），其信号 RMS 功率为 (VFS/2)^2/2 = VFS^2/8。量化噪声的 RMS 功率为 (VFS/2^n)^2/12 = VFS^2/(12×4^n)。因此理想 ADC 的信噪比（SNR）：

这就是著名的 ADC 信噪比公式，表明每增加 1 位分辨率，SNR 提高约 6dB。例如：8 位 ADC 理论 SNR ≈ 50dB；12 位 ≈ 74dB；16 位 ≈ 98dB；24 位 ≈ 146dB。实际 ADC 由于存在热噪声、1/f 噪声、参考电压噪声等，有效位数（ENOB）会低于标称位数：

例如，一个标称 16 位 ADC，若实测 SNR=92dB，则 ENOB = (92-1.76)/6.02 ≈ 15 位，说明其实际只发挥出了 15 位的精度。ENOB 是评价 ADC 综合性能的最客观指标之一。

6.9.2 过采样对精度的提升

过采样（Oversampling）是一种利用信号处理手段提高有效精度的技术，不改变 ADC 硬件，仅通过提高采样率和数字后处理实现精度提升。

原理：对于带宽为 B 的信号，以采样率 fs = M×2B（过采样比 OSR=M）进行采样，量化噪声均匀分布在 0 到 fs/2 的频段内。在信号带宽 B 内的噪声功率为总噪声的 B/(fs/2) = 1/M，即：

过采样比 M 每翻倍（提高一倍采样率），SNR 提高 3dB，等效提高 0.5 位精度。要提升 n 位精度，需要 M = 4^n 倍过采样率。例如，要让 8 位 ADC 提升到 12 位精度，需要 4^4 = 256 倍过采样，采样率需要提高 256 倍。

过采样后通常进行数字抽取（Decimation）：先用数字低通滤波器（截止频率 B）滤除高频，然后按因子 M 降采样回到奈奎斯特速率，得到精度提升的低速结果。这正是 Delta-Sigma ADC 的工作原理——用极高的过采样率加上噪声整形，实现超高精度转换。

6.9.3 比较器对 ADC 性能的影响

无论是 Flash ADC、SAR ADC 还是双积分 ADC，比较器（Comparator）都是核心器件。比较器性能直接制约 ADC 的整体性能。

比较器的关键参数

偏移电压（Input Offset Voltage，Vos）：比较器两输入端相等时，输出不确定，需要在输入端施加一定的差值（偏移电压）才能强制输出翻转。Vos 引起 ADC 的系统误差，可通过校准消除。

传播延迟（Propagation Delay，tpd）：从输入差分电压超过阈值到输出完成翻转的时间。对 SAR ADC，tpd 决定每步逼近所需的最短时间；对 Flash ADC，tpd 直接决定最高转换速率。高速比较器（如 TLV3501）的 tpd 可低至 5ns。

迟滞（Hysteresis）：比较器的正反转阈值之间的电压差，增加迟滞可以防止输入在阈值附近的噪声导致输出频繁振荡，但会引入死区误差。在 ADC 中通常希望迟滞尽量小，而在波形整形应用中则希望适当的迟滞。

比较器失调对 Flash ADC 的影响

Flash ADC 中每个比较器都有自己的偏移电压，不同比较器的 Vos 各不相同（随机分布），导致实际量化阈值偏离理想等间距位置，产生 DNL 误差。当某个比较器的 Vos 大于 1/2 LSB 时，就可能导致该比较区间消失（Missing Code）或两个区间合并，INL 也随之恶化。现代高速 Flash ADC（如 AD9238）采用动态失调消除技术（Auto-Zero），在每次转换前短暂地自校准每个比较器的偏置，将有效 Vos 降低到远小于 1/2 LSB 的水平。

6.9.4 ADC 的噪声抑制技术

在高精度 ADC 系统中，噪声是限制实际精度的主要因素。主要的噪声抑制手段包括：

- 平均法（Averaging）：对同一信号多次采样取平均，随机噪声（不相关）按 1/sqrt(N) 衰减，而信号不变，可以在软件中实现，是最简单的噪声抑制手段。缺点是等效降低了数据速率。对于稳定信号，16 次平均可提升 2 位有效精度。
- 差分测量（Differential Measurement）：使用差分模拟输入（两路信号之差）而非单端输入，可以消除共模干扰（如电源纹波、地线噪声），有效提高 SNR。大多数高精度 ADC 提供差分输入引脚。
- 屏蔽与隔离：对信号线进行屏蔽（同轴线、屏蔽双绞线）以减少电磁干扰（EMI）耦合；在噪声严重的环境中，使用隔离放大器（如 HCPL-7800）将传感器电路与 ADC 电路电气隔离，防止噪声地电流污染信号。
- 积分时间选择：对于双积分 ADC，将积分时间 T1 设置为干扰信号周期的整数倍（如 T1 = 20ms 对应 50Hz 工频），利用积分对周期信号的平均效果消除干扰，这是最有效的抗工频干扰手段。
- 同步采样与抖动注入（Dithering）：在 ADC 输入端叠加一个小幅度的高频随机噪声（抖动），使 ADC 工作在线性化区域，平均后可以突破量化分辨率的限制，等效提升精度。常见于高精度音频和测量 ADC 中。

6.10 DAC 与 ADC 的综合应用实例

本节通过几个综合性的实际工程设计案例，展示 DAC/ADC 在完整系统中的工程应用方法，将前面的理论知识落实到具体实现中。

6.10.1 实例一：数字波形发生器（DDS）

直接数字合成（DDS，Direct Digital Synthesis）是一种利用 DAC 产生任意精确频率和相位波形的技术，广泛应用于信号发生器、调制解调器和通信系统中。

DDS 的基本原理：使用一个 N 位相位累加器，每个时钟周期向累加器加入频率控制字（FCW），累加器溢出后自动回绕（0~2^N-1 循环），相当于对一个圆周（0~2π）进行分段。取相位累加器的高 M 位作为地址，查找存储有一个完整正弦周期（2^M 个点）的 ROM 查找表，得到当前相位对应的幅度值，送入 DAC 输出。

DDS 的关键公式：

其中 N 是相位累加器位数，fclk 是系统时钟频率，FCW 是频率控制字（0~2^N-1）。频率分辨率（最小频率步进）为 fclk/2^N，频率精度取决于 FCW 的精度和参考时钟的稳定度。

工程设计示例：设计一个 DDS 信号发生器，fclk=50MHz，相位累加器 N=32 位，ROM 查找表 M=12 位（4096 点/周期）。频率分辨率 = 50MHz/2^32 ≈ 0.012Hz，这意味着输出频率可以精确到 0.01Hz 级别。若 FCW=42949（约 0.001×2^32），则 fout ≈ 50MHz × 42949/2^32 ≈ 500Hz，精确至 0.5Hz 量级。

```
// FPGA DDS 实现（Verilog）
module dds #(
    parameter N = 32,    // 相位累加器位数
    parameter M = 10     // ROM 地址位数（1024 点查找表）
) (
    input  wire        clk, rst_n,
    input  wire [N-1:0] fcw,        // 频率控制字
    input  wire [N-1:0] phase_off, // 相位偏置（相移控制）
    output wire [7:0]   dac_data    // 8 位 DAC 数据输出
);
    // 相位累加器
    reg [N-1:0] phase_acc;
    always @(posedge clk or negedge rst_n)
        if (!rst_n) phase_acc <= 0;
        else        phase_acc <= phase_acc + fcw;

    // 取高 M 位作为 ROM 地址（加相位偏置）
    wire [M-1:0] rom_addr = (phase_acc + phase_off) >> (N-M);

    // 正弦查找表（Block RAM）
    reg [7:0] sin_rom [0:(1<<M)-1];
    initial $readmemh("sin_rom.hex", sin_rom); // 预计算正弦值

    // 输出寄存器（提高时序性能）
    reg [7:0] dac_reg;
    always @(posedge clk) dac_reg <= sin_rom[rom_addr];
    assign dac_data = dac_reg;
endmodule
```

DDS 的优点：频率分辨率极高（毫赫兹级）；频率和相位可以瞬时精确切换（无需 PLL 的稳定时间）；用同一套硬件通过修改 ROM 内容可以输出任意波形（正弦、三角、锯齿、用户自定义）。DDS 是现代函数发生器（如 Rigol DG1000Z 系列）和软件定义无线电调制器的核心技术。

6.10.2 实例二：完整的 4~20mA 电流环 ADC 系统

4~20mA 电流环是工业自动化中最广泛使用的传感器信号标准，以电流（而非电压）作为信号载体，具有极强的抗干扰能力（不受导线电阻影响）和故障检测能力（4mA 对应量程下限，0mA 表示断线故障）。

系统架构：工业传感器（压力、温度、流量等）输出 4~20mA 电流信号，经过传输线（最长可达 1000m）连接到控制器端。控制器端电路：在 250Ω采样电阻上将电流转换为 1~5V 电压（4mA×250=1V 对应量程下限，20mA×250=5V 对应量程上限），再经仪表放大器（INA128）将 1~5V 映射到 0~5V（ADC 全量程），最后由 12 位 SAR ADC（如 AD7091R）采样，分辨率为（20-4）mA / 4096 ≈ 0.0039mA ≈ 3.9μA。

信号调理计算：若传感器量程为 0~200°C，4mA 对应 0°C，20mA 对应 200°C，则温度分辨率为 200°C / 4096 ≈ 0.049°C，满足绝大多数工业控制需求（通常要求 0.1°C 精度）。

断线检测：通过判断 ADC 读值是否低于 4mA 对应的数字码（若电流<3mA，对应 ADC 读值<3mA×250/5×4096≈614），可以可靠检测传感器断线或短路故障，触发报警，这是 4~20mA 标准相比 0~5V 电压标准的关键工程优势。

```
// 4-20mA 电流环读取（STM32，12 位 ADC）
float read_4to20mA(void) {
    uint16_t raw = HAL_ADC_GetValue(&hadc1);  // 0~4095
    float voltage = raw * 3.3f / 4095.0f;     // 0~3.3V（3.3V 供电）
    // 仪表放大器将 1~5V 映射为 0~3.3V（增益 0.825）
    float v_original = voltage / 0.825f + 1.0f; // 1~5V
    float current_mA = v_original / 250.0f * 1000.0f; // 4~20mA

    // 断线检测
    if (current_mA < 3.5f) {
        // 报错处理：传感器断线
        return -1.0f;
    }
    // 线性映射到物理量（以 0~200 摄氏度为例）
    float temperature = (current_mA - 4.0f) / 16.0f * 200.0f;
    return temperature;  // 返回 0~200°C
}
```

6.10.3 实例三：数字 PID 控制器中的 DAC/ADC 应用

PID（比例-积分-微分）控制器是工业控制中使用最广泛的控制算法，数字 PID 控制器通过 ADC 采集被控变量（如温度、压力、速度），经 PID 算法计算后通过 DAC 输出控制量。

完整的数字 PID 控制系统工作流程：

ADC 采样：以固定采样周期 T（如 10ms）对传感器输出进行模数转换，得到当前过程变量 PV（Process Variable）的数字量。

误差计算：e(k) = SP - PV(k)，其中 SP（Set Point）为设定值，e(k)为当前控制误差。

PID 算法（位置式）：

控制量公式（离散化 PID）：

其中 Kp、Ki、Kd 分别为比例、积分、微分系数，T 为采样周期。

DAC 输出：将计算得到的控制量 u(k)（限幅到合法范围后）通过 DAC 转换为模拟控制信号，驱动执行器（加热器 PWM、变频器频率命令等）。

积分限幅（Anti-Windup）：当执行器已达到上下限（饱和）时，暂停积分项累加，防止积分饱和导致的大幅超调。

```
// 数字 PID 控制器（位置式）
typedef struct {
    float Kp, Ki, Kd;  // PID 参数
    float setpoint;     // 设定值
    float sum_e;        // 误差积分
    float prev_e;       // 上次误差（微分用）
    float output_min;   // 输出下限
    float output_max;   // 输出上限
} PID_t;

float pid_calc(PID_t *pid, float pv, float dt) {
    float e = pid->setpoint - pv;       // 当前误差
    pid->sum_e += e * dt;               // 积分累加
    // 积分限幅（Anti-Windup）
    float u_p = pid->Kp * e;
    float u_i = pid->Ki * pid->sum_e;
    float u_d = pid->Kd * (e - pid->prev_e) / dt;
    pid->prev_e = e;

    float u = u_p + u_i + u_d;
    // 输出限幅
    if (u > pid->output_max) { u = pid->output_max; pid->sum_e -= e*dt; }
    if (u < pid->output_min) { u = pid->output_min; pid->sum_e -= e*dt; }
    return u;
}

// 主控制循环（每 10ms 调用一次）
void control_loop(void) {
    float temp = adc_read_temperature();     // ADC 采集温度
    float heater = pid_calc(&pid, temp, 0.01f); // PID 计算（dt=10ms）
    dac_output(heater);                      // DAC 输出加热控制量
}
```

6.11 DAC/ADC 性能测试方法

在工程实践中，DAC 和 ADC 的实际性能需要通过专门的测试手段来验证，而不能仅依赖数据手册的标称参数。本节介绍几种常用的 DAC/ADC 性能测试方法。

6.11.1 ADC 静态测试：INL 和 DNL 的测量

INL（积分非线性）和 DNL（微分非线性）是描述 ADC 直流精度的最重要指标，测量方法是直方图法（Histogram Method）：

测试步骤：向 ADC 输入端施加一个幅度覆盖整个输入范围、频率极低的精密正弦波（频率约为采样率的几十分之一，确保每个量化区间被大量采样）；采集大量转换结果（通常数万到数十万个样本）；统计每个数字码出现的次数，绘制频率直方图。对于理想 ADC，正弦波在每个量化区间内停留的时间正比于该区间的宽度，因此理想直方图服从特定的分布（中间码较少，靠近幅值极值处较多）；实际直方图与理想分布的偏差即反映了 DNL 误差（每个码的实际宽度偏差），对 DNL 积分得到 INL。

该方法无需额外精密硬件（只需一个精密正弦波信号源），自动化程度高，是 ADC 生产测试的标准方法。大多数 ADC 数据手册中的 INL/DNL 曲线正是用此方法测量的。

6.11.2 ADC 动态性能测试：FFT 测试法

ADC 的动态性能（SNR、SFDR、THD、ENOB）通过频谱分析方法测量：向 ADC 输入一个精密的单频正弦波（频率接近奈奎斯特频率的某个质数分之一，避免与采样频率谐波重合），采集 N 个样本，进行 FFT 变换，在频域中分析各频率分量：

- SNR（信噪比）：基波功率与所有噪声和谐波功率之和的比值（dB）。
- SFDR（无杂散动态范围）：基波与频谱中最大杂散分量（不含基波）的幅度差（dBFS，相对满量程分贝）。
- THD（总谐波失真）：所有谐波（2 次、3 次…）功率之和与基波功率的比（dB），反映 ADC 的非线性失真。
- ENOB：由 SNR 计算，ENOB = (SNR - 1.76)/6.02，综合反映 ADC 的实际有效位数。

FFT 测试法是现代高速 ADC 评估的标准方法，各大半导体公司（如 ADI、TI）的 ADC 评估板都配套提供 FFT 测试软件，用户只需采集数据运行分析即可得到完整的动态性能报告。

6.11.3 DAC 性能测试

DAC 的主要测试包括：直流精度测试（用精密数字万用表或高精度 ADC 测量各输出码对应的电压，与理论值比较得到 INL/DNL 曲线）；建立时间测试（用示波器捕获满量程跳变时的输出波形，测量从跳变到稳定进入误差带的时间）；频谱测试（DAC 输出正弦序列，用频谱分析仪分析输出频谱，测量 SFDR 和 THD）；毛刺测试（在满量程跳变时，用示波器捕获输出尖峰，计算毛刺能量）。

工程提示：高精度 DAC 的测试需要比 DAC 精度高 3~5 倍的测试仪器，否则测试本身的误差会掩盖 DAC 的真实性能。例如，测试 16 位 DAC（精度约 0.0015%）需要精度优于 0.0003% 的参考电压表，而这样的精度通常需要 6 位半以上的数字万用表（如 Agilent 34401A）。

6.12 重要公式与参数总结

以下汇总本章全部核心公式和典型器件参数，供学习复习和工程参考使用。

6.12.1 DAC 核心公式

6.12.2 ADC 核心公式

6.12.3 采样定理

6.12.4 典型器件参数速查

器件	类型	分辨率	转换速率	参考电压	接口	主要应用
DAC0832	电流输出 DAC	8 位	~1us 建立	外接 0~10V	并行 8 位	教学/基础控制
AD5761	电压输出 DAC	16 位	10us	内置/外接 2.5V	SPI	精密仪表
PCM1794A	音频 DAC	24 位	最高 192kHz	内置	I2S 串行	高保真音频
ADC0809	SAR ADC	8 位，8 路	100us@640kHz	0~5V	并行+控制	教学/传感器
AD7091R	SAR ADC	12 位，1 路	1MSPS	内置 2.5V	SPI	低功耗测控
ADS1256	Delta-Sigma	24 位，8 路	30kSPS	外接 2.5V	SPI	精密测量
AD9238	Pipeline ADC	12 位	65MSPS	外接	LVDS	视频/通信
LTC2208	Pipeline ADC	16 位	130MSPS	外接	LVDS	高速采集

6.13 本章知识回顾与展望

本章全面介绍了数模转换器（DAC）和模数转换器（ADC）这两类连接数字世界与模拟世界的关键器件。通过权电阻网络和 R-2R 梯形网络 DAC 的分析，深入理解了数字量到模拟量转换的电路实现原理；通过 Flash、SAR、双积分和 Delta-Sigma 四类 ADC 架构的对比，掌握了各类 ADC 的工程选型依据；通过奈奎斯特采样定理的学习，建立了对采样过程数学基础的正确认识；最后通过 DDS、4~20mA 工业接口和数字 PID 控制器等综合实例，将理论知识与工程实践紧密结合。

从技术演进的角度来看，ADC 和 DAC 的性能在过去数十年间持续快速提升。以 ADC 为例，1970 年代的 8 位 ADC 需要几微秒完成转换；今天的 16 位 SAR ADC 可以在 100ns 内完成一次转换，同时功耗仅为几毫瓦；面向 5G 通信的 RF 采样 ADC（如 TI ADC12DJ3200）以

6.4GSPS 的速率采样 5GHz 的射频信号，单片实现了传统需要整个模块才能完成的功能。这种进步的背后，是半导体工艺（更小的特征尺寸、更低的寄生电容）、电路设计技术（流水线架构、数字校准、过采样）以及后端数字信号处理能力的综合提升。

展望未来，AI 加速芯片的兴起推动了对超高速 ADC 的需求（神经网络处理器需要高速模数接口采集传感器数据）；智能物联网（AIoT）则推动了超低功耗、高集成度 ADC/DAC 的发展（将传感器、运算放大器、ADC 和无线通信集成在一片芯片上）。无论技术如何演进，DAC 和 ADC 的核心原理——权值求和、逐次比较、过采样噪声整形、奈奎斯特定理——始终是理解和评价新型转换器件的坚实理论基础。掌握本章知识，将为读者打开通向现代混合信号系统设计领域的大门。

数模与模数转换技术是数字电子技术与模拟电路知识的交汇点，也是现代电子工程师的必备技能之一。建议读者在掌握本章理论的基础上，通过实际焊接 DAC0832 和 ADC0809 的接口电路、编写相应程序进行验证的方式，加深对各知识点的理解，为从事嵌入式系统、仪器仪表、信号处理等领域的工程工作打下扎实基础。本章习题涵盖了从基础计算到综合设计的各个层次，请认真完成，以检验和巩固学习效果。

本章涉及的核心概念包括：DAC 的权值求和原理与 R-2R 网络、ADC 的四种主流架构及其特性对比、奈奎斯特采样定理与混叠防范、以及 DAC/ADC 在工业控制和音频系统中的实际应用。这些知识构成了混合信号系统设计的理论基石，也是进一步学习数字信号处理、通信原理和嵌入式系统开发的重要前提。

$$1\text{LSB} = \frac{V_{FS}}{2^n}$$

$$V_{out} = V_{ref} \cdot \left(\frac{D_{n-1}}{2^1} + \frac{D_{n-2}}{2^2} + \cdots + \frac{D_0}{2^n}\right) = \frac{V_{ref}}{2^n}\sum_{i=0}^{n-1} D_i \cdot 2^i$$

$$I_{sum} = V_{ref}\left(\frac{D_3}{R} + \frac{D_2}{2R} + \frac{D_1}{4R} + \frac{D_0}{8R}\right)$$

$$V_{out} = -I_{sum} \cdot R_f = -\frac{V_{ref} \cdot R_f}{R}\left(\frac{D_3}{1} + \frac{D_2}{2} + \frac{D_1}{4} + \frac{D_0}{8}\right)$$

$$V_{out} = -\frac{V_{ref} \cdot R_f}{2R} \cdot \frac{1}{2^n}\sum_{i=0}^{n-1} D_i \cdot 2^i$$

$$V_C = \frac{V_{in} \cdot T_1}{RC}$$

$$V_{in} \cdot T_1 = V_{ref} \cdot T_2 \quad \Rightarrow \quad N_2 = N_1 \cdot \frac{V_{in}}{V_{ref}}$$

$$f_s > 2f_{max} \quad \text{（奈奎斯特条件）}$$

$$I = \frac{V_{ref}}{2R}$$

$$I_{total}=\frac{I}{2}+\frac{I}{4}+\frac{I}{8}+\frac{I}{16}=\frac{15I}{16}=\frac{15V_{ref}}{32R}$$

$$V_{out}=-I_{total}\cdot R_f=-\frac{15V_{ref}}{32R}\cdot 2R=-\frac{15V_{ref}}{16}$$

$$V_{out}=-I_{out1}\cdot R_{fb}=-\frac{V_{ref}\cdot D}{2^n\cdot R_{fb}}\cdot R_{fb}=-\frac{V_{ref}\cdot D}{2^n}$$

$$e_{q,rms}=\frac{LSB}{\sqrt{12}}=\frac{V_{FS}}{2^n\sqrt{12}}$$

$$SNR=10\log\frac{V_{signal,rms}^2}{e_{q,rms}^2}=10\log(1.5\times 4^n)=6.02n+1.76\quad(\text{dB})$$

$$ENOB=\frac{SNR_{measured}-1.76}{6.02}$$

$$SNR_{oversampled}=SNR_{Nyquist}+10\log(M)\approx SNR_{Nyquist}+5.01\log_2(M)\quad(\text{dB})$$

$$f_{out}=\frac{FCW\cdot f_{clk}}{2^N}$$

$$u(k)=K_pe(k)+K_iT\sum_{j=0}^{k}e(j)+K_d\frac{e(k)-e(k-1)}{T}$$

DAC 输出：$V_{out}=V_{ref}\cdot\frac{D}{2^n}$

LSB 电压：$1\text{LSB}=\frac{V_{ref}}{2^n}$

R-2R 网络各位电流：$I_i=\frac{V_{ref}}{2R}\cdot\frac{1}{2^{n-i}}$

建立时间：V_{out}在 $\pm\frac{1}{2}$LSB 带内稳定所需时间

量化误差：$-\frac{1}{2}\text{LSB}\le e_q\le+\frac{1}{2}\text{LSB}$

理想 SNR：$SNR=6.02n+1.76$ (dB)

ENOB：$ENOB=\frac{SNR_{measured}-1.76}{6.02}$

双积分 ADC：$\frac{N_2}{N_1}=\frac{V_{in}}{V_{ref}}$

过采样 SNR 提升：$\Delta SNR=10\log(OSR)\approx 3$dB（每倍采样率）

奈奎斯特条件：$f_s>2f_{max}$

混叠频率：$f_{alias}=|f_{signal}-k\cdot f_s|,\quad k=1,2,3,\ldots$

DDS 输出频率：$f_{out}=\frac{FCW\cdot f_{clk}}{2^N}$