第 2 章 门电路

在第 1 章中，我们系统学习了逻辑代数的完整理论体系，明确了所有数字逻辑功能均可拆解为与、或、非等基本逻辑运算的组合。而在数字系统的硬件实现中，每一种逻辑运算都对应着一款能够精准实现该逻辑功能的基础单元电路——门电路。门电路是数字集成电路的最小构成单元，是搭建所有数字系统的“基础砖石”：小到简单的 LED 逻辑控制、门禁触发系统，大到计算机 CPU、FPGA 等超大规模数字集成电路，其底层硬件核心均为各类门电路的组合与级联。

门电路的核心是半导体开关元件，所有逻辑功能的实现，本质上都是通过半导体元件的“导通”与“截止”两个开关状态的切换，对应逻辑代数中的逻辑 0（低电平）与逻辑 1（高电平）。按照实现电路的半导体器件类型，门电路可分为两大核心体系：一类是分立元件门电路，由独立的二极管、三极管、电阻等分立元器件搭建而成，结构直观、原理清晰，是理解门电路工作逻辑的核心基础；另一类是集成门电路，将所有半导体元器件、金属连线集成在微小的半导体硅片上，具备体积小、功耗低、可靠性高、开关速度快等优势，是工程实际应用的绝对主流。

2.1 开关元件的开关特性

在数字电路中，所有逻辑运算的硬件实现，都完全依赖于半导体开关元件的开关动作。半导体开关元件的核心特性，是在外部控制信号的作用下，能够在导通（开态）和截止（关态）两个稳定状态之间快速、可控地切换，分别对应数字逻辑中的低电平（逻辑 0）与高电平（逻辑 1）。与传统机械开关相比，半导体开关元件具备开关速度快、体积微小、功耗低、寿命长、无机械磨损、易于大规模集成等核心优势，是构成所有门电路的底层硬件核心。

本节系统讲解数字电路中三类核心开关元件：半导体二极管、双极型三极管（BJT）、绝缘栅型场效应管（MOS 管）的开关特性，完整覆盖器件的开关工作原理、稳态等效电路、动态开关特性三大核心模块，配套对应的原理示意图、特性曲线与工程计算公式，为后续门电路的学习打下完整的理论基础。

2.1.1 二极管的开关特性

半导体二极管是数字电路中结构最简单的开关元件，其核心物理特性是单向导电性，这也是它能够作为开关元件使用的核心基础。在数字电路中，二极管主要用于构建分立元件与门、或门，同时广泛应用于门电路的输入保护、电平钳位、续流保护等辅助电路中，是数字电路最基础的开关元件。

一、二极管的单向导电性与伏安特性

二极管的核心结构是一个 PN 结，如图 2-1 所示。由 P 型半导体和 N 型半导体通过特殊工艺结合而成。PN 结的单向导电性，本质上由其内部载流子的运动规律决定：当 PN 结施加正向偏置电压（P 区接电源正极，N 区接电源负极）时，内部势垒被削弱，多数载流子的扩散运动占据主导，形成较大的正向电流，PN 结呈现低阻导通状态；当 PN 结施加反向偏置电压（P 区接电源负极，N 区接电源正极）时，内部势垒被增强，多数载流子的扩散运动被抑制，仅存在极小的反向漏电流，PN 结呈现高阻截止状态。

图 2-1-1　半导体二极管
（a）结构示意图　（b）符号

硅二极管是数字电路中应用最广泛的二极管类型，其伏安特性曲线（描述二极管两端电压与流过电流的关系曲线）如图 2-1-2 所示，完整呈现了二极管的三个工作区域，对应数字电路开关应用的两个核心状态。

图 2-1-2 硅二极管的伏安特性曲线

在数字电路的开关应用中，我们仅利用二极管的截止区和导通区，反向击穿区属于必须规避的故障状态。

二、二极管的开关工作状态与等效电路

在数字电路分析中，为了简化电路计算与逻辑分析，工程上通常将二极管的两个开关状态等效为标准化的电路模型，该模型兼顾了分析的准确性与计算的简便性，完全匹配数字电路的电平分析需求，如图 2-1-3 所示。

图 2-1-3 硅二极管开关电路及其直流等效电路
(a) 开关电路；(b) u_I为低电平、D 反偏时；(c) u_I为高电平、D 正偏时

(1) 导通状态（开态）

导通判断准则：当二极管阳极电位比阴极电位高 $0.7V$ 及以上时，二极管正向导通，进入开态。

等效电路：对应图 2-1-2 (c)，二极管正偏导通时，等效为一个闭合的机械开关串联 $0.7V$ 的恒压源。恒压源的电压对应硅二极管的正向导通压降，代表二极管导通时，阳极电位始终比阴极电位高 $0.7V$，该模型能够精准反映二极管导通时的电平钳位效果，是数字电路分析中最常用的工程近似模型。

(2) 截止状态（关态）

截止判断准则：当二极管阳极电位与阴极电位的差值小于 $0.5V$，或阳极电位低于阴极电位时，二极管反向截止，进入关态。

等效电路：对应图 2-1-3 (b)，二极管反偏截止时，等效为一个完全断开的机械开关。由于硅二极管的反向漏电流极小，对数字电路的电平几乎无影响，因此工程分析中可完全忽略漏电流，将截止状态的二极管等效为完全开路，大幅简化电路分析过程。

(3) 开关特性工程计算示例

示例：在图 2-1-3 (a) 所示的二极管开关电路中，电源$V_{CC}=+5V$，负载电阻$R_L=1k\Omega$，输入信号u_I分别为$U_{IL}=0V$和$U_{IH}=3V$，硅二极管正向导通压降$U_D=0.7V$，分别计算两种输入情况下的输出电压u_O与二极管电流I_D，判断二极管的开关状态。

解：

(1) 当输入$u_I=U_{IL}=0V$时：

二极管阳极电位为 $0V$，阴极电位为 $0V$，阳极电位低于阴极电位，二极管反向截止，进入关态，对应图 2-1-3(b)。

二极管电流：$I_D=0mA$

输出电压：$u_O=V_{CC}=5V$

(2) 当输入$u_I = U_{IH} = 3V$时：

二极管阳极电位为 $3V$，阴极电位为 $3V$，阳极电位比阴极电位高 $0.7V$，二极管正向导通，进入开态，对应图 2-1-3(c)。

输出电压：$u_O = u_I + U_D = 3V + 0.7V = 3.7V$

二极管电流：$I_D = \frac{V_{CC}-u_O}{R_L} = \frac{5V-3.7V}{1k\Omega} = 1.3mA$

结论：输入低电平时二极管截止，输出高电平；输入高电平时二极管导通，输出低电平，实现了开关的通断控制，对应逻辑电平的反向变换，是二极管门电路的核心工作原理。

三、二极管的动态开关特性

在实际数字电路中，输入二极管的信号是快速跳变的脉冲数字信号，二极管需要在导通和截止两个状态之间频繁切换。动态开关特性，就是指二极管在两个开关状态之间切换时的瞬态特性，核心是反向恢复过程与反向恢复时间，它直接决定了二极管的最高开关速度，是高速数字电路中二极管选型的核心指标。

1.反向恢复过程的物理本质

二极管的动态开关特性，本质上是由 PN 结内部的少数载流子存储效应决定的。当二极管正向导通时，P 区的空穴会持续注入到 N 区，N 区的自由电子会持续注入到 P 区，这些注入的少数载流子会在 PN 结的两侧形成一定的浓度梯度，存储在 PN 结的边缘区域，称为存储电荷。

当输入信号突然反向，给二极管施加反向偏置电压时，这些存储在 PN 结两侧的少数载流子不会瞬间消失，它们会在反向电场的作用下，形成较大的反向漂移电流，直到存储的电荷完全消散，反向电流才会迅速衰减到接近 0，二极管才会真正进入截止状态。这个存储电荷的消散过程，就是二极管的反向恢复过程，对应的时间称为反向恢复时间t_{rr}。

而当二极管从截止状态切换到导通状态时，少数载流子的注入过程极快，正向导通的建立时间仅为反向恢复时间的几十分之一，工程中通常可以完全忽略不计，因此二极管的动态开关特性，核心由反向恢复过程决定。

2. 动态开关过程的波形分析

二极管的动态开关过程波形如图 2-1-4 所示，输入为快速跳变的脉冲电压信号，输出为流过二极管的电流波形，完整呈现了二极管的开通与关断全过程。

图 2-1-4 二极管开关电路及波形图

(a) 开关电路 (b) 输入电压与二极管电流波形图

从波形中可以清晰看到，二极管的动态开关过程分为两个阶段：

(1) 开通阶段：当输入信号从U_{IL}跳变为U_{IH}时，二极管的正向电流从 0 开始上升，经过延迟时间t_d和上升时间t_r，最终达到稳定导通电流，总开通时间$t_{on} = t_d + t_r$，通常在纳秒级别，工程分析中可忽略不计。

(2) 关断阶段（反向恢复阶段）：当输入信号从U_{IH}跳变为U_{IL}时，二极管并不会立刻截止，而是分为存储电荷消散阶段和反向电流衰减阶段，总关断时间$t_{off} = t_s + t_f$：

存储电荷消散阶段：输入信号反向后，存储的少数载流子在反向电场作用下形成反向电流，电流迅速上升至峰值I_{RM}，此时二极管仍处于导通状态，压降未变；

反向电流衰减阶段：存储电荷被完全抽取后，二极管进入截止状态，反向电流快速衰减至接近 0 的漏电流值，完成关断。

3.反向恢复时间的定义与核心影响因素

反向恢复时间t_{rr}的工程定义为：从输入信号反向、反向电流达到峰值的 10%开始，到反向电流衰减至峰值的 10%为止，所经历的总时间。反向恢复时间是衡量二极管开关速度的核心参数，普通硅开关二极管的反向恢复时间约为 $5ns$~$500ns$，肖特基二极管的反向恢复时间可缩短至 $1ns$以内，几乎可以忽略。

影响反向恢复时间的核心因素主要有三个：

(1) 正向导通电流：正向导通电流越大，PN 结内存储的少数载流子数量越多，存储电荷消散所需的时间越长，反向恢复时间越大。

(2) 反向电压与反向电流峰值：反向偏置电压越大，反向电场越强，存储电荷的抽取速度越快，反向恢复时间越短；但反向电流峰值也会随之增大，电路的尖峰噪声与功耗也会增加。

(3) 二极管的材料与结构：这是决定反向恢复时间的核心因素。普通硅二极管的 PN 结存在明显的少数载流子存储效应，反向恢复时间较长；而肖特基二极管是金属-半导体

接触结构，不存在少数载流子存储效应，反向恢复时间极短，是高速数字电路的首选器件。

2.1.2 双极型三极管（BJT）的开关特性

双极型三极管（Bipolar Junction Transistor，简称 BJT，也常称为晶体管、三极管）是 TTL 集成门电路的核心开关元件，也是分立元件门电路、中小功率数字驱动电路的核心器件。与二极管相比，三极管具备可控开关的核心特性：其导通与截止状态，完全由基极的输入控制信号决定，能够实现输入信号对输出回路的可控开关控制，同时具备电流放大能力，可直接驱动更大功率的负载，是实现非门、反相器、与非门等核心逻辑门的基础器件。

数字电路中使用的三极管，几乎均为 NPN 型硅三极管，本节所有特性分析、电路设计、参数计算均以 NPN 型硅三极管为基准，PNP 型三极管的开关特性与 NPN 型完全互补，可同理推导。

三极管的核心结构是两个背靠背的 PN 结，分为发射结（基极与发射极之间的 PN 结）和集电结（基极与集电极之间的 PN 结），三个电极分别为发射极e、基极b、集电极c。根据两个 PN 结的偏置状态不同，三极管可分为三个工作区域，分别为放大区、饱和区、截止区，数字电路与模拟电路对三极管的应用，核心区别就在于工作区域的选择。

一、三个工作区的偏置条件与核心特性

三极管三个工作区的划分，完全由发射结和集电结的偏置状态决定，其偏置条件与核心特性如图 2-1-5 所示。

图 2-1-5 NPN 型三极管的结构与电流方向
(a) 内部结构示意图；(b) 电流方向与偏置电压示意图

1. 截止区

偏置条件：发射结反向偏置（或零偏），集电结反向偏置。

核心特性：基极电流$i_B \approx 0$，集电极电流$i_C \approx 0$，集电极-发射极之间呈现极高电阻，三极管等效为断开的开关，对应数字电路中开关的关态。

2. 放大区

偏置条件：发射结正向偏置，集电结反向偏置。

核心特性：集电极电流与基极电流呈线性关系，满足$i_C = \beta i_B$，具备电流放大能力。在数字电路中，该区域仅作为开关切换的过渡区间，无稳态应用价值。

3. 饱和区

偏置条件：发射结正向偏置，集电结正向偏置。

核心特性：集电极电流不再随基极电流增大而线性增长，失去电流放大能力，集电极-发射极之间呈现低阻特性，饱和压降$U_{CES} \approx 0.3V$，三极管等效为闭合的开关，对应数字电路中开关的开态。

在模拟电路中，三极管主要工作在放大区，核心利用其电流放大特性，实现信号的线性放大；而在数字电路中，三极管仅在截止区和饱和区两个稳态工作，分别对应开关的关态和开态，放大区仅作为两个状态切换时的短暂过渡区域，不会在放大区进行稳态工作，这是数字电路中三极管应用的核心准则。

二、三极管共发射极开关电路的结构与稳态工作原理

数字电路中，三极管几乎都采用共发射极接法作为开关电路，这是实现非门（反相器）的核心电路结构，也是 TTL 门电路的基础单元，标准电路结构如图 2-1-6(a)所示。

图 2-1-6 硅半导体三极管开关电路及输出特性
(a) 三极管共发射极开关电路；(b) 输出特性与直流负载线

电路核心结构说明：

1. 三极管的发射极e直接接地，作为输入回路与输出回路的公共参考端，因此称为共发射极电路；

2. 集电极回路：正电源$+V_{CC}$（$+12V$）通过集电极限流电阻R_c（$2k\Omega$）接至集电极c，输出电压u_O从集电极引出，作为逻辑输出信号；

3. 基极回路：输入控制信号u_I通过基极限流电阻R_b（$2.3k\Omega$）接至基极b，作为开关的控制信号，控制三极管的导通与截止；

4. 电路核心逻辑：通过输入信号u_I的高低电平（$U_{IL}=-2V$、$U_{IH}=3V$），控制三极管在截止区和饱和区之间切换，实现输出电平的反向跳变，对应逻辑非运算，这也是反相器的核心工作原理。

接下来，我们结合三极管的工作区特性，分两种稳态工况，详细分析电路的工作过程、电气特性与等效电路，所有参数计算均基于硅三极管的规范：发射结正向导通压降$U_{BE}=0.7V$，集电极-发射极饱和压降$U_{CES}=0.3V$，电流放大系数$\beta=100$。

1. 关态：截止状态

截止条件：输入信号$u_I=U_{IL}=-2V$（低电平），此时发射结电压$u_{BE}=u_I-0V=-2V<0.5V$，小于硅管的开启电压，发射结处于反向偏置状态，集电结也处于反向偏置状态，三极管进入截止区。

电气特性：

基极电流$i_B\approx 0$，集电极电流$i_C\approx 0$，几乎无电流流过三极管；

集电极限流电阻R_c上无电流流过，电阻两端无压降，输出电压$u_O=V_{CC}-i_CR_c\approx V_{CC}=12V$，对应高电平，即逻辑 1；

三极管的集电极与发射极之间呈现极高的电阻（兆欧级别），近似完全开路。

截止状态的工程等效电路：三极管的集电极、基极、发射极之间相互完全开路，等效为三个电极之间无任何连接，如图 2-1-7(b)所示。

图 2-1-7 硅三极管直流等效电路
(a) 饱和导通状态（开态）等效电路；(b) 截止状态（关态）等效电路

2. 开态：饱和状态

饱和条件：输入信号$u_I=U_{IH}=3V$（高电平），基极电流i_B足够大，使得三极管脱离放大区，进入饱和区。要理解饱和状态，首先需要明确临界饱和与深度饱和两个核心定义。

临界饱和状态：当基极电流增大到某一数值时，集电结从反向偏置转为零偏，集电极电流达到最大值，此时三极管处于放大区与饱和区的临界点，称为临界饱和状态。

深度饱和状态：当基极电流继续增大，超过临界饱和所需的基极电流时，集电结转为正向偏置，集电极电流不再随基极电流的增大而增长，三极管进入深度饱和状态，此时集电极-发射极之间的压降稳定在饱和压降U_{CES}，呈现极低的导通电阻。

3. 核心参数计算公式（基于图 2-1-6 电路参数：$V_{CC}=12V$，$Rc=2k\Omega$，$\beta=100$）：

(1) 集电极饱和电流I_{CS}：三极管处于临界饱和状态时，集电极电流的最大值，计算公式为：

$$I_{CS}=\frac{V_{CC}-U_{CES}}{R_c}$$

其中，U_{CES}为硅三极管的集电极-发射极饱和压降，典型值为 $0.3V$，远小于电源电压V_{CC}，因此工程近似计算时，可简化为：

$$I_{CS}\approx\frac{V_{CC}}{R_c}$$

(2) 临界饱和基极电流I_{BS}：三极管达到临界饱和状态时，所需的最小基极电流，根据放大区的电流关系$i_C=\beta i_B$，可推导出计算公式为：

$$I_{BS}=\frac{I_{CS}}{\beta}\approx\frac{V_{CC}}{\beta R_c}$$

(3) 深度饱和的判断准则：三极管进入深度饱和状态的核心条件为：

$$i_B\geq I_{BS}$$

即实际基极电流大于等于临界饱和基极电流。基极电流超出I_{BS}的部分越多，三极管的饱和深度越深，集电极-发射极的饱和压降越稳定，抗干扰能力越强，但同时基区存储的少数载流子数量越多，开关速度越慢。

饱和状态的电气特性：

发射结正向导通，基极-发射极压降$u_{BE}\approx 0.7V$，集电结正向偏置，集电极-发射极饱和压降$U_{CES}\approx 0.3V$；

输出电压$u_O=U_{CES}\approx 0.3V$，对应低电平，即逻辑 0；

三极管的集电极与发射极之间呈现极低的导通电阻（欧姆级别），近似完全短路。

饱和状态的工程等效电路：发射结等效为 $0.7V$的正向导通压降恒压源，集电极与发射极之间等效为闭合的机械开关，串联 $0.3V$的饱和压降恒压源，如图 2-1-7(a)所示。

三、三极管的动态开关特性

三极管在截止和饱和两个状态之间切换时，由于 PN 结内部的少数载流子注入、存储和消散需要一定的时间，因此开关动作存在延迟，并非瞬间完成。动态开关特性，就是描述三极管开关过程的时间参数，是决定三极管开关速度、数字电路最高工作频率的核心指标，其动态开关波形如图 2-1-8 所示。

图 2-1-8 开关电路中u_I、i_C和u_O的波形图

三极管的开关过程分为开通阶段和关断阶段，共包含四个核心时间参数，所有时间参数的定义均以集电极电流i_C的变化为基准，具体如下：

1. 开通阶段：从截止到饱和导通的切换过程

开通阶段是指从输入电压u_I正跳变（由$U_{IL}=-2V$跳至$U_{IH}=3V$，对应t_1时刻）开始，到集电极电流i_C上升至饱和值I_{CS}的 90%（对应t_3时刻）为止的过程，总开通时间t_{on}分为延迟时间t_d和上升时间t_r两部分。

延迟时间t_d：从u_I正跳变（t_1时刻）开始，到I_{CS}上升至饱和值I_{CS}的 10%（对应t_2时刻）所需的时间。

物理本质：该时间对应发射结从反向偏置转为正向偏置，基区开始注入少数载流子，直到形成足够的载流子浓度，产生集电极电流的过程。延迟时间的长短，主要取决于发射结的结电容充放电时间、基区的初始载流子浓度。

上升时间t_r：集电极电流i_C从饱和值I_{CS}的 10%（t_2时刻）上升至 90%（t_3时刻）所需的时间。

物理本质：该时间对应基区的少数载流子浓度，从临界导通所需的浓度，增长到临界饱和所需的浓度的过程。上升时间的长短，主要取决于基极驱动电流的大小、基区的宽度、载流子的扩散系数。

总开通时间：

$$t_{on}=t_d+t_r$$

对应波形中t_1到t_3的时间区间，此时输出电压u_O从V_{CC}逐步下降至饱和压降U_{CES}。

2. 关断阶段：从饱和导通到截止的切换过程

关断阶段是指从输入电压u_I负跳变（由$U_{IH}=3V$跳至$U_{IL}=-2V$，对应t_4时刻）开始，到集电极电流i_C下降至饱和值I_{CS}的 10%（对应t_6时刻）为止的过程，总关断时间t_{off}分为存储时间t_s和下降时间t_f两部分。

存储时间t_s：从u_I负跳变（t_4时刻）开始，到i_C下降至饱和值I_{CS}的 90%（对应t_5时刻）所需的时间。

物理本质：这是三极管开关时间中最主要的组成部分，对应三极管深度饱和时，基区和集电区中存储的多余少数载流子的消散过程。三极管的饱和深度越深，基区存储的多余载流子数量越多，存储时间越长，开关速度越慢。

下降时间t_f：集电极电流i_C从饱和值I_{CS}的 90%（t_5时刻）下降至 10%（t_6时刻）所需的时间。

物理本质：该时间对应基区中剩余的少数载流子完全消散，发射结从正向偏置转为反向偏置的过程。下降时间的长短，主要取决于基区剩余载流子的抽取速度、基区结电容的放电时间。

总关断时间：

$$t_{off} = t_s + t_f$$

对应波形中t_4到t_6的时间区间，此时输出电压u_O从饱和压降U_{CES}逐步上升至V_{CC}。

2.1.3 MOS 管的开关特性

绝缘栅型场效应管，全称金属-氧化物-半导体场效应管（Metal-Oxide-Semiconductor Field-Effect Transistor），简称 MOS 管，是现代 CMOS 集成门电路、超大规模数字集成电路的核心开关元件。与双极型三极管相比，MOS 管具备三大不可替代的核心优势：其一，栅极绝缘，输入电阻无穷大，几乎不取直流驱动电流，驱动功率极低，扇出能力极强；其二，仅由多数载流子导电，不存在少数载流子存储效应，开关速度极快，可满足超高速数字电路的需求；其三，结构简单，占用硅片面积极小，易于大规模集成，是先进纳米工艺集成电路的唯一核心器件。

MOS 管根据导电沟道的类型，分为 N 沟道 MOS 管（NMOS 管）和 P 沟道 MOS 管（PMOS 管）两大类；根据导电沟道的形成方式，又分为增强型和耗尽型两种。在数字电路中，增强型 MOS 管是绝对主流，耗尽型 MOS 管仅在特殊的模拟电路中使用。本节重点讲解增强型 NMOS 管和 PMOS 管的开关特性，为后续 CMOS 门电路的学习打下核心基础。

一、增强型 NMOS 管的结构与导通原理

增强型 NMOS 管的内部结构如图 2-1-9 所示，核心由四个电极、两个重掺杂 N 型区、一层二氧化硅绝缘层和 P 型半导体衬底构成。

图 2-1-9 NMOS 管
(a) 结构示意图；(b) 符号

核心结构说明：

1. 四个电极：分别为栅极G、源极S、漏极D、衬底B。在数字电路中，衬底B通常在内部与源极S短接，确保源极与衬底之间的 PN 结始终处于反向偏置状态，因此 MOS 管通常被视为三端器件。

2. 栅极结构：栅极G由金属或多晶硅制成，与半导体衬底之间通过一层极薄的二氧化硅（SiO_2）绝缘层完全隔离，因此称为绝缘栅型。正是这层绝缘层，使得栅极与源极、漏极之间的输入电阻达到10^{10}以上，几乎不取直流电流。

3. 源极与漏极：在 P 型衬底上，制作两个高掺杂的 N 型区，分别作为源极S和漏极D，源极是载流子的来源，漏极是载流子的流出端，两个 N 型区与 P 型衬底之间形成两个反向的 PN 结。

增强型 NMOS 管的导通原理：

当栅极与源极之间的电压$u_{GS} = 0V$时，源极和漏极之间被两个反向的 PN 结隔开，无论漏极与源极之间施加多大的电压，都不会有电流流过，MOS 管处于完全截止状态（对应图 2-1-10(a)漏极特性的截止区，即$u_{GS} < U_{TN}$的区域）。

当栅极与源极之间施加正向电压$u_{GS} > 0V$时，栅极上的正电荷会在栅极下方的 P 型衬底表面，感应出一个带负电荷的薄层，称为反型层。当u_{GS}增大到临界值$U_{GS(th)N}$（开启电压，图 2-1-10(a)中$U_{TN} = 2V$，也可在图 2-1-10(b)转移特性中看到i_D开始出现的临界电压）时，反型层会将源极和漏极的两个 N 型区连接起来，形成一个 N 型的导电沟道，此时在漏极与源极之间施加正向电压，就会有漏极电流i_D流过，MOS 管进入导通状态（对应图 2-1-10(a)的可变电阻区或恒流区）。

图 2-1-10 MOS 管的特性曲线
(a) 漏极特性；(b) 转移特性

栅源电压u_{GS}越大，导电沟道越厚，沟道的导通电阻越小，漏极电流i_D越大，这就是 MOS 管的“场效应”核心原理：通过栅源电压控制导电沟道的形成与厚度，从而控制漏极与源极之间的导通与截止，实现可控开关功能。

二、增强型 PMOS 管的开关特性

增强型 PMOS 管的导电特性与 NMOS 管完全互补，是构成 CMOS 互补对称电路的核心器件，其内部结构与特性曲线如图 2-1-11 所示。

图 2-1-11 P 沟道增强型 MOS 管
(a) 结构示意图；(b) 符号及各电压、电流的假定正方向；(c) 漏极特性；(d) 转移特性

核心特性与 NMOS 管对比如下：

1. 开启电压：增强型 PMOS 管的开启电压$U_{GS(th)P}$为负值，图 2.1.14 中$U_{TP}=-2V$，典型值为$-0.5V\sim-4V$，只有当栅源电压$u_{GS\backslash}leqU_{GS(th)P}$（栅极电位比源极电位低足够数值）时，才能在 N 型衬底表面感应出 P 型反型层，形成 P 型导电沟道，MOS 管导通。

2. 电路接法：PMOS 管的源极与衬底短接后，通常接正电源V_{DD}，漏极接负载，栅极接输入控制信号，与 NMOS 管的电源接法完全互补。

3. 开关状态：当栅极输入高电平时，$u_{GS} \approx 0V > U_{GS(th)P}$，PMOS 管截止，输出高电平；当栅极输入低电平时，$u_{GS} \approx -V_{DD} < U_{GS(th)P}$，PMOS 管导通，输出低电平，开关状态与 NMOS 管完全互补。

NMOS 管和 PMOS 管的这种完全互补的开关特性，是 CMOS 互补对称电路的核心基础。CMOS 电路将 NMOS 管和 PMOS 管配对使用，实现了近乎为零的静态功耗，同时具备极强的抗干扰能力和超高的集成度，成为现代数字集成电路的绝对主流工艺。

三、MOS 管的开关特性

数字电路中，MOS 管几乎都采用共源极接法作为开关电路，标准电路结构如图 2-1-12(a)所示，这是 MOS 门电路的基础单元。

图 2-1-12 MOS 管开关电路及直流等效电路
(a) MOS 管开关电路；(b) 截止时等效电路；(c) 导通时等效电路

电路核心结构说明：

1. 源极S与衬底B短接后接地，作为输入回路与输出回路的公共参考端，因此称为共源极电路；

2. 漏极回路：正电源$+V_{DD}$（$+10V$）通过漏极限流电阻R_D（$20k\Omega$）接至漏极D，输出电压u_O从漏极引出，作为逻辑输出信号；

3. 栅极回路：输入控制信号u_I接至栅极G，作为开关的控制信号，控制 MOS 管的导通与截止。

我们结合 MOS 管的导通原理，分两种稳态工况，详细分析电路的工作过程、电气特性与等效电路。

1. 关态：截止状态

截止条件：输入信号u_I为低电平，栅源电压$u_{GS} = u_I < U_{GS(th)N}$，此时栅极下方无法形成导电沟道，源极和漏极之间被反向 PN 结隔开，MOS 管处于截止状态。

电气特性：

漏极电流$i_D \approx 0$，几乎无电流流过 MOS 管；

漏极限流电阻R_D上无电流流过，电阻两端无压降，输出电压$u_O = V_{DD} - i_D R_D \approx V_{DD} =$ 10V，对应高电平，即逻辑 1；

漏极与源极之间呈现无穷大的电阻，完全开路。

截止状态的工程等效电路：漏极与源极之间等效为完全断开的机械开关，如图 2-1-12(b)所示。

2. 开态：导通状态

导通条件：输入信号u_I为高电平，栅源电压$u_{GS} = u_I \geq U_{GS(th)N}$，且输入高电平通常等于电源电压$V_{DD}$，此时栅极下方形成厚导电沟道，漏极与源极之间呈现极低的导通电阻，MOS 管进入导通状态（对应图 2-1-10(a)的可变电阻区）。

电气特性：

导电沟道形成后，漏极与源极之间的导通电阻R_{ON}极小，通常为几百欧姆到几千欧姆，远小于漏极限流电阻R_D；

漏极电流$i_D \approx \frac{V_{DD}}{R_D + R_{ON}}$，由于$R_{ON} \backslash ll R_D$，因此输出电压$u_O = i_D \cdot R_{\mathrm{ON}} \approx 0\mathrm{V}$，对应低电平，即逻辑 0；

漏极与源极之间近似完全短路，呈现低阻特性。

导通状态的工程等效电路：漏极与源极之间等效为闭合的机械开关，串联一个极小的导通电阻R_{ON}，如图 2-1-12(c)所示。在工程近似分析中，当R_{ON}远小于负载电阻时，可忽略导通电阻，将导通状态等效为理想闭合开关。

四、MOS 管的动态开关特性

MOS 管的开关速度，核心由其内部寄生电容的充放电时间决定，而非载流子的存储效应，这是 MOS 管与双极型三极管的核心区别，也是 MOS 管能够实现超高速开关的核心原因。

1. MOS 管的寄生电容

MOS 管的三个电极之间，存在固有的寄生电容，这些寄生电容是影响 MOS 管开关速度的唯一核心因素，主要分为三类：

(1) 栅源电容C_{GS}：栅极与源极之间的电容，由栅极与源极的重叠电容、栅氧化层电容组成，典型值为几皮法到几十皮法。

(2) 栅漏电容C_{GD}：栅极与漏极之间的电容，也称为密勒电容，是影响开关速度的最主要因素，典型值为几皮法。

(3) 漏源电容C_{DS}：漏极与源极之间的电容，由漏极与源极的 PN 结结电容组成，数值较小，对开关速度的影响可忽略。

MOS 管的总输入电容$C_{iss} = C_{GS} + C_{GD}$，是决定开关时间的核心参数，输入电容越大，充放电时间越长，开关速度越慢。

2. 动态开关过程与时间参数

MOS 管的动态开关过程，本质上就是对栅极寄生电容的充放电过程，其开关波形如图 2-1-13 所示，分为开通时间t_{on}和关断时间t_{off}。

图 2-1-13 u_I、i_D、u_O的波形

开通时间t_{on}：从栅极输入电压正跳变开始，到漏极电流i_D上升至饱和值i_D的 90%所需的时间，对应栅极电容的充电过程，由延迟时间t_{d1}和上升时间t_r组成，即$t_{on} = t_{d1} + t_r$。充电时间常数$\tau = R_g C_{iss}$越小，开通时间越短，开关速度越快。

关断时间t_{off}：从栅极输入电压负跳变开始，到漏极电流i_D下降至饱和值I_D的 10%所需的时间，对应栅极电容的放电过程，由存储时间t_{d2}和下降时间t_f组成，即$t_{off} = t_{d2} + t_f$。放电时间常数越小，关断时间越短，开关速度越快。

由于 MOS 管不存在双极型三极管的少数载流子存储效应，没有存储时间的限制，其开关速度可以做到极高。现代先进纳米工艺的 MOS 管，开关时间可缩短至皮秒级别，完全满足超高速数字电路、高频处理器的设计需求。

2.2 TTL 反相器

在 2.1 节中，我们系统掌握了双极型三极管的开关特性，明确了三极管可通过基极电平控制，在截止区和饱和区之间快速切换，实现逻辑电平的反向变换。本节所讲解的 TTL 反相器，正是基于双极型三极管构建的核心基础门电路，TTL 全称晶体管-晶体管逻辑电路（Transistor-Transistor Logic），是双极型集成门电路的主流标准体系。反相器是所有 TTL 门电路的最小核心单元，无论是 TTL 与非门、或非门、异或门等复杂逻辑门，还是基于 TTL 的组合逻辑电路，其底层结构均是在反相器的基础上扩展而来，反相器的电气特性也直接代表了整个 TTL 门电路的核心性能指标。

本节按照标准教学体系，从电路结构与工作原理、电压传输特性、输入与输出特性、动态开关特性、核心性能参数五个维度，完整讲解 TTL 反相器的全部核心知识，所有配图均采用

国内通用教材的标准化教学范式，配套对应的电路原理图、特性曲线与工程计算公式，与前序三极管开关特性的内容完全衔接。

2.2.1 TTL 反相器的电路结构及工作原理

一、TTL 反相器的标准电路结构

工业标准 TTL 反相器采用三级结构设计，分别为输入级、中间倒相级、推拉式输出级，该结构是国内通用教材中经典的 74 系列标准 TTL 反相器电路，也是所有 TTL 门电路的基础原型，完整电路结构如图 2-2-1 所示。

图 2-2-1 标准 TTL 反相器的电路图
（a）电路图 （b）逻辑符号

电路采用单电源$V_{CC}=+5V$供电，完全匹配数字系统的标准电源规范，所有三极管均为硅 NPN 型三极管，各层级的核心元件与功能如下表所示：

表 2-2-1 标准 TTL 反相器相关参数

电路层级	核心组成元件	核心功能
输入级	多发射极三极管T_1、基极限流电阻R_1	实现输入逻辑信号的接收，同时加快电路的开关速度，是 TTL 电路的核心标志性设计
中间倒相级	三极管T_2、集电极电阻R_2、发射极电阻R_3	从T_2的集电极和发射极输出两路相位完全相反的信号，分别驱动输出级的两个三极管，实现推拉式输出的交替导通控制
输出级	三极管T_3、T_4、二极管 D、集电极电阻R_4	采用互补对称的推拉式结构，实现低输出电阻、强带负载能力的逻辑电平输出，同时降低静态功耗

其中，输入级的多发射极三极管是 TTL 电路的核心创新设计，其结构等效为“多个发射极共用一个基极、一个集电极的三极管”，在反相器中仅使用一个发射极作为信号输入端，其余发射极可扩展为多输入逻辑门的输入端（如与非门）。该结构不仅能实现逻辑与功能，还能在信号电平跳变时，快速抽取后级三极管基区的存储电荷，大幅缩短开关时间，提升电路的开关速度。

二、TTL 反相器的工作原理

TTL 反相器的核心功能是实现逻辑非运算：输入低电平时，输出高电平；输入高电平时，输出低电平。我们结合硅三极管的开关特性规范（发射结正向导通压降$U_{BE}=0.7V$，集电极-发射极饱和压降$U_{CES}=0.3V$），分两种稳态工况详细分析电路的工作过程。

1.输入低电平工况（输入逻辑 0）

当输入端接入低电平$u_I=U_{IL}=0.3V$时，电路的工作状态如下：

(1) 输入级T_1正向导通：T_1的发射极接 $0.3V$低电平，基极通过R_1接$+5V$电源，发射结获得正向偏置而导通，基极电位被钳位在：

$$u_{B1}=u_I+U_{BE1}=0.3V+0.7V=1.0V$$

(2) 中间级T_2可靠截止：T_1的基极电位仅为 $1.0V$，要使T_1的集电结和T_2的发射结同时导通，需要$u_B1\geq U_BC1+U_BE2=0.7V+0.7V=1.4V$，因此$T_2$的发射结无正向偏置，处于完全截止状态，集电极电流$i_{C2}\approx 0$，发射极电流$i_{E2}\approx 0$。

(3) 输出级上管T_3导通、下管T_4截止：

T_2截止，R_2上无电流压降，T_2的集电极电位$u_C2\approx V_CC=5V$，该电位接至T_3的基极，使T_3的发射结与二极管D正向导通，基极电位经两级导通压降钳位，输出高电平：

$$u_O=V_{CC}-U_{BE3}-U_D=5V-0.7V-0.7V=3.6V$$

对应逻辑 1，满足 TTL 电路输出高电平的规范要求。

T_2截止，其发射极电位$u_{E2}=0V$，接至T_4的基极，因此T_4的发射结无正向偏置，处于完全截止状态，与T_3形成“一导一断”的互补状态。

2.输入高电平工况（输入逻辑 1）

当输入端接入高电平$u_I=U_{IH}=3.6V$时，电路的工作状态如下：

(1) 输入级T_1进入倒置工作状态：T_1的发射极接 $3.6V$高电平，基极通过R_1接$+5V$电源，初始正向电流使基极电位升高，当u_{B1}升高至 $2.1V$时，T_1的集电结、T_2的发射结、T_4的发射结三者串联导通，基极电位被钳位在：$u_{B1}=U_{BC1}+U_{BE2}+U_{BE4}=0.7V+0.7V+0.7V=2.1V$

此时T_1的集电结正向偏置、发射结反向偏置，进入倒置放大状态（发射极与集电极功能互换），基极电流全部流入T_2的基极，驱动T_2饱和导通。

(2) 中间级T_2饱和导通：T_1提供的基极电流足够大，使T_2进入深度饱和状态，饱和压降$U_{CES2}=0.3V$，因此T_2的集电极、发射极电位分别为

$$u_{C2}=U_{CES2}+u_{E2}=0.3V+U_{BE4}=0.3V+0.7V=1.0V$$

$$u_{E2}=U_{BE4}=0.7V$$

(3) 输出级下管T_4饱和导通、上管T_3可靠截止：

T_2的发射极电位$u_{E2} = 0.7V$接至T_4的基极，使T_4的发射结正向偏置，且T_2提供的基极电流足够大，使T_4进入深度饱和状态，输出低电平：$u_O = U_{CES4} = 0.3V$对应逻辑 0，满足 TTL 电路输出低电平的规范要求。

T_2的集电极电位$u_{C2} = 1.0V$接至T_3的基极，要使T_3和二极管D同时导通，需要基极电位至少为$u_O + U_{BE3} + U_D = 0.3V + 0.7V + 0.7V = 1.7V$，而当前$u_{C2}$仅为 $1.0V$，因此T_3和D均处于完全截止状态，与T_4形成“一断一导”的互补状态。

通过上述两种工况的分析可以明确：TTL 反相器的输出电平与输入电平始终呈反向关系，完美实现了逻辑非运算的硬件功能，且输出电平完全匹配 TTL 电路的标准逻辑电平规范。

2.2.2 TTL 反相器的电压传输特性

TTL 反相器的电压传输特性，是指在直流稳态下，输出电压u_O随输入电压u_I变化的关系曲线，完整反映了反相器的输入输出电平对应关系、抗干扰能力、阈值电压等核心静态特性，是分析门电路电气性能的核心工具，其标准特性曲线如图 2-2-2(b)所示。

图 2-2-2 TTL 反相器的电压传输特性曲线
(a) 反相器电路符号 (b) 电压传输特性曲线

横坐标为输入电压u_I（单位：V），纵坐标为输出电压u_O（单位：V），曲线可分为四个特征区域，每个区域对应三极管不同的工作状态，核心特性如下：

一、特性曲线的四个区域

1.截止区（AB 段）

输入电压范围：$u_I < 0.6V$

三极管工作状态：T_2、T_4完全截止，T_3正向导通

输出特性：输出电压稳定在高电平$U_{OH} \approx 3.6V$，基本不随输入电压变化

逻辑含义：输入电平处于标准低电平范围，反相器稳定输出逻辑 1

2.线性区（BC 段）

输入电压范围：$0.6V < u_I < 1.3V$

三极管工作状态：T_2进入放大区，T_4仍保持截止，T_3工作在放大区

输出特性：输出电压随输入电压的升高呈线性下降，输入电压每升高 $0.1V$，输出电压约下降 $1V$.

逻辑含义：输入电平处于过渡区间，反相器处于线性放大状态，不满足数字电路的稳态逻辑要求

3.转折区（CD 段）

输入电压范围：$1.3V < u_I < 1.5V$

三极管工作状态：T_4开始导通，T_2从放大区快速进入饱和区，T_3快速截止

输出特性：输出电压随输入电压的微小升高发生急剧跳变，从高电平快速下降至低电平

核心参数：转折区的中点对应的输入电压，称为 TTL 反相器的阈值电压（门槛电压）V_{th}，标准 TTL 电路的$V_{th} \approx 1.4V$。阈值电压是判断三极管导通与截止的临界值，当$u_I > V_{th}$时，反相器输出低电平；当$u_I < V_{th}$时，反相器输出高电平。

4.饱和区（DE 段）

输入电压范围：$u_I > 1.5V$

三极管工作状态：T_2、T_4深度饱和导通，T_3完全截止

输出特性：输出电压稳定在低电平$U_{OL} \approx 0.3V$，基本不随输入电压变化

逻辑含义：输入电平处于标准高电平范围，反相器稳定输出逻辑 0

二、从电压传输特性提取的核心工程参数

电压传输特性是提取 TTL 门电路关键直流参数的核心依据，工业标准 74 系列 TTL 电路的核心参数规范如下：

1.输出高电平U_{OH}：反相器输出高电平时的标称值，标准值为 $3.6V$，工业规范最小值$U_{OH(min)} = 2.4V$，即输出电平高于 $2.4V$时，均判定为有效逻辑 1。

2.输出低电平U_{OL}：反相器输出低电平时的标称值，标准值为 $0.3V$，工业规范最大值$U_{OL(max)} = 0.4V$，即输出电平低于 $0.4V$时，均判定为有效逻辑 0。

3.关门电平V_{OFF}：保证反相器输出高电平不低于最小值$U_{OH(min)}$时，所允许的最大输入低电平，标准值$V_{OFF} = 0.8V$。当输入电平低于V_{OFF}时，反相器始终输出有效高电平。

4.开门电平V_{ON}：保证反相器输出低电平不高于最大值$U_{OL(max)}$时，所允许的最小输入高电平，标准值$V_{ON} = 2.0V$。当输入电平高于V_{ON}时，反相器始终输出有效低电平。

5.噪声容限：表征反相器抗干扰能力的核心参数，指在保证逻辑功能正常的前提下，输入端允许叠加的最大噪声电压，分为低电平噪声容限和高电平噪声容限。

低电平噪声容限V_{NL}：输入低电平时的抗干扰能力，计算公式为：

$$V_{NL} = V_{OFF} - U_{IL(max)}$$

其中$U_{IL(max)}$为输入低电平的最大值 $0.4V$，代入得标准 TTL 电路的$V_{NL} = 0.8V - 0.4V = 0.4V$。

高电平噪声容限V_{NH}：输入高电平时的抗干扰能力，计算公式为：

$$V_{NH} = U_{OH(min)} - V_{ON}$$

代入标准参数得$V_{NH} = 2.4V - 2.0V = 0.4V$。

噪声容限越大，门电路的抗干扰能力越强，标准 TTL 电路的高低电平噪声容限均为 $0.4V$，具备中等强度的抗干扰能力。

2.2 [illegible]的输入特性与输出特性

在工程应用中，TTL 反相器的输入端需要连接前级电路的输出，输出端需要驱动后级的多个门电路负载，因此输入特性与输出特性是衡量门电路带负载能力、级联兼容性的核心依据。

一、输入特性

TTL 反相器的输入特性，是指输入电流i_I随输入电压u_I变化的关系曲线，也称为输入伏安特性，如图 2-2-3 所示。约定电流方向为“流入输入端为正，流出输入端为负”。

图 2-2-3 TTL 反相器的输入伏安特性曲线
(a)电路示意图 (b)输入端等效电路 (c)特性曲线

1.核心输入电流参数

(1) 输入低电平电流I_{IL}

当输入低电平$u_I = 0.3V$时，流过输入端的电流称为输入低电平电流，也叫输入短路电流I_{IS}（输入端接地时的电流），计算公式为：

$$I_{IL} = -\frac{V_{CC} - U_{BE1} - u_I}{R_1}$$

代入标准参数$V_{CC} = 5V$、$U_{BE1} = 0.7V$、$u_I = 0.3V$、$R_1 = 4k\Omega$，得$I_{IL} \approx -1mA$，负号表示电流实际从输入端流出。

输入低电平电流是工程设计的关键参数，当多个 TTL 门电路的输入端并联时，总输入低电平电流为单个门的I_{IL}乘以并联的输入端数量，该电流会流入前级门电路的输出级，形成灌电流负载，直接决定前级门的低电平带负载能力。

(2) 输入高电平电流I_{IH}

当输入高电平$u_I = 3.6V$时，流过输入端的电流称为输入高电平电流，也叫输入漏电流。此时T_1工作在倒置放大状态，电流放大系数极小，因此输入高电平电流非常小，标准 TTL 电路的$I_{IH} \approx 20\mu A$，电流方向为流入输入端。

输入高电平电流决定了前级门电路的高电平带负载能力，当多个输入端并联时，总输入高电平电流为单个门的I_{IH}乘以并联的输入端数量，该电流会从前级门电路的输出级流出，形成拉电流负载。

2.输入负载特性

在工程应用中，TTL 反相器的输入端经常会通过一个电阻R_i接地，此时输入电平由电阻R_i的阻值决定，输入电压u_I随电阻R_i变化的关系曲线，称为输入负载特性，如图 2-2-4 所示。

图 2-2-4 TTL 反相器的输入负载特性曲线
（a）电路图　（b）输入端等效电路　（c）特性曲线

输入负载特性的核心规律：

当R_i较小时，输入电压u_I随R_i的增大近似线性升高，此时T_2、T_4截止，反相器输出高电平；

当R_i增大到一定值时，输入电压u_I被钳位在 $1.4V$左右，不再随R_i的增大而升高，此时T_2、T_4饱和导通，反相器输出低电平。

从输入负载特性中，可提取两个工程关键参数：

1.关门电阻R_{OFF}：保证反相器输出高电平不低于最小值时，所允许的最大外接电阻阻值，标准 TTL 电路的$R_{OFF} \approx 0.7k\Omega$。当输入端外接电阻$R_i < R_{OFF}$时，等效为输入低电平，反相器输出高电平。

2.开门电阻R_{ON}：保证反相器输出低电平不高于最大值时，所允许的最小外接电阻阻值，标准 TTL 电路的$R_{ON} \approx 2k\Omega$。当输入端外接电阻$R_i > R_{ON}$时，等效为输入高电平，反相器输出低电平。

工程核心结论：TTL 反相器的输入端悬空时，等效于外接了无穷大的电阻，远大于开门电阻R_{ON}，因此输入端悬空等效于输入高电平。这是 TTL 电路工程设计中必须牢记的规则，不用的输入端不能悬空，否则易受外界干扰，需根据逻辑功能接固定电平。

二、输出特性

TTL 反相器的输出特性，是指输出电压u_O随输出负载电流i_L变化的关系曲线，分为低电平输出特性和高电平输出特性两种工况，分别对应灌电流负载和拉电流负载。约定电流方向为“流入输出端为正，流出输出端为负”。

1.低电平输出特性（灌电流负载）

当反相器输出低电平时，T_4饱和导通，T_3截止，负载电流从外部负载流入T_4的集电极，称为灌电流，其电路模型如图 2-2-5 所示。

图 2-2-5　输出电压为低电平，带灌电流负载

核心特性：

灌电流较小时，T_4保持深度饱和，输出低电平稳定在 $0.3V$左右，基本不随灌电流变化；

当灌电流超过最大值时，T_4的饱和深度变浅，退出饱和区进入放大区，输出低电平随灌电流的增大而快速升高，超过$U_{OL(max)} = 0.4V$的规范上限，逻辑功能失效。

标准 TTL 电路的最大允许灌电流$I_{OL(max)} \approx 16mA$，该参数决定了反相器低电平下的最大带负载能力。

2.高电平输出特性（拉电流负载）

当反相器输出高电平时，T_3导通，T_4截止，负载电流从T_3的发射极流出到外部负载，称为拉电流，其电路模型如图 2-2-6 所示。

图 2-2-6 输出电压为高电平，带拉电流负载

核心特性：

拉电流较小时，T_3工作在射极跟随状态，输出高电平稳定在 $3.6V$左右，基本不随拉电流变化；

当拉电流超过最大值时，R_4上的压降快速增大，T_3进入饱和区，输出高电平随拉电流的增大而快速下降，低于$U_{OH(min)} = 2.4V$的规范下限，逻辑功能失效。

标准 TTL 电路的最大允许拉电流$I_{OH}(max) \approx 400\mu A$，该参数决定了反相器高电平下的最大带负载能力。

3.扇出系数

扇出系数N_O是工程中衡量门电路带负载能力的核心指标，指反相器能够驱动同类 TTL 门电路的最大数量，计算公式为：

$$N_O = \min(N_{OL}, N_{OH})$$

低电平扇出数N_{OL}：输出低电平时，最多能驱动的同类门数量，计算公式为：

$$N_{OL} = \frac{I_{OL(max)}}{|I_{IL}|}$$

代入标准参数得$N_{OL} = 16mA/1mA = 16$。

高电平扇出数N_{OH}：输出高电平时，最多能驱动的同类门数量，计算公式为：

$$N_{OH} = \frac{|I_{OH(max)}|}{I_{IH}}$$

代入标准参数得$N_{OH} = 400\mu A/20\mu A = 20$。

最终扇出系数取最小值，标准 TTL 电路的$N_O = 10$，即一个 TTL 反相器最多可驱动 10 个同类门电路。

2.2.4 TTL 反相器的动态特性

TTL 反相器的动态特性，也称为开关特性，是指反相器在输入脉冲信号作用下，输出电平随输入电平跳变的瞬态响应特性，核心衡量指标为传输延迟时间，同时包含动态尖峰电流与动态功耗两个工程关键特性。

一、传输延迟时间

由于三极管的开关延迟、寄生电容的充放电效应，TTL 反相器的输出电平跳变，始终滞后于输入电平的跳变，这个滞后的时间称为传输延迟时间，是衡量门电路开关速度的核心参数，其标准波形如图 2-2-7 所示。

传输延迟时间以电平跳变的 50% 相位点为基准，分为两个核心参数：

1.导通延迟时间t_{PHL}：输入电平从低电平跳变到高电平的 50%处，到输出电平从高电平跳变到低电平的 50%处的时间间隔，对应T_4从截止到饱和导通的延迟。

2.截止延迟时间t_{PLH}：输入电平从高电平跳变到低电平的 50%处，到输出电平从低电平跳变到高电平的 50%处的时间间隔，对应T_4从饱和到截止的延迟。

工程上采用平均传输延迟时间t_{pd}作为门电路开关速度的统一衡量指标，计算公式为：

$$t_{pd} = \frac{t_{PHL} + t_{PLH}}{2}$$

标准 74 系列 TTL 电路的平均传输延迟时间$t_{pd} \approx 10ns$，属于中速门电路；肖特基 TTL（74 S 系列）采用抗饱和三极管，消除了三极管的存储时间，t_{pd}可缩短至 3 ns 以内，属于高速门电路；低功耗肖特基 TTL（74 LS 系列）兼顾了速度与功耗，$t_{pd} \approx 8ns$，是工程中应用最广泛的 TTL 系列。

图 2-2-7 TTL 反相器的传输延迟波形图
(a) 电路示意图；(b) 波形图

二、动态尖峰电流与功耗

TTL 反相器在静态稳态下，输出级的T_3和T_4始终一导一断，电源供给的静态电流很小，静态功耗仅为几毫瓦。但在输入电平跳变的开关瞬间，会出现T_3和T_4同时导通的短暂时刻，此时电源V_{CC}通过R_4、T_3、T_4直接到地，形成一个很大的瞬时尖峰电流，峰值可达几十毫安，其波形如图 2-2-8 所示。

图 2-2-8 动态电源尖峰电流

上方波形为输入信号 u_I，下方为电源电流i_{CC}；

静态时i_{CC}维持在很小的稳态值；

输入电平上升沿和下降沿的跳变瞬间，i_{CC} 出现尖锐的脉冲峰值，峰值可达几十毫安，这就是动态尖峰电流。

动态尖峰电流带来两个核心工程影响：

1.动态功耗增大：开关频率越高，单位时间内的尖峰电流脉冲数量越多，平均动态功耗越大，当工作频率达到兆赫兹级别时，动态功耗会远超静态功耗，成为电路总功耗的主要来源。

2.电源噪声干扰：尖峰电流会在电源回路中产生较大的压降波动，形成电源噪声，影响电路的稳定性，因此 TTL 电路的电源引脚必须并联去耦电容，滤除高频尖峰噪声。

2.2.5 TTL 反相器的核心性能参数汇总

结合上述特性分析，我们将工业标准 74 系列 TTL 反相器的核心性能参数汇总如下，所有参数均匹配工业规范，是工程设计选型的核心依据：

表 2-2-2 TTL 反相器的核心性能参数

参数名称	符号	标准规范值	单位
电源电压	V_{CC}	5 ± 0.25	V
输出高电平最小值	$U_{OH(min)}$	2.4	V
输出低电平最大值	$U_{OL(max)}$	0.4	V
输入高电平最小值	$U_{IH(min)}$	2.0	V
输入低电平最大值	$U_{IL(max)}$	0.8	V
阈值电压	V_{th}	1.4	V
低电平噪声容限	V_{NL}	0.4	V
高电平噪声容限	V_{NH}	0.4	V
输入低电平电流	I_{IL}	-1	mA
输入高电平电流	I_{IH}	20	μA
最大灌电流	$I_{OL(max)}$	16	mA
最大拉电流	$I_{OH(max)}$	-400	μA
平均传输延迟时间	t_{pd}	10	ns
扇出系数	N_O	10	个
静态功耗	P_D	10	mW

2.3 TTL 集电极开路门和三态门

在 2.2 节中，我们系统讲解了标准 TTL 反相器的电路结构与电气特性，其核心优势在于采用推拉式（图腾柱）输出级，具备低输出电阻、强带负载能力和快开关速度。但标准 TTL 门电路存在两个无法回避的工程局限性：其一，多个门电路的输出端不能直接并联使用，否则会形成电源到地的低阻大电流通路，造成器件永久性损坏；其二，输出电平固定为 TTL 标准电平，无法实现不同逻辑体系电路之间的电平匹配，也无法直接驱动大电流、高电压的外围负载。

为了解决上述工程痛点，TTL 体系衍生出两类特殊功能的门电路：集电极开路门（Open Collector Gate，简称 OC 门）和三态输出门（Three-State Gate，简称 TS 门）。两类门电路均基于标准 TTL 反相器的核心结构改进而来，既保留了 TTL 电路的核心逻辑特性，又拓展了工程应用场景，是数字系统总线设计、电平转换、负载驱动的核心器件。

本节按照标准教学体系，分别讲解两类门电路的电路结构、工作原理、核心特性与典型工程应用，所有配图均采用国内通用教材的标准化教学范式，配套对应的电路原理图、逻辑符号与工程计算公式，与前序 TTL 反相器的内容完全衔接。

2.3.1 集电极开路门（OC 门）

标准 TTL 反相器的推拉输出级，在稳态工作时始终保持“上管T_3导通、下管T_4截止”或“上管T_3截止、下管T_4导通”的互补状态。若将两个标准 TTL 门的输出端直接并联，会出现致命的电路故障：当一个门输出高电平（T_3导通），另一个门输出低电平（T_4导通）时，会形成从V_{CC}→导通的T_3→并联输出端→导通的T_4→地的低阻大电流通路，瞬间电流可达几十毫安，远超三极管的最大允许电流，最终导致器件永久性烧毁。

同时，标准 TTL 门的输出电平被电源和三极管钳位在固定范围，无法适配不同电源电压的逻辑电路（如 TTL 与 CMOS 电路的电平匹配），也无法直接驱动继电器、LED 等需要大电流、高电压的负载。集电极开路门正是为解决这两类问题设计的专用 TTL 门电路。

一、OC 门的电路结构与工作原理

1.电路结构

集电极开路门（OC 门）的核心改造，是移除标准 TTL 与非门推拉输出级的上半部分（三极管T_3、二极管D、集电极电阻R_4），仅保留输出级的下管T_4，且T_4的集电极不接内部任何元件，完全对外开路，这是“集电极开路门”名称的由来。

标准集电极开路与非门的完整电路结构与国标逻辑符号如图 2-3-1 所示。电路完整保留了标准 TTL 与非门的输入级（双发射极三极管T_1、电阻R_1，支持双输入A/B）和中间倒相级（三极管T_2、电阻R_2、R_3），仅对输出级做开路改造；逻辑符号中，输出端标注的菱形符号是集电极开路结构的专用标识。

图 2-3-1 集电极开路与非门
(a) 电路图；(b) 逻辑符号

OC 门正常工作的必要前提：必须在输出端Y与外接正电源$V_{CC}^{'}$之间，串联上拉电阻R_c（如图中虚线所示）。外接电源$V_{CC}^{'}$可与 OC 门自身工作电源V_{CC}（$+5V$）一致，也可根据电平转换需求选用$+12V$、$+15V$等其他电压。

2. 工作原理

OC 门的核心逻辑功能为逻辑与非运算（需所有输入为高才输出低，任意输入为低则输出高），其工作过程基于硅三极管开关特性，分两种稳态工况分析如下：

（1）输入低电平工况（输入逻辑 0）

当输入端A、B中任意一个接入低电平$U_{IL} = 0.3\text{V}$ 时，输入级T_1的对应发射结正向导通，基极电位被钳位在 1.0V。此时中间级T_2、输出级T_4均完全截止，输出端Y通过外接上拉电阻R_c接至电源$V_{CC}^{'}$，电阻无压降，因此输出高电平：

$$u_O = U_{OH} \approx V_{CC}^{'}$$

对应逻辑 1，实现“有低出高”的与非逻辑基础。

（2）输入高电平工况（输入逻辑 1）

当输入端A、B均接入高电平$U_{IH} = 3.6\text{V}$ 时，T_1进入倒置放大状态，基极电位被钳位在 2.1V，驱动中间级T_2、输出级T_4深度饱和导通。此时输出端Y通过T_4的饱和压降接地，因此输出低电平：

$$u_O = U_{OL} \approx 0.3\text{V}$$

对应逻辑 0，实现“全高出低”的与非逻辑核心。

二、OC 门的核心特性：线与逻辑

线与逻辑是 OC 门最核心的工程特性，指多个 OC 门的输出端可以直接并联在一起，共用同一个外接上拉电阻，实现多个输出信号的与逻辑功能，无需额外的与门电路，大幅简化了逻辑电路设计。

1. 线与逻辑的电路结构与逻辑推导

两个 OC 与非门线与连接的电路结构如图 2-3-2 所示，两个 OC 门（G_1、G_2）的输出端直接并联，共用一个上拉电阻R_L，总输出为 Y。

根据电路结构，可直接推导线与逻辑的表达式：

单个 OC 与非门的输出逻辑为：$Y_1 = \overline{A \cdot B}$，$Y_2 = \overline{C \cdot D}$；

两个输出端并联后，只有当 Y_1 和 Y_2 同时为高电平时，总输出 Y 才为高电平；只要有一个输出为低电平，总输出 Y 就被钳位在低电平，完全符合与逻辑的定义；

因此总输出的逻辑表达式为：

$$Y = Y_1 \cdot Y_2 = \overline{A \cdot B} \cdot \overline{C \cdot D} = \overline{A \cdot B + C \cdot D}$$

图 2-3-2 OC 门输出并联的接法及逻辑图

该推导结果表明：两个 OC 与非门线与连接后，实现了与或非逻辑的功能。以此类推，n 个 OC 门线与连接，总输出等于所有单个 OC 门输出的逻辑与，可通过线与直接实现复杂的组合逻辑，无需额外的逻辑门。

2. 外接上拉电阻R_L的工程计算公式

上拉电阻R_L的阻值选择，直接决定了 OC 门输出电平的有效性、开关速度和电路功耗，必须严格按照输出高低电平的规范要求计算，确保R_L的取值在允许的最大值$R_{L(\max)}$和最小值$R_{L(\min)}$之间。

（1）上拉电阻最大值 $R_{L(\max)}$ 的计算

当所有并联的 OC 门全部截止、输出高电平时，总电流为所有 OC 门的截止漏电流与负载门的高电平输入电流之和，电流从上拉电阻流过会产生压降。为保证输出高电平不低于规范最小值$U_{OH(\min)}$，R_L的取值不能超过最大值，计算公式为：

$$R_{L(\max)} = \frac{V_{CC2} - U_{OH(\min)}}{n \cdot I_{OH} + m \cdot I_{IH}}$$

式中各参数定义：

V_{CC2}：上拉电阻外接电源电压（与图中V_{CC2}一致）；

$U_{OH(\min)}$：输出高电平最小值，TTL 规范为 $2.4V$；

n：并联的 OC 门数量（图中$n=2$）；

I_{OH}：单个 OC 门截止时的漏电流，标准 TTL 电路约为 $20\mu A$；

m：负载门的高电平输入端口总数；

I_{IH}：负载门单个输入端口的高电平输入电流，标准 TTL 电路约为 $20\mu A$。

（2）上拉电阻最小值$R_{L(\min)}$的计算

当只有一个 OC 门导通、其余所有 OC 门均截止、输出低电平时，所有灌电流全部流入导通的 OC 门，电流包括上拉电阻的电流与负载门的低电平输入电流之和。为保证输出低电平不高于规范最大值$U_{OL(\max)}$，且灌电流不超过 OC 门的最大允许灌电流$I_{OL(\max)}$，R_L的取值不能低于最小值，计算公式为：

$$R_{L(\min)}=\frac{V_{CC2}-U_{OL(\max)}}{I_{OL(\max)}-m\cdot|I_{IL}|}$$

式中各参数定义：

$U_{OL(\max)}$：输出低电平最大值，TTL 规范为 $0.4V$；

$I_{OL(\max)}$：单个 OC 门的最大允许灌电流，标准 TTL 电路约为 $16mA$；

$|I_{IL}|$：负载门单个输入端口的低电平输入电流绝对值，标准 TTL 电路约为 $1mA$。

（3）工程取值原则

最终上拉电阻的阻值必须满足$R_{L(\min)}<R_L<R_{L(\max)}$，工程上通常在该区间内选取$1k\Omega$~$4.7k\Omega$的标准电阻值。阻值越小，开关速度越快，但电路功耗越大；阻值越大，功耗越低，但开关速度越慢，需根据实际应用场景折中选择。

2.3.2 三态输出门（TS 门）

三态输出门简称三态门，是在标准 TTL 与非门基础上，增加使能控制端改进而来的专用门电路。它既保留标准 TTL 门推拉输出级的低输出电阻、高开关速度优势，又通过高阻态实现多端并联，是现代数字系统总线设计的核心器件。

一、三态门的核心定义与电路结构

1. 三态输出的核心定义

与标准 TTL 门仅有的高、低电平两种状态不同，三态门具备三种稳定状态：

- 高电平状态（逻辑 1）：上管T_4导通、下管T_5截止，输出高电平；
- 低电平状态（逻辑 0）：下管T_5导通、上管T_4截止，输出低电平；

- 高阻态（禁止态/浮空态）：输出级T_4、T_5同时截止，输出端呈无穷大电阻，相当于完全开路，与系统隔离。

2. 电路结构与逻辑符号

三态门的核心电路与国标逻辑符号如图 2-3-3 所示，电路在标准 TTL 与非门基础上，增加使能控制端（$EN/\overline{EN}$）和控制二极管D，输入级支持双输入A/B。

工程上按使能端有效电平分两类，逻辑符号有明确区分：

1. 高电平有效：$EN=1$ 时工作，$EN=0$ 时高阻，符号中使能端无小圆圈（图 2-3-3 (a)）；

2. 低电平有效：$\overline{EN}=0$ 时工作，$\overline{EN}=1$ 时高阻，符号中使能端带小圆圈（图 2-3-3 (b)）。

图 2-3-3 三态输出门的电路图和图形符号
(a) 控制端高电平有效；(b) 控制端低电平有效

二、三态门的工作原理

以高电平有效型三态与非门为例，分两种工况分析：

1. 使能有效工况（工作态）

当$EN=1$（高电平）时，控制二极管D反向截止，不影响主电路。此时电路与标准 TTL 与非门完全一致，实现“有低出高、全高出低”的与非逻辑：

输入A/B任意为低：T_1导通、T_2/T_5截止、T_4导通，输出$Y=1$；

输入A/B均为高：T_1倒置、T_2/T_5饱和导通、T_4截止，输出$Y=0$。

2. 使能无效工况（高阻态）

当$EN=0$（低电平）时，T_1对应发射极接低电平，基极电位钳位在 $1.0V$，T_2、T_5截止；同时二极管D正向导通，将T_2集电极电位钳位在 $1.0V$，使T_4也截止。

此时T_4、T_5同时截止，输出端Y与电源、地无导通通路，进入高阻态，与整个电路系统完全隔离。

2.3.3 OC 门与三态门的核心性能对比

为了便于工程设计中的器件选型，我们将 OC 门与三态门的核心性能、适用场景进行全面对比，如下表所示：

表 2-3-1 性能对比

性能维度	集电极开路门（OC 门）	三态输出门（TS 门）
核心电路结构	输出级集电极开路，需外接上拉电阻	标准推拉输出级，增加使能控制电路
输出状态	高电平、低电平 2 种状态	高电平、低电平、高阻态 3 种状态
输出端并联能力	支持，可实现线与逻辑	支持，需分时使能，不可同时有效
开关速度	慢，受上拉电阻限制，传输延迟大	快，与标准 TTL 门一致，传输延迟小
输出电阻	大，由上拉电阻决定	极小，推拉输出级低阻特性
电平转换能力	强，可通过外接电源实现宽范围电平转换	弱，输出电平固定为 TTL 标准电平
大电流负载驱动	支持，可直接驱动大电流负载	不支持，输出电流受推拉输出级限制
核心应用场景	线与逻辑、电平转换、大电流负载驱动	数据总线分时复用、双向数据传输、信号缓冲
静态功耗	较高，由上拉电阻决定	低，与标准 TTL 门一致

2.4 CMOS 集成门电路

在 2.1~2.3 节中，我们系统学习了以双极型三极管为核心的 TTL 集成门电路，其凭借强驱动能力、成熟的工业标准，在中低速工业控制领域得到了广泛应用。但 TTL 电路存在静态功耗高、集成度低的核心短板，无法满足超大规模数字集成电路的发展需求。本节所讲解的 CMOS 集成门电路，全称互补金属-氧化物-半导体（Complementary Metal-Oxide-Semiconductor）门电路，以增强型 NMOS 管和 PMOS 管互补配对为核心结构，凭借近乎为零的静态功耗、极强的大规模集成能力、宽电源电压适应范围、优异的抗干扰性能四大核心优势，成为现代数字集成电路的绝对主流工艺。从单片机、存储器、FPGA 等通用数字芯片，到手机处理器、高性能计算芯片等超大规模集成电路，均采用 CMOS 工艺实现。

本节按照标准教学体系，以 CMOS 反相器为核心基础，逐步深入复合逻辑门、专用功能门的电路结构与工作原理，系统讲解 CMOS 门电路的电气特性、性能参数与工程使用规范，所有配图均采用国内通用教材的标准化教学范式，配套对应的电路原理图、特性曲线与工程计算公式，与前序 MOS 管开关特性、TTL 门电路的内容完全衔接。

2.4.1 CMOS 反相器

一、CMOS 反相器的电路结构

标准 CMOS 反相器采用互补对称结构，由一只增强型 PMOS 管T_1作为负载管和一只增强型 NMOS 管T_2，作为驱动管配对构成，完整的版图结构与核心电路原理图如图 2-4-1 所示。

图 2-4-1 CMOS 反相器的版图与电路原理图
(a) 芯片版图结构；(b) 核心电路原理图

电路核心结构规范如下：

1. 两只 MOS 管的栅极连接在一起，作为反相器的输入端 v_I，接收输入逻辑信号；

2. 两只 MOS 管的漏极连接在一起，作为反相器的输出端v_O，输出逻辑信号；

3. PMOS 管T_1的源极与衬底短接后，接正电源 V_{DD}；NMOS 管 T_2的源极与衬底短接后，接公共地 V_{SS}（通常为 $0V$）；

4. 电路采用单电源供电，电源电压V_{DD}取值范围宽，标准系列为 $3V$~$18V$，高速低压系列可低至 $1.2V$，完全适配不同场景的电源需求；

5. 器件参数匹配要求：NMOS 管的开启电压$U_{GS(th)N} > 0$，PMOS 管的开启电压$U_{GS(th)P} < 0$，且满足 $V_{DD} > |U_{GS(th)P}| + U_{GS(th)N}$，确保两只 MOS 管能够正常开关切换。

二、CMOS 反相器的工作原理

CMOS 反相器的核心功能是实现逻辑非运算，其工作过程完全匹配 MOS 管开关特性，分两种稳态工况详细分析如下（约定电源电压$V_{DD} = 5V$，NMOS 开启电压$U_{GS(th)N} = 2V$，PMOS 开启电压$U_{GS(th)P} =- 2V$）

1. 输入低电平工况（输入逻辑 0）

当输入端接入低电平$v_I = U_{IL} = 0V$时：

对于 NMOS 管T_2：栅源电压$v_{GS2} = v_I - V_{SS} = 0V < U_{GS(th)N} = 2V$，无法形成导电沟道，$T_2$处于截止状态，漏源之间呈现无穷大电阻；

对于 PMOS 管T_1：栅源电压$v_{GS1} = v_I - V_{DD} = 0V - 5V =- 5V < U_{GS(th)P} =- 2V$，形成厚导电沟道，$T_1$处于导通状态，漏源之间呈现极低的导通电阻；

输出特性：T_2截止、T_1导通，输出端通过导通的T_1接至电源V_{DD}，输出高电平$v_O = U_{OH} \approx V_{DD} = 5V$，对应逻辑 1。

2. 输入高电平工况（输入逻辑 1）

当输入端接入高电平 $v_I = U_{IH} = 5V$ 时：

对于 NMOS 管T_2：栅源电压 $v_{GS2} = 5V - 0V = 5V > U_{GS(th)N} = 2V$，形成厚导电沟道，$T_2$处于导通状态，漏源之间呈现极低的导通电阻；

对于 PMOS 管T_1：栅源电压 $v_{GS1} = 5V - 5V = 0V > U_{GS(th)P} =- 2V$，无法形成导电沟道，$T_1$ 处于截止状态，漏源之间呈现无穷大电阻；

输出特性：T_1截止、T_2导通，输出端通过导通的T_2接至公共地，输出低电平 $v_O = U_{OL} \approx 0V$，对应逻辑 0。

通过上述分析可以明确：CMOS 反相器的输出电平与输入电平始终呈反向关系，完美实现了逻辑非运算的硬件功能。同时，稳态工作时，T_1与T_2始终保持“一导一断”的互补状态，电源到地之间无直流通路，仅存在皮安级的漏电流，因此静态功耗几乎为零，这是 CMOS 电路最核心、最不可替代的优势，也是其能够实现超大规模集成的根本原因。

三、CMOS 反相器的电压传输特性与噪声容限

1. 电压传输特性

CMOS 反相器的电压传输特性，是指直流稳态下输出电压u_O随输入电压 u_I变化的关系曲线，标准特性曲线如图 2-4-2 所示。与 TTL 反相器的电压传输特性相比，CMOS 反相器的特性曲线更陡峭，转折区更窄，开关特性更接近理想开关。

图 2-4-2 CMOS 反相器的电压传输特性曲线

横坐标为输入电压 u_I（单位：V），纵坐标为输出电压u_O（单位：V），曲线可分为五个特征区域，对应两只 MOS 管不同的工作状态，各区域与图中节点A~F一一对应：

(1). 截止区（AB 段）：输入电压$u_I < U_{TN}$（U_{TN}为 NMOS 管开启电压），NMOS 管截止，PMOS 管导通，输出电压稳定在高电平 $U_{OH} \approx V_{DD}$，基本不随输入电压变化，对应图中 A 到 B 的水平段。

(2). 转折区 1（BC 段）：输入电压$U_{TN} < u_I < U_{TH}$（U_{TH} 为阈值电压），NMOS 管进入饱和区导通，PMOS 管仍工作在非饱和区，输出电压随输入电压升高开始缓慢下降，对应图中 B 到 C 的过渡段。

(3). 快速转折区（CD 段）：输入电压在 $U_{TH} \approx \frac{1}{2}V_{DD}$ 附近，NMOS 管和 PMOS 管均工作在饱和区，输入电压的微小变化会导致输出电压发生急剧跳变，从高电平快速下降至低电平，对应图中 C 到 D 的陡峭下降段。该区域中点对应的输入电压 U_{TH} 称为 CMOS 反相器的阈值电压（门槛电压），理想情况下$U_{TH} \approx \frac{1}{2}V_{DD}$，这是 CMOS 电路的核心特征。

(4). 转折区 2（DE 段）：输入电压$U_{TH} < u_I < V_{DD} - |U_{TP}|$（$U_{TP}$ 为 PMOS 管开启电压），NMOS 管进入非饱和区，PMOS 管仍工作在饱和区，输出电压随输入电压升高继续下降至低电平，对应图中 D 到 E 的过渡段。

(5). 饱和区（EF 段）：输入电压$u_I > V_{DD} - |U_{TP}|$，PMOS 管截止，NMOS 管导通，输出电压稳定在低电平$U_{OL} \approx 0V$，基本不随输入电压变化，对应图中 E 到 F 的水平段。

2. 噪声容限

从电压传输特性可以提取 CMOS 反相器的噪声容限参数，其定义与 TTL 电路一致，指保证逻辑功能正常的前提下，输入端允许叠加的最大噪声电压，是衡量电路抗干扰能力的核心指标。

图中清晰标注了低电平噪声容限U_{NL} 和高电平噪声容限U_{NH}：

U_{NL}对应输入低电平范围内允许的最大噪声电压；

U_{NH} 对应输入高电平范围内允许的最大噪声电压。

由于 CMOS 反相器的阈值电压$U_{TH} \approx \frac{1}{2}V_{DD}$，高低电平的噪声容限几乎相等，最大值可接近$\frac{1}{2}V_{DD}$，远高于 TTL 电路固定的 $0.4V$噪声容限。例如当 $V_{DD} = 5V$时，CMOS 电路的高低电平噪声容限均可达 $2V$以上，抗干扰能力远超 TTL 电路；且电源电压越高，噪声容限越大，抗干扰能力越强，这是 CMOS 电路的另一大核心优势。

四、CMOS 反相器的输入特性与输出特性

1. 输入特性与输入保护电路

CMOS 反相器的栅极与半导体衬底之间由二氧化硅绝缘层隔离，输入电阻高达10^{12}以上，静态下几乎不取任何输入电流，这是 CMOS 电路的核心优势之一。但这层绝缘层极薄（仅几

十纳米），击穿电压极低，人体静电、电路感应电荷都可能导致绝缘层永久性击穿，造成器件损坏。因此，所有商用 CMOS 门电路的输入端，都必须设计输入保护电路，国内通用教材中最经典的双二极管钳位保护电路及等效电路如图 2-4-3 所示，包含 $74HC$系列与 4000 系列两种典型工程实现。

图 2-4-3 CMOS 反相器的输入保护电路

(a) $74HC$系列的输入保护电路；(b) 4000 系列的输入保护电路；(c) 正常工作范围内 CMOS 反相器的输入等效电路

电路核心组成与工作原理：

(1). 保护电路由限流电阻R_S、钳位二极管D_1和D_2组成，D_1阳极接地、阴极接输入端，D_2阴极接电源V_{DD}、阳极接输入端；图(a)与图(b)为不同系列的布局变体，核心钳位逻辑完全一致。

(2). 当输入电压在正常范围（$0V \le u_I \le V_{DD}$）时，两个二极管均截止，保护电路对主电路无影响，此时输入端等效为图(c)所示的高阻R_1与输入电容C_1并联电路。

(3). 当输入电压出现负向过冲（低于$-0.7V$）时，D_1正向导通，将输入端电位钳位在$-0.7V$，避免负向过压击穿栅极绝缘层。

(4). 当输入电压出现正向过冲（高于$V_{DD}+0.7V$）时，D_2正向导通，将输入端电位钳位在$V_{DD}+0.7V$，避免正向过压击穿栅极绝缘层。

(5). 限流电阻R_S用于限制过压时的二极管导通电流，防止二极管过流损坏，同时抑制输入信号的高频尖峰。

2. 输出特性

CMOS 反相器的输出特性分为低电平输出特性和高电平输出特性，分别对应 NMOS 管导通、PMOS 管截止和 PMOS 管导通、NMOS 管截止两种工况：

(1). 低电平输出特性：输出低电平时，NMOS 管T_2导通、PMOS 管T_1截止，负载电流从外部负载流入 NMOS 管漏极（灌电流）。导通的 NMOS 管工作在非饱和区，输出电阻极低，灌电流较小时，输出低电平稳定在 $0V$附近；灌电流增大时，输出低电平会略有升高。

(2). 高电平输出特性：输出高电平时，PMOS 管T_1导通、NMOS 管T_2截止，负载电流从 PMOS 管源极流出到负载（拉电流）。导通的 PMOS 管工作在非饱和区，输出电阻极低，拉电流较小时，输出高电平稳定在V_{DD}附近；拉电流增大时，输出高电平会略有下降。

由于 CMOS 反相器的导通 MOS 管工作在非饱和区，输出电阻远小于 TTL 电路，带负载能力强；且输入端几乎不取直流电流，因此直流扇出系数极大，理论上可驱动无数个同类 CMOS 门电路。实际工程中，扇出能力受负载电容的充放电速度限制，由交流扇出系数决定，工作频率越高，扇出系数越小。

五、CMOS 反相器的动态特性

1.传输延迟时间

CMOS 反相器的传输延迟时间，核心由 MOS 管的开关速度和负载电容的充放电时间决定。由于 MOS 管不存在双极型三极管的少数载流子存储效应，本征开关速度极快，传输延迟主要由负载电容的充放电时间决定。

与 TTL 电路一致，CMOS 反相器的传输延迟分为导通延迟时间t_{PHL}和截止延迟时间t_{PLH}，工程上采用平均传输延迟时间t_{pd}作为开关速度的衡量指标，计算公式为：

$$t_{pd} = \frac{t_{PHL} + t_{PLH}}{2}$$

标准 CMOS 系列（4000 系列）的平均传输延迟时间约为几十纳秒，高速 CMOS 系列（$74HC$系列）的t_{pd}可缩短至几纳秒，与 TTL 电路相当；先进纳米工艺的 CMOS 反相器，传输延迟可低至皮秒级别，完全满足超高速数字电路的需求。

2.动态功耗

CMOS 电路的静态功耗几乎为零，总功耗主要由动态功耗决定，动态功耗来源于两个方面：

(1).负载电容充放电功耗：反相器状态切换时，需要对输出端的负载电容C_L进行充放电，这是动态功耗的主要来源。充放电功耗的计算公式为：

$$P_C = C_L \cdot V_{DD}^2 \cdot f$$

式中，f为输入信号的工作频率。

(2).瞬态直通功耗：输入信号电平跳变的短暂瞬间，NMOS 管和 PMOS 管会同时处于导通状态，形成电源到地的瞬时直通电流，产生少量功耗。

总动态功耗的计算公式为：

$$P_D \approx C_L \cdot V_{DD}^2 \cdot f$$

从公式可以明确：CMOS 电路的动态功耗与负载电容、工作频率成正比，与电源电压的平方成正比。降低电源电压，是降低 CMOS 电路功耗最有效的方式，这也是现代数字芯片普遍采用低压供电的核心原因。

2.4.2 常用 CMOS 复合逻辑门电路

在 CMOS 反相器的基础上，通过 NMOS 管和 PMOS 管的串并联组合，可构建出与非门、或非门、异或门等各类复合逻辑门电路，所有复合门均遵循 NMOS 管串联实现与逻辑、并联实现或逻辑，PMOS 管与 NMOS 管采用对偶连接方式的核心设计原则。

一、CMOS 与非门

1.电路结构

两输入 CMOS 与非门的标准电路结构如图 2-4-4 所示，电路由两只串联的增强型 NMOS 管、两只并联的增强型 PMOS 管组成，完全遵循对偶设计原则。

图 2-4-4 两输入 CMOS 与非门电路原理图
(a) 电路原理图；(b) 逻辑符号

电路核心连接规则：

(1). 图 (a) 中，两个 NMOS 管T_{N1}、T_{N2}串联，作为驱动管；两个 PMOS 管T_{P1}、T_{P2}并联，作为负载管；

(2). 两个输入端A、B分别接至一对 NMOS 管和 PMOS 管的栅极，输出端Y从 NMOS 管的漏极与 PMOS 管的漏极连接处引出；

(3). 串联 NMOS 管的下端接地，并联 PMOS 管的上端接电源V_{DD}。

2.工作原理与逻辑功能

根据 MOS 管的开关特性，分四种输入组合分析电路的工作状态：

(1). $A=0$、$B=0$：两个 NMOS 管均截止，两个 PMOS 管均导通，输出端通过导通的 PMOS 管接电源，$Y=1$；

(2). $A=0$、$B=1$：T_{N1}截止、T_{N2}导通，串联的 NMOS 管整体截止；T_{P1}导通、T_{P2}截止，并联的 PMOS 管整体导通，输出$Y=1$；

(3). $A=1$、$B=0$：T_{N1}导通、T_{N2}截止，串联的 NMOS 管整体截止；T_{P1}截止、T_{P2}导通，并联的 PMOS 管整体导通，输出$Y=1$；

(4). $A=1$、$B=1$：两个 NMOS 管均导通，串联的 NMOS 管整体导通；两个 PMOS 管均截止，并联的 PMOS 管整体截止，输出端通过导通的 NMOS 管接地，$Y=0$。

综上，电路的逻辑表达式为：

$$Y=\overline{AB}$$

完美实现了与非逻辑功能。以此类推，n 输入与非门需采用 n 个 NMOS 管串联、n 个 PMOS 管并联的结构实现。

3.电路特性说明

基本 CMOS 与非门存在一个固有缺陷：输出低电平的数值会随输入信号数量的增加而升高。因为串联的 NMOS 管数量越多，总导通电阻越大，导通压降越高，输出低电平会偏离理想 $0V$，影响电路的噪声容限。因此，商用 CMOS 与非门的输入端口数量通常不超过 4 个，且会在输入、输出端增加反相器缓冲级，优化输出特性。

二、CMOS 或非门

1. 电路结构

两输入 CMOS 或非门的标准电路结构如图 2-4-5 所示，电路由两只并联的增强型 NMOS 管、两只串联的增强型 PMOS 管组成，与与非门的结构完全对偶。

图 2-4-5 两输入 CMOS 或非门电路原理图
(a) 电路原理图；(b) 逻辑符号

电路核心连接规则：

(1). 两个 NMOS 管T_{N1}、T_{N2}并联，作为驱动管；两个 PMOS 管T_{P1}、T_{P2}串联，作为负载管；

(2). 两个输入端A、B分别接至一对 NMOS 管和 PMOS 管的栅极，输出端Y从 NMOS 管的漏极与 PMOS 管的漏极连接处引出；

(3). 并联 NMOS 管的下端接地，串联 PMOS 管的上端接电源V_{DD}。

2. 工作原理与逻辑功能

根据 MOS 管的开关特性，分四种输入组合分析电路的工作状态：

(1). $A=0$、$B=0$：两个 NMOS 管均截止，并联的 NMOS 管整体截止；两个 PMOS 管均导通，串联的 PMOS 管整体导通，输出端通过导通的 PMOS 管接电源，$Y=1$；

(2). $A=0$、$B=1$：T_{N1}截止、T_{N2}导通，并联的 NMOS 管整体导通；T_{P1}导通、T_{P2}截止，串联的 PMOS 管整体截止，输出端通过导通的 NMOS 管接地，$Y=0$；

(3). $A=1$、$B=0$：T_{N1}导通、T_{N2}截止，并联的 NMOS 管整体导通；T_{P1}截止、T_{P2}导通，串联的 PMOS 管整体截止，输出端通过导通的 NMOS 管接地，$Y=0$；

(4). $A=1$、$B=1$：两个 NMOS 管均导通，并联的 NMOS 管整体导通；两个 PMOS 管均截止，串联的 PMOS 管整体截止，输出端通过导通的 NMOS 管接地，$Y=0$。

综上，电路的逻辑表达式为：

$$Y=\overline{A+B}$$

完美实现了或非逻辑功能。以此类推，n 输入或非门需采用 n 个 NMOS 管并联、n 个 PMOS 管串联的结构实现。

3. 电路特性说明

与与非门相反，基本 CMOS 或非门的输出高电平数值会随输入信号数量的增加而降低，因为串联的 PMOS 管数量越多，总导通电阻越大，导通压降越高，输出高电平会偏离理想V_{DD}。因此，商用 CMOS 或非门同样会增加缓冲级优化输出特性，且在 CMOS 电路设计中，或非门的应用优先级低于与非门。

三、带缓冲级的 CMOS 门电路

为了解决基本与非门、或非门的输出特性随输入数量变化的缺陷，商用 CMOS 逻辑门均采用带缓冲级的结构：在基本门电路的输入端和输出端，分别增加一级标准 CMOS 反相器作为缓冲级。

缓冲级的核心作用：

1.使门电路的输出电阻、高低电平数值完全一致，不受输入端口数量的影响，输出特性与标准 CMOS 反相器完全相同；

2.提高了电路的带负载能力，降低了传输延迟时间，开关特性更优；

3.隔离了负载对核心逻辑电路的影响，提升了电路的工作稳定性。

需要注意的是，增加缓冲级后，电路的逻辑功能会发生变化，需通过对偶设计保证最终逻辑功能符合要求。例如，在基本或非门的输入输出端增加反相器缓冲级后，最终逻辑功能会变为与门；在基本与非门的输入输出端增加反相器缓冲级后，最终逻辑功能会变为或门。

2.4.3 CMOS 传输门

CMOS 传输门是 CMOS 电路特有的、极具实用价值的基本单元电路，它利用 NMOS 管和 PMOS 管的互补特性，实现了对模拟信号和数字信号的双向可控传输，是构成模拟开关、采样保持电路、模数/数模转换电路、触发器时序电路的核心器件。

一、CMOS 传输门的电路结构

CMOS 传输门由一只增强型 NMOS 管T_N和一只增强型 PMOS 管T_P并联构成，完整电路结构与国标逻辑符号如图 2-4-6 所示。

图 2-4-6 CMOS 传输门
(a) 电路原理图；(b) 国标逻辑符号

电路核心结构规范：

1. T_N和T_P的源极、漏极交叉对接，形成两个双向信号端u_I/u_O和u_O/u_I，可作为输入或输出端；

2. 两只 MOS 管的栅极分别接一对互补控制信号 C（接T_N栅极）和$\overline{C}$（接T_P栅极），控制信号的高电平为V_{DD}，低电平为 $0V$；

3. T_N的衬底接地V_{SS}，T_P的衬底接电源V_{DD}，保证衬底与源漏之间的 PN 结始终反向偏置。

MOS 管的源极和漏极在结构上完全对称，因此传输门的两个信号端可以互换，是一款双向器件，信号可以从u_I传输到u_O，也可以从u_O传输到u_I，这是传输门的核心特征之一。

图(b)的逻辑符号中，方框内标注“TG”，上下控制端分别为$\overline{C}$（带小圆圈）和 C（无小圆圈），两侧为双向信号端，直观体现传输门的控制与双向传输特性。

二、CMOS 传输门的工作原理

传输门的导通与关断，完全由互补控制信号 C 和$\overline{C}$决定，分两种工况分析如下（约定$V_{DD}=5V$，$U_{GS(th)N}=2V$，$U_{GS(th)P}=-2V$，输入信号u_I的取值范围为 $0V\sim5V$）：

1. 导通工况

当控制信号 C=1（高电平 $5V$）、$\overline{C}=0$（低电平 $0V$）时，传输门导通，输入信号可以无损耗地从输入端传输到输出端：

当输入信号u_I在 $0V \sim 3V$范围内时，NMOS 管的栅源电压$u_{GSN} \geq 2V$，满足导通条件，NMOS 管导通；

当输入信号u_I在 $2V \sim 5V$范围内时，PMOS 管的栅源电压$u_{GSP} \leq -2V$，满足导通条件，PMOS 管导通；

当输入信号u_I在 $2V \sim 3V$范围内时，NMOS 管和 PMOS 管同时导通，总导通电阻极低，仅为几百欧姆；

整个输入信号范围内，总有至少一只 MOS 管导通，输入信号u_I可以几乎无衰减地传输到输出端，即$u_O \approx u_I$，传输门处于导通状态。

2. 关断工况

当控制信号 C=0（低电平 $0V$）、$\overline{C} = 1$（高电平 $5V$）时，传输门关断，输入与输出之间完全隔离：

对于 NMOS 管，栅极接 $0V$，输入信号u_I在 $0V \sim 5V$范围内，栅源电压$u_{GSN} \leq 0V$，始终小于开启电压，NMOS 管截止；

对于 PMOS 管，栅极接 $5V$，输入信号u_I在 $0V \sim 5V$范围内，栅源电压$u_{GSP} \geq 0V$，始终大于开启电压，PMOS 管截止；

两只 MOS 管均处于截止状态，输入与输出之间呈现无穷大电阻，信号无法传输，传输门处于关断状态。

2.4.4 CMOS 三态输出门与漏极开路门

与 TTL 电路对应，CMOS 电路也衍生出了两类特殊功能门电路：三态输出门和漏极开路门（OD 门），解决了标准 CMOS 门输出端无法并联、电平匹配、负载驱动的工程痛点，是 CMOS 电路在总线设计、接口电路中的核心器件。

一、CMOS 三态输出门

CMOS 三态门与 TTL 三态门功能一致，输出具备高电平、低电平、高阻态三种稳定状态，核心应用于数字系统的数据总线分时复用，是 CMOS 总线接口电路的核心器件。

1. 电路结构

使能端低电平有效的 CMOS 三态反相器标准电路结构及逻辑符号如图 2-4-7 所示，电路在标准 CMOS 反相器的基础上，增加了一对 NMOS 控制管T_{N2}和 PMOS 控制管T_{P2}，以及使能控制端$\overline{EN}$。

图 2-4-7 CMOS 三态门
(a) 电路图；(b) 逻辑符号

电路核心连接规则（与图(a)完全对应）：

(1). 核心反相器部分由 PMOS 管T_{P1}和 NMOS 管T_{N1}串联构成，输入端为 A，输出端为 Y；

(2). 辅助控制部分由 PMOS 管T_{P2}和 NMOS 管T_{N2}串联，串联于核心反相器与电源V_{DD}、地V_{SS}之间；

(3). 使能控制信号$\overline{EN}$接入，一路直接控制T_{N2}栅极，一路经过反相器后控制T_{P2}栅极，形成互补控制。

2. 工作原理

根据 MOS 管的开关特性，电路的工作状态由使能端$\overline{EN}$的电平决定：

(1). 使能有效工况（工作态）：当使能端$\overline{EN}=0$（低电平）时，控制管T_{N2}和T_{P2}均导通，核心反相器的电源和地通路正常接通。此时电路完全等效为标准 CMOS 反相器，正常实现逻辑非运算：$Y=\overline{A}$，处于正常工作状态。

(2). 使能无效工况（高阻态）：当使能端$\overline{EN}=1$（高电平）时，控制管T_{N2}和T_{P2}均截止，核心反相器的电源和地通路同时被切断，输出级的两只 MOS 管均处于截止状态。此时输出端 Y 与电源、地之间均无导通通路，呈现无穷大电阻，进入高阻态。

CMOS 三态门同样分为高电平有效和低电平有效两种类型，逻辑符号的标注规范与 TTL 三态门完全一致（图(b)中$\overline{EN}$端的小圆圈即表示低电平有效）。其核心应用场景与 TTL 三态门相同，主要用于数据总线分时复用、双向数据传输、前后级电路电气隔离，是单片机、FPGA 等芯片的 IO 口核心结构。

二、CMOS 漏极开路门（OD 门）

CMOS 漏极开路门（Open Drain Gate，简称 OD 门），与 TTL 电路的 OC 门功能完全对应，核心改进是移除了标准 CMOS 与非门输出级的 PMOS 管，仅保留 NMOS 驱动管，且其漏极完全对外开路，因此得名漏极开路门。

1. 电路结构与工作原理

CMOS 漏极开路与非门的电路结构及国标逻辑符号如图 2-4-8 所示，电路仅保留输出级的 NMOS 管，漏极对外开路，源极接地 V_{SS}。与 OC 门一致，OD 门正常工作的必要条件是：必须在输出端与外接电源V'_{DD}之间串联一个上拉电阻R_D（如图中虚线外接部分所示）。

电路工作原理与 OC 门完全一致：

输入低电平：经与非门和反相器处理后，输出端 NMOS 管截止，外接上拉电阻 R_D使输出高电平 $U_{OH} \approx V'_{DD}$；

输入高电平：经与非门和反相器处理后，输出端 NMOS 管导通，输出低电平 $U_{OL} \approx 0V$，完整实现与非逻辑功能。

图 2-4-8 CMOS 漏极开路门
(a) 电路图；(b) 逻辑符号

2. 核心特性与典型应用

(1). 线与逻辑功能：多个 OD 门的输出端可以直接并联，共用同一个上拉电阻R_D，实现多个输出信号的线与逻辑，无需额外与门电路，大幅简化逻辑设计。

(2). 逻辑电平转换：通过选择不同的外接电源V'_{DD}，可实现不同逻辑体系的电平转换（如 3.3V CMOS 转 5V TTL、12V 高电平驱动等），是不同电压域电路接口匹配的核心器件。

(3). 大电流负载驱动：OD 门的输出 NMOS 管可设计为大电流规格，直接驱动 LED 指示灯、继电器、电机等大电流负载，无需额外功率放大电路。

2.4.5 CMOS 电路使用注意事项

CMOS 门电路的输入阻抗极高，极易受静电、过压影响造成永久性损坏，同时对电源、接线、闲置端口处理有严格的规范要求。国内通用教材中明确规定了 CMOS 电路的工程使用准则，核心注意事项如下：

一、闲置输入端的处理

CMOS 电路的闲置输入端绝对不能悬空。悬空的输入端会因静电感应积累电荷，导致栅极电位不确定，不仅会造成电路逻辑混乱，还可能因静电击穿栅极绝缘层造成器件损坏。闲置输入端必须根据逻辑功能，做固定电平处理：

1.与门、与非门的闲置输入端，应接电源V_{DD}（高电平），保证不影响电路的逻辑功能；

2.或门、或非门的闲置输入端，应接公共地V_{SS}（低电平），保证不影响电路的逻辑功能；

3.工作频率较低的电路中，闲置输入端也可与使用中的输入端并联使用，不影响逻辑功能。

二、电源与接地规范

1.电源电压极性绝对不能接反，否则会造成器件永久性烧毁；电源电压必须在器件手册规定的范围内，避免过压损坏器件；

2.电源输入端必须并联去耦电容，滤除电源线上的尖峰噪声。通常在电路板上，每一片 CMOS 芯片的电源引脚与地之间，并联一个 $0.1\mu F$的陶瓷去耦电容和一个 $10\mu F$的电解电容，抑制动态功耗带来的电源波动；

3.数字地与模拟地必须分开布线，最终通过单点共地连接，避免数字电路的开关噪声干扰模拟电路的工作精度。

三、输出端的使用规范

1.除了三态门、OD 门之外，标准 CMOS 门电路的输出端绝对不能直接并联，否则会造成两只 MOS 管同时导通，形成电源到地的大电流通路，烧毁器件；

2.输出端不能直接接电源或地，否则会导致输出级 MOS 管过流烧毁；

3.容性负载不能过大，否则会增大负载电容的充放电电流，导致器件功耗升高、过热损坏，容性负载较大时，需增加缓冲级提升驱动能力。

四、静电防护要求

1.存储、运输、焊接过程中，必须做好静电防护：器件应存放于防静电包装中，操作人员需佩戴防静电手环、穿防静电服，焊接工具必须可靠接地；

2.电路调试过程中，严禁在电源接通的情况下，插拔器件或电路板，避免感应过压击穿栅极绝缘层；

3.所有输入端都有内置保护电路，但保护电路的功率有限，无法承受长时间、大能量的过压冲击，仍需做好外部静电防护。

五、过流与过温保护

CMOS 电路的输出短路电流较大，若输出端长时间对地或电源短路，会导致器件过热烧毁，因此在驱动大电流负载时，需串联限流电阻，限制输出电流在器件的额定范围内；同时，电路工作环境温度不能超过器件的额定温度范围，避免高温导致器件参数漂移、寿命缩短。

2.5 门电路测验题

一、单项选择题

1. 数字电路中，双极型三极管工作在开关状态时，其工作区域为（）。

A.截止区和放大区 B.放大区和饱和区 C.截止区和饱和区 D.放大区和倒置区

2. 普通 TTL 门电路的输出端不能直接并联，核心原因是（）。

A.会造成逻辑功能混乱　　B.会形成电源到地的低阻通路，烧毁器件

C.会大幅降低开关速度　　D.会降低电路的抗干扰能力

3. 为实现多个门电路输出端并联的线与逻辑功能，应选用（）。

A.标准 TTL 与非门　　B. TTL 集电极开路门（OC 门）

C.标准 CMOS 反相器　　D. CMOS 传输门

4. CMOS 反相器的核心优势是（）。

A.开关速度最快　　B.静态功耗极低　　C.输出灌电流最大　D.价格最低

5. 三态门的输出除了高电平、低电平外，第三种状态是（）。

A.放大态　　B.饱和态　C.高阻态　D.截止态

6. TTL 反相器的阈值电压典型值为（）。

A. 0.7V　　B. 1.4V　　C. 2.4V　　D. 3.6V

7. CMOS 传输门的核心功能是（）。

A.实现反相逻辑　　B.实现与非逻辑　　C.可控双向开关　　D.电平转换

8. OC 门外接上拉电阻的阻值取值范围是（）。

A.任意阻值均可 B.小于最小阻值 C.大于最大阻值 D.在最小阻值和最大阻值之间

9. 数字系统中，实现多个设备分时共用一条总线传输数据，核心器件是（）。

A.与非门　　B.或非门　C.三态门　D.反相器

二、填空题

1. TTL 门电路的核心元件是_____，CMOS 门电路的核心元件是_____。

2. TTL 反相器的输出级采用_____结构，可大幅提升带负载能力和开关速度。

3. CMOS 反相器由一个_____管和一个_____管_____连接组成。

4. OC 门使用时，必须在输出端外接_____和_____才能正常工作。

5. 三态门的三种输出状态为_____、、。

6. 74LS 系列 TTL 门电路的典型平均传输延迟时间约为_____，典型门功耗约为_____。

7. CMOS 电路的静态功耗几乎为_____，动态功耗与工作频率成_____比。

8. CMOS 传输门可传输_____信号和_____信号。

9. TTL 电路的低电平噪声容限典型值为_____，CMOS 电路的噪声容限约为电源电压的_____。

10. CMOS 电路的闲置输入端绝对不允许_____，必须接_____或_____。

三、简答题

1. 简述 TTL 集电极开路门（OC 门）的结构特点，以及其在数字系统中的主要应用。

2. 分析 CMOS 反相器的工作原理，说明其静态功耗极低的根本原因。

3. 简述三态门的工作原理，以及其在数字总线系统中的核心应用。

4. 对比 TTL 门电路和 CMOS 门电路的核心性能差异，说明 CMOS 电路成为数字集成电路主流技术的原因。

四、分析计算题

1. 在图 P1 所示各电路中，MOS 管的导通电阻$R_{\mathrm{ON}} = 500\ \Omega$，分析估算各自的输出电压$u_O$，并比较它们的输出电压幅度。

图 P1

2. 画出二输入 CMOS 或非门的电路结构，写出其逻辑表达式，列出真值表，分析其工作原理。

3. 写出图 P2 所示各电路输出信号的逻辑表达式。

图 P2