# Vorlesung Architekturen und Entwurf von Rechnersystemen



Lösungsvorschlag

Prof. Andreas Koch, Yannick Lavan, Johannes Wirth, Mihaela Damian

Wintersemester 2022/2023 Übungsblatt 2

Diese Übung befasst sich mit der Übersetzung von Bluespec zu Verilog und dem Zeitverhalten einzelner Module.

# 2.1 Interface Übersetzung

Gängige Design-Tools, wie zum Beispiel Xilinx Vivado, können nicht direkt Hardware aus BSV Code erzeugen. Der Bluespec-Code muss vorher zu Verilog kompiliert werden, damit die Toolchain damit arbeiten kann. In dieser Aufgabe beschäftigen Sie sich nur mit der Übersetzung von Bluespec Interfaces zwischen BSV und Verilog. Verwenden Sie zur Lösung dieser Aufgabe <u>nicht</u> den Bluespec Compiler. Stattdessen können die Folien 152ff im BSV Foliensatz und Kapitel 14.2 im BSV Reference Guide als Unterstützung dienen.

#### 2.1.1 BSV zu Verilog


a) Gegeben sei folgender BSV-Code:

```
interface Foo;
method Action putX(Int#(32) px);
method Bool getEven();
endinterface

module mkEven(Foo);
/*
Some fancy code...
*/
endmodule
```

Skizzieren Sie das Modul als einen [Block] und geben Sie die synthetisierten Signale an. Zeichnen Sie mit Pfeilen ein, ob es sich bei einem Signal um Input oder Output handelt.

Lösungsvorschlag:



b) Gegeben sei folgender BSV-Code:

Geben Sie für den Bluespec-Code den erzeugten Verilog-Code des Interfaces an.

## Lösungsvorschlag:


```
input CLK;
input RST_N;

// action method putX
input [31:0] x;
input EN_putX;

// value method getY
output [31:0] getY;
output RDY_getY;
```

## 2.1.2 Verilog zu BSV

a) Gegeben sei folgendes Modul:



Geben Sie das Interface des dargestellten Moduls in BSV an. Sie können hierbei davon ausgehen, dass keine Attribute für die Umbenennung von Signalen verwendet wurden. Weiterhin können Sie davon ausgehen, dass für skalare Werte der Typ Int verwendet wurde. Sie dürfen das Interface nach eigenem Ermessen benennen.

## Lösungsvorschlag:

```
interface HelloALU;
      method Action setupCalculation(AluOps op, Int#(32) a, Int#(32) b);
      method ActionValue#(Int#(32)) getResult();
  endinterface
  b) Gegeben sei folgender Verilog-Code:
  input
         CLK;
  input RST_N;
2
  input ack_pirq;
  output interrupt;
  input valid_v;
  output ready;
  input [15 : 0] set_px;
  input EN_get;
  output [31 : 0] get;
  output RDY_get;
```

Rekonstruieren Sie aus dem gegebenen Code das Bluespec Interface. Auch hier wurden keine Compiler-Attribute verwendet, die den Namen von Signalen ändern. Weiterhin können Sie für skalare Werte den Typ Int annehmen und davon ausgehen, dass die Methodennamen keine Sonderzeichen enthalten.

## Lösungsvorschlag:

```
interface FooBar;
(* always_enabled *)
method Action ack(Bool pirq);
(* always_ready *)
method Bool interrupt();
(* always_enabled *)
method Action valid(Bool v);
(* always_ready *)
method Bool ready();
```

```
(* always_enabled *)
method Action set(Int#(16) px);
method ActionValue#(Int#(32)) get();
endinterface
```

#### 2.2 Zeitverhalten

Die Entwicklung von Hardware-Beschleunigern ist häufig mit Zeitanforderungen behaftet. Um feststellen zu können, wo noch potenzieller Optimierungsbedarf besteht, ist es wichtig das Zeitverhalten eines Moduls abschätzen zu können. In dieser Aufgabe werden Sie das Zeitverhalten verschiedener Bluespec Module analysieren.

## 2.2.1 Maximale Taktfrequenz

Zeitanforderungen sind häufig über eine Frequenz formuliert, die mindestens erreicht werden muss. Um zu überprüfen, ob ein Modul eine Frequenz mindestens erreicht, kann die maximale Taktfrequenz eines Moduls berechnet werden. Gegeben sei folgendes BSV-Modul:

```
module mkDeriver(Derivatives);
            Wire#(Int#(16)) x <- mkDWire(0);</pre>
            Wire#(Int#(32)) fx <- mkDWire(0);</pre>
            Wire#(Int#(32)) dfx <- mkDWire(0);</pre>
            Wire#(Int#(32)) x2 <- mkDWire(0);</pre>
            rule foo;
                     x2 <= extend(x)*extend(x);</pre>
            endrule
10
            rule calcF;
11
                      fx \ll 3*x2*extend(x) + 42;
            endrule
14
            rule calcDf:
15
                     dfx \ll 9*x2;
            endrule
            method Action putX(Int#(16) px);
                      x \ll px;
            endmethod
21
22
            method Int#(32) f();
23
                      return fx;
            endmethod
            method Int#(32) df();
                      return dfx;
            endmethod
   endmodule
30
```

- 1. Skizzieren Sie den Datenpfad des Moduls.
- 2. Berechnen Sie für jeden Ausführungszweig des in (1) skizzierten Datenpfads die Ausführungszeit. Nehmen Sie dafür an, dass eine Addition 3ns und eine Multiplikation 6ns (jeweils mit zwei Operanden) benötigt.
- 3. Geben Sie nun unter Betrachtung des kritischen Pfades die maximale Taktfrequenz für das Modul mkDeriver an.

Hinweis: Bedenken Sie auch welche Operationen parallel zueinander ausgeführt werden können.

## Lösungsvorschlag:




Abbildung 1: Datenpfad des Moduls aus Aufgabe 2.2.1.

- Siehe Abbildung 1. Hinweis: Es wird hier nur das gegebene Modul betrachtet. Für die finale Bestimmung der Taktperiode müsste auch die Verzögerungen für den Aufruf von putX sowie die Verwendung der Ergenisse von f und df betrachtet werden. Außerdem wurden keine Multiplexer für die Wires benutzt, da die WILL\_FIRE-Bedingungen aller Rules True ist.
- In der Abbildung sind jeweils in blau die (kumulierten) Verzögerungen eingetragen.
- Der kritische Pfad ergibt sich dementsprechend hier durch den oberen Pfad mit einer Taktperiode von 15 ns. Die maximale Taktfrequenz beträgt also  $\frac{1}{15 \text{ ns}} = 66.67 \text{ MHz}$ .

## 2.2.2 Maximale Taktfrequenz 2

Gegeben sei folgendes BSV-Modul:

```
interface Foo;
            method Action putX(Int#(16) px);
2
            method Action putY(Int#(16) py);
3
            method Action putZ(Int#(16) pz);
            method ActionValue#(Int#(32)) getF1();
            method ActionValue#(Int#(32)) getF2();
6
            method ActionValue#(Int#(32)) getF3();
   endinterface
   module mkFoo(Foo);
10
            Reg#(Int#(32)) x <- mkReg(0);
11
            Reg#(Int#(32)) y <- mkReg(0);
12
            Reg#(Int#(32)) z <- mkReg(0);
13
            Reg#(Bool) gotX <- mkReg(False);</pre>
14
            Reg#(Bool) gotY <- mkReg(False);</pre>
15
            Reg#(Bool) gotZ <- mkReg(False);</pre>
            Reg#(Int#(32)) f1 <- mkReg(∅);
17
            Reg#(Int#(32)) f2 <- mkReg(0);
18
            Reg#(Int#(32)) f3 <- mkReg(0);
19
            Reg#(Bool) gotF1 <- mkReg(False);</pre>
            Reg#(Bool) gotF2 <- mkReg(False);</pre>
21
            Reg#(Bool) gotF3 <- mkReg(False);</pre>
22
            Reg#(UInt#(3)) i <- mkReg(0);
            Reg#(UInt#(3)) j <- mkReg(0);
            Reg#(UInt#(3)) k <- mkReg(∅);</pre>
25
```

```
Wire#(Int#(32)) x2 <- mkDWire(0);
            Wire#(Int#(32)) y2 <- mkDWire(0);
27
            Wire#(Int#(32)) z2 <- mkDWire(0);
            function Action setReg(Reg#(Int#(32)) r, Reg#(Bool) got, Int#(16) val);
30
                     return action r <= extend(val); got <= True; endaction;</pre>
31
            endfunction
33
            function ActionValue#(Int#(32)) retF(Reg#(Int#(32)) f, Reg#(Bool) gotF,
34
       Reg#(UInt#(3)) count);
                     return(actionvalue
35
                               gotF <= False;</pre>
36
                               count <= 0;
37
                               return f;
                     endactionvalue);
            endfunction
41
            rule x_sqr (gotX);
42
                     x2 <= x * x * x;
            endrule
45
            rule lin_y (gotY);
                     y2 \ll 42 * y + 1337;
47
            endrule
48
49
            rule sthZ (gotZ);
50
                     z2 \ll (z + 14) \ll 2;
51
            endrule
52
            rule calcF1 (!gotF1 && i < 7);</pre>
                     f1 \ll f1 + 2 \times x2 + 3 \times z2;
55
                     i <= i + 1;
56
            endrule
57
58
            rule calcF2 (!gotF2 && j < 5);</pre>
                     f2 <= f2 + x2 + y2 + z2;
60
                     j <= j + 1;
61
            endrule
63
            rule calcF3 (!gotF3 && k < 6);</pre>
64
                     f3 \ll f3 + x2 * y2 + (z2 - 42) \ll 2;
65
                     k \le k + 1;
            endrule
            rule finI (i == 7 && !gotF1);
                     gotF1 <= True;</pre>
            endrule
71
72
            rule finJ (j == 5 && !gotF2);
                     gotF2 <= True;</pre>
            endrule
75
76
            rule finK (k == 6 && !gotF3);
                     gotF3 <= True;</pre>
78
            endrule
```

Berechnen Sie die maximale Taktfrequenz des Moduls mkFoo. Nehmen Sie dabei die Verzögerungen aus der folgenden Tabelle an. Gehen Sie weiterhin davon aus, dass arithmetische Operationen immer paarweise (also mit zwei Eingängen) ausgeführt werden. Sie können hierbei vorgehen wie in Teilaufgabe (a). Betrachten Sie außerdem die Multiplexer, die durch explizite Guards erzeugt werden.

Addition: 3 nsMultiplikation: 6 ns

• Division: 8 ns

• AND, OR, XOR, NOT,  $\dots: 1 \text{ ns}$ 

• Shift (feste Distanz): 0 ns

• Shift (variable Distanz): 1 ns

• Multiplexer: 2 ns

• Vergleich: 4ns

• Dequeue, Enqueue, reg.write, reg.read: 0 ns

Hinweis: Bedenken Sie auch welche arithmetischen Operationen parallel zueinander ausgeführt werden können.

#### Lösungsvorschlag:

Wir stellen zunächst fest, dass die put-Methoden und get-Methoden lediglich Register lesen und schreiben und damit nicht für das Zeitverhalten der Schaltung relevant sind. Wir stellen weiterhin fest, dass die fin-Rules lediglich Register schreiben und somit nicht für das Zeitverhalten der Schaltung relevant sind. Es bleiben als nur sechs Rules übrig, für die man das Scheduling betrachten muss.

- x\_sqr
- lin y
- sthZ
- calcF1
- calcF2
- calcF3

In den Abbildungen 2 bis 7 sind die Datenpfade dieser Rules abgebildet. In den Abbildungen sind jeweils in blau die akkumulierten Verzögerungen annotiert. Beachten Sie, dass die ersten drei Rules Wires schreiben, die in den anderen Rules gelesen werden. Die Verzögerung bis zum Schreiben der Wires muss daher in den lesenden Rules berücksichtigt werden.

In den Abbildungen lässt sich dann ablesen, dass die größte Verzögerung 25 ns beträgt (in calcF1 beim Schreiben von f1 und calcF3 beim Schreiben von f3). Die Verzögerung des kritischen Pfads beträgt also 25 ns. Damit ergibt sich  $f_{max} = 40\,\mathrm{MHz}$ .

Hinweis: In einigen Rules wurde die Reihenfolge von (zueinander kommutativen) Operationen umgestellt, um die Verzögerung zu minimieren.




Abbildung 2: Datenpfad der Rule x\_sqr des Moduls mkFoo 2.2.2.




Abbildung 3: Datenpfad der Rule lin\_y des Moduls mkFoo 2.2.2.




Abbildung 4: Datenpfad der Rule sthZ des Moduls mkFoo 2.2.2.




Abbildung 5: Datenpfad der Rule calcF1 des Moduls mkFoo 2.2.2.




Abbildung 6: Datenpfad der Rule calcF2 des Moduls mkFoo 2.2.2.




Abbildung 7: Datenpfad der Rule calcF3 des Moduls mkFoo 2.2.2.