
Architekturen und Entwurf von Rechnersystemen Besprechung Theorieblatt 2



Wintersemester 2022/2023

Yannick Lavan

Fachgebiet Eingebettete Systeme und ihre Anwendungen





Intro



- Theorieübung 2:
 - Interfaces BSV ⇔ Verilog
 - Zeitverhalten





Theorieübung 2





Motivation:





- Motivation:
 - ${\color{red}\bullet} \ \ \, \mathsf{Toolflow:} \ \, \mathsf{BSV} \to \mathsf{Verilog} \to \mathsf{Netzliste}$





- Motivation:
 - ${\color{red}\bullet} \ \ \, \mathsf{Toolflow:} \ \, \mathsf{BSV} \to \mathsf{Verilog} \to \mathsf{Netzliste}$
 - Genaueres Verständnis der Handshakes





- Motivation:
 - Toolflow: BSV → Verilog → Netzliste
 - Genaueres Verständnis der Handshakes
- Vorgehensweise:





- Motivation:
 - Toolflow: BSV → Verilog → Netzliste
 - Genaueres Verständnis der Handshakes
- Vorgehensweise:





- Motivation:
 - ${\color{red}\bullet} \ \ \, \mathsf{Toolflow:} \ \, \mathsf{BSV} \rightarrow \mathsf{Verilog} \rightarrow \mathsf{Netzliste}$
 - Genaueres Verständnis der Handshakes
- Vorgehensweise:
 - $lue{}$ Typ der Methode bestimmen \Rightarrow Entsprechend benötigte Handshake-Signale (EN / RDY)
 - Datensignale hinzufügen





```
1 interface Foo;
     method Action putX(Int#(32) px);
     method Bool getEven();
  endinterface
6 module mkEven(Foo);
     Some fancy code...
10 endmodule
```





```
1 interface Foo;
     method Action putX(Int#(32) px);
     method Bool getEven();
  endinterface
6 module mkEven(Foo);
     Some fancy code...
10 endmodule
                                               CLK
                                               RST N
```





```
1 interface Foo;
     method Action putX(Int#(32) px);
     method Bool getEven();
  endinterface
6 module mkEven(Foo);
     Some fancy code...
10 endmodule
                                             CLK
                                                                    RDY_putx
                                             RST N
                                             EN_putX
                                             putX_px[31:0]
```





```
1 interface Foo;
     method Action putX(Int#(32) px);
     method Bool getEven();
  endinterface
6 module mkEven(Foo);
     Some fancy code...
10 endmodule
                                            CLK
                                                                   RDY_putx
                                            RST N
                                                               RDY_getEven
                                            EN_putX
                                                                     getEven
                                            putX_px[31:0]
```





```
1 interface Bar;
2  (* always_ready, prefix="" *) method Action putX((* port="x" *)UInt#(32) px);
3  method UInt#(32) getY();
4 endinterface
5
6 module mkBar(Bar);
7  /* Hardware that solves all human problems... */
8 endmodule
```





```
1 interface Bar;
2    (* always_ready, prefix="" *) method Action putX((* port="x" *)UInt#(32) px);
3    method UInt#(32) getY();
4 endinterface
5    module mkBar(Bar);
7    /* Hardware that solves all human problems... */
8 endmodule

1 input CLK;
2 input RST_N;
```





```
1 interface Bar;
    (* always ready, prefix="" *) method Action putX((* port="x" *)UInt#(32) px);
    method UInt#(32) getY();
 endinterface
6 module mkBar(Bar);
   /* Hardware that solves all human problems... */
8 endmodule
1 input CLK:
2 input RST_N;
3 // action method putX
4 input [31:0] x;
5 input EN putX;
```





```
1 interface Bar;
     (* always ready, prefix="" *) method Action putX((* port="x" *) UInt#(32) px);
     method UInt#(32) getY();
4 endinterface
6 module mkBar(Bar);
    /* Hardware that solves all human problems... */
8 endmodule
1 input CLK:
2 input RST_N;
3 // action method putX
4 input [31:0] x;
5 input EN putX;
6 // value method getY
7 output [31:0] getY;
8 output RDY getY;
```





```
CLK
RST_N
EN_setupCalculation
RDY_setupcalculation
setupCalculation_op[2:0]
RDY_getResult
getResult[31:0]
setupCalculation_b[31:0]
EN_getResult
```

```
1 interface HelloALU;
2
3
4 endinterface
```





```
CLK

RST_N

EN_setupCalculation

RDY_setupcalculation

setupCalculation_op[2:0]

RDY_getResult

getResult[31:0]

setupCalculation_b[31:0]

EN_getResult
```

```
interface HelloALU;
method Action setupCalculation(Bit#(3) op, Bit#(32) a, Bit#(32) b);
```

4 endinterface





```
CLK

RST_N

EN_setupCalculation

setupCalculation_op[2:0]

setupCalculation_a[31:0]

setupCalculation_b[31:0]

EN_getResult
```

- 1 interface HelloALU;
- 2 method Action setupCalculation(Bit#(3) op, Bit#(32) a, Bit#(32) b);
- 3 method ActionValue#(Bit#(32)) getResult();
- 4 endinterface





```
2 input RST_N;
3
4 input ack_pirq;
5 output interrupt;
6 input valid_v;
7 output ready;
8 input [15:0] set_px;
9 input EN_get;
10 output [31:0] get;
11 output RDY get;
```





```
2 input RST_N;
3
4 input ack_pirq;
5 output interrupt;
6 input valid_v;
7 output ready;
8 input [15:0] set_px;
9 input EN_get;
10 output [31:0] get;
11 output RDY get;
```

1 input CLK;

1 interface FooBar;





```
2 input RST_N;
3
4 input ack_pirq;
5 output interrupt;
6 input valid_v;
7 output ready;
8 input [15:0] set_px;
9 input EN_get;
10 output [31:0] get;
11 output RDY get;
```

```
    interface FooBar;
    (* always_enabled *)
    method Action ack(Bool pirq);
```





```
2 input RST_N;
3
4 input ack_pirq;
5 output interrupt;
6 input valid_v;
7 output ready;
8 input [15:0] set_px;
9 input EN_get;
10 output [31:0] get;
11 output RDY get;
```

```
interface FooBar;
(* always_enabled *)
method Action ack(Bool pirq);
(* always_ready *)
method Bool interrupt();
```





```
2 input RST_N;
3
4 input ack_pirq;
5 output interrupt;
6 input valid_v;
7 output ready;
8 input [15:0] set_px;
9 input EN_get;
10 output [31:0] get;
11 output RDY get;
```

```
1 interface FooBar;
2   (* always_enabled *)
3   method Action ack(Bool pirq);
4   (* always_ready *)
5   method Bool interrupt();
6   (* always_enabled *)
7   method Action valid(Bool v);
```





```
2 input RST_N;
3
4 input ack_pirq;
5 output interrupt;
6 input valid_v;
7 output ready;
8 input [15:0] set_px;
9 input EN_get;
10 output [31:0] get;
11 output RDY get;
```

```
1 interface FooBar;
2   (* always_enabled *)
3   method Action ack(Bool pirq);
4   (* always_ready *)
5   method Bool interrupt();
6   (* always_enabled *)
7   method Action valid(Bool v);
8   (* always_ready *)
9   method Bool ready();
```





```
2 input RST_N;
3
4 input ack_pirq;
5 output interrupt;
6 input valid_v;
7 output ready;
8 input [15:0] set_px;
9 input EN_get;
10 output [31:0] get;
11 output RDY_get;
```

```
1 interface FooBar;
2    (* always_enabled *)
3    method Action ack(Bool pirq);
4    (* always_ready *)
5    method Bool interrupt();
6    (* always_enabled *)
7    method Action valid(Bool v);
8    (* always_ready *)
9    method Bool ready();
10    (* always_enabled *)
11    method Action set(Int#(16) px);
```



```
input CLK;
input RST_N;

input ack_pirq;
output interrupt;
input valid_v;
output ready;
input [15: 0] set_px;
input EN_get;
output [31: 0] get;
output RDY_get;
```

```
1 interface FooBar;
2    (* always_enabled *)
3    method Action ack(Bool pirq);
4    (* always_ready *)
5    method Bool interrupt();
6    (* always_enabled *)
7    method Action valid(Bool v);
8    (* always_ready *)
9    method Bool ready();
10    (* always_enabled *)
11    method Action set(Int#(16) px);
12    method ActionValue#(Int#(32)) get();
13    endinterface
```



Aufgabe 2.2.1: Zeitverhalten



```
rule calcDf;
        dfx \le 9*x2:
     endrule
     method Action putX(Int#(16) px);
         x \le px:
     endmethod
     method Int\#(32) f():
         return fx:
10
     endmethod
11
12
     method Int#(32) df();
13
         return dfx:
     endmethod
16 endmodule
```





Wir betrachten nur das gegebene Modul





- Wir betrachten nur das gegebene Modul
 - Verzögerungen vor putX und nach f und df werden ignoriert





- Wir betrachten nur das gegebene Modul
 - Verzögerungen vor putX und nach f und df werden ignoriert
- Die will_fire-Bedingung aller drei Rules ist true





- Wir betrachten nur das gegebene Modul
 - Verzögerungen vor putX und nach f und df werden ignoriert
- Die will_fire-Bedingung aller drei Rules ist true
 - Daher werden keine Multiplexer für die Wires benötigt





```
x _____ * ___ x2
```


```
rule foo;

x2 <= extend(x)*extend(x);

endrule
```








```
rule calcF;

fx <= \frac{3}{3}*x2*extend(x) + 42;

endrule
```








```
\begin{array}{ll} \text{1} & \text{rule calcDf;} \\ \text{2} & \text{dfx} <= 9^* \text{x2;} \\ \text{3} & \text{endrule} \end{array}
```











- Kritischer Pfad ist 15 ns lang
- Maximale Taktfrequenz ist $\frac{1}{15 \text{ ns}} = 66.67 \text{ MHz}$





Welche Typen haben die Variablen?





- Welche Typen haben die Variablen?
 - x2, y2, z2 sind Wires, alle anderen Regs





- Welche Typen haben die Variablen?
 - x2, y2, z2 sind Wires, alle anderen Regs
- Wir betrachten alle Rules und Methoden einzeln
 - Die put- und get-Methoden sind für Zeitverhalten nicht relevant
 - Die fin-Rules sind ebenfalls nicht relevant





- Welche Typen haben die Variablen?
 - x2, y2, z2 sind Wires, alle anderen Regs
- Wir betrachten alle Rules und Methoden einzeln
 - Die put- und get-Methoden sind für Zeitverhalten nicht relevant
 - Die fin-Rules sind ebenfalls nicht relevant
 - Die Rules x_sqr, lin_y, sthZ schreiben in Wires
 - Die Rules calcF1, calcF2, calcF3 lesen aus Wires





- Welche Typen haben die Variablen?
 - x2, y2, z2 sind Wires, alle anderen Regs
- Wir betrachten alle Rules und Methoden einzeln
 - Die put- und get-Methoden sind für Zeitverhalten nicht relevant
 - Die fin-Rules sind ebenfalls nicht relevant
 - Die Rules x_sqr, lin_y, sthZ schreiben in Wires
 - Die Rules calcF1, calcF2, calcF3 lesen aus Wires
 - Wire: Schreiben < Lesen!</p>





- Welche Typen haben die Variablen?
 - x2, y2, z2 sind Wires, alle anderen Regs
- Wir betrachten alle Rules und Methoden einzeln
 - Die put- und get-Methoden sind für Zeitverhalten nicht relevant
 - Die fin-Rules sind ebenfalls nicht relevant
 - Die Rules x_sqr, lin_y, sthZ schreiben in Wires
 - Die Rules calcF1, calcF2, calcF3 lesen aus Wires
 - Wire: Schreiben < Lesen!</p>
 - Das Lesen eines Wires hat als Startverzögerung die (maximale) Verzögerung beim Schreiben dieses Wires.





- Welche Typen haben die Variablen?
 - x2, y2, z2 sind Wires, alle anderen Regs
- Wir betrachten alle Rules und Methoden einzeln
 - Die put- und get-Methoden sind für Zeitverhalten nicht relevant
 - Die fin-Rules sind ebenfalls nicht relevant
 - Die Rules x_sqr, lin_y, sthZ schreiben in Wires
 - Die Rules calcF1, calcF2, calcF3 lesen aus Wires
 - Wire: Schreiben < Lesen!</p>
 - Das Lesen eines Wires hat als Startverzögerung die (maximale) Verzögerung beim Schreiben dieses Wires.
- Die WILL_FIRE-Bedingung der Rules ist nicht TRUE






- Welche Typen haben die Variablen?
 - x2, y2, z2 sind Wires, alle anderen Regs
- Wir betrachten alle Rules und Methoden einzeln
 - Die put- und get-Methoden sind für Zeitverhalten nicht relevant
 - Die fin-Rules sind ebenfalls nicht relevant
 - Die Rules x_sqr, lin_y, sthZ schreiben in Wires
 - Die Rules calcF1, calcF2, calcF3 lesen aus Wires
 - Wire: Schreiben < Lesen!</p>
 - Das Lesen eines Wires hat als Startverzögerung die (maximale) Verzögerung beim Schreiben dieses Wires.
- Die WILL_FIRE-Bedingung der Rules ist nicht TRUE
 - Wir benötigen Multiplexer für das Schreiben der Wires/Register



Aufgabe 2.2.2: Verzögerung x_sqr







Aufgabe 2.2.2: Verzögerung lin_y

endrule





Aufgabe 2.2.2: Verzögerung sthZ


endrule





Aufgabe 2.2.2: Verzögerung calcF1








Aufgabe 2.2.2: Verzögerung calcF2






```
\begin{array}{lll} 1 & & \text{rule calcF2 (!gotF2 \&\& j < 5);} \\ 2 & & \text{f2 <= f2 + x2 + y2 + z2;} \\ 3 & & \text{j <= j + 1;} \\ 4 & & \text{endrule} \end{array}
```



Aufgabe 2.2.2: Verzögerung calcF3









- Kritischer Pfad ist 25 ns lang (calcF1, calcF3)
- Maximale Taktfrequenz ist $\frac{1}{25 \text{ ns}} = 40 \text{ MHz}$





Fragen zu Theorieblatt 2

