

Vorlesung Architekturen und Entwurf von Rechnersystemen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Prof. Andreas Koch, Yannick Lavan, Johannes Wirth, Mihaela Damian

Wintersemester 2022/2023
Übungsblatt 1

Diese Übung dient der Vertiefung von Hintergrundwissen zu Bluespec SystemVerilog.

1.1 Register, Wires und CRegs

Bluespec verfügt über verschiedene Elemente, welche das Lesen und Schreiben von Werten ermöglichen. Die gängigsten Elemente sind hierbei Register, Wires und CRegs. In dieser Aufgabe werden diese drei Komponenten genauer betrachtet.

1.1.1 Register

Aus der Vorlesung sollten Sie wissen, dass die Methoden `_read` und `_write` des Reg-Interfaces der Präzedenzrelation `_read < _write` folgen, Lesezugriffe also vor Schreibzugriffen durchgeführt werden. Erläutern Sie kurz, welches Verhalten von Logikelementen auf diese Präzedenzrelation abgebildet wird. Sie dürfen hierbei auch eine Skizze zur Verdeutlichung verwenden.

1.1.2 Unterschiedliche Komponenten

Erläutern Sie die wesentlichen Unterschiede zwischen Registern, Wires und CRegs. Gehen Sie hierbei besonders auf die Präzedenzrelationen der Lese-/Schreibmethoden und den Zustand der Schaltung am Ende des Taktes ein.
Bonusfrage: Welche verschiedenen Wires sind in Bluespec verfügbar und was unterscheidet sie?

1.2 Scheduling

Aus der vorherigen Aufgabe sollten nun die wichtigsten Präzedenzrelationen bekannt sein. In dieser Aufgabe wird die Auswirkung der Präzedenzen auf das Scheduling einzelner Regeln betrachtet. Verwenden Sie zur Lösung dieser Aufgabe nicht den Bluespec Compiler.

1.2.1 Ausführungsreihenfolge

Gegeben sei der folgende BSV Code:

```
1 interface Foo;  
2     method Action setX(Int#(32) px);  
3     method Int#(32) getY();  
4 endinterface  
5  
6 module mkFoo(Foo);
```

```

7   Reg#(Int#(32)) x <- mkReg(0);
8   Reg#(Int#(32)) y <- mkReg(0);
9   Wire#(Bool) even <- mkDWire(True);
10  Wire#(Int#(32)) x2 <- mkDWire(0);
11  rule r1;
12      even <= pack(x)[0] == 0;
13  endrule
14
15  rule r2;
16      if(even) y <= y + x;
17      else y <= y - x2;
18  endrule
19
20  rule r3;
21      x2 <= even ? (x + 42) : (x - 42);
22  endrule
23
24  method Action setX(Int#(32) px);
25      x <= px;
26  endmethod
27
28  method Int#(32) getY();
29      return y;
30  endmethod
31 endmodule

```

Die Regeln verfügen über keine impliziten Bedingungen (Guards) und können alle in jedem Takt feuern.

- In welcher Reihenfolge feuern die Regeln r1, r2 und r3? Durch welche Präzedenzen wird dieses Verhalten hervorgerufen?
- Nehmen Sie nun die Methoden setX und getY in den Schedule auf. In welcher Reihenfolge feuern die Regeln und Methoden? Warum ist das so?

1.2.2 Dringlichkeit

Gegeben sei der folgende BSV Code:

```

1  interface Bar;
2      method Action putX(Int#(32) px);
3      method Action putB(Int#(32) pb);
4      method ActionValue#(Int#(32)) getY();
5  endinterface
6
7  module mkBar(Bar);
8      Reg#(Int#(32)) x <- mkReg(0);
9      Reg#(Int#(32)) y <- mkReg(0);
10     Reg#(Int#(32)) b <- mkReg(0);
11     FIFO#(Int#(32)) m <- mkFIFO();
12
13     Reg#(Bool) y_done <- mkReg(False);
14     Reg#(Bool) fire <- mkReg(False);
15     Reg#(Bool) m_done <- mkReg(False);
16
17     rule calc_m2;
18         m.enq(x / b);

```

```

19         m_done <= True;
20     endrule
21
22     rule calc_m1(fire);
23         m.enq(b * 1337);
24         m_done <= True;
25     endrule
26
27     rule calc_y (!y_done && m_done);
28         y <= m.first() * x + b;
29         m.deq();
30         y_done <= True;
31     endrule
32
33     rule flip;
34         fire <= !fire;
35     endrule
36
37     method Action putX(Int#(32) px);
38         x <= px;
39     endmethod
40
41     method Action putB(Int#(32) pb);
42         b <= pb;
43     endmethod
44
45     method ActionValue#(Int#(32)) getY() if(y_done);
46         y_done <= False;
47         return y;
48     endmethod
49 endmodule
50

```

- Welche Bedingung muss erfüllt sein, damit die Regel calc_y feuert?
- Geben Sie eine mögliche Ausführungsreihenfolge innerhalb eines Taktes für die Regeln calc_m1, flip und calc_y an und begründen Sie diese Reihenfolge kurz.
- In dem gegebenen Code-Beispiel gibt es ein Problem. Erläutern Sie kurz das Problem und wie es entsteht.
- Wie lässt sich das Problem aus (c) lösen, um die Regel calc_m1 jeden zweiten Takt feuern zu lassen?

1.3 Feuerbereitschaft

In dieser Aufgabe werden die Bedingungen zur Ausführung von Regeln und Aktionen betrachtet.

1.3.1 CAN_FIRE und WILL_FIRE

Erläutern Sie anhand der Regel blinky des folgenden Code-Beispiels den Unterschied zwischen CAN_FIRE und WILL_FIRE.

```

1 interface FooBar;
2     method Bool pulse();
3 endinterface
4
5 module mkFooBar(FooBar);

```

```

6      Wire#(Bool) on <- mkDWire(False);
7      Reg#(Int#(32)) counter <- mkReg(0);
8      Reg#(Int#(32)) const1 <- mkReg(42);
9      Reg#(Int#(32)) const2 <- mkReg(1337);
10     Reg#(Int#(16)) var1 <- mkReg(1);
11
12     rule crazy_stuff;
13         counter <= const1 + const2;
14         const2 <= const2 << 1;
15         const1 <= const1 - 1;
16     endrule
17
18     rule blinky (const1 >= 0);
19         if(pack(counter)[0] == 0) on <= True;
20         var1 <= var1 >> 2;
21     endrule
22
23     method Bool pulse();
24         return on;
25     endmethod
26 endmodule

```

1.3.2 Implizite Guards

Gegeben sei der folgende Bluespec Code:

```

1  package FunkyFIFO;
2      import FIFO::*;
3      import ClientServer::*;
4      import Vector::*;
5      import GetPut::*;
6
7      interface Bla;
8          interface Server#(Bit#(8), Bit#(8)) server;
9      endinterface
10
11     module mkBinarizer(Bla);
12         FIFO#(Bit#(8)) in <- mkFIFO();
13         FIFO#(Bit#(8)) out <- mkFIFO();
14         Reg#(UInt#(2)) switch <- mkReg(0);
15         Vector#(4, FIFO#(Bit#(8))) fifos <- replicateM(mkSizedFIFO(1));
16
17         rule calc;
18             let c = fifos[switch].first();
19             fifos[switch].deq();
20             if(c[7] == 1) out.enq(255);
21             else out.enq(0);
22         endrule
23
24         rule queue;
25             let c = in.first();
26             in.deq();
27             fifos[switch].enq(c);
28         endrule
29     endmodule

```

```
30         rule turn;
31             switch <= switch + 1;
32         endrule
33
34         interface Server server;
35             interface Get response = toGet(out);
36             interface Put request = toPut(in);
37         endinterface
38     endmodule
39 endpackage
```

- a) Nennen Sie die kompletten CAN_FIRE Bedingungen der Regeln calc und queue. Wie kommen diese Guards zu stande?
- b) Nehmen Sie an, dass jeden Takt versucht wird einen neuen Request in die FIFO in zu schreiben und wenn möglich eine Response aus der FIFO out zu entnehmen. Wie oft feuern die Regeln calc und queue? Warum?
- c) Wie könnte man die Regeln öfter feuern lassen?