

Vorlesung Architekturen und Entwurf von Rechnersystemen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Lösungsvorschlag

Prof. Andreas Koch, Yannick Lavan, Johannes Wirth, Mihaela Damian

Wintersemester 2022/2023
Übungsblatt 1

Diese Übung dient der Vertiefung von Hintergrundwissen zu Bluespec SystemVerilog.

1.1 Register, Wires und CRegs

Bluespec verfügt über verschiedene Elemente, welche das Lesen und Schreiben von Werten ermöglichen. Die gängigsten Elemente sind hierbei Register, Wires und CRegs. In dieser Aufgabe werden diese drei Komponenten genauer betrachtet.

1.1.1 Register

Aus der Vorlesung sollten Sie wissen, dass die Methoden `_read` und `_write` des Reg-Interfaces der Präzedenzrelation `_read < _write` folgen, Lesezugriffe also vor Schreibzugriffen durchgeführt werden. Erläutern Sie kurz, welches Verhalten von Logikelementen auf diese Präzedenzrelation abgebildet wird. Sie dürfen hierbei auch eine Skizze zur Verdeutlichung verwenden.

Lösungsvorschlag:

Register werden in Hardware durch Flip-Flops realisiert. Ein D-Flip-Flop besteht aus zwei in Reihe geschalteten D-Latches, wobei der Clock-Eingang des hinteren Latches invertiert ist. Dadurch kann in der ersten Takthälfte der Wert des vorherigen Taktes gelesen werden (`_read`), der neue Wert wird hierbei vom vorderen D-Latch gehalten. In der zweiten Takthälfte übernimmt der hintere Latch den Wert, welcher vom vorderen Latch gehalten wurde, wodurch dieser im folgenden Takt lesbar ist (`_write`).

1.1.2 Unterschiedliche Komponenten

Erläutern Sie die wesentlichen Unterschiede zwischen Registern, Wires und CRegs. Gehen Sie hierbei besonders auf die Präzedenzrelationen der Lese-/Schreibmethoden und den Zustand der Schaltung am Ende des Taktes ein.
Bonusfrage: Welche verschiedenen Wires sind in Bluespec verfügbar und was unterscheidet sie?

Lösungsvorschlag:

Für Register und CRegs gilt grundsätzlich die Präzedenzrelation `_read < _write`, wobei bei CRegs noch die Portnummer für die Präzedenz relevant ist. Es gilt z.B. `_read[0] < _write[0]`, aber `_write[0] < _read[1]`. Für Wires gilt grundsätzlich die Präzedenzrelation `_write < _read`.

Register behalten einen Wert, der geschrieben wurde für spätere Takte, CRegs halten den in einem Takt zuletzt geschriebenen Wert für spätere Takte und Wires halten Werte nur für die Dauer des Taktes, in dem sie geschrieben wurden.

Im folgenden werden Bluespecs wichtigste Wires kurz erläutert. Weitere Informationen finden Sie im BSV Reference Guide Kapitel B.4.4 und folgende oder in BSV by Example.

mkWire: Wire, bei dem Aufrufe zu `_read` und `_write` in unterschiedlichen Rules erfolgen müssen.

mkBypassWire: `_write` ist `always_enabled`, wodurch die `_read` Methode keine impliziten Bedingungen hat, da das Wire in jedem Takt geschrieben werden muss und damit in jedem Takt gültig ist.

mkDWire: Das DWire wird mit einem Standardwert initialisiert, wodurch `_read` `always_ready` ist. `_read` liefert diesen Standardwert als Rückgabe, wenn die Methode in einem Takt verwendet wird, in dem das DWire nicht geschrieben wurde.

An dieser Stelle wurden nur Wires beschrieben, die auch das Interface Wire implementieren. Es gibt noch weitere Wires mit verschiedenen Interfaces. Diese finden Sie im BSV Reference Guide.

1.2 Scheduling

Aus der vorherigen Aufgabe sollten nun die wichtigsten Präzedenzrelationen bekannt sein. In dieser Aufgabe wird die Auswirkung der Präzedenzen auf das Scheduling einzelner Regeln betrachtet. Verwenden Sie zur Lösung dieser Aufgabe **nicht** den Bluespec Compiler.

1.2.1 Ausführungsreihenfolge

Gegeben sei der folgende BSV Code:

```
1 interface Foo;
2     method Action setX(Int#(32) px);
3     method Int#(32) getY();
4 endinterface
5
6 module mkFoo(Foo);
7     Reg#(Int#(32)) x <- mkReg(0);
8     Reg#(Int#(32)) y <- mkReg(0);
9     Wire#(Bool) even <- mkDWire(True);
10    Wire#(Int#(32)) x2 <- mkDWire(0);
11    rule r1;
12        even <= pack(x)[0] == 0;
13    endrule
14
15    rule r2;
16        if(even) y <= y + x;
17        else y <= y - x2;
18    endrule
19
20    rule r3;
21        x2 <= even ? (x + 42) : (x - 42);
22    endrule
23
24    method Action setX(Int#(32) px);
25        x <= px;
26    endmethod
27
28    method Int#(32) getY();
29        return y;
30    endmethod
31 endmodule
```

Die Regeln verfügen über keine impliziten Bedingungen (Guards) und können alle in jedem Takt feuern.

a) In welcher Reihenfolge feuern die Regeln r1, r2 und r3? Durch welche Präzedenzen wird dieses Verhalten hervorgerufen?

b) Nehmen Sie nun die Methoden setX und getY in den Schedule auf. In welcher Reihenfolge feuern die Regeln und Methoden? Warum ist das so?

Lösungsvorschlag:

a) Die Regeln feuern in der Reihenfolge r1, r3, r2. Das Wire even folgt der Präzedenz `_write < _read`. Da r1 even schreibt und r2 und r3 even lesen muss r1 vor den beiden anderen Rules feuern. x2 ist ebenfalls ein Wire und muss damit zuerst beschrieben werden, bevor es im gleichen Takt gelesen werden kann. Daher muss r3 vor r2 feuern.

b) Die Reihenfolge ist getY, r1, r3, r2, setX. Die Reihenfolge der Rules ändert sich nicht. Jede Rule liest den Wert von x, weshalb die Methode setX, die auf x schreibt, als letztes feuert. getY kann vor r1, r2 oder r3 feuern, da y von der Methode nur gelesen wird. Beide Lösungen sind in diesem Fall gültig. Die genannte Lösung ist die, welche vom bsc erzeugt wird.

1.2.2 Dringlichkeit

Gegeben sei der folgende BSV Code:

```
1 interface Bar;
2     method Action putX(Int#(32) px);
3     method Action putB(Int#(32) pb);
4     method ActionValue#(Int#(32)) getY();
5 endinterface
6
7 module mkBar(Bar);
8     Reg#(Int#(32)) x <- mkReg(0);
9     Reg#(Int#(32)) y <- mkReg(0);
10    Reg#(Int#(32)) b <- mkReg(0);
11    FIFO#(Int#(32)) m <- mkFIFO();
12
13    Reg#(Bool) y_done <- mkReg(False);
14    Reg#(Bool) fire <- mkReg(False);
15    Reg#(Bool) m_done <- mkReg(False);
16
17    rule calc_m2;
18        m.enq(x / b);
19        m_done <= True;
20    endrule
21
22    rule calc_m1(fire);
23        m.enq(b * 1337);
24        m_done <= True;
25    endrule
26
27    rule calc_y (!y_done && m_done);
28        y <= m.first() * x + b;
29        m.deq();
30        y_done <= True;
31    endrule
32
33    rule flip;
34        fire <= !fire;
```

```

35     endrule
36
37     method Action putX(Int#(32) px);
38         x <= px;
39     endmethod
40
41     method Action putB(Int#(32) pb);
42         b <= pb;
43     endmethod
44
45     method ActionValue#(Int#(32)) getY() if(y_done);
46         y_done <= False;
47         return y;
48     endmethod
49 endmodule
50

```

- Welche Bedingung muss erfüllt sein, damit die Regel `calc_y` feuert?
- Geben Sie eine mögliche Ausführungsreihenfolge innerhalb eines Taktes für die Regeln `calc_m1`, `flip` und `calc_y` an und begründen Sie diese Reihenfolge kurz.
- In dem gegebenen Code-Beispiel gibt es ein Problem. Erläutern Sie kurz das Problem und wie es entsteht.
- Wie lässt sich das Problem aus (c) lösen, um die Regel `calc_m1` jeden zweiten Takt feuern zu lassen?

Lösungsvorschlag:

- Die Bedingung ergibt sich aus der Konjunktion der expliziten und aller impliziten Guards. Die explizite Guard ist in diesem Beispiel `(!y_done && m_done)` und die einzige implizite Guard ist `m.i_notEmpty`. Damit ergibt sich die Bedingung `(!y_done && m_done && m.i_notEmpty)`.
- Reihenfolge: `calc_y`, `calc_m1`, `flip`. In der Guard von `calc_y` wird `m_done` gelesen, welches in `calc_m1` geschrieben wird. Damit muss `calc_y` vor `calc_m1` feuern. `calc_m1` liest in seiner Guard `fire`, was in `flip` geschrieben wird. Dadurch wird `calc_m1` vor `flip` feuern.
- Die Regeln `calc_m1` und `calc_m2` stehen im Konflikt zueinander, sofern sie im gleichen Takt feuern können. Dieser Konflikt entsteht, weil beide Regeln auf die FIFO `m` die Methode `enq` aufrufen sollen, welche nur einmal pro Takt ausführbar ist. Durch diesen Konflikt wählt der Compiler willkürlich (aber deterministisch) eine Regel, die im Konfliktfall nicht feuert, was in diesem Fall `calc_m1` ist. In diesem Fall würde die Regel `calc_m1` nie feuern.
- Man kann das Compiler Attribut `descending_urgency` verwenden, um die Reihenfolge, in der der Compiler die Regeln für das Scheduling betrachtet, zu ändern. In diesem Fall würde also `(* descending_urgency="calc_m1, calc_m2"*)` das Problem lösen.

1.3 Feuerbereitschaft

In dieser Aufgabe werden die Bedingungen zur Ausführung von Regeln und Aktionen betrachtet.

1.3.1 CAN_FIRE und WILL_FIRE

Erläutern Sie anhand der Regel `blinky` des folgenden Code-Beispiels den Unterschied zwischen `CAN_FIRE` und `WILL_FIRE`.

```

1 interface FooBar;
2     method Bool pulse();
3 endinterface
4
5 module mkFooBar(FooBar);
6     Wire#(Bool) on <- mkDWire(False);
7     Reg#(Int#(32)) counter <- mkReg(0);
8     Reg#(Int#(32)) const1 <- mkReg(42);
9     Reg#(Int#(32)) const2 <- mkReg(1337);
10    Reg#(Int#(16)) var1 <- mkReg(1);
11
12    rule crazy_stuff;
13        counter <= const1 + const2;
14        const2 <= const2 << 1;
15        const1 <= const1 - 1;
16    endrule
17
18    rule blinky (const1 >= 0);
19        if(pack(counter)[0] == 0) on <= True;
20        var1 <= var1 >> 2;
21    endrule
22
23    method Bool pulse();
24        return on;
25    endmethod
26 endmodule

```

Lösungsvorschlag:

Die CAN_FIRE berechnet sich aus der Konjunktion aller expliziten und impliziten Guards einer Regel und bezieht sich auf die Feuerbereitschaft der Regel. Im Beispiel der Regel blinky existieren keine impliziten Guards, weshalb die CAN_FIRE Bedingung (const1 >= 0) lautet. Die WILL_FIRE Bedingung beschreibt, ob die Regel auch tatsächlich feuert.

Dies kann zum Beispiel nicht der Fall sein, falls ein Konflikt mit einer anderen Regel besteht und diese vom Compiler als dringlicher eingeschätzt wurde. Neben der WILL_FIRE Bedingung einer Regel gibt es noch die WILL_FIRE für Aktionen innerhalb der Regel.

Diese beschreibt, ob die jeweilige Action tatsächlich feuert. Da in diesem Beispiel kein Konflikt besteht ist die WILL_FIRE von blinky gleich zur CAN_FIRE von blinky. In der Regel blinky feuert die Action "var1 <= var1 » 2" immer, wenn die Regel auch feuert. Ihre WILL_FIRE Bedingung ist also gleich der WILL_FIRE der rule blinky.

Die WILL_FIRE Bedingung der Action "on <= True" hängt noch zusätzlich vom Prädikat (pack(counter)[0] == 0) ab.

1.3.2 Implizite Guards

Gegeben sei der folgende Bluespec Code:

```

1 package FunkyFIFO;
2     import FIFO::*;
3     import ClientServer::*;
4     import Vector::*;
5     import GetPut::*;
6
7     interface Bla;
8         interface Server#(Bit#(8), Bit#(8)) server;
9     endinterface
10

```

```

11     module mkBinarizer(Bla);
12         FIFO#(Bit#(8)) in <- mkFIFO();
13         FIFO#(Bit#(8)) out <- mkFIFO();
14         Reg#(UInt#(2)) switch <- mkReg(0);
15         Vector#(4, FIFO#(Bit#(8))) fifos <- replicateM(mkSizedFIFO(1));
16
17         rule calc;
18             let c = fifos[switch].first();
19             fifos[switch].deq();
20             if(c[7] == 1) out.enq(255);
21             else out.enq(0);
22         endrule
23
24         rule queue;
25             let c = in.first();
26             in.deq();
27             fifos[switch].enq(c);
28         endrule
29
30         rule turn;
31             switch <= switch + 1;
32         endrule
33
34         interface Server server;
35             interface Get response = toGet(out);
36             interface Put request = toPut(in);
37         endinterface
38     endmodule
39 endpackage

```

- a) Nennen Sie die kompletten CAN_FIRE Bedingungen der Regeln calc und queue. Wie kommen diese Guards zu stande?
- b) Nehmen Sie an, dass jeden Takt versucht wird einen neuen Request in die FIFO in zu schreiben und wenn möglich eine Response aus der FIFO out zu entnehmen. Wie oft feuern die Regeln calc und queue? Warum?
- c) Wie könnte man die Regeln öfter feuern lassen?

Lösungsvorschlag:

a) CAN_FIRE für calc: (out.i_notFull && fifos_0.i_notEmpty && fifos_1.i_notEmpty && fifos_2.i_notEmpty && fifos_3.i_notEmpty).

CAN_FIRE für queue: (in.i_notEmpty && fifos_0.i_notFull && fifos_1.i_notFull && fifos_2.i_notFull && fifos_3.i_notFull).
Zunächst darf die FIFO out nicht voll sein, wenn calc feuern soll. Weiterhin müssen alle FIFOs im Vector fifos mindestens einen Wert enthalten, da die Konjunktion aller möglichen impliziten Guards gebildet wird. Analoge Begründung für die Regel queue.

b) Die Regel queue feuert exakt ein mal, da die implizite Guard fifos_1.i_notFull danach nicht mehr erfüllt ist und die Regel somit nie wieder feuern kann. Die Regel calc feuert gar nicht, da durch das einmalige feuern von queue nicht alle FIFOs befüllt werden können.

c) Man könnte jeweils für jede FIFO in fifos eine eigene Regel verwenden und in deren Guard den Wert des Registers switch abfragen (vgl. folgender Code).

```

1 module mkBinarizer(Bla);
2     FIFO#(Bit#(8)) in <- mkFIFO();
3     FIFO#(Bit#(8)) out <- mkFIFO();
4     Reg#(UInt#(2)) switch <- mkReg(0);

```

```

5      Vector#(4, FIFO#(Bit#(8))) fifos <- replicateM(mkSizedFIFO(1));
6
7      for(Integer i = 0; i < 4; i = i + 1) begin
8          rule calc (switch == fromInteger(i));
9              let c = fifos[i].first();
10                 fifos[i].deq();
11                 if(c[7] == 1) out.enq(255);
12                 else out.enq(0);
13             endrule
14         end
15
16         for(Integer i = 0; i < 4; i = i + 1) begin
17             rule queue (switch == fromInteger(i));
18                 let c = in.first();
19                 in.deq();
20                 fifos[i].enq(c);
21             endrule
22         end
23
24         rule turn;
25             switch <= switch + 1;
26         endrule
27
28         interface Server server;
29             interface Get response = toGet(out);
30             interface Put request = toPut(in);
31         endinterface
32     endmodule

```