
Architekturen und Entwurf von Rechnersystemen Besprechung Übung 5 + Theorieblatt 3



Wintersemester 2022/2023

Yannick Lavan

Fachgebiet Eingebettete Systeme und ihre Anwendungen







Übung 5: Caches





Cache Theorie und Simulation









Simulator für Rechensysteme





- Simulator für Rechensysteme
- Keine konkreten HDL Implementierungen nötig





- Simulator für Rechensysteme
- Keine konkreten HDL Implementierungen nötig
- Schnelle DSE mit vielen Systemparametern möglich





- Simulator für Rechensysteme
- Keine konkreten HDL Implementierungen nötig
- Schnelle DSE mit vielen Systemparametern möglich
- Auch Mikroarchitektur simulierbar





- Simulator für Rechensysteme
- Keine konkreten HDL Implementierungen nötig
- Schnelle DSE mit vielen Systemparametern möglich
- Auch Mikroarchitektur simulierbar
 - Pipelinestufen visualisierbar





- Simulator für Rechensysteme
- Keine konkreten HDL Implementierungen nötig
- Schnelle DSE mit vielen Systemparametern möglich
- Auch Mikroarchitektur simulierbar
 - Pipelinestufen visualisierbar
 - Visualisierungsformat auch in HDL-Simulationen nutzbar



Aufgabe 5.1a - Grundbegriffe



Ein direct-mapped Cache ist _____ set-associative und ein vollassoziativer Cache mit *m* Cache-Blöcken ist _____ set-associative.



Aufgabe 5.1a - Grundbegriffe



Ein direct-mapped Cache ist 1-way set-associative und ein vollassoziativer Cache mit *m* Cache-Blöcken ist ______ set-associative.



Aufgabe 5.1a - Grundbegriffe



Ein direct-mapped Cache ist 1-way set-associative und ein vollassoziativer Cache mit *m* Cache-Blöcken ist *m*-way set-associative.



Aufgabe 5.1b - Cache-Konfiguration



Eckdaten:

- Speicher 1 kB Byte-adressierbar
- Cache Capacity 32 B, 4-way set-associative, Blockgröße 4 B
- Bestimmung Bitbreiten von Tag, Index, Offset





Adressbreite gesamt:

$$\textit{W}_{\textit{address}} = \textit{log}_2(1024) = 10$$





Adressbreite gesamt:

$$w_{address} = log_2(1024) = 10$$

Breite Offset:

$$\textit{w}_{\textit{offset}} = \textit{log}_2(\mathsf{Blockgr\"{o}Be}) = \textit{log}_2(4) = 2$$





Adressbreite gesamt:

$$w_{address} = log_2(1024) = 10$$

Breite Offset:

$$w_{offset} = log_2(Blockgr\"{o}Be) = log_2(4) = 2$$





Adressbreite gesamt:

$$w_{address} = log_2(1024) = 10$$

Breite Offset:

$$\textit{w}_{\textit{offset}} = \textit{log}_2(\mathsf{Blockgr\"{o}Be}) = \textit{log}_2(4) = 2$$

$$n_{blocks} = \frac{\text{Capacity}}{\text{Blockgröße}} = \frac{32}{4} = 8$$





Adressbreite gesamt:

$$W_{address} = log_2(1024) = 10$$

Breite Offset:

$$w_{\text{offset}} = log_2(Blockgr\"{o}Be) = log_2(4) = 2$$

$$n_{blocks} = rac{ ext{Capacity}}{ ext{Blockgr\"oße}} = rac{32}{4} = 8$$
 $n_{ ext{sets}} = rac{n_{blocks}}{ ext{Associativity}} = rac{8}{4} = 2$





Adressbreite gesamt:

$$W_{address} = log_2(1024) = 10$$

Breite Offset:

$$\textit{w}_{\textit{offset}} = \textit{log}_2(\mathsf{Blockgr\"{o}Be}) = \textit{log}_2(4) = 2$$

$$\begin{split} n_{blocks} &= \frac{\text{Capacity}}{\text{Blockgr\"oße}} = \frac{32}{4} = 8 \\ n_{\text{sets}} &= \frac{n_{blocks}}{\text{Associativity}} = \frac{8}{4} = 2 \\ w_{index} &= \log_2(n_{\text{sets}}) = \log_2(2) = 1 \end{split}$$





Adressbreite gesamt:

$$w_{address} = log_2(1024) = 10$$

Breite Offset:

$$w_{\text{offset}} = log_2(Blockgr\"{o}Be) = log_2(4) = 2$$

Breite Index:

$$n_{blocks} = rac{ ext{Capacity}}{ ext{Blockgr\"oße}} = rac{32}{4} = 8$$
 $n_{sets} = rac{n_{blocks}}{ ext{Associativity}} = rac{8}{4} = 2$ $w_{index} = log_2(n_{sets}) = log_2(2) = 1$

Breite Tag:

$$W_{\text{tag}} = W_{\text{address}} - (W_{\text{index}} + W_{\text{offset}}) = 10 - (1+2) = 7$$




Aufgabe 5.1b - Cache Skizze





Aufgabe 5.1b - Cache Skizze













Zugriffe:0, 64, 4, 80, 8, 96, 12, 112, 128, 0,68, 4, 84, 8, 100, 12, 116, 132





- Zugriffe:0, 64, 4, 80, 8, 96, 12, 112, 128, 0,68, 4, 84, 8, 100, 12, 116, 132
- Zugriffe in Hex:0x0, 0x40, 0x4, 0x50, 0x8, 0x60,0xc, 0x70, 0x80, 0x0, 0x44, 0x4,0x54, 0x8, 0x64, 0xc, 0x74, 0x84

Block 3	Block 2	Block 1	Block 0	Set
				1
				0






- Zugriffe:
 - 0, 64, 4, 80, 8, 96, 12, 112, 128, 0, 68, 4, 84, 8, 100, 12, 116, 132
- Zugriffe in Hex: 0x0, 0x40, 0x4, 0x50, 0x8, 0x60, 0xc, 0x70, 0x80, 0x0, 0x44, 0x4, 0x54, 0x8, 0x64, 0xc, 0x74, 0x84
- Zugriff 10 Conflict Miss, Zugriffe 14 & 16 Capacity Misses

Block 3	Block 2	Block 1	Block 0	Set
132_{18} , 84_{13}	12 ₁₆ , 68 ₁₁	100 ₁₅ , 12 ₇	116 ₁₇ , 4 _{3,12}	1
0 ₁₀ , 8 ₅	1289, 804	112 ₈ , 64 ₂	8 ₁₄ , 96 ₆ , 0 ₁	0













 Ziel: Verstehen wie Software Performanz beeinflusst








- Ziel: Verstehen wie Software Performanz beeinflusst
- Erste Verwendung von gem5







- Ziel: Verstehen wie Software Performanz beeinflusst
- Erste Verwendung von gem5
- Software: Multiplikation zweier Matrizen ($[50 \times 10] \cdot [10 \times 50]$)







```
 \begin{cases}  \text{for } (\text{row\_a} = \textbf{0}; \text{ row\_a} < \text{rows\_a}; \text{ row\_a} + +) \\  \{ & \text{for } (\text{col\_b} = \textbf{0}; \text{ col\_b} < \text{cols\_b}; \text{ col\_b} + +) \\  \{ & \text{result}[\text{row\_a}][\text{col\_b}] = \textbf{0}; \\  \text{for } (k = \textbf{0}; k < \text{rows\_b}; k + +) \\  \{ & \text{result}[\text{row\_a}][\text{col\_b}] + = a[\text{row\_a}][k] * b[k][\text{col\_b}]; \\  \} \\  \} \end{cases}
```





```
for (row_a = 0; row_a < rows_a; row_a++)
{
    for (col_b = 0; col_b < cols_b; col_b++)
    {
        result[row_a][col_b] = 0;
        for (k = 0; k < rows_b; k++)
        {
            result[row_a][col_b] += a[row_a][k] * b[k][col_b];
        }
    }
}</pre>
```

```
result[row_a][col_b]: 2 \cdot rows_b \cdot cols_b \cdot rows_a = 2 \cdot 10 \cdot 50 \cdot 50
```





```
 \begin{cases}  \text{for } (\text{row\_a} = \textbf{0}; \, \text{row\_a} < \text{rows\_a}; \, \text{row\_a} + +) \\  \{ & \text{for } (\text{col\_b} = \textbf{0}; \, \text{col\_b} < \text{cols\_b}; \, \text{col\_b} + +) \\  \{ & \text{result}[\text{row\_a}][\text{col\_b}] = \textbf{0}; \\  & \text{for } (k = \textbf{0}; \, k < \text{rows\_b}; \, k + +) \\  \{ & \text{result}[\text{row\_a}][\text{col\_b}] + = \text{a}[\text{row\_a}][k] * \text{b}[k][\text{col\_b}]; \\  \} \\  \} \end{cases}
```

- result[row_a][col_b]: $2 \cdot rows_b \cdot cols_b \cdot rows_a = 2 \cdot 10 \cdot 50 \cdot 50$
- Ähnlich für a[row_a][k] und b[k][col_b]





```
for (row_a = 0; row_a < rows_a; row_a++)
{
    for (col_b = 0; col_b < cols_b; col_b++)
    {
        result[row_a][col_b] = 0;
        for (k = 0; k < rows_b; k++)
        {
            result[row_a][col_b] += a[row_a][k] * b[k][col_b];
        }
    }
}</pre>
```

- result[row_a][col_b]: $2 \cdot rows_b \cdot cols_b \cdot rows_a = 2 \cdot 10 \cdot 50 \cdot 50$
- Ähnlich für a[row_a][k] und b[k][col_b]
- $\Rightarrow 4 \cdot 10 \cdot 50 \cdot 50$





```
for (row_a = 0; row_a < rows_a; row_a++)
{
    for (col_b = 0; col_b < cols_b; col_b++)
    {
        result[row_a][col_b] = 0;
        for (k = 0; k < rows_b; k++)
        {
            result[row_a][col_b] += a[row_a][k] * b[k][col_b];
        }
    }
}</pre>
```

- result[row_a][col_b]: $2 \cdot rows_b \cdot cols_b \cdot rows_a = 2 \cdot 10 \cdot 50 \cdot 50$
- Ähnlich für a[row_a][k] und b[k][col_b]
- $\Rightarrow 4 \cdot 10 \cdot 50 \cdot 50$
- Initialisierung result: 50 · 50



Aufgabe 5.2a - Matrixmultiplikation Code



```
for (row_a = 0; row_a < rows_a; row_a++)
{
    for (col_b = 0; col_b < cols_b; col_b++)
    {
        result[row_a][col_b] = 0;
        for (k = 0; k < rows_b; k++)
        {
             result[row_a][col_b] += a[row_a][k] * b[k][col_b];
        }
    }
}</pre>
```

- result[row_a][col_b]: $2 \cdot rows_b \cdot cols_b \cdot rows_a = 2 \cdot 10 \cdot 50 \cdot 50$
- Ahnlich für a[row_a][k] und b[k][col_b]
- $\Rightarrow 4 \cdot 10 \cdot 50 \cdot 50$
- Initialisierung result: 50 · 50
- $\Rightarrow 50 \cdot 50 + 4 \cdot 10 \cdot 50 \cdot 50 = 77500$







■ Insgesamt 395258 Speicherzugriffe





- Insgesamt 395258 Speicherzugriffe
- 359115 Hits





- Insgesamt 395258 Speicherzugriffe
- **359115 Hits**
- 36143 Misses





- Insgesamt 395258 Speicherzugriffe
- 359115 Hits
- **36143 Misses**
- Hitrate $\approx 90.8\%$





- Insgesamt 395258 Speicherzugriffe
- **359115 Hits**
- **36143 Misses**
- Hitrate $\approx 90.8\%$
- **395258 > 77500**





- Insgesamt 395258 Speicherzugriffe
- **359115 Hits**
- **36143 Misses**
- Hitrate $\approx 90.8\%$
- 395258 > 77500
 - Wie entsteht dieser Unterschied?





- Insgesamt 395258 Speicherzugriffe
- **359115 Hits**
- 36143 Misses
- Hitrate $\approx 90.8\%$
- 395258 > 77500
 - Wie entsteht dieser Unterschied?
 - $lue{}$ Lokale Variablen! Nicht immer Platz in Register File \Rightarrow Stack





- \blacksquare A[3][4] = 0x6f088
- \blacksquare A[2][4] = 0x6f060
- = A[2][5] = 0x6f064

```
// Variante A:

for(j=0;j<10;j++)

for(i=0;i<100;i++)

A[i][j] = 2*A[i][j];

// Variante B:

int\ i,j;

for(i=0;i<100;i++)

for(j=0;j<10;j++)

A[i][j] = 2*A[i][j];
```





```
// Variante A:
for(j=0;j<10;j++)
for(i=0;i<100;i++)
A[i][j] = 2*A[i][j];
// Variante B:
int i,j;
for(j=0;i<100;i++)
for(j=0;j<10;j++)
A[i][i] = 2*A[i][i]:
```

- = A[3][4] = 0x6f088
- = A[2][4] = 0x6f060
- A[2][5] = 0x6f064
- Welche Variante terminiert nach kürzerer Zeit?





```
// Variante A:
for(j=0;j<10;j++)
for(i=0;i<100;i++)
A[i][j] = 2*A[i][j];
// Variante B:
int i,j;
for(j=0;i<100;i++)
for(j=0;j<10;j++)
A[i][j] = 2*A[i][j];
```

- \blacksquare A[3][4] = 0x6f088
- = A[2][4] = 0x6f060
- = A[2][5] = 0x6f064
- Welche Variante terminiert nach kürzerer Zeit?
 - Cache: 16 Sets mit 64B pro Set ⇒ betrachte letzte 10 Bit (4 Index, 6 Offset)





```
// Variante A: for(j=0;j<10;j++) for(i=0;i<100;i++) A[i][j] = 2*A[i][j]; 

// Variante B: int i, j; for(i=0;i<100;i++) for(j=0;j<10;j++) A[i][j] = 2*A[i][j];
```

- \blacksquare A[3][4] = 0x6f088
- = A[2][4] = 0x6f060
- = A[2][5] = 0x6f064
- Welche Variante terminiert nach kürzerer Zeit?
 - Cache: 16 Sets mit 64B pro Set ⇒ betrachte letzte 10 Bit (4 Index, 6 Offset)
 - A[3][4] liegt in Set 2, A[2][4] und
 A[2][5] in Set 1.





- \blacksquare A[3][4] = 0x6f088
- = A[2][4] = 0x6f060
- \blacksquare A[2][5] = 0x6f064
- Welche Variante terminiert nach kürzerer Zeit?
 - Cache: 16 Sets mit 64B pro Set ⇒ betrachte letzte 10 Bit (4 Index, 6 Offset)
 - A[3][4] liegt in Set 2, A[2][4] und A[2][5] in Set 1.
 - A[2][4] wird in den Cache geladen ⇒A[2][5] wird in Cache geladen





```
\label{eq:continuous_problem} \begin{split} // \ & \text{Variante } A: \\ & \text{for}(j=0;j<10;j++) \\ & \text{for}(i=0;i<100;i++) \\ & A[i][j] = 2^*A[i][j] \; ; \\ // \ & \text{Variante } B: \\ & \text{int } i,j; \\ & \text{for}(i=0;i<100;i++) \\ & \text{for}(j=0;j<10;j++) \\ & A[i][j] = 2^*A[i][j] \; ; \end{split}
```

- = A[3][4] = 0x6f088
- = A[2][4] = 0x6f060
- \blacksquare A[2][5] = 0x6f064
- Welche Variante terminiert nach kürzerer Zeit?
 - Cache: 16 Sets mit 64B pro Set ⇒ betrachte letzte 10 Bit (4 Index, 6 Offset)
 - A[3][4] liegt in Set 2, A[2][4] und
 A[2][5] in Set 1.
 - A[2][4] wird in den Cache geladen ⇒A[2][5] wird in Cache geladen
 - ⇒ greife zeitnah auf A[2][5] zu





```
\label{eq:continuous_problem} $$ // \ Variante A: $$ for(j=0;j<10;j++) $$ for(i=0;i<100;i++) $$ A[i][j] = 2*A[i][j] ; $$ // \ Variante B: $$ int i,j; $$ for(j=0;i<100;i++) $$ for(j=0;j<10;j++) $$ A[i][j] = 2*A[i][j] ; $$ $$
```

- \blacksquare A[3][4] = 0x6f088
- = A[2][4] = 0x6f060
- \blacksquare A[2][5] = 0x6f064
- Welche Variante terminiert nach kürzerer Zeit?
 - Cache: 16 Sets mit 64B pro Set ⇒ betrachte letzte 10 Bit (4 Index, 6 Offset)
 - A[3][4] liegt in Set 2, A[2][4] und
 A[2][5] in Set 1.
 - A[2][4] wird in den Cache geladen ⇒ A[2][5] wird in Cache geladen
 - ⇒ greife zeitnah auf A[2][5] zu
 - ⇒ Variante B schneller, da weniger Misses





```
 \begin{cases}  & \text{for } (\text{row\_a} = 0; \text{ row\_a} < \text{row\_a}; \text{ row\_a} + +) \\  & \text{for } (\text{col\_b} = 0; \text{ col\_b} < \text{cols\_b}; \text{ col\_b} + +) \\  & \text{result}[\text{row\_a}][\text{col\_b}] = 0; \\  & \text{for } (k = 0; k < \text{rows\_b}; k + +) \\  & \text{result}[\text{row\_a}][\text{col\_b}] + = a[\text{row\_a}][k] * b[k][\text{col\_b}]; \\  & \text{} \\  & \text{} \end{cases} \\  & \text{} \end{cases}
```





 Zur Erinnerung: Spalten einer Reihe liegen im Speicher hintereinander

```
 \begin{array}{l} \mbox{for (row\_a = 0; row\_a < rows\_a; row\_a++)} \\ \{ & \mbox{for (col\_b = 0; col\_b < cols\_b; col\_b++)} \\ \{ & \mbox{result[row\_a][col\_b] = 0;} \\ & \mbox{for (k = 0; k < rows\_b; k++)} \\ \{ & \mbox{result[row\_a][col\_b] += a[row\_a][k] * b[k][col\_b];} \\ & \mbox{} \} \\ \} \end{array}
```





```
for (row_a = 0; row_a < rows_a; row_a++)
{
    for (col_b = 0; col_b < cols_b; col_b++)
    {
        result[row_a][col_b] = 0;
        for (k = 0; k < rows_b; k++)
        {
            result[row_a][col_b] += a[row_a][k] * b[k][col_b];
        }
    }
}</pre>
```

- Zur Erinnerung: Spalten einer Reihe liegen im Speicher hintereinander
- ⇒ Wird ein Element geladen werden auch andere Elemente in der gleichen Reihe geladen





```
for (row_a = 0; row_a < rows_a; row_a++)
{
    for (col_b = 0; col_b < cols_b; col_b++)
    {
        result[row_a][col_b] = 0;
        for (k = 0; k < rows_b; k++)
        {
            result[row_a][col_b] += a[row_a][k] * b[k][col_b];
        }
    }
}</pre>
```

- Zur Erinnerung: Spalten einer Reihe liegen im Speicher hintereinander
- ⇒ Wird ein Element geladen werden auch andere Elemente in der gleichen Reihe geladen
- ⇒ Konsekutive Iterationen über Spalten





```
for (row_a = 0; row_a < rows_a; row_a++)
{
    for (col_b = 0; col_b < cols_b; col_b++)
    {
        result[row_a][col_b] = 0;
        for (k = 0; k < rows_b; k++)
        {
            result[row_a][col_b] += a[row_a][k] * b[k][col_b];
        }
    }
}</pre>
```

- Zur Erinnerung: Spalten einer Reihe liegen im Speicher hintereinander
- ⇒ Wird ein Element geladen werden auch andere Elemente in der gleichen Reihe geladen
- → Konsekutive Iterationen über Spalten
- ⇒ Iterationsvariablen von außen nach innen:





```
for (row_a = 0; row_a < rows_a; row_a++)
{
    for (col_b = 0; col_b < cols_b; col_b++)
    {
        result[row_a][col_b] = 0;
        for (k = 0; k < rows_b; k++)
        {
            result[row_a][col_b] += a[row_a][k] * b[k][col_b];
        }
    }
}</pre>
```

- Zur Erinnerung: Spalten einer Reihe liegen im Speicher hintereinander
- ⇒ Wird ein Element geladen werden auch andere Elemente in der gleichen Reihe geladen
- → Konsekutive Iterationen über Spalten
- ⇒ Iterationsvariablen von außen nach innen:
 - row_a, indiziert immer Reihe





```
 \begin{array}{l} \mbox{for (row\_a = 0; row\_a < rows\_a; row\_a++)} \\ \{ & \mbox{for (col\_b = 0; col\_b < cols\_b; col\_b++)} \\ \{ & \mbox{result[row\_a][col\_b] = 0;} \\ & \mbox{for (k = 0; k < rows\_b; k++)} \\ \{ & \mbox{result[row\_a][col\_b] += a[row\_a][k] * b[k][col\_b];} \\ & \mbox{} \} \\ \} \\ \} \\ \end{array}
```

- Zur Erinnerung: Spalten einer Reihe liegen im Speicher hintereinander
- ⇒ Wird ein Element geladen werden auch andere Elemente in der gleichen Reihe geladen
- → Konsekutive Iterationen über Spalten
- ⇒ Iterationsvariablen von außen nach innen:
 - row_a, indiziert immer Reihe
 - k, indiziert Spalte w\u00e4hrend row_a Reihe angibt. Indiziert Reihe w\u00e4hrend col_b Spalte angibt





```
for (row_a = 0; row_a < rows_a; row_a++)
{
    for (col_b = 0; col_b < cols_b; col_b++)
    {
        result[row_a][col_b] = 0;
        for (k = 0; k < rows_b; k++)
        {
            result[row_a][col_b] += a[row_a][k] * b[k][col_b];
        }
    }
}</pre>
```

- Zur Erinnerung: Spalten einer Reihe liegen im Speicher hintereinander
- ⇒ Wird ein Element geladen werden auch andere Elemente in der gleichen Reihe geladen
- → Konsekutive Iterationen über Spalten
- ⇒ Iterationsvariablen von außen nach innen:
 - row_a, indiziert immer Reihe
 - k, indiziert Spalte w\u00e4hrend row_a Reihe angibt. Indiziert Reihe w\u00e4hrend col_b Spalte angibt
 - **col_b**, indiziert immer Spalte








Abbildung: Anzahl der Speicherzugriffe




Abbildung: Hit und Miss Rates im Vergleich




Abbildung: Simulationticks im Vergleich









Cache Konfiguration wirkt sich auf Anzahl und Art der Misses aus





- Cache Konfiguration wirkt sich auf Anzahl und Art der Misses aus
- Schrittweise Evaluation verschiedener Cache-Parameter bei gleichbleibendem Programm





- Cache Konfiguration wirkt sich auf Anzahl und Art der Misses aus
- Schrittweise Evaluation verschiedener Cache-Parameter bei gleichbleibendem Programm
- ⇒ Gleichbleibende Datengröße und Anzahl Speicherzugriffe



Aufgabe 5.3a - Untersuchung verschiedener Cache Größen







Abbildung: Cache Hits und Misses für verschiedene Cache Größen



Aufgabe 5.3a - Untersuchung verschiedener Cache Größen





1,2E+10 1E+10 Anzahl an Simulationszyklen 8E+09 6F+09 4F+09 2E+09 128B 256B 512B 8kB 16kB Cache Größe

Abbildung: Cache Hits und Misses für verschiedene Cache Größen

Abbildung: Ausführungszeiten für verschiedene Cache Größen









Abbildung: Cache Hits und Misses für verschiedene Assoziativitäten








Miss Rate sinkt mit steigender Associativity

Abbildung: Cache Hits und Misses für verschiedene Assoziativitäten








- Miss Rate sinkt mit steigender Associativity
 - Ausnahme: 8-way set-associative Cache. Warum?

Abbildung: Cache Hits und Misses für verschiedene Assoziativitäten







- Miss Rate sinkt mit steigender Associativity
 - Ausnahme: 8-way set-associative Cache. Warum?
 - ⇒ 8-way set-associative Cache = vollassoziativer Cache

Abbildung: Cache Hits und Misses für verschiedene Assoziativitäten








Abbildung: Cache Hits und Misses für verschiedene Assoziativitäten

- Miss Rate sinkt mit steigender Associativity
 - Ausnahme: 8-way set-associative Cache. Warum?
 - ⇒ 8-way set-associative Cache = vollassoziativer Cache
 - ⇒ Einfluss LRU-Strategie und ausgeführte Anwendung



Aufgabe 5.3b - Untersuchung der Assoziativität






Abbildung: Cache Hits und Misses für verschiedene Assoziativitäten

- Miss Rate sinkt mit steigender Associativity
 - Ausnahme: 8-way set-associative Cache. Warum?
 - ⇒ 8-way set-associative Cache = vollassoziativer Cache
 - ⇒ Einfluss LRU-Strategie und ausgeführte Anwendung
 - ⇒ Ältester Eintrag wird entfernt, obwohl potenziell bald benötigt



Aufgabe 5.3b - Untersuchung der Assoziativität






Abbildung: Cache Hits und Misses für verschiedene Assoziativitäten

- Miss Rate sinkt mit steigender Associativity
 - Ausnahme: 8-way set-associative Cache. Warum?
 - ⇒ 8-way set-associative Cache = vollassoziativer Cache
 - ⇒ Einfluss LRU-Strategie und ausgeführte Anwendung
 - ⇒ Ältester Eintrag wird entfernt, obwohl potenziell bald benötigt
 - Mehrere Sets reduzieren
 Wahrscheinlichkeit für diesen Fall









Abbildung: Ausführungszeit für verschiedene Hierarchiekonfigurationen








 System mit zwei Cachestufen schneller als einzelner direct-mapped Cache

Abbildung: Ausführungszeit für verschiedene Hierarchiekonfigurationen








- System mit zwei Cachestufen schneller als einzelner direct-mapped Cache
- ⇒ Niedrigere Miss-Penalty

Abbildung: Ausführungszeit für verschiedene Hierarchiekonfigurationen







- System mit zwei Cachestufen schneller als einzelner direct-mapped Cache
- ⇒ Niedrigere Miss-Penalty
 - Aber: Zweistufiges System langsamer als 4-way set-associative L1 Cache

Abbildung: Ausführungszeit für verschiedene Hierarchiekonfigurationen








Abbildung: Ausführungszeit für verschiedene Hierarchiekonfigurationen

- System mit zwei Cachestufen schneller als einzelner direct-mapped Cache
- ⇒ Niedrigere Miss-Penalty
- Aber: Zweistufiges System langsamer als 4-way set-associative L1 Cache
- ⇒ Weniger Conflict Misses ⇒ keine Miss-Penalty





I\$-Größe	Ticks
128B	12771783000
256B	8516973000
512B	5147377000
1kB	5147377000
64kB	5147377000





Performanz steigt mit wachsender I\$-Größe

I\$-Größe	Ticks
128B	12771783000
256B	8516973000
512B	5147377000
1kB	5147377000
64kB	5147377000





I\$-Größe	Ticks
128B	12771783000
256B	8516973000
512B	5147377000
1kB	5147377000
64kB	5147377000

- Performanz steigt mit wachsender I\$-Größe
- Stagniert ab 512B Größe





I\$-Größe	Ticks
128B	12771783000
256B	8516973000
512B	5147377000
1kB	5147377000
64kB	5147377000

- Performanz steigt mit wachsender I\$-Größe
- Stagniert ab 512B Größe
- Warum?





I\$-Größe	Ticks
128B	12771783000
256B	8516973000
512B	5147377000
1kB	5147377000
64kB	5147377000

- Performanz steigt mit wachsender I\$-Größe
- Stagniert ab 512B Größe
- Warum?
 - Performanzsteigerung: Programm hauptsächlich Schleifen ⇒ weniger Capacity Misses durch höhere Capacity





I\$-Größe	Ticks
128B	12771783000
256B	8516973000
512B	5147377000
1kB	5147377000
64kB	5147377000

- Performanz steigt mit wachsender I\$-Größe
- Stagniert ab 512B Größe
- Warum?
 - Performanzsteigerung: Programm hauptsächlich Schleifen ⇒ weniger Capacity Misses durch höhere Capacity
 - Stagnation: Programm gerade einmal 576B groß





I\$-Größe	Ticks
128B	12771783000
256B	8516973000
512B	5147377000
1kB	5147377000
64kB	5147377000

- Performanz steigt mit wachsender I\$-Größe
- Stagniert ab 512B Größe
- Warum?
 - Performanzsteigerung: Programm hauptsächlich Schleifen ⇒ weniger Capacity Misses durch höhere Capacity
 - Stagnation: Programm gerade einmal 576B groß
 - → Performanzrelevanter Code passt vollständig in Cache



Aufgabe 5.3e - Performanz ohne Caches






Abbildung: Simulationsticks für verschiedene Cache-Konfigurationen aus dieser Übung





Cache Hardware



Cache Hardware - Motivation



- Vertiefung der in den vorherigen Aufgaben erlangten Kenntnisse
- Vertiefung BSV-Kenntnisse der vorherigen Übungen
 - Vector
 - Structs/Tagged-Unions
 - for-Schleifen
 - FSMs
 - Subinterfaces
- Ähnliche Konzepte in Betriebssystemen (Paging)









N-way set-associative Cache





- N-way set-associative Cache
- Write-back Strategie





- N-way set-associative Cache
- Write-back Strategie
- Ansatz:





- N-way set-associative Cache
- Write-back Strategie
- Ansatz:
 - Cache verwaltet nur Daten





- N-way set-associative Cache
- Write-back Strategie
- Ansatz:
 - Cache verwaltet nur Daten
 - Controller steuert Cache (Anfragen, Befüllung, Ersetzungsstrategie)





- N-way set-associative Cache
- Write-back Strategie
- Ansatz:
 - Cache verwaltet nur Daten
 - Controller steuert Cache (Anfragen, Befüllung, Ersetzungsstrategie)
- Cache Interface:





- N-way set-associative Cache
- Write-back Strategie
- Ansatz:
 - Cache verwaltet nur Daten
 - Controller steuert Cache (Anfragen, Befüllung, Ersetzungsstrategie)
- Cache Interface:
 - 1s_server-Interface Server Interface, das Tagged Union akzeptiert und ein Maybe mit Tagged Union zurückliefert





- N-way set-associative Cache
- Write-back Strategie
- Ansatz:
 - Cache verwaltet nur Daten
 - Controller steuert Cache (Anfragen, Befüllung, Ersetzungsstrategie)
- Cache Interface:
 - 1s_server-Interface Server Interface, das Tagged Union akzeptiert und ein Maybe mit Tagged Union zurückliefert
 - updateBlock Ersetze ganzen Cache-Block





- N-way set-associative Cache
- Write-back Strategie
- Ansatz:
 - Cache verwaltet nur Daten
 - Controller steuert Cache (Anfragen, Befüllung, Ersetzungsstrategie)
- Cache Interface:
 - 1s_server-Interface Server Interface, das Tagged Union akzeptiert und ein Maybe mit Tagged Union zurückliefert
 - updateBlock Ersetze ganzen Cache-Block
 - getBlock Liefere ganzen Cache-Block (falls valide) oder tagged Invalid



Cache Hardware - BSV Typen



Structs und Typedefs für bessere Lesbarkeit des Codes

```
1 typedef Bit#(ADDR WIDTH)
                                     Address:
2 typedef Bit#(WORD_WIDTH)
                                     Data:
3 typedef Bit#(TAG WIDTH)
                                    Tag:
4 typedef Bit#(BLOCK OFFSET WIDTH)
   → BlockOffset:
5 typedef Bit#(BYTE OFFSET WIDTH)
   \hookrightarrow ByteOffset;
6 typedef Bit#(INDEX WIDTH)
                                     Index:
7 typedef Bit#(WAY WIDTH)
                                    Way:
9 typedef struct {
   Tag tag:
   Index index:
11
   BlockOffset block offset:
   ByteOffset byte offset:
  } DecodedAddress deriving (Bits, FShow):
```



```
1 module mkCache(Cache):
    FIFO#(CacheReg) reg fifo <- mkFIFO;
    FIFO#(Maybe#(CacheRsp)) rsp fifo <- mkFIFO;
    Vector#(N SETS, Vector#(ASSOCIATIVITY, Reg#(Maybe#(CacheEntry)))) data_field <-

→ replicateM(replicateM(mkReg(tagged Invalid)));

 5
    // Internal logic on next slides...
    method Action updateBlock(CacheEntry new entry, Index set, Way position);
     data field[set][position] <= tagged Valid new entry;
    endmethod
10
11
12
    method Maybe#(CacheEntry) getBlock(Index set, Way position);
      Maybe#(CacheEntry) block = data field[set][position]:
13
     return block:
14
    endmethod
15
16
    interface Server ls server:
17
     interface Put request = toPut(req fifo):
18
19
      interface Get response = toGet(rsp_fifo):
    endinterface
21 endmodule
```



Cache Hardware - Blocksuche



Ziel: Finde Weg in Set mit passendem Tag

```
1 function Tuple2#(Bool, Way) findWay(Vector#(ASSOCIATIVITY, Reg#(Maybe#(CacheEntry))) set, Tag tag);
    Way pos = 0;
    Bool hit = False;
    for(Integer i = 0; i < valueOf(ASSOCIATIVITY); i = i + 1) begin
     let entry i = set[i]:
     if(entry i matches tagged Valid .e) begin
       if(e.tag == tag) begin
         pos = fromInteger(i);
        hit = True:
10
       end
11
     end
12
13
    end
    return tuple2(hit, pos);
  endfunction
```

Cache Hardware - Cache Requests



```
1 rule handle req;
    let req = req fifo.first();
    req fifo.deq();
    DecodedAddress addr:
    Data data = 0:
    if(req matches tagged Load .load)
       addr = load; // LoadReg was just a typedef to DecodedAddress
    else begin
       addr = req.Store.addr;
       data = req.Store.data;
10
    end
11
12
    let set = addr.index:
13
    let row = data field[set]:
14
15
    match \{.hit, .pos\} = findWay(row, addr.tag);
    CacheRsp rsp = unpack(0);
17
```



Cache Hardware - Cache Responses



```
if(hit) begin
      let entry data = fromMaybe(defaultValue, row[pos]).data block:
      if(req matches tagged Load .load) begin
       data = entry data[addr.block offset];
       rsp = tagged LoadResponse LoadRsp{way: pos, data: data};
      end
      else if(req matches tagged Store .store) begin
       entry data[addr.block offset] = data;
10
       CacheEntry upd = CacheEntry{
11
          dirty: True.
          tag: addr.tag.
12
          data block: entry data
13
14
       data field[set][pos] <= tagged Valid upd;
15
       rsp = tagged StoreResponse pos:
16
17
      end
18
      rsp fifo.eng(tagged Valid rsp);
    end
19
    else
20
      rsp_fifo.eng(tagged Invalid):
21
22 endrule
```





- Vertiefte Konzepte:
 - Structs
 - Pattern Matching
 - Maybe
 - Tuples
 - Schleifen
- Fragen zu mkCache?



Fragerunde



Fragen zu Übung 5?

