
# Architekturen und Entwurf von Rechnersystemen Besprechung Übung 6



Wintersemester 2022/2023

#### **Johannes Wirth**

Fachgebiet Eingebettete Systeme und ihre Anwendungen







## Übung 6: Cache Controller & AXI






## **Cache Controller**



#### **Cache Controller**








#### **High-Level FSM**







#### Aufgabe 6.1c - IDLE-State



- Warten auf neuen Request von CPU, speichern in curr\_req.
- Wechsel in Zustand CacheAccess.



## Aufgabe 6.1c - IDLE-State



- Warten auf neuen Request von CPU, speichern in curr\_req.
- Wechsel in Zustand CacheAccess.

```
rule idle(state == Idle);
curr_req <= cpu_req.first();
cpu_req.deq();
state <= Access;
endrule</pre>
```





- Der aktuelle Speicherrequest liegt im Register curr\_req.
- Die Anfrage soll zunächst an den Cache weitergeleitet werden.





- Der aktuelle Speicherrequest liegt im Register curr\_req.
- Die Anfrage soll zunächst an den Cache weitergeleitet werden.





- Der aktuelle Speicherrequest liegt im Register curr\_req.
- Die Anfrage soll zunächst an den Cache weitergeleitet werden.

```
1 action
      DecodedAddress req addr;
     CacheReg to cache:
      if(curr req matches tagged Read .rd) begin
         req addr = decode(rd.addr):
         to cache = tagged Load req addr;
     end
     else begin
         WriteReq wr = curr req.Write; // There are only two tags, so we know this is the one.
         req addr = decode(wr.addr):
10
         Data reg data = wr.data:
11
         to cache = tagged Store StoreReg{addr: reg_addr, data: reg_data};
12
13
     end
```





- Der aktuelle Speicherrequest liegt im Register curr\_req.
- Die Anfrage soll zunächst an den Cache weitergeleitet werden.

```
1 action
      DecodedAddress req addr;
     CacheReg to cache:
      if(curr req matches tagged Read .rd) begin
         req addr = decode(rd.addr):
         to cache = tagged Load req addr;
     end
     else begin
         WriteReq wr = curr req.Write; // There are only two tags, so we know this is the one.
         req addr = decode(wr.addr):
10
         Data reg data = wr.data:
11
         to cache = tagged Store StoreReg{addr: reg_addr, data: reg_data};
12
     end
13
     curr_addr <= req_addr;
14
     cache.ls server.request.put(to cache):
15
  endaction
```





#### Bei einem Cache Hit wird

- die Response an den Prozessor weitergeleitet.
- der Zustand der Ersetzungsstrategie aktualisiert (replacer.updateAccesses(Index, Way)).
- der Controller wieder in den Idle-Zustand versetzt.





#### Bei einem Cache Hit wird

- die Response an den Prozessor weitergeleitet.
- der Zustand der Ersetzungsstrategie aktualisiert (replacer.updateAccesses(Index, Way)).
- der Controller wieder in den Idle-Zustand versetzt.





#### Bei einem Cache Hit wird

- die Response an den Prozessor weitergeleitet.
- der Zustand der Ersetzungsstrategie aktualisiert (replacer.updateAccesses(Index, Way)).
- der Controller wieder in den Idle-Zustand versetzt.





#### Bei einem Cache Hit wird

- die Response an den Prozessor weitergeleitet.
- der Zustand der Ersetzungsstrategie aktualisiert (replacer.updateAccesses(Index, Way)).
- der Controller wieder in den Idle-Zustand versetzt.





#### Bei einem Cache Hit wird

- die Response an den Prozessor weitergeleitet.
- der Zustand der Ersetzungsstrategie aktualisiert (replacer.updateAccesses(Index, Way)).
- der Controller wieder in den Idle-Zustand versetzt.

```
1 action
2  let rsp <- cache.ls_server.response.get();
3  if(rsp matches tagged Valid .from_cache) begin // handle hit
4  CtrlRsp ctrl_rsp;
5  Way accessed_way;
6  // omitted: extract from rsp
7  cpu_rsp.enq(ctrl_rsp); // Forward result to CPU
8  replacer.updateAccesses(curr_addr.index, accessed_way);
9  state <= Idle; // Ready for next request</pre>
```





#### Bei einem Cache Miss wird

- bestimmt welcher Cache-Eintrag im passenden Set ersetzt wird
- der entsprechende Eintrag aus dem Cache ausgelesen und bestimmt, ob dieser in den Speicher zurückgeschrieben wird.
- Falls ja, Wechsel in den State Writeback.
- Falls nein, Wechsel in den State Allocate.





#### Bei einem Cache Miss wird

- bestimmt welcher Cache-Eintrag im passenden Set ersetzt wird
- der entsprechende Eintrag aus dem Cache ausgelesen und bestimmt, ob dieser in den Speicher zurückgeschrieben wird.
- Falls ja, Wechsel in den State Writeback.
- Falls nein, Wechsel in den State Allocate.

```
1 else begin // prepare eviction
2    let new_way <- replacer.getReplacementFor(curr_addr.index);
3    evicted_way <= new_way;</pre>
```





#### Bei einem Cache Miss wird

- bestimmt welcher Cache-Eintrag im passenden Set ersetzt wird
- der entsprechende Eintrag aus dem Cache ausgelesen und bestimmt, ob dieser in den Speicher zurückgeschrieben wird.
- Falls ja, Wechsel in den State Writeback.
- Falls nein, Wechsel in den State Allocate.

```
1 else begin // prepare eviction
2    let new_way <- replacer.getReplacementFor(curr_addr.index);
3    evicted_way <= new_way;
4    let block = cache.getBlock(curr_addr.index, new_way);</pre>
```





#### Bei einem Cache Miss wird

- bestimmt welcher Cache-Eintrag im passenden Set ersetzt wird
- der entsprechende Eintrag aus dem Cache ausgelesen und bestimmt, ob dieser in den Speicher zurückgeschrieben wird.
- Falls ja, Wechsel in den State Writeback.
- Falls nein, Wechsel in den State Allocate.

```
1 else begin // prepare eviction
2    let new_way <- replacer.getReplacementFor(curr_addr.index);
3    evicted_way <= new_way;
4    let block = cache.getBlock(curr_addr.index, new_way);
5    if(block matches tagged Valid .vblock &&& vblock.dirty) begin
6    state <= WriteBack;
7    // omitted
8    end</pre>
```





#### Bei einem Cache Miss wird

- bestimmt welcher Cache-Eintrag im passenden Set ersetzt wird
- der entsprechende Eintrag aus dem Cache ausgelesen und bestimmt, ob dieser in den Speicher zurückgeschrieben wird.
- Falls ja, Wechsel in den State Writeback.
- Falls nein, Wechsel in den State Allocate.

```
1 else begin // prepare eviction
2    let new_way <- replacer.getReplacementFor(curr_addr.index);
3    evicted_way <= new_way;
4    let block = cache.getBlock(curr_addr.index, new_way);
5    if(block matches tagged Valid .vblock &&& vblock.dirty) begin
6        state <= WriteBack;
7    // omitted
8    end
9    else
10    state <= Allocate;
11    end</pre>
```



## Aufgabe 6.1f - WRITEBACK-State



- Block-Adresse im Register evicated\_addr.
- Schreibe alle Wörter des Blocks in Hauptspeicher.



## Aufgabe 6.1f - WRITEBACK-State



- Block-Adresse im Register evicated\_addr.
- Schreibe alle Wörter des Blocks in Hauptspeicher.

```
1 seq
2 for(/* iterate over all words in block */) action
3 let byte_offset = (curr_bram_addr - encode(evicted_addr))
4 word_offset = byte_offset » log2(fromInteger(valueOf(BYTES_PER_WORD)));
5 requestFromBRAM(
6 curr_bram_addr,
7 True, // True => Write
8 evicted_entry.data_block[word_offset]);
9 endaction
10 state <= Allocate;
11 endseq
```





- Berechnen aller Wortadressen in einem Block.
- Alle Wörter des Blocks aus Hauptspeicher anfragen.





- Berechnen aller Wortadressen in einem Block.
- Alle Wörter des Blocks aus Hauptspeicher anfragen.

```
1 par
2    // iterate over words in block
3    for(
4         curr_bram_addr <= computeBlockAddr(curr_addr);
5         curr_bram_addr < computeEndAddr(curr_addr);
6         curr_bram_addr <= curr_bram_addr + fromInteger(valueOf(BYTES_PER_WORD)))
7    action
8         requestFromBRAM(curr_bram_addr, False, 0); // False => Read
9    endaction
10    ...
```





- Annehmen der gelesenen Wörter.
- Eintragen in neuen CacheEntry.
- Aktualisieren des Cache-Blocks.





- Annehmen der gelesenen Wörter.
- Eintragen in neuen CacheEntry.
- Aktualisieren des Cache-Blocks.






## AXI4-(Lite)<sup>2</sup>



## **Aufgabe 6.2 - Slave Architektur**







## Aufgabe 6.2a - Wires



#### Welche Wire-Implementierung wird benötigt?

```
1 (* always_ready, always_enabled *)
2 interface AXILiteLiteSlaveAW_Fab;
3 method Bool awready;
4 method Action awvalid(Bool valid);
5 method Action awaddr(Address addr);
6 endinterface
7
8 module mkAXILiteLiteSlaveAW(AXILiteLiteSlaveAW);
9 Wire#(Bool) validIn;
10 Wire#(Address) addrIn;
11 endmodule
```



## Aufgabe 6.2a - Wires



#### Welche Wire-Implementierung wird benötigt?

```
1 (* always_ready, always_enabled *)
2 interface AXILiteLiteSlaveAW_Fab;
3 method Bool awready;
4 method Action awvalid(Bool valid);
5 method Action awaddr(Address addr);
6 endinterface
7
8 module mkAXILiteLiteSlaveAW(AXILiteLiteSlaveAW);
9 Wire#(Bool) validIn;
10 Wire#(Address) addrIn;
11 endmodule
```

Annotationen always\_ready und always\_enabled => mkBypassWire.





20 endmodule





```
interface AXILiteLiteSlaveAW_Fab;
method Bool awready;
method Action awvalid(Bool valid);
method Action awaddr(Address addr);
endinterface

module mkAXILiteLiteSlaveAW(AXILiteLiteSlaveAW);
wire#(Bool) validIn <- mkBypassWire();
wire#(Address) addrIn <- mkBypassWire();
FIFOF#(Address) addr_out <- mkFIFOF;</pre>
```

20 endmodule





```
1 interface AXILiteLiteSlaveAW Fab;
    method Bool awready:
    method Action awvalid(Bool valid):
    method Action awaddr(Address addr);
  endinterface
  module mkAXILiteLiteSlaveAW(AXILiteLiteSlaveAW);
     Wire#(Bool) validIn <- mkBypassWire();
     Wire#(Address) addrIn <- mkBypassWire();
     FIFOF#(Address) addr out <- mkFIFOF;
10
     interface AXILiteLiteSlaveAW Fab fab:
14
        method awready = addr out.notFull:
15
16
        method awvalid = validIn. write:
        method awaddr = addrIn. write;
17
     endinterface
18
     interface addr = toGet(addr out):
19
  endmodule
```





```
1 interface AXILiteLiteSlaveAW Fab;
    method Bool awready:
    method Action awvalid(Bool valid):
    method Action awaddr(Address addr);
  endinterface
  module mkAXILiteLiteSlaveAW(AXILiteLiteSlaveAW);
      Wire#(Bool) validIn <- mkBypassWire();
     Wire#(Address) addrIn <- mkBypassWire();
      FIFOF#(Address) addr out <- mkFIFOF;
10
11
      rule transfer if (validIn && addr out.notFull):
12
       addr out.eng(addrIn):
     endrule
13
      interface AXILiteLiteSlaveAW Fab fab:
14
        method awready = addr out.notFull:
15
16
        method awvalid = validIn. write:
        method awaddr = addrIn. write;
17
     endinterface
18
      interface addr = toGet(addr out):
19
  endmodule
```



## Aufgabe 6.2b - R-Channel



```
interface AXILiteLiteSlaveR_Fab;
method Action rready(Bool ready);
method Bool rvalid;
method Data rdata();
endinterface
module mkAXILiteLiteSlaveR(AXILiteLiteSlaveR);
Reg#(Bool) validOut[2] <- mkCReg(2, False);
Reg#(Data) dataOut[2] <- mkCReg(2, 0);
Wire#(Bool) readyIn <- mkBypassWire();</pre>
```

19 endmodule



#### Aufgabe 6.2b - R-Channel



```
interface AXILiteLiteSlaveR_Fab;
method Action rready(Bool ready);
method Bool rvalid;
method Data rdata();
endinterface
module mkAXILiteLiteSlaveR(AXILiteLiteSlaveR);
Reg#(Bool) validOut[2] <- mkCReg(2, False);
Reg#(Data) dataOut[2] <- mkCReg(2, 0);
Wire#(Bool) readyIn <- mkBypassWire();
If FIFOF#(Data) data_in <- mkFIFOF;</pre>
```

10 endmodule



#### Aufgabe 6.2b - R-Channel



```
1 interface AXILiteLiteSlaveR. Fab:
      method Action rready(Bool ready):
     method Bool rvalid:
     method Data rdata();
  endinterface
  module mkAXILiteLiteSlaveR(AXILiteLiteSlaveR);
      Reg\#(Bool) validOut[2] <- mkCReg(2, False);
     Reg\#(Data) dataOut[2] <- mkCReg(2, 0);
     Wire#(Bool) readyIn <- mkBypassWire():
10
      FIFOF#(Data) data in <- mkFIFOF:
11
13
      interface AXILiteLiteSlaveR Fab fab:
        method rready = readyIn. write;
14
        method rvalid = validOut[1];
15
        method rdata = dataOut[1];
16
     endinterface
17
     interface read data = toPut(data in):
18
10 endmodule
```



## Aufgabe 6.2b - R-Channel



```
1 interface AXILiteLiteSlaveR. Fab:
      method Action rready(Bool ready):
      method Bool rvalid:
      method Data rdata();
  endinterface
  module mkAXILiteLiteSlaveR(AXILiteLiteSlaveR);
      Reg\#(Bool) validOut[2] <- mkCReg(2, False);
      \text{Reg}\#(\text{Data}) \text{ dataOut}[2] <- \text{mkCReg}(2, 0);
      Wire#(Bool) readyIn <- mkBypassWire():
10
      FIFOF#(Data) data in <- mkFIFOF:
11
      // ... Implementation
12
13
      interface AXILiteLiteSlaveR Fab fab:
         method rready = readyIn. write;
14
         method rvalid = validOut[1];
15
         method rdata = dataOut[1];
16
      endinterface
17
      interface read data = toPut(data in):
18
10 endmodule
```





- Keine Übertragung findet statt
- Wenn Datenpaket in FIFO, Wechsel nach TRANSFER





- Keine Übertragung findet statt
- Wenn Datenpaket in FIFO, Wechsel nach TRANSFER

- $_{1}$  rule idle if (state == IDLE);
- 4 endrule





- Keine Übertragung findet statt
- Wenn Datenpaket in FIFO, Wechsel nach TRANSFER

```
rule idle if (state == IDLE);
```

- 4 endrule





- Keine Übertragung findet statt
- Wenn Datenpaket in FIFO, Wechsel nach TRANSFER

```
rule idle if (state == IDLE);
validOut[0] <= False;
if (data_in.notEmpty) state <= TRANSFER;
endrule</pre>
```





- Starte Übertragung mit erstem FIFO-Element
- Wenn ready == TRUE, Wechsel in Zustand IDLE
- Ansonsten Wechsel nach wait





- Starte Übertragung mit erstem FIFO-Element
- Wenn ready == TRUE, Wechsel in Zustand IDLE
- Ansonsten Wechsel nach wait

```
rule transfer if (state == TRANSFER);
```

9 endrule





- Starte Übertragung mit erstem FIFO-Element
- Wenn ready == TRUE, Wechsel in Zustand IDLE
- Ansonsten Wechsel nach wait

```
rule transfer if (state == TRANSFER);
let resp = data_in.first; data_in.deq;
validOut[0] <= True;
dataOut[0] <= resp;</pre>
```

9 endrule





- Starte Übertragung mit erstem FIFO-Element
- Wenn ready == TRUE, Wechsel in Zustand IDLE
- Ansonsten Wechsel nach wait

```
rule transfer if (state == TRANSFER);
let resp = data_in.first; data_in.deq;
validOut[0] <= True;
dataOut[0] <= resp;
if (!readyIn)
state <= WAIT;
else
state <= IDLE;
endrule</pre>
```



# Aufgabe 6.2b - WAIT-Zustand



- Warten auf Gegenseite (Master)
- Wenn ready == TRUE, Wechsel in Zustand IDLE



## Aufgabe 6.2b - WAIT-Zustand



- Warten auf Gegenseite (Master)
- Wenn ready == TRUE, Wechsel in Zustand IDLE

```
_{1} rule wait if (state == WAIT);
```

3 endrule



## Aufgabe 6.2b - WAIT-Zustand



- Warten auf Gegenseite (Master)
- Wenn ready == TRUE, Wechsel in Zustand IDLE

```
rule wait if (state == WAIT);
if (readyIn) state <= IDLE;
endrule
```





# Fragen zur Übung

