
# Architekturen und Entwurf von Rechnersystemen Besprechung Theorieblatt 1



Wintersemester 2022/2023

**Johannes Wirth** 

Fachgebiet Eingebettete Systeme und ihre Anwendungen





# Theorieübungsblatt 1



- Register, Wires und CRegs
- Scheduling
  - Ausführungsreihenfolge
  - Dringlichkeit
- Feuerbereitschaft





Welches Verhalten von Logikelementen wird durch die Präzedenzrelation \_read < \_write abgebildet?</p>






- Welches Verhalten von Logikelementen wird durch die Präzedenzrelation \_read < \_write abgebildet?</p>
- Erklärung zum Beispiel Anhand von D-Flip-Flop.





- Welches Verhalten von Logikelementen wird durch die Präzedenzrelation \_read < \_write abgebildet?</p>
- Erklärung zum Beispiel Anhand von D-Flip-Flop.

■ \_read gibt den Wert von Q zurück. \_write setzt zur nächsten Taktflanke einen neuen Wert an D. ■







■ Wie Unterscheiden sich Reg, Wire und CReg?





- Wie Unterscheiden sich Reg, Wire und CReg?
  - Reg: \_read < \_write</p>





- Wie Unterscheiden sich Reg, Wire und CReg?
  - Reg: \_read < \_write</p>
  - $\begin{tabular}{ll} $\blacksquare$ $\textbf{CReg: \_read[0]} < \_write[0] < \_read[1] < \_write[1] \dots \end{tabular}$





- Wie Unterscheiden sich Reg, Wire und CReg?
  - Reg: \_read < \_write</p>
  - $\begin{tabular}{ll} $\blacksquare$ $\textbf{CReg: \_read[0]} < \_write[0] < \_read[1] < \_write[1] \dots \end{tabular}$
  - Wire: \_write < \_read</p>





- Wie Unterscheiden sich Reg, Wire und CReg?
  - Reg: \_read < \_write</p>
  - CReg: \_read[0] < \_write[0] < \_read[1] < \_write[1] . . .</p>
  - Wire: \_write < \_read</p>
- Gerne verschenkte Punkte...





Welche verschiedenen Wires sind in Bluespec verfügbar?





- Welche verschiedenen Wires sind in Bluespec verfügbar?
  - mkWire: \_write < \_read. Müssen aus verschiedenen Rules aufgerufen werden.





- Welche verschiedenen Wires sind in Bluespec verfügbar?
  - mkWire: \_write < \_read. Müssen aus verschiedenen Rules aufgerufen werden.
  - ${\color{red} \bullet } \ \ \textbf{mkBypassWire} : \_write \ ist \ \textbf{always\_enabled} \rightarrow \_read \ hat \ keine \ impliziten \ Bedingungen.$





- Welche verschiedenen Wires sind in Bluespec verfügbar?
  - mkWire: \_write < \_read. Müssen aus verschiedenen Rules aufgerufen werden.
  - f mkBypassWire: \_write ist always\_enabled ightarrow \_read hat keine impliziten Bedingungen.
  - mkDWire: \_read ist always\_ready da mkDWire einen Standardwert zurückliefert wenn \_write nicht im selben Takt aufgerufen wurde.



# Aufgabe 1.2.1: Ausführungsreihenfolge von r1, r2, r3



```
1 module mkFoo(Foo);
    \text{Reg}\#(\text{Int}\#(32)) \times < -\text{mkReg}(0);
    Reg\#(Int\#(32)) \ y < -mkReg(0);
    Wire#(Bool) even <- mkDWire(True);
    Wire#(Int#(32)) x2 <- mkDWire(0);
    rule r1:
      even \leq pack(x)[0] == 0;
    endrule
    rule r2:
      if(even) v \le v + x:
10
      else y \le y - x2;
11
    endrule
12
    rule r3:
13
      x2 \le even ? (x + 42) : (x - 42);
14
    endrule
15
16
    method Action setX(Int#(32) px);
     x \le px:
17
    endmethod
18
    method Int#(32) getY():
      return v:
20
    endmethod
  endmodule
```



# Aufgabe 1.2.1: Ausführungsreihenfolge von r1, r2, r3, setX und getY



```
1 module mkFoo(Foo);
    \text{Reg}\#(\text{Int}\#(32)) \times <- \text{mkReg}(0);
    Reg\#(Int\#(32)) \ y < -mkReg(0);
    Wire#(Bool) even <- mkDWire(True);
    Wire#(Int#(32)) x2 <- mkDWire(0);
    rule r1:
      even \leq pack(x)[0] == 0;
    endrule
    rule r2:
      if(even) v \le v + x:
      else y \le y - x2;
11
    endrule
12
    rule r3:
13
      x2 \le even ? (x + 42) : (x - 42);
14
    endrule
15
16
    method Action setX(Int#(32) px);
      x \le px:
17
    endmethod
18
    method Int#(32) getY():
      return v:
20
    endmethod
  endmodule
```



## **Aufgabe 1.2.2: Dringlichkeit**



Welches Scheduling-Problem gibt es in obigem Code?



## **Aufgabe 1.2.2: Dringlichkeit**



- Welches Scheduling-Problem gibt es in obigem Code?
- Wie reagiert der BSC auf dieses Problem?



## **Aufgabe 1.2.2: Dringlichkeit**



```
1 rule calc_m2;
2 m.enq(x / b);
3 m_done <= True;
4 endrule
5
6 rule calc_m1(fire);
7 m.enq(b * 1337);
8 m_done <= True;
9 endrule
10
11 rule flip;
12 fire <= !fire;
13 endrule</pre>
```

- Welches Scheduling-Problem gibt es in obigem Code?
- Wie reagiert der BSC auf dieses Problem?
- Wie kann sichergestellt werden das calc\_m1 zur Ausführung kommen kann?





```
1 rule crazy_stuff;
2 counter <= const1 + const2;
3 const2 <= const2 « 1;
4 const1 <= const1 - 1;
5 endrule
6
7 rule blinky (const1 >= 0);
8 if(pack(counter)[0] == 0) on <= True;
9 var1 <= var1 » 2;
10 endrule</pre>
```

■ Wie sehen die CAN\_FIRE Bedingungen der beiden Regeln aus?





```
1 rule crazy_stuff;
2 counter <= const1 + const2;
3 const2 <= const2 « 1;
4 const1 <= const1 - 1;
5 endrule
6
7 rule blinky (const1 >= 0);
8 if(pack(counter)[0] == 0) on <= True;
9 var1 <= var1 » 2;
10 endrule</pre>
```

- Wie sehen die CAN\_FIRE Bedingungen der beiden Regeln aus?
  - crazy\_stuff: True





```
1 rule crazy_stuff;
2 counter <= const1 + const2;
3 const2 <= const2 « 1;
4 const1 <= const1 - 1;
5 endrule
6
7 rule blinky (const1 >= 0);
8 if(pack(counter)[0] == 0) on <= True;
9 var1 <= var1 » 2;
10 endrule</pre>
```

- Wie sehen die CAN\_FIRE Bedingungen der beiden Regeln aus?
  - crazy\_stuff: True
  - □ blinky:const1 >= 0





```
1 rule crazy_stuff;
2 counter <= const1 + const2;
3 const2 <= const2 « 1;
4 const1 <= const1 - 1;
5 endrule
6
7 rule blinky (const1 >= 0);
8 if(pack(counter)[0] == 0) on <= True;
9 var1 <= var1 » 2;
10 endrule</pre>
```

- Wie sehen die CAN\_FIRE Bedingungen der beiden Regeln aus?
  - crazy\_stuff: True
  - □ blinky: const1 >= 0
- Wie sehen die WILL\_FIRE Bedingungen der beiden Regeln aus?





```
1 rule calc;
2 let c = fifos[switch].first();
3 fifos[switch].deq();
4 if(c[7] == 1) out.enq(255);
5 else out.enq(0);
6 endrule
```

Wie sieht die CAN\_FIRE Bedingung der Regel aus?





```
1 rule calc;
2 let c = fifos[switch].first();
3 fifos[switch].deq();
4 if(c[7] == 1) out.enq(255);
5 else out.enq(0);
6 endrule
```

- Wie sieht die CAN\_FIRE Bedingung der Regel aus?
  - out.i\_notFull &&





```
1 rule calc;
2 let c = fifos[switch].first();
3 fifos[switch].deq();
4 if(c[7] == 1) out.enq(255);
5 else out.enq(0);
6 endrule
```

- Wie sieht die CAN\_FIRE Bedingung der Regel aus?
  - out.i\_notFull &&
  - fifos\_0.i\_notEmpty





```
1 rule calc;
2 let c = fifos[switch].first();
3 fifos[switch].deq();
4 if(c[7] == 1) out.enq(255);
5 else out.enq(0);
6 endrule
```

- Wie sieht die CAN\_FIRE Bedingung der Regel aus?
  - out.i\_notFull &&
  - fifos\_0.i\_notEmpty
  - && fifos\_1.i\_notEmpty && fifos\_2.i\_notEmpty && fifos\_3.i\_notEmpty



```
1 rule calc;
2 let c = fifos[switch].first();
3 fifos[switch].deq();
4 if(c[7] == 1) out.enq(255);
5 else out.enq(0);
6 endrule
```

- Wie sieht die CAN\_FIRE Bedingung der Regel aus?
  - out.i\_notFull &&
  - fifos\_0.i\_notEmpty
  - && fifos\_1.i\_notEmpty && fifos\_2.i\_notEmpty && fifos\_3.i\_notEmpty
- Führt häufig zu Deadlocks



# Aufgabe 1.3.2: Mögliche Lösung



#### Jeder Wert von switch bekommt seine eigene Regel:

```
 \begin{array}{ll} 1 & for(Integer\ i=0;\ i<4;\ i=i+1)\ begin\\ 2 & rule\ calc\ (switch==fromInteger(i));\\ 3 & let\ c=fifos[i].first();\\ 4 & fifos[i].deq();\\ 5 & if(c[7]==1)\ out.enq(255);\\ 6 & else\ out.enq(0);\\ 7 & endrule\\ 8 & end\\ \end{array}
```





Sie können jetzt:





#### Sie können jetzt:

Scheduling-Eigenschaften verschiedener Hardware-Komponenten einordnen





#### Sie können jetzt:

- Scheduling-Eigenschaften verschiedener Hardware-Komponenten einordnen
- Verstehen wie Konflikte auftreten und diese beheben





#### Sie können jetzt:

- Scheduling-Eigenschaften verschiedener Hardware-Komponenten einordnen
- Verstehen wie Konflikte auftreten und diese beheben
- Explizite Guards, implizite Guards, CAN\_FIRE und WILL\_FIRE unterscheiden





# Fragen zur Vorlesung oder zur Übung?

