

3. (1) nop: addi zero, zero, 0

(2) ret: jalr zero, 0(ra), jalr zero, ra, 0

(3) call offset: jal ra, offset

(4) mv rd, rs: addi rd, rs, 0

(5) rdcycle rd: rdinstret rd

(6) sext.w rd, rs: ~~lw to, 0(rs)~~ ~~sext.w rd, to~~ ~~stui rd, rd, 32~~ ~~lw rd, 0(rs)~~

(b) sext.w rd, rs: addiw rd, rs, 0

7. (1) slli t3, t1, zero 因为符号数溢出时相当于会直接将数值增加或减少

slli t4, t0, t2 小一个周期, 即比如范围为 $-8 \sim 7$ 时, 若 add 后结果为 8, 则值

实际为 -8 , 从而会使大小关系改变. 若 $t1 < 0$ 时, $t3$ 结果为 1, 此时若没有溢出, 在正常情况 $t0 = t1 + t2 < t2$, 故 $t4$ 值为 1, 若溢出了会有 $t0 \geq t2$, $t4$ 为 0, 所以溢出时 $t3$ 和 $t4$ 才会不异并发生跳转

7. (2) 对于无符号数, 比如数的范围为 $0 \sim 15$, 那么 16 被视为 0, 即发生溢出时会减去一个最大可表示的数. 由于无符号数均为大于等于 0 的, 所以出现结果比加数小即为溢出

~~add to, t1, t2~~ 设无符号数范围为 $0 \sim M$, 则溢出时结果 $a+b-(M+1)$ $\left. \begin{array}{l} < a \\ < b \end{array} \right\}$

~~b < to, t1~~ 则进行一次比较: add to, t1, t2
 \Rightarrow b < to, t1, overflow 是充要条件

7. (3) x86, ARM 采用标志位 (Flag) 方式检测加法溢出.

x86 中, 有 carry flag 来检测无符号数相加时是否进位, 有 overflow flag 检测有符号数相加时是否溢出; 在 ARM 中, 也有上面的两种 flag, 且作用相同不过多了一个 zero flag, 用于检测无符号数的运算结果是否为 0

8. (1) 指令	rs1	rs2	Op = DIVU 时	Op = REMU	Op = DIV	Op = REM
Op rd, rs1, rs2	x	0	$2^{XLEN}-1$	x	-1	x

整型除法中除数为 0 会抛出异常。这个是标位指令集中唯一会抛出异常。不过这种异常被处理起来也并不复杂, 因为只需要在每一个除操作中多加一条分支跳转指令即可, 并且这个分支跳转可以在绝大多数情况下被预测不会发生, 所以不怎么增加开销。所以在无符号除法除数为 0 时返回 $2^{XLEN}-1$, 因为它其实是一个全 1 的值, 所以实现这个值可以简化电路, 而在有符号数中全 1 代表的值为 -1, 所以 DIV 时除数为 0 结果默认为 -1

(2) fcsr 是 RISC-V 中浮点计算的一个控制状态寄存器 (CSR)

NV: Invalid Operation DZ: Divide by Zero OF: overflow

UF: underflow NX: inexact

不会陷入系统调用, 而是会在软件中显示这些标志, 因为为了保证 ISA 的简洁性

(3) x86 中会在除数为 0 时抛出异常 "Divide Error"

ARM 会将商和余数寄存器设置为特殊值, 并将标志寄存器中的 Z 标志和 C 标志设为 1

12-17:

12, (1) Linux Kernel: 管理员模式

(2) BootROM: 是处理器的一部分 机器模式

(3) Boot Loader: 管理员模式 (4) USB Driver: 管理员模式 (5) vim: 用户模式

17. 在开始时, 初始化 $a_0=0, a_1=1, a_2=30$, 然后开始循环, 判断 a_0 是否等于 a_2 则程序结束, 否则 a_1 左移1(乘2), a_0 自加1, 最终可从 a_1 中求得2的幂次, 返回 2^{a_2} , 在本题中即计算出 2^{30} 的值

```
13. addi a0, t0, 0      14. blt a0, a1, else      16. lw a0, 0(t0) //tmp
    addi a1, t1, 0      beq a0, a1, else      lw a1, 0(t1) //b
    lw a2, 0(t2)        add a2, a0, a1      sw a1, 0(t0)
    addi a4, zero, 100      j end      else: sub a2, a0, a1      sw a0, 0(t1)
    addi a3, zero, 0      else: sub a2, a0, a1      end: #exit code      ret
    addi a4, zero, 100    loop: beq a3, a4, end      15. sw t0, 0(t0)
    addi a3, a3, 1        addi t1, zero, 3
    lw a6, 0(a1) #BLI]    sw t1, 4(t0)
    mul a5, a6, a2 #BLI]*C    slli t3, t1, 2
    sw a5, 0(a0)            add t3, t0, t3
    addi a0, a0, 4          sw t1, 0(t3)
    addi a1, a1, 4
    j loop
end: lw a0, 0(t0)
    ret
```