

### 1. 简要分析 RISC 和 CISC 架构各自的优势和劣势.

CISC 架构单个指令可完成的任务量大且功能复杂，指令长度灵活。

优点：对编译器和程序存储空间的要求较低。

缺点：硬件设计复杂，测试验证难度较高。

RISC 架构单指令完成的任务量少，指令长度相对固定。

优点：硬件设计较为简单，适合利用流水线提升性能。

缺点：对编译器设计要求较高，程序代码密度较低。

2. RISC-V中的基本指令集是什么？列举五个常见的RISC-V标准扩展指令集，并简要说明它们的作用和应用范围。

基本指令集：RV32I、RV32E、RV64I、~~RV32F~~、~~RV64F~~

扩展指令集：① M 扩展（乘法、除法），用于支持各种数据类型的乘除法运算，可用于计算密集的领域。② F 扩展：支持单精度浮点数运算，在处理实数数据的领域实用。③ ~~双精度~~D 扩展：支持双精度浮点数运算，在对精度有高要求的领域实用。④ A 扩展，提供原子操作指令，可支持多线程和多核系统的并发编程。⑤ C 扩展，提供 16 位压缩指令，适用于嵌入式等领域，可减少存储与能耗压力。

4. 阅读 RISC-V 规范以回答以下问题：

1) RV32I 中的 add 指令与 RV64I 中的 addw 指令，均为 32 位整型加法指令，它们是否具有相同的指令操作数 (opcode)？此外，RV32I 中的 add 指令和 RV64I 中的 add 指令是否具有相同操作数？为什么采取这样的设计？

2) 在 RV64I 中，addw 和 addiw 指令的目标寄存器存放的 32 位计算结果是否需要进行额外的符号扩展才能用于后续的 64 位计算？请说明理由。

1). RV32I 中的 add 指令与 RV64I 中的 addw 指令的操作数不同。对 RV-32I 中的 add，其操作码可表示为 OP-I MM，而 addw 在 RV64I 中则是 OP-I MM-32，是专门用于处理 32 位整数加法并扩展至 64 位有符号数的指令。而 RV32I 与 RV64I 中的 add 指令有相同的操作数。

设计好处：① 相同操作数的 add 指令可保持指令集的一致性与兼容性，而在 RV64I 中，add 指令可用于 32 位和 64 位的加法，而 addw 则专为 32 位整数运算设计。此外，add 和 addw 还可以轻松判断结果是否溢出，如果发生溢出，两个指令的结果将会不同，这比 RV32I 中对溢出的判断更简单。

2) addw 和 addiw 的结果不需要再进行专门的符号扩展，因为指令本身包含了自动符号扩展，只计算两数的低32位，并将结果符号扩展到64位。这么做可以在64位环境下进行32位整数加法运算。

5. 什么是 RISC-V 标准指令集中存在的 HINT 指令空间？它有什么作用？

HINT 指令空间是为架构提示指令预留的指令集空间，是一组未分配或使用编译器的指令偏码。HINT 指令空间可以用于实现特定架构的优化，在软件层面上，HINT 指令没有直接的操作数与作用，但可为处理器提供实现的相关建议等。

6. 考虑如下指令序列：

div a2, a0, a1

rem a3, a0, a1

假设寄存器 a0 和 a1 的初始值分别为 16 和 -5，则上述指令执行完成后 a2 和 a3 寄存器中的值分别为多少？简要说明 RISC-V 的 M 标准指令集中对除法和余数指令的符号规定。

$$a2 = a0/a1 = 16/(-5) = -3; a3 = a0 \% a1 = 1$$

符号规定：除法指令 (div)，结果的符号为被除数与除数符号的异或。此外，~~结果不为零时将商取整于结果向零舍入~~。

余数指令 (rem)：结果的符号同被除数相同，且有余数 = 被除数 - (商  $\times$  除数) 的关系式。

11. 说出以下指令使用的寻址模式。

1. jal ra, 0x88 偏移量寻址

2. jalr x0, ra, 0 偏移量寻址 寄存器间接寻址

3. addi a0, a1, 4 立即数寻址

4. mul a0, a1, a2 寄存器直接寻址

5. ld a4, 16(sp) 偏移量寻址