

fld f2, 0(a0)	1-4	2-5	6	7
fdiv.d f8, f0, f2	8	9-19	20	21
fmul.d f2, f6, f2	22	23-27	28	29
fld f4, 0(a1)	23	24-27	28	29
fadd.d f4, f0, f4	30	31-33	34	35
fadd.d f10, f8, f2	31	32-34	35	36
fscd f10, 0(a0)	37	38-39	40	41
fscd f4, 0(a1)	38	39-40	41	42
addi a0, a0, 8	42	43	44	45
addi a1, a1, 8	43	44	45	46
sub x10, x4, a0	46	47	48	49
bne x20, Loop	50	51-52	53	54

3.1 39 49 个周期。

下面 (2)

fld f2, 0(a0)	1	2-5	6	7
fdiv.d f8, f0, f2	1	8-18	19	20
fmul.d f2, f6, f2	2	8-12	13	14
fld f4, 0(a1)	2	3-6	7	8
fadd.d f4, f0, f4	3	9-11	12	13
fadd.d f10, f8, f2	3	21-23	24	25
fscd f10, 0(a0)	4	26, 27	28	29
fscd f4, 0(a1)	4	14, 15	16	17
addi a0, a0, 8	5	30	31	32
addi a1, a1, 8	5	18	19	20
sub x10, x4, a0	6	33	34	35
bne x20, Loop	6	36, 37	38	39

3 个周期。

fld f2, 0(a0)	1	2-5	6	7
fld f4, 0(a1)	2	3-6	7	8
fadd.d f4, f0, f4	3	9-11	12	13
fdiv.d f8, f0, f2	4	14-18	19	20
fmul.d f2, f6, f2	5	21-23	24	25
fadd.d f10, f8, f2	6	26, 27	28	29
fscd f10, 0(a0)	7	30	31	32
fscd f4, 0(a1)	8	33	34	35
addi a0, a0, 8	9	36	37	38
addi a1, a1, 8	10	39	40	41
sub x10, x4, a0	11	42	43	44
bne x20, Loop	12	45	46	47

不会做，不清楚 两段流水线之间如何进行信息传递


```

f10. fld T12, 0(a0)
fmul T10, T0, T2
fdiv T16, T4, T10
fld T12, 0(a1)
fadd T14, T0, T12
fsub T24, T16, T14
fsd T24, 0(a1)

```

并存储到新寄存器中，
可以直接使用
隐式重命名
值一次，从而
避免定义，从

11. 区别：显式重命名是通过在流水线中添加额外寄存器来实现的，这些寄存器存储前一周期中变量的重命名值。每个指令的结果都被写入到新的寄存器中，而原寄存器随后的指令将使用这些新寄存器。需要修改处理器的硬件结构，并增加寄存器的延迟，能有效解决数据冲突。

隐式重命名是通过在编译器中进行优化实现的，编译器在识别数据冲突时，将冲突的变量重新命名为不同的寄存器或内存位置，并在代码中使用这些新的寄存器或内存位置。这种方法不需要修改处理器的硬件结构，因此不会增加寄存器的延迟，但需对编译器进行优化。

优缺点：显式重命名优点是它能够有效地解决数据冲突，并能够保证程序的正确性。也可以提高处理器并行性，因为每个指令都可以在新的寄存器中执行，而不必等待前一条指令的结果。然而，显式重命名会增加寄存器外硬件开销和延迟，从而降低处理器效率。

隐式重命名优点是不需要额外硬件开销和延迟，可以提高处理器效率，但会导致代码变得更加难以理解和调试，并可能导致错误代码生成，从而影响程序正确性。

实现方式：显式重命名：Register Renaming Table：将一个 RRT 表格加入到代码中，用于存储每个变量的重命名值。在执行一条指令时，该指令的操作数会被重命名。

并存储到新的寄存器中，同时该指令结果也会被存储到新寄存器中。这样，后续指令可以直接使用这些新的寄存器，从而避免了数据冲突。

隐式重命名：Static Single Assignment (SSA)：通过在编译期间将每个变量赋值一次，从而实现了变量的唯一定义。在执行一条指令时，该指令的操作数可以直接使用其定义，从而避免数据冲突。