

第五次作业: 3、7、8、12、13、14、15、16、17

3.

(1) ~~MOV r0, r0~~ addi x0, x0, 0

(2) ~~ip = ss + 16 + SP~~ jalr x0, x1, 0

~~op = sp + 2~~

(3)

(4) addi rd, rs, 0

(5) csrrs rd, cycle, x0

(6) addiw rd, rs, 0

7.

(1) add t0, t1, t2

slti t3, t2, 0

slt t4, t0, t1

bne t3, t4, overflow

(2) add t0, t1, t2

bitu t0, t1, overflow

3) ARM体系结构通过CPSR状态寄存器反映当前指令的溢出状态

8.

(1) OP=DIWJ OP=REMU OP=DIV OP=REM

rd: 0xffffffff 0xffffffff

rs1: 0xffffffff 0xffffffff

(2) NV: 非法操作

UF: 下溢

DZ: 除以0

NX: 不精确

OF: 上溢

12.

1) 管理员模式

2) 用户模式

3) 用户模式

4) 管理员模式

5) 用户模式

13.

VecMul:

part1:

part2:

addi sp, sp, -32

lw a5, -20(s0)

lw a4, -20(s0)

sd ra, 24(sp)

slli a5, a5, 2

li a5, 99

sd s0, 16(sp)

lw a4, 40(s0)

ble a4, a5, part1

addi s0, sp, 32

add a5, a4, a5

lw a5, -24(s0)

sw zero, -20(s0)

lw a3, 0(a5)

lw a5, 0(a5)

sw a0, -24(s0)

lw a5, -20(s0)

mv a0, a5

sw a1, -28(s0)

slli a5, a5, 2

lw s0, ~~44~~ 32(sp)

sw a2, -32(s0)

lw a4, ~~24~~ ⁻²⁴ (s0)

addi sp, sp, 32

j part2

add a5, a4, a5

ret

lw a4, -32(s0)

mul a4, a3, a4

sw a4, 0(a5)

lw a5, -20(s0)

addi a5, a5, 1

sw a5, -20(s0)

14.		end:
addi sp, sp, -32	part1:	ld ra, 24(sp)
sd ra, 24(sp)	add a2, a1, a0	ld s0, 16(sp)
sd s0, 16(sp)	sw a2, -28(s0)	addi sp, sp, 32
addi s0, sp, 32	j end	ret
sw a0, -20(s0)	part2:	
sw a1, -24(s0)	sub ^{a2} a0, a1	
sw ^{zero} a2, -28(s0)	sw a2, -28(s0)	
	jend	
bgt a0, a1, part1		
bge a1, a0, part2		

15.

```

sw t0, 0(t0)
li t1, 3
sw t1, 4(t0)
sll a0, t1, 2
add t2, a0, t0
sw t1, 0(t2)

```

16.

```

lw a0, 0(t0)
lw a1, 0(t1)
sw a1, 0(t0)
sw a0, 0(t1)

```

17.

功能: 将 a1 中的值左移 30 位