

3. (1) nopl: addi zero, zero, 0

121 ret: ~~jatr zero, ocrap~~ jalr zero, ra, 0

(3) call offset: jal ra, offset

(4) mv rd,rs : addi rd,rs,0

(5) rd cycle rd: rdinstret rd

(b) sext. w rd, rs: ~~lw lo, 2(rs)~~ ~~lw rd, 0(rs)~~
~~sext w rd, rs~~ ~~start rd, rd, 32~~

(b) `sext.w rd,rs`: `addiw rd,rs,0`

7. (1) $slti t_3, t_1, \text{zero}$ 因为带有符号数发生溢出时，相当于会直接将数值增加或减少一个周期；即比如范围为 $-8 \sim 7$ 时，若 add 后结果为 8，则值实际为 -8，从而会使大小关系改变。若 $t_1 < 0$ 时， t_3 结果为 1，此时若没有带溢出，在正常情况下 $t_0 = t_1 + t_2 < t_2$ ，故 t_4 值为 1，若溢出了会有 $t_0 \geq t_2$ ， t_4 为 0，所以溢出时 t_3 和 t_4 才会不等于并发生跳转。

7.(2)对于无符号数,比如数的范围为0~15,那么16被视作0,即发生溢出时会成为一个最大可表示的数.由于无符号数均为大于等于0的,所以出现结果比加数小即为溢出

add to t_1, t_2 设无符号数范围为 $0 \sim M$, 则溢出时结果 $a+b-(M+1)$

~~bit to t₁~~ 13-次比較： add to t₁, t₂

只进位的次比较: add c_0, t_1, t_2
 \rightarrow bit to, t_1 , overflow 是充要条件

7. (3) x86 ARM 采用标志位 (Flag) 来检测加法溢出。

x86 中，有 carry flag 来检测无符号数相加时是否进位，有 overflow flag 检测有符号数相加时是否溢出；在 ARM 中，也有上面的两种 flag，且作用相同不过多了个 zero flag，用于检测无符号数的运算结果是否为 0。

8. (1) 指令 rs1 rs2 Op = DIV U 时 rd rd rd rd
Op rd, rs1, rs2 x 0 $2^{XLEN} - 1$ x -1 x

整型除法中除数为 0 会抛出异常。这是标准指令集中唯一一个会引发的算术计算异常，不过这种异常被处理起来也并不复杂，因为只需要在每一个除操作中多加一条分支跳转指令即可，并且这个分支跳转可以在绝大多数情况下被预测不会发生，所以不怎么增加开销。之所以在无符号除法除数为 0 时返回 $2^{XLEN} - 1$ ，因为它其实是一个全 1 的值，所以实现这个值可以简化电路，而在有符号数中全 1 代表的值为 -1，所以 DIV 时除数为 0 结果默认为 -1。

(2) fcsr 是 RISC-V 中负责计算的一个控制状态寄存器 (CSR)

NV: Invalid Operation DZ: Divide by Zero OF: overflow

UF: underflow NX: inexact

不会陷入系统调用，而是会在软件中显示这些标志，因为为了保证 ISA 的向后兼容性。

(3) x86 中会在除数为 0 时抛出异常 "#DE Divide Error"

ARM 会将商和余数寄存器设置为特殊值，并将标志寄存器中的 Z 标志和 C 标志设为 1。

12-17:

12. (1) Linux Kernel: 管理员模块

(2) BootROM: 是处理器的一部分 机器模块

(3) BootLoader: 管理员模块 (4) USB Driver: 管理员模块 (5) Vim: 用户模块

17. 在开始时，初始化 $a_0 = 0, a_1 = 1, a_2 = 30$ ，然后开始循环，判断 a_0 若等于 a_2 则程序结束，否则 a_1 左移 1 (乘 2)， a_0 自加 1，最终可从 a_1 中求得 2 的幂次，返回 2^{a_2} ，在本题中，即计算出 2^{30} 的值

```
13. addi a0, t0, 0          14. b1t a0, a1, else           16. lw a0, 0(t0) //tmp
      addi a1, t1, 0          beq a0, a1, else           lw a1, 0(t1) //b
      lw a2, 0(t2)           add a2, a0, a1           sw a1, 0(t0)
      addi a4, zero, t0       j end
      addi a3, zero, 0         else: sub a2, a0, a1           sw a0, 0(t1)
      addi a4, zero, 100       end: # exit code           ret
loop: beq a3, a4, end        15. sw t0, 0(t0)
      addi a3, a3, 1          addi t1, zero, 3
      lw a6, 0(a1) #BL[i]    sw t1, 4(t0)
      mul a5, a6, a2 #BL[i]*C slli t3, t1, 2
      sw a5, 0(a0)           add t3 t0, t3
      addi a0, a0, 4           sw t1, 0(t3)
      addi a1, a1, 4
      j loop
end: lw a0, 0(t0)
ret
```