

1. 串行: 优点: 物理连线数目少, 消耗硬件资源少, 功耗也更低

缺点: 相同频率下传输速度慢

并行: 优点: 可以同时传输更多数据, 相同频率下传输更快

缺点: 需要较多物理连线及硬件资源, 功耗高.
稳定性差, 不同线之间会产生磁场干扰.

接口速率不同的原因: 时钟频率较低时, 并行更快; 但频率较高时, 线之间产生干扰, 反而串行更快更高速!

2. 1) 9600

$$2) 7 \times 9600 = 6720 \text{ bit per second}$$

3. 1) 起始条件 + 地址帧 (7~10 bit) + 读/写位 + ACK/NACK位
+ 数据帧1 (8 bit) + ACK/NACK位 + 数据帧2 (8 bit)
+ ACK/NACK位 + 终止条件.

2) 因为其传输数据线只有一条, 无法同时发送与接收

3) 起始条件: SCL 高电平, SDA 由高向低跳变

终止条件: SCL 高电平时, SDA 由低向高跳变

4. 1) $\frac{N}{4}$

2) 将 80G 分到 4 个磁盘, 且镜像一次再分到 4 个磁盘, 则还剩 40G 还可镜像一半

则 $MTTF = 50\% \times \frac{N}{2} + 50\% \times \frac{N}{3} = \frac{5}{12}N$

5. 寻道时间: 磁头臂移动到正确位置并消除抖动所需时间
 旋转时间: 盘片转过旋转使得正确的扇区被旋转到磁头的下方消耗的时间
 数据传输时间: 传递一个扇区的数据所需要的时间

有关因素: 数据传输时间与特定工艺有关

另外还与控制电路性能有关, 也与执行次序有关

6. 1) $6 \times 240 \times 12KB = 16.875 MB$

2) $12 \times 6 \times 5400 = 388800 KB/min = 6480 KB/s$

3) $T = \frac{1}{5400} min/r$

7. 先将磁盘访问请求缓存下来, 达到一定数量后, 根据这些访问的所在位置与当前磁头臂所在磁道和扇区, 重新安排访问次序, 使得磁头臂移动距离与盘片转动圈数的总和最少。

8. 写入优化后, 每次更新校验码只需牵涉到两个物理磁盘: 待写入数据的物理磁盘和奇偶校验磁盘, 而无须访问并比对其他磁盘的数据, 减少访问时间, 提高速度

9. $W = \frac{1}{\mu - \lambda}$,

$$\frac{\partial W}{\partial \lambda} = \frac{1}{(\mu - \lambda)^2}$$

故 $\lambda \downarrow$, $\frac{dW}{d\lambda} \downarrow$, 性能提升幅度下降

10. 会.

存储器若层次设计好, 使得 Cache 命中率高,
CPU 访问内存少, 则 DMA 与 CPU 争抢资源
相对较缓.

第三章:

1. 轮询机制: 赋予每个设备相同的优先级, 算法
按照轮询方式依次赋予设备总线使用权
优点: 当每个设备对总线访问次数相近
时可以获得较高性能

优先级仲裁机制: 赋予每个设备不同的优先级,
优点: 如果有经常访问总线的主设备
获得更高优先级, 则具有高性能

2、APB: 无复杂传输事务功能, 非流水线操作,
极大降低功耗, 易于使用

面向低速低功耗领域如 UART.

AHB: 支持大量高级性能, 如总线仲裁、
突发传输、分离传输、流水线操作等
面向高性能系统模块互连
如处理器、DMA等

AXI: 有更高位宽、多通道传输总线, 访问顺序可打乱等,
广泛用于各种高性能 SoC 之中.

ACE: 支持缓存 Cache 一致性, 缓存数据量大
化复用

应用场合: 面向多个处理器共享事务.

CHI: 有独立的分层实现, 基于互连的主节点
处理所有事务等

应用场合: 更高性能、功能更丰富的 SoC
系统.

3- 1) AXI总线事务通道:

写地址通道、写数据通道、写响应通道
读地址通道、读数据通道

因为读操作只要数据从 slave 传回 master,
master 已经知道该 request 产生, 而写操作
需要额外 request 信号传回给 master 才能
得知是否完成。

2) 写: 给出写地址, 写地址有效, 下游组件
准备好接收写地址信号, 写数据
同理, 最后给出响应信号和响应
有效信号

读: 与写类似

保证正确性

3) 指地址总线上进行一次传输后, 进行多次
数据传输。

类型如: 突发突发、增量突发、循环突发。