

## 第4章

1. 现代处理器性能不断提升，导致处理器和内存之间存在巨大的速度差距，出现“内存墙”。如果处理器每次都要访问内存来获取数据，则需要消耗大量周期等待。为此，存储器需要分层的结构，使处理器首先访问快存，这种设计越接近处理器核心的存储器可以与处理器进行更快的数据交互，但其成本也会更高，容量也更小，因而出现了各级缓存。

2. 如果页过大，在需要管理的总的内存空间一定的情况下，就要将内存分成更多的页表管理，页表所占位数更多，则页表的长度就会大大增加，然而页表中每一次的大小基本不变，最终导致页表过大，占据内存太多；如果页过小，就会导致内存碎片问题，每次中只有被使用了一部分，内存使用效率下降。

3. 见 RISC-V-privileged P.9 4.3.1

此时为一个32位虚拟地址，4KB页表，页内偏移为12位，多级页表的表项数为  $\frac{4\text{KB}}{2^{12}} = 2^{10}$  所以由这10位的两级页表组成，共20位 VPN (virtual page number)，将被转为22位的PPN (物理页号)。页表中每一次叫做1个PTE，是32位的(4B)，除了22位PPN外还有其他位数。

(1) 第0位：V 该页表项(PTE)是否有效  
若为1，该PTE其他位都使用

第1.2.3位(R,w,x) 说明该页是否可读/写/执行 第4位:U 说明该页在用户模式下是否可访问,  
U=1时用户可访问 第5位:G 全局映射(在所有地址空间存在) 8.9位:RSW 保留的标志位  
第6位:A accessed 说明距离上一次A被清除后该虚拟页是否被读/写/访问过  
第7位:D dirty 说明在上一次D被清除后该虚拟页是否被写过

(2) 若用户进程可自行修改权限, 则这些标志权限位可以任意更改, 无法达到原来的权限保护和  
页表管理效果, 安全性受到严重挑战

(3) 说明该PTE是指向更下一级页面的一个有效指针

4. PMP (物理内存保护): 为特定的物理内存区域指定访问权限 P56

(1) PMP控制寄存器中的X/W/R决定了这块物理内存能不能被正常访问, 页面中的X/W/R位只是  
说明页面这个虚拟地址映射到物理地址的转换能否正常访问完成, 在页面成功转换到物理内存的  
地址后, 还需要去访问物理内存, 这里就需要经过PMP的check, 所以多级页面的每一次访存都要经过  
pmp check, 两者结合达到更精细的内存访问控制

(2) L位是lock. PMP的整体结构是: 最基础为PMP entry, 由8位configuration reg构成, 这8位  
存在物理地址的对应信息和权限信息, 然后PMP entry 可有64个, 几个PMP entries拼在一起构成一个  
PMP CSR, 一共有多个PMP CSR, 而PMP CSR区域称为WARP. L位说明PMP entry被锁住(locking)也即  
不能再对configuration register作出更改. A位说明地址匹配模式, A为2位, A=0代表天地匹配  
而A=1为TOR, A=2为NA4(4 bytes), A=3为NA POT(>8 bytes)

5. (1) 页大小4KB → 12位页内偏移 PTE为8B, 则64位地址中虚拟页号占  $64 - 12 = 52$  位

则对单级页表为  $2^{52} \times 8B = 2^{55}B = 2^{15}TB$  巨大

(2) 使用48位虚拟地址: 页号:  $48 - 12 = 36$  位  $2^{36} \times 8B = 2^{39}B = 512GB$

(3) 多级页表可按照进程的实际大小去分配内存相应的页表, 多级页表中后面的每级的叶子  
页表并不一定都会对应分配内存, 支持稀疏的地址空间, 最终将页表分配内存与进程的实际  
要看前一级对应的页表项是否有效 内存使用量成正比