

## 嵌入式第十周作业

3. 如果不同的虚拟地址页都映射到不同物理地址页，则下列存储-加载指令对是否可能产生数据依赖？而当不同的虚拟地址页可被映射到相同的物理地址页，页大小为4kB，呢？

解：(1)  $sd \quad a2, 0(a0)$       当不同的虚拟地址页都映射到不同的物理地址页，  
            $ld \quad a3, 0(a1)$       (1) (2) 均不可能发生数据依赖；当不同的虚拟地址  
           (2)  $sd \quad a2, 0(a0)$       页可被映射到相同的物理地址页时，(1) 可能发生数据  
            $ld \quad a3, 4(a1)$       依赖，条件是  $a0, a1$  映射到同一物理地址页；(2) (3) 都可  
           (3)  $sd \quad a2, 0(a0)$       能发生数据依赖，条件同(1)。  
            $ld \quad a3, 4096(a1)$

5. 考虑一个深度流水线处理器，在分支指令时其基本CPI为1。方案A（对于分支指令）：分支目标缓存（BTB），缓存缺失代价为额外3个周期，缓存命中但预测错误的代价是额外4个周期，缓存命中且预测正确则无分支代价。命中率、预测正确率均为90%。方案B：不使用分支预测，分支代价为固定额外2个周期。假设分支频率为所有指令的15%，则A比B快多少？

解：无分支指令时， $CPI = (N+k-1)/N = 1 \quad (N \gg k)$

$$CPI_A = [N+k-1 + 15\%N(1-90\%)\cdot 3 + 15\%N\cdot 90\%\cdot (1-90\%)\cdot 4] / N = 1.099$$

$$CPI_B = (N+k-1 + 15\%N\cdot 2) / N = 1.3$$

$$S = \frac{CPI_B}{CPI_A} = \frac{1.3}{1.099} = 1.18 \quad \text{即A比B快1.18}$$

13. 解：(1) 该代码段的PC范围为  $0xe24 \sim 0xe60$ 。

$$(24)_{16} = (100100)_2, \quad (60)_{16} = (11000000)_2$$

于是取  $17 \sim 31$  共15位，k的最小值为5。

(2) B1处： $N \geq 2$       B2处： $N \geq 1$       B3处： $N \geq 1$

$\therefore N$  最小值为2

(3) B1：50%，      B2：80%，      B3：100%。



14. 引入局部分支历史：假设  $k$  值足够大，映射到不同位置。为了使三条 bne 指令都能在程序状态时被完全准确地预测， $H$  最小值是多少？

解：执行序列  
 $B_1: H$  最小值为 1      01010101...  
 $B_2: H$  最小值为 4      011110111...  
 $B_3: H$  最小值为 1      1111111...  
 $\therefore H$  最小值为 4.

15. 引入全局分支历史。为了使三条 bne 指令都能在程序状态时， $M$  最小值是多少？

解：执行序列为：00111011110111010111101111...  
 其中最长的单数字序列是 11111 为 5 位， $\therefore BHR$  最小位数实现完美预测的最小位数为 5，即  $M$  的最小值为 5.

16. 试分析当  $P$  和  $Q$  满足什么数值关系时，方案 A 预测准确率优于 B？

解：方案 A：  

$$\underbrace{TTT \dots TTN}_{Q+1} \mid \underbrace{TTT \dots TTN}_{Q+1} \mid TT \dots$$

预测器      0111...111      011...111      01

准确率为  $P \times (Q+1) \div [P \times (Q+1)] = \frac{Q+1}{Q+1}$

方案 B：  

$$\underbrace{TTT \dots TTN}_{Q+1} \mid \underbrace{TTT \dots TTN}_{Q+1} \mid TT$$

BHR:      111...10      111...110      11...

预测      xxx...xx0      000...000      11...

准确率为  $[1 + (P-2) \times (Q+1)] \div [(P+1) \times (Q+1) + 1]$

$$\therefore \text{当 } \frac{Q+1}{Q+1} > \frac{1 + (P-2)(Q+1)}{1 + (P+1)(Q+1)} \Rightarrow \frac{Q+1}{Q+1} > \frac{1 + PQ + P - 2Q - 2}{1 + PQ + P - Q - 1}$$

$$\text{得 } Q^2 + 4Q - 2PQ - 2P + 1 > 0 \quad \text{近似于 } P > Q$$



17. 解: (1) B1处: N T N T N T N T

00 00 01 00 01 00 01 00 错误4次

B2处: T T T T T T T N

00 01 10 11 11 11 11 11 错误3次

共错误7次

(2) 引入1位全局分支历史:

全局: N T T T N T T T N T T T N T T N

X 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1

X 00 00 01 10 01 01 10 11 10 10 11 11 10 11 错误9次

(3) 2位全局分支历史:

全局: N T T T N T T T N T T T N T T

GHR X X 01 11 11 10 01 11 11 10 01 11 11 10 01

预测器 X X 00 00 01 00 01 00 01 01 10 00 01 10 11

共有74错误

(4) ① 该情况下, 全局分支历史表的位数越多, 预测准确率越高, 位数 $\geq 3$ 时达到完美预测。

②  $n$ 非常大时, ③中的2位全局分支历史表配合2位饱和计数器的预测器表现最好。

(5) 当数组PC的数据模式变为在0和1之间以均等概率随机取时:

结论①是位数少更准确, 且结论②变为局部预测器表现更好。

18. 顺序 5级PISC流水线中, 指令异常可能会乱序产生? 为了支持精确的异常处理, 流水线是如何做到对乱序产生的异常进行(按程序顺序)顺序处理的?

(1) 在同一时刻, 多个指令可能同时在流水线中不同的阶段执行, 因此指令的执行顺序是乱序的。当执行指令异常时, 处理异常程序需立即执行, 以确保正确性。

(2) 为了支持精确的异常处理, 处理程序对乱序产生的顺序处理。"乱序执行指令突发"技术, 暂停处理流水线中指令。一旦异常指令被执行, 停止顺序, 执行异常。在处理完异常后, 恢复正常状态。处理器会清空流水线中所有排队指令, 重新开始。



20. 拥有浮点单元的乱序处理器:

- 解: (a) 处理器的浮点单元包含一个2运算周期的加法器, 一个10运算周期的乘法器, 和一个单执行周期的浮点加载/存储单元, 加法器和乘法器是完全流水化的.
- (b) 当发生写回冲突时, 更早的指令会获得优先写回权.
- (c) 浮点指令的结果只能在写回阶段完成后被其它指令使用, 整型指令的结果则可以前瞻.
- (d) 处理器使用寄存器重命名, 从  $T_0$ 、 $T_1$ 、 $T_2$  起有不受限制的寄存器可用.
- (e) 译码级每周期可以将1条重命名指令添加到ROB中, 指令通过ROB顺序提交且每周期提交1条指令.
- (f) 忽略前请取指, 指令经过译码、发射、执行和写回即完成执行并提交.

1) 如果 ROB 的深度是无限的, 将下表补充完全。(部分结果已给出)

|    | 周期                      |       |    |           | 操作码    | 目标 | 源 1 | 源 2 |
|----|-------------------------|-------|----|-----------|--------|----|-----|-----|
|    | Decode<br>(ROB enqueue) | Issue | WB | Committed |        |    |     |     |
| I1 | 0                       | 1     | 2  | 3         | fld    | T0 | a0  | —   |
| I2 | 1                       | 3     | 13 | 14        | fmul.d | T1 | T0  | f0  |
| I3 | 2                       | 14    | 16 | 17        | fadd.d | T2 | T1  | —   |
| I4 | 3                       | 4     | 5  | 18        | addi   | T3 | a0  | —   |
| I5 | 4                       | 5     | 6  | 19        | fld    | T4 | T3  | —   |
| I6 | 5                       | 14    | 24 | 25        | fmul.d | T5 | T4  | T4  |
| I7 | 6                       | 25    | 27 | 28        | fadd.d | T6 | T5  | T2  |

2) 如果 ROB 仅容纳 2 条指令, 当一条指令提交后的下一周期该条目可以被新指令占据。重新将下表补充完全。(部分结果已给出)

|    | 周期                      |       |    |           | 操作码    | 目标 | 源 1 | 源 2 |
|----|-------------------------|-------|----|-----------|--------|----|-----|-----|
|    | Decode<br>(ROB enqueue) | Issue | WB | Committed |        |    |     |     |
| I1 | 0                       | 1     | 2  | 3         | fld    | T0 | a0  | —   |
| I2 | 1                       | 3     | 13 | 14        | fmul.d | T1 | T0  | f0  |
| I3 | 4                       | 14    | 16 | 17        | fadd.d | T2 | T1  | f0  |
| I4 | 15                      | 16    | 17 | 18        | addi   | T3 | a0  | —   |
| I5 | 18                      | 19    | 20 | 21        | fld    | T4 | T3  | —   |
| I6 | 19                      | 21    | 31 | 32        | fmul.d | T5 | T4  | T4  |
| I7 | 22                      | 32    | 34 | 35        | fadd.d | T6 | T5  | T2  |