1、解：1）流水级最长延时 MEM 2ns

$$T_{pipe} = 2ns + 0.1ns = 2.1ns$$

有5级流水化后的处理器时钟周期应为2.1ns。

2) $$S_{overall} = \frac{T_{cycle} \cdot IC \cdot CPI_{cycle}}{T_{pipe} \cdot IC \cdot CPI_{pipe}}$$

$$\approx \frac{T_{cycle}}{T_{pipe}} \approx 3.33$$

加速比为3.33

(3) 若机器拥有无限多个流水级，每个阶段需要时间趋于0

$$T_{pipe} \approx 0.1ns$$

$$S_{overall} = \frac{T_{cycle} \cdot IC \cdot CPI_{cycle}}{T_{pipe} \cdot IC \cdot CPI_{pipe}}$$

$$\approx \frac{T_{cycle}}{T_{pipe}} = 10$$

有相比原来单周期处理器的加速比极限是10。