

17. 假设一个使用虚拟内存和 L1 缓存的存储系统具有以下特征：
- 内存系统按字节寻址，访存请求每次仅传递一个字节给处理器。
 - 虚拟地址长度 14 比特，物理地址长度 12 比特。
 - 页大小 64 字节，使用单级页表。
 - TLB 拥有 16 个条目，四路组相联。**(页表的缓存)**
 - L1 缓存物理寻址，块大小 4 字节，共 16 个组，直接映射。

现在 CPU 发起了一次对虚拟地址 0x05a4 的单字节内存加载请求，回答以下问题。

- 若请求发起时，TLB 的部分内容如下表所示。则 TLB 是否发生命中？如果命中，此次内存访问的物理地址是多少？

组号	标签	物理页号	有效位	标签	物理页号	有效位
0	0x0B	—	0	0x1F	—	0
	0x07	0x0D	1	0x02	0x2F	1
1	0x01	0x05	1	0x05	0x0D	1
	0x14	—	0	0x2A	0x16	1
2	0x03	—	0	0x05	0x1C	1
	0x0B	0x07	1	0x00	0x1B	1
3	0x26	0x34	1	0x02	—	0
	0x19	0x2F	1	0x38	—	0

- 该系统的页表有多少个条目？

1) 虚拟地址包含虚拟页号与页内偏移。

虚拟地址 0x05a4 为 00 0101 1010 0100
(即为 1444)

$$\text{则 } \frac{1444}{64} = 22 \text{ (理论上该字节在第22个块中)}$$

即 $22 \bmod 4 = 2$, 即组号 2 的块中。

由于 TLB 含有 4 个 cache line，则 index 为 2 位。

块大小为 64 字节，则 offset 为 6 位。

则 tag 为前 6 位。

则该虚拟地址对应 tag 为 0x05

该地址对应组号 2 中的标签 0x05 项，命中！

对应的物理页号为 0x1C，物理地址为物理页号组合页内偏移。

由于物理地址 12 位，则物理地址为：0111 0010 0100


2) 页面大小即为页大小为 64 Byte

由 TLB 可知，页表项长度为 $1 + 6 + 6 + 1 = 14$ 位 即 14 bit

(tag) (物理页号) (有效位)

$$\text{则页表项个数为 } \frac{64 \text{ Byte}}{14 \text{ bit}} = 36 \text{ 个}$$

将虚拟地址映射到物理地址



- 3) 如果 TLB 命中, 则使用 1) 得到的物理地址, 否则使用物理地址 0x1e4。如果 L1 缓存的内容给如下表所示, 则此次访存请求是否命中缓存? 如果命中, 访存结果是多少?

组号	标签	有效位	块偏移			
			0x0	0x1	0x2	0x3
0	0x1F	0	—	—	—	—
1	0x05	1	0x02	0x09	0xCB	0xA3
2	0x1C	1	0x09	0x55	0x01	0x08
3	0x0D	0	—	—	—	—
4	0x1B	1	0x9B	0xEE	0xE2	0x86
5	0x2F	1	0x00	0x00	0x01	0x00
6	0x07	0	—	—	—	—
7	0x05	1	0x6F	0x23	0xAB	0xD0
8	0x16	0	—	—	—	—
9	0x1C	1	0x63	0x2F	0x1B	0x00
10	0x1C	1	0x28	0x34	0x01	0xC4
11	0x16	1	0x29	0xC8	0x56	0x99
12	0x34	0	—	—	—	—
13	0x34	0	—	—	—	—
14	0x0D	0	—	—	—	—
15	0x07	1	0xE8	0x59	0x04	0x45

命中得到地址为 0111 0010 0100

L1 cache line 为 1b 则 index 为 4 位, 块大小 4 字节则 offset 为 2 位。
则 tag 为前 6 位

该地址 index 为 1001 即 9, tag 为 011100 即 0x1C, 命中!
且 offset 为 00 即 0x0, 则访存结果为 0x63

18. 一段程序循环往复地按顺序访问 A、B、C、D 四个地址上的数据。考虑一个拥有 2 条目的全相联缓存，回答以下问题。
→ 淘汰时间最近者

- 1) 使用 LRU 替换策略时，填写下表。当程序长时间运行时，缓存的命中率为多少？

访存地址	A	B	C	D	A	B	C	D
way 0	—	A	A	C	C	A	A	C
way 1	—	—	B	B	D	D	B	B
命中？	N	N	N	N	N	N	N	N

- (2) 提出一种缓存替换策略，使得上述程序可以在该缓存中拥有最大的命中率，并计算该命中率。

1) 命中率为 0
2) 采用 MRU 策略，
命中率 25%.

Most recently used (MRU)

与 LRU 相比，发生淘汰的时候，把访问时间最新的淘汰掉。对于随机访问模式和对大型数据集的重复扫描（有时称为循环访问模式），由于 MRU 缓存算法倾向于保留较旧的数据，因此它们比 LRU 命中率高。MRU 算法在一项项目越旧，访问该项目的可能性越大情况下最有用。

19. 一些处理器引入了“微标签”(microtag) 的技术来降低组相联缓存标签匹配过程的时序压力。该技术将地址的标签部分进一步拆分为高位标签 (HTag) 和低位标签 (LTag)，在判断缓存命中与否时，控制器仅取出低位标签进行比较，将匹配的缓存块预测为一次命中并把数据前馈给处理器。在随后的剩余周期内，高位标签被取出并进一步用于判断该预测最终是否构成真正的命中。回答以下问题：

- 1) 低位标签在同一缓存组内通常被要求是唯一的，试说明原因。
 (2) 基于对 1) 的讨论，简要说明该技术的引入对于通常的缓存替换策略有什么影响。
 3) 考虑到虚拟页偏移和物理页偏移是一致的，为了提高访存性能，系统可以进一步要求地址的低位标签和组索引位完全位于页偏移字段内，这样低位标签的匹配过程就完全不需要经过地址翻译而可以直接进行，后续的高位标签则使用页表翻译后的结果判断是否构成真实命中。基于上述过程，对于 16KB 页大小的内存系统，一个 8KB 大小的四路组相联缓存至多可以拥有几比特的低位标签？

1) 若低位标签不唯一，则在前端 HTag 时会出现无法判断前端哪个 Htag 情况。
 2) 微标签可以用来标识数据间关联性和依赖性。
 3) 4T cache line \Rightarrow index 为 2 位。
 16KB 页大小 \Rightarrow 页偏移位数为 14 位
 则低位标签最多为 12 位，即 12 bit

20. 监听一致性和目录一致性各有什么优缺点？简述缓存一致性的实现代价体现在哪些方面？

监听一致性： 优：①总线的硬件结构实现简单，只需开设总线。
②可扩展性好，各个处理器核的缓存均采用类似的总线接口。
缺：①同时访问总线需要仲裁，可能出现多个处理器核同时需要使用同一个硬件结构。
②有一定性能损失。

目录一致性： 优：①无需广播，性能损耗少。
②可扩展性好。
缺：①硬件结构复杂。
②可能出现时间代价。

缓存一致性代价： ①空间代价，需添加硬件结构，占用更多资源。
②时间代价，缓存的读写需更多周期。