

3.14 第4周 chapter two

1. RISC 和 CISC 这两种架构各自的优缺点：

CISC 的优点在于实现相同操作所需的指令较少，指令类型丰富，操作灵活，但高性能的硬件设计也会变得复杂。RISC 架构由于指令类型简单，格式统一，硬件开发的周期更短，但在指令的灵活性上有一定的限制。

RISC 单个指令完成的任务量少且功能单一，指令长度相对固定，硬件设计相对简洁简单，适合用流水线技术提升性能，但是对编译器设计要求较高，程序代码密度较低；而CISC则单个指令完成任务量大且功能复杂，指令长度灵活，适应于早期处理器主频低、运算速度慢；存储器容量小、对程序代码非常敏感，编译器技术不成熟以至于难以承担复杂的优化工作的特点，所以CISC将具有复杂功能和结构的指令集加入到指令系统中，以增强硬件的运算能力，降低程序编译的难度和目标代码的容量，这样CISC对编译器和存储空间的要求大大降低，但也面临硬件设计复杂、测试难度高等问题，随着指令愈来愈多，为支持这些指令并保持兼容以前的指令，CISC处理器的硬件结构越来越复杂。基于微码控制方式实现复杂结构导致设计与调试难度持续走高。

2. RISC-V中的基本指令集有3个，即 RV32I：使用32位寄存器的基本32位整数指令；RV32E：只使用16个寄存器的基本32位指令，适用于低端的嵌入式应用；RV64I：使用64位寄存器的基本64位整数指令。

RISC-V的扩展指令集(31章 5个)

M 扩展了整数乘法和除法指令

A 扩展了并发操作中的原子指令

F 扩展了IEEE标准单精度浮点数运算指令，增加了32个32位浮点数寄存器

D 扩展了IEEE标准双精度浮点数运算指令，增加了32个64位浮点数寄存器

S 扩展了四精度浮点数运算指令

4. (1) RV32I 中 add 指令和 RV64I 中的 addw 指令

均为 32 位整数指令，它们的操作码 opcode 分别为 011011 和 0111011

RV32I 中的 add 与 RV64I 中的 addw 的 op code 均为 011011

原因：RV32I 中的 add 与 RV64I 中的 addw 动作不一样，addw 的动作是将低 32 位有符号加法指令，addw rd, rs1, rs2 : $tmp[31:0] \leftarrow rs1[31:0] + rs2[31:0]$
 $rd \leftarrow \text{sign-extend}(tmp[31:0])$

另外 RV32I 的 add 与 RV64I 的 add 指令有着同样的操作码，是由二行指令来实现运算类似，只是操作对象位数不同，因为相同操作码的设计大大提高了 ISA 的兼容性、统一性、系统整体性、可扩展性等。

(2) RV64I 中，addw 和 addiw 指令的图标寄存器中存放的 32 位计算结果是否需要进行额外的符号扩展才能用于后续 64 位计算？

不需要，因为 addw 及 addiw 指令已经进行了 sign-extend 操作了。

5. RISC-V 的工具箱指令集中存在的 HINT 指令空间，这是一组用于处理器提供提示信息的指令。HINT 指令并非是必须的指令，而是可以提高处理器性能和效率的指令。HINT 指令空间由一个 16 位的 opcode 和一个 4 位的 funct3 为编码字段组成。HINT 向处理器发送提示信息，用一种灵活的方式告诉处理器如何更好地利用计算资源。

$$\begin{array}{ll} \text{div } rd, rs1, rs2 & \\ \text{div } rd \leftarrow rs1 / rs2 & \\ & \text{有符号除法指令} \end{array}$$

6. 指令序列

div a2, a0, a1

rem a3, a0, a1 指令执行后，a2 中值为 -3.2

其中 li a0, 16

li a1, -5

a3 中值为 1

RISC-V 的 M 指令集中的除法指令的符号规定

rem rd, rs1, rs2
rem rd $\leftarrow rs1 / rs2$ 有符号取余指令

$$a_3 = a_0 \% a_1 = 1$$

空隙数与被除数均没有符号，且符号相同？有符号取余操作则类似。

11. 下列指令使用的是寻址模式

- (1) jal ra, 0x88 PC相对地址寻址, 0x88为偏移量.
- (2) jalr x0, ra, 0 偏移量寻址(基址+偏移量).
- (3) addi a0, a1, 4 立即数寻址.
- (4) mul a0, a1, a2 寄存器寻址.
- (5) ld a4, 16(sp) 偏移量寻址(基址+偏移量).
sp 16