

5. (1) 页大小 4kB \rightarrow 12 位页内偏移 PTE 为 8B, 则 64 位地址中虚拟页号占 $64-12=52$ 位

则对单级页表为 $2^{52} \times 8B = 2^{55}B = 2^{15}TB$ 巨大

(2) 使用 48 位虚拟地址: 页号: $48-12=36$ 位 $2^{36} \times 8B = 2^{39}B = 512GB$

(3) 多级页表可按照进程的实际大小去分配 ~~内存空间~~ 相应的页表, 多级页表中后面的每级的叶子分支并不一定都会对应分配到内存, 支持稀疏的地址空间, 最终使页表分配所占内存与进程的实际
要看前一级的页表项是否有效 内存使用量成正比

6. 缓存地址具体怎么分还要看它是怎么与实际内存结合的: ① 缓存地址高位为块地址, 低位为块内偏移。而在内存中若按一个一块来看的话块地址是连续的, 无论是采用直接映射还是组相联, 若以模 m 的形式, 那么块地址的低位就会作为余数代表索引, 而高位才作为可区分量, 才能成为 tag ② 在缓存与页 TLB 结合使用时, 采用 tag 高位, index 中间可实现 index 索引与 tag 的 TLB 转换并行执行, 加快查找

7. 由于页内偏移直接是正确的, 不需要再经 TLB 查表转换。所以在以时, 输入进来的虚拟地址中 tag 部分由于在页号位置, 需要页表 TLB 转换, 而 index 在页内偏移中, 可直接发出并访问 cache 多路索引, 这样一来 cache 多路索引与 tag 地址转换可并行加速。如果 $\text{index} + \text{offset_block} > \text{offset_page}$, 那么 index 有一部分以及页表转换才能变为正确的物理地址, 无在 tag 转换时访问 cache 的索引; 如果 $\text{index} + \text{offset_block} < \text{offset_page}$, 可能映射的数并没达到最高 (浪费了一些 cache 的组相联路数),

8. (1) 延时: $1 \times 97\% + 110 \times 3\% = 4.27$ 周期

(2) $1GB = 2^{10}MB = 2^{20}KB = 2^{14} \cdot 64KB$ 则命中率: $\frac{1}{2^{14}}$

又延时: $1 \times \frac{1}{2^{14}} + 110 \times (1 - \frac{1}{2^{14}}) = 110$ 周期

(3) 当区间的程序具有较好的空间、时间局部性时, cache 中的内容可以被有预料的放入, 从而大大减少直接访问的次要, 访存性能提升; 而程序没有较好的局部性的, cache 命中率很低, 访存性能很难有效提升

(4) $1.2 + (110(1 - 2)) = 105 \Rightarrow 2 = 4.59\%$ 平均缓存命中率至少有 4.59%

9. 组数 组索引位数 Bit 标签位数 Bit 偏移位数 Bit

1	32	5	21	6
2	8	3	23	6
3	1	0	26	6
4	256	8	18	6
5	64	6	19	7
6	256	8	18	6
7	64	6	20	6
8	32	5	20	7

10.11) A: 8KB 直接映射 L1 cache $\overline{t_1} = 0.22 + p_1 \cdot 100$

B: 64KB 四路组相联 L1 cache $\overline{t_2} = 0.52 + p_2 \cdot 100$

A 优于 B $\Rightarrow \overline{t_1} < \overline{t_2} \Leftrightarrow 0.22 + p_1 \cdot 100 < 0.52 + p_2 \cdot 100 \Leftrightarrow p_1 - p_2 < \frac{0.3}{100} = 0.3\%$

12) A: $0.22 + 0.22 \cdot K \cdot p_1$ B: $0.52 + 0.52 \cdot K \cdot p_2$

$\overline{t_1} < \overline{t_2} \Leftrightarrow 0.22 + 0.22 \cdot K \cdot p_1 < 0.52 + 0.52 \cdot K \cdot p_2 \Leftrightarrow 0.22 p_1 - 0.52 p_2 < \frac{0.3}{K}$

11. 16块 每块 64B 块地址: $0 \times 1001, 0 \times 1005, 0 \times 1021, 0 \times 1045, 0 \times 1305, 0 \times 2005, 0 \times ff05$

直接映射: 16块 只用看尾位 15 | 5 5 5 5 5 次

2路组相联: 8组 尾位 15 | 5 5 5 5 3次

4路组相联: 4组 按4尾位 11 | 1 1 1 1 3次



8路组相联: 2组 按2尾位 11 | 1 1 1 1 0次

12. 块大小: 16B 共 16块 A: 2路组相联 8组 B: 直接映射 16组 LRU

计算 cache 缺失率 初始为空 i, j: 寄存器 array 起始于地址 0

$N=100$ array 为 16 个元素为 4B 数组的总容量为 $4B \times 96$, 17块 16B 可容纳 47 个元素 将数组元素每 4 看成 1 组, 共 24 组, 每组存的元素标号 $0 \sim 3, 4 \sim 7, \dots, 92 \sim 95$

缓存 A 情况: 共 8 组 内存起始地址为 0 所以 24 模 8 分配 共进行 $N=100$ 次, 计算 96×100 次



cycle 1 时: 缓存为空 0~3 的 tag 进入缓存, miss 8 次
然后 32~63 的 tag 进入路 2, miss 8 次
64~95 进入时, 由 LRU 原则, 0~3 被替换 miss 8 次


所以 cycle 1 过后, 路 1 的 tag 为 64~95, 路 2 tag 为 32~63, 且路 2 为 LRU

进入 cycle 2: 0~3 进入, miss, 路 2 替换, 然后 32~63 进入时又 miss, 路 1 替换, 64~95 时 miss, 路 2 替换, 上一次替换掉的已好时下次该用的, 导致后面一直 miss 缺失率: $\frac{2 \times 100}{3 \times 100} = \frac{2}{3} = 66.67\%$

缓存 B 情况: 24 模 16 分配 则 0~3, 64~95 均对应上半缓存 32~63 对应下半缓存

cycle 1: miss 4 次 之后 cycle: miss 2 hit 1

缺失率: $\frac{3 + 2 \times 99}{3 \times 100} = \frac{201}{300} = 67\%$



7. 初始缓存为空当作miss吗? → 强制缺失✓

13. 代码实现的功能: 对每个 $A[j][i]$ 自加1 但现在为固定 i 改变 j , 每次 j 改变时 $A[j][i]$ 与 $A[j+1][i]$ 可能相隔甚远, 导致缓存 miss 考虑充分利用空间局部性 i, j 互换

```
for (int j = 0; j < 128; ++j)
    for (int i = 0; i < 64; ++i)
        A[j][i] = A[j][i] + 1;
```

14. (1) 4KB 直接映射 块大小 32B 块数: $\frac{4KB}{32B} = 128$

数组 $A[j][i]$ $j: 0 \sim m$ $i: 0 \sim 64$ 先 i 相邻后 j 认为是 int 型 17 元素占 4B, 17 块放 87 元素

则数组特点: $i: 0, 1, 2, 3, 4, 5, 6, 7, 8, \dots, 62, 63, 0, 1, \dots, 62, 63$
 $j: 0, \dots, 127$ 共 8×128 对应块

直接映射情况下: 每块会被 87 内存区域映射到 $\frac{128}{64/8} = 2^4 = 16$

比如, $j=0, j=16, j=32, \dots$ 的对应 i 号块会映射到同一 cache 块中 缓存初始为空

优化前: 大块移动 → j 固定, 变 i cycle 1: $j=0, 1, 2, \dots, 15$ hit 从 $j=16$ 开始 miss 之后均 miss

在 cycle 2 及以后一开始也 miss 缺失次数: $64 \times 128 \div 16 = 64 \times 128 = 8192$ 次

(一开始时缓存为空, 所以 tag 肯定对不上, 也认为是缓存 miss)

优化后: j 固定, 变 i cycle 1: block 初始会 miss 1 次, 之后均 hit, 共 miss 8 次

到 cycle 17 时, 会出现缓存冲突, 不过替换后仍是 miss 8 次, 缺失次数: $8 \times 128 = 1024$ 次

(2) 4KB 全相联 数组特点: 没变 FIFO

优化前: j 从 0 移至 128 恰好占满所有缓存 下一次移动 7 次都 hit 缺失: $8 \times 128 = 1024$ 次


优化后: 变 i 占满才替换 其实与直接映射相同 $8 \times 128 = 1024$ 次

(3) 要求: 除了初始为空的强制缺失无其他

优化后: $8 \times 128 \times 32B = 32KB$ 优化前: $4KB \times 8 = 32KB$ 均需要 32KB

15. int 4B input 起始于 0×0 output 起始于 0×40

L1 cache: 32B 块大小 16B 2块 直接映射 多路: hit 和 miss 时要写入 cache 当前位

input 数据: 

1块可存4元素

按字节寻址, input 共 $4 \times 4 \times 4 = 64B$ 字节 而这里 input 与 output 地址上是相连的

分析: 此时 input 和 output 映射同一块缓存,

input

output

可能相互冲突: 初始: input 1 0, 3 0, miss, 1 2 3

列 0 1 2 3 3 0 1 2 3

到 input 和 output 的 1 0, 1 2 都映射到同一块缓存 行 0 miss miss hit miss miss miss miss miss

存, 且为写分配策略, 所以 output 会 1 3 又会 1 miss hit miss hit miss miss miss miss


把刚 load 进来的 input 1 3 覆盖

2 miss miss hit miss miss miss miss miss

3 miss hit miss hit miss miss miss miss

16. (1) 512B 的 cache: 块大小 16B, 共 $\frac{512}{16} = 32$ 块, 两路且相联 \rightarrow 共 16 组

1块中可装4元素 $128 \div 4 = 32$ 个 输入 input 共 2×32 组



故 cache 每组 16 组有 4 组内存对应, 存入两路

这里 input[0][i] 与 input[1][i] 总是对应同一组

当 $i=0$ 时, input[0][0] input[1][0] 均进入 cache 第 1 组, 在两路缓存 总是第 1 次 miss, 后 3 次 hit

当 i 到 64 127 后半段 出现缓存冲突, 发生替换, 则命中率为 75%

(2) cache 大小增加: 不会改善命中率 因为单路 cache 大小增加, 可以使组相联的组数变多, 但一组 7 块中也只能放 4 元素, 所以还是 hit 3 次 miss 1 次, 命中率最多 75%

(3) cache 块大小增加, 可以改善命中率 在两路且相联情况下, 1 次读取的两个数据正好放入两路同一组对应的两路 cache 块中, 所以 cache 块只会初始 miss 1 次, cache 块越大后面 hit 次数越多, 命中率提升