

3/21

3. 1). nop

addi x0, x0, 0

2). ret

jalr x0, x1, 0

3). call offset

auipc x6, offset[31:12]

jalr x1, x6, offset[11:0]

~~auipc x6, offset[31:12]~~

4). mv rd, rs

addi rd, rs, 0

5). rdcycle rd

csrrs rd, cycle, x0

6). sext.w rd, rs

addiw rd, rs, 0

7.

1). sub t3, t0, t1

/ slti t3, t2, 0

mv t4, t2

/ slt t4, t0, t1

2). bltu t0, t1, overflow

3). 在X86中，EFLAGS寄存器存储了一些标志位，其中CF用于指明对无符号整数算术操作的溢出条件；OF指明了对有符号整数算术操作的溢出条件；OF表示不溢出，1表示溢出



扫描全能王 创建

在使用时，可以用 pushf 指令将标志压入栈中，在堆栈上进行读取。OF 位于第 0 位，SF 位于第 11 位。

在 ARM 架构中，APSR/CPSR 寄存器的前四位是 NZCV 标志位，其中 C 进位标志用于判断无符号整数操作是否溢出；V 溢出标志用于判断有符号整数算术操作是否溢出。

8) 1).	$DP = \frac{DIVU \text{ 时}}{rd \text{ 值}}$	$DP = \frac{REMU \text{ 时}}{rd \text{ 值}}$	$DP = \frac{DIV \text{ 时}}{rd \text{ 值}}$	$DP = \frac{RGW \text{ 时}}{rd \text{ 值}}$
	$2^{XLEN} - 1$	X	-1	X

会引起异常，返回值被设置为全 1，因此对无符号数而言是 $2^{XLEN} - 1$ ，对有符号数而言是 -1，这有助于简化硬件。

2). NV (Invalid Operation) 无效操作

DZ (Divide by zero) 除零异常

OF (Overflow) 结果溢出

UF (Underflow) 结果下溢

NX (Inexact) 结果不精确

flags 被置位不会使得处理器陷入系统调用，在 RISC-V 中，为了保持 ISA 精简，并没有由浮点异常标志来控制分支。

3). X86 架构中除 0 会引发中断，具体而言属于内部中断中的异常，处理过程为 1. 保护断点，将 FLAGS 寄存器，CS 和 IP 压栈。2. 执行中断服务程序 3. 返回断点继续执行。

ARM 架构中，可以通过 CCR 寄存器的 DIV_0_TRP 标志位控制是否触发异常，在不触发异常的配置下，除 0 操作会返回 0。



12. 17. S 27. M 37. M 47. S 57. U

13. add a1, x0, x0 # $a_1 = 0$

addi a2, x0, 100 # $a_2 = 100$

Loop:

beq a1, a2, end

slli a5, a1, 2 # $i \times 4$

add a3, a5, to # & of A + 4i

add a4, a5, t1 # & of B + 4i

lw a4, 0(a4) # *(B + 4i)

mul a6, a4, t2 # $B[i] \times C$

sw a6, 0(a3) # $A[i] = B[i] \times C$

addi a1, a1, 1 # i++

j Loop

end:

mv ao, to

14. bltu a1, ao, if

j end

sub a2, ao, a1

j end



扫描全能王 创建

15. sw t₀, 0(t₀)

addi t₁, x₀, 3

sw t₁, 4(t₀)

add t₀, t₀, t₁

sw t₁, 0(t₀)

16. lw a₁, 0(t₀)

lw a₂, 0(t₁)

sw a₂, 0(t₀)

sw a₁, 0(t₁)

17. int i = 0; i < 30; i++

int a₁ = 1;

for (i=0; i<30; i++)

a₁ = a₁ × 2;

功能：计算 2^{30}



扫描全能王 创建