

- 3.
- 1) $\text{nop} \Leftrightarrow \text{addi } x_0, x_0, 0$
 - 2) $\text{ret} \Leftrightarrow \text{jalr } x_0, 0(x_1)$
 - 3) $\text{call offset} \Leftrightarrow \text{auipc } x_1, \text{offset}[31:12] + \text{offset}[11:0];$
 $\text{jalr } x_1, \text{offset}[11:0](x_1)$
 - 4) $\text{mv rd, rs} \Leftrightarrow \text{addi rd, rs, 0}$
 - 5) $\text{rdcycle rd} \Leftrightarrow \text{csrrs rd, cycle } x_0$
 - 6) $\text{sext.w rd, rs} \Leftrightarrow \text{addiw rd, rs, 0}$

- 7.
- 1) ~~sext~~ $\text{sub } t_3, t_0, t_1$
 $\text{mv } t_4, t_2$
 - 2) $\text{add } t_0, t_1, t_2$
 $\text{blt } t_0, t_1, \text{overflow}$
 - 3) x86 使用“OF”标志位来检测加法溢出，当有符号整数相加时，若溢出
 则“OF”标志位为1；ARM 使用“V”标志位检测加法溢出。

- 8.
- 1) $O_p = \text{DIVU}$ 时， rd 为 $0xffffffffffff$
 $O_p = \text{REMU}$ 时， rd 为 $*x$
 $O_p = \text{DIV}$ 时， rd 为 $0xffffffffffff$
 $O_p = \text{REM}$ 时， rd 为 x

2) NV: Invalid Operation

DZ: Divide by Zero

OF: Overflow

UF: Underflow

NX: Inexact

(3) x86 中除数为 0 一般会触发除以零异常并引发 CPU 中断 (0+1) VM 21
ARM 中除数为 0 也会触发异常，但会根据设置的异常处理方式进行
相应处理。

12. 1) ~~N/A~~ N/A

2) M

3) S

4) M

5) U

13. part 1: add a5, x0

mul ~~a4~~ (a2)+ , a3

mv (a0), a4

addi a0, a0, 4

addi a5, a5, 1

bge i, 100, end

j part 1

end: mv a0, (a6)

14. bge a1, a0, part2

~~part1:~~ sub a2, a0, a1

~~part~~ j end

part2: add a2, a0, a1

end: nop

15. mv (\$t0), t0

addi t1, x0, \$3

addi t2, t0, 4

~~my~~ add (t2), t1

mul t3, t1, 4

add t2, t0, t3

~~add~~ mv (t2), t1

16. mv t2, (t0)

mv (t0), (t1)

mv (t1), t2

17. 令 $a_0=0, a_1=1, a_2=30$

将 a_1 每次左移1位，循环30次。

得到 2^{30} .