

1.

串行总线优点:

线路简单: 串行总线只需要一条传输线路, 相比之下, 由于并行总线需要同时传输多个位或字节, 需要多条传输线路, 所以串行总线的线路更简单、更容易布线。

长距离传输: 串行总线能够在较长距离上进行可靠的数据传输, 因为它不受并行传输中位线长度不一致的问题影响。

扩展性: 串行总线可以更容易地进行扩展, 因为只需要增加一个传输线路即可。

串行总线缺点:

传输速率较慢: 由于串行总线一次只传输一个位或一个字节, 所以相对于并行总线来说, 传输速率较慢。

需要协议支持: 串行总线需要一定的协议来确保数据的正确传输, 例如帧同步、差错检测等, 这增加了一些复杂性。

并行总线优点:

高传输速率: 并行总线能够一次传输多个位或多个字节, 因此传输速率较快。

无需协议支持: 由于并行总线同时传输多个位或字节, 数据的同步和校验可以通过物理上的线路同步实现, 无需复杂的协议支持。

并行总线缺点:

线路复杂: 并行总线需要多条传输线路, 这增加了线路复杂性和布线困难。

传输距离受限: 并行总线受到传输线路长度一致性的限制, 如果线路长度不一致, 可能会导致信号到达时间不同步, 影响数据传输的可靠性。

造成串行总线和并行总线接口速率不同的主要原因是并行总线需要同时传输多个位或多个字节, 而每个位或字节都需要一个独立的传输线路。这导致并行总线的线路复杂度增加, 布线困难, 而且在较长距离上进行可靠的传输也会受到线路长度不一致的影响。

相比之下, 串行总线只需要一条传输线路, 可以更容易地进行扩展和长距离传输。然而, 由于串行总线一次只传输一个位或一个字节, 所以传输速率较慢。

$$2. 1) \text{ 波特率} = (1+7+1+1) \times 960 = 9600 \text{ 位/秒}$$

$$2) 960 \times 7 = 6720 \text{ 位/秒}$$

3.

1)

I2C 数据包由帧(Frame)组成, 每个帧包含了 7 个或 9 个位 (取决于地址长度)。

在 I2C 总线上, 数据以字节为单位进行传输。每个数据包由以下组成部分构成:

起始位(Start Bit): 逻辑低电平信号, 表示传输的开始。

7 位或 9 位的地址位(Address Bits): 用于指示要发送或接收数据的设备地址。根据 I2C 的 7 位或 10 位地址模式, 可以有 7 位或 9 位的地址位。

数据位(Data Bits): 每个数据字节由 8 个数据位组成, 传输的数据信息存储在这些位中。

应答位(Acknowledge Bit): 由接收设备发送的一个位, 用于确认数据的接收情况。接收设备

成功接收数据后，会发送一个逻辑低电平的应答位。

停止位(Stop Bit): 逻辑高电平信号，表示传输的结束。

2)

I2C 是半双工的传输协议，这意味着数据的传输只能在一个方向上进行，而不能同时进行双向传输。这是由于 I2C 总线的设计决定的。

在 I2C 总线上，主设备(通常是微控制器或主机)负责发起和控制通信，而从设备则被动地响应主设备的指令。半双工传输允许主设备在发送数据时，从设备只能进行接收；在接收数据时，主设备只能进行发送。这种协议设计简化了总线的结构和通信协议，使得 I2C 总线可以使用较少的引脚。

3)

I2C 总线使用起始条件(Start Condition)和停止条件(Stop Condition)来标识传输的开始和结束。

起始条件(Start Condition): 由主设备发起，即主设备发送一个由高电平转为低电平的起始位(Start Bit)信号。起始条件表示传输的开始，通常是主设备要发起一次通信时发送的信号。

停止条件(Stop Condition): 由主设备发起，即主设备发送一个由低电平转为高电平的停止位(Stop Bit)信号。停止条件表示传输的结束，通常在数据传输完成后由主设备发送的信号。

通过起始条件和停止条件的使用，I2C 总线上的设备可以识别通信的开始和结束，确保数据的正确传输和同步。

$$4. 1) \frac{1}{(\frac{1}{N} \times 4)} = \frac{N}{4}$$

2) 使用 RAID 5，将 3 块磁盘用于数据存储，共 150GB，第 4 块磁盘用于奇偶校验信息存储。

5. 存取时间：磁头从当前磁道移动到目标磁道所需时间

旋转时间：等待所需扇区在磁盘上旋转到磁头位置的时间

数据传输时间：将数据从磁盘读取或写入扇区的时间

影响因素：磁头移动距离、磁盘旋转速度、数据传输速率和数据量

$$6. 1) 240 \times 12 \text{ KB} = 2880 \text{ KB}$$

$$6 \times 2880 = 17280 \text{ KB}$$

$$2) 5400 \div 6 = 900 \text{ r/min}$$

$$900 \times 240 \times 12 \text{ KB} = 2592000 \text{ KB/min} = 42.1875 \text{ MB/s}$$

3) 每分钟平均转 5400 次

$$5400 \div 60 \div 6 = 15 \text{ r/s}$$

$$\therefore \text{平均旋转时间为 } \frac{1}{15} \text{ s} \approx 0.067 \text{ s}$$

7.

磁盘控制电路通过决定请求的最优执行次序来减少磁盘访问用时，这个过程通常称为磁盘调度。

磁盘调度算法的目标是通过合理地安排磁盘访问请求的执行顺序，以最小化磁盘访问的总时间，并提高系统的整体性能。

常见的磁盘调度算法包括先来先服务（First-Come, First-Served, FCFS）、最短寻道时间优先（Shortest Seek Time First, SSTF）、电梯扫描（Elevator Scan，也称为扫描或电梯算法）等。

这些算法的主要思想是根据磁头的位置和磁盘访问请求队列中的请求，选择下一个最优的请求进行执行。

例如，SSTF 算法会选择与当前磁头位置最近的磁道进行访问，这样可以最小化寻道时间。而电梯算法则会按照一个方向顺序扫描磁道，直到达到磁头位置最边缘的磁道，然后改变方向继续扫描，这样可以最大程度地减少磁头的移动。

通过选择最优的执行次序，磁盘控制电路可以减少寻道时间和旋转时间，从而减少磁盘访问的用时。这种优化可以提高系统的磁盘性能和响应速度，减少磁盘访问的延迟，提高整体系统的效率。

8.

RAID 4 是一种冗余磁盘阵列技术，它使用数据条带化（striping）的方式将数据分散存储在多个磁盘上，同时使用一个独立的奇偶校验盘（parity disk）来存储校验信息。对于写入操作，数据会被拆分成条带，并分别写入不同的磁盘，同时奇偶校验信息也会被更新。

写入优化的目标是提高写入性能和效率。在 RAID 4 中，写入优化主要涉及两个方面：写入缓存（write caching）和奇偶校验延迟（parity delay）。

1. 写入缓存：RAID 4 可以使用写入缓存来提高写入性能。写入缓存将写入操作暂时存储在缓存中，并在适当的时机批量写入磁盘。这样可以减少磁盘的随机写入操作，提高写入效率。然而，当发生系统崩溃或断电等异常情况时，写入缓存中的数据可能会丢失或损坏，因此在使用写入缓存时需要采取适当的安全措施。

写入缓存主要对写入操作产生影响，对读取操作的影响相对较小。读取操作通常不受写入缓存的影响，可以直接从磁盘中读取数据，因此读取速度不会受到太大的影响。

2. 奇偶校验延迟：在 RAID 4 中，奇偶校验信息存储在单独的奇偶校验盘上。每次进行写入操作时，奇偶校验信息也需要进行更新。这会导致额外的延迟，尤其是在高写入负载下。


奇偶校验延迟对于读取速度的影响主要体现在以下两个方面：

读取数据时，需要读取对应的数据块和奇偶校验信息进行校验和恢复。由于奇偶校验信息的读取也会引入一定的延迟，读取速度可能会略微降低。

在发生磁盘故障并需要进行数据恢复时，读取磁盘上的数据和奇偶校验信息是必需的。由于奇偶校验信息的恢复也需要额外的计算和读取操作，读取速度可能会受到更大的影响。

综上所述，写入优化对于 RAID 4 的读取速度影响较小。读取操作通常可以直接从磁盘读取数据，而写入优化主要针对写入操作，通过写入缓存和减少奇偶校验延迟来提高写入性能和效率。但是，在进行数据恢复时，读取速度可能会受到一定的影响，因为需要读取奇偶校验信息并进行计算和恢复操作。

9. 当 I/O 请求减少时，入变小，W 变小，但入变小会导致 W 变大，使得 W 变小的幅度下降



1.

集中式仲裁: 集中式仲裁机制由一个中央仲裁器负责调度总线的访问权。中央仲裁器接收所有设备的请求，并根据优先级或特定算法来决定哪个设备能够获得总线访问权。优点是实现简单、延迟较低。缺点是中央仲裁器可能成为系统的瓶颈，对系统的扩展性有一定限制。适用于较小规模的系统或需要严格的优先级控制的场景。

分布式仲裁: 分布式仲裁机制中，每个设备都具有独立的仲裁逻辑来判断是否能够获得总线访问权。常见的分布式仲裁机制有两种，轮询式仲裁和仲裁链式传递：

轮询式仲裁: 设备按照预定的顺序轮流请求总线访问权。优点是公平性较好，每个设备都有机会获得总线访问权。缺点是可能导致较高的延迟和低效率。适用于设备之间访问需求相对均衡的场景。

仲裁链式传递: 设备按照固定的优先级顺序组成链表，每个设备在前一个设备完成访问后才能请求总线访问权。优点是简单且延迟较低。缺点是链表中某个设备发生故障可能影响整个链表的正常工作。适用于对访问顺序有严格要求的场景，例如按照优先级或固定顺序进行访问。

基于请求-响应的仲裁: 每个设备在需要访问总线时发送请求，总线会回复给请求者是否获得访问权。该机制可以根据请求者的优先级或其他算法进行决策。优点是可以根据需求动态地分配总线资源，灵活性较高。缺点是增加了总线开销和延迟。适用于需要灵活分配总线资源的场景。

2.

APB (Advanced Peripheral Bus): APB 是一种简单、低功耗、低带宽的总线协议，主要用于连接外设和低复杂性模块。它适用于较低性能和较低数据传输需求的外设，如 GPIO (通用输入/输出)、定时器等。

AHB (Advanced High-performance Bus): AHB 是一种高性能、低延迟、可靠性较高的总线协议，用于连接高性能和关键性能的模块。它支持多主机和多从机配置，并提供高带宽、低延迟的数据传输。AHB 广泛应用于高性能处理器、内存控制器、DMA 控制器等模块。

AXI (Advanced eXtensible Interface): AXI 是一种高性能、高带宽、可扩展的总线协议，适用于连接高性能、复杂性较高的 IP 核和处理器。它支持多主机和多从机配置，并提供高并发性、乱序访问、低延迟的特性。AXI 广泛用于高性能图像处理器、FPGA 芯片、处理器互连等领域。

ACE (AXI Coherency Extensions): ACE 是在 AXI 基础上添加的一组一致性扩展，用于支持高性能多核处理器的缓存一致性。ACE 协议提供了一致性和高性能的内存访问，可以确保多个处理器核心之间共享的数据保持一致。它适用于多核处理器系统和共享缓存的设计。

CHI (Coherent Hub Interface): CHI 是 ARM 最新推出的一种高性能、高扩展性的一致性互

连协议。它提供了高带宽、低延迟、高度可靠性的内存访问，并支持高度可扩展的多核处理器系统。CHI 适用于高性能服务器、高性能计算、数据中心等领域的复杂系统。

3.

1) AXI 总线包含以下独立的事务通道：

读数据通道 (Read Data Channel): 用于从设备 (Slave) 读取数据。

写数据通道 (Write Data Channel): 用于向设备写入数据。

写地址通道 (Write Address Channel): 用于传输写入操作的目标地址和其他控制信息。

协议没有设置独立的读响应通道是因为在 AXI 总线中，读响应与读数据在同一个通道中传输。这样设计可以减少总线上的引脚数量和复杂性，提高总线的效率和性能。

2) 在读/写传输事务中，通道的握手信号时序需要满足以下依赖关系：

写数据通道的写地址信号 (AWVALID) 和写数据信号 (WVALID) 需要在同一个时钟周期中同时有效。

读数据通道的读地址信号 (ARVALID) 和读数据信号 (RVALID) 需要在同一个时钟周期中同时有效。

这样的约束是为了确保读/写传输事务的正确执行和数据的一致性。读/写传输事务是基于请求-响应的模型，握手信号的时序约束可以保证读/写地址和数据在正确的时钟周期中传输，避免数据的错误或不一致。

3) AXI 的突发传输是一种通过在连续的地址上进行连续数据传输的机制，以提高总线的传输效率。突发传输通过单个地址传输多个数据，减少了传输的地址和控制开销。

AXI 总线支持以下突发传输类型：

固定突发传输 (Fixed Burst): 在一次事务中传输固定数量的数据，由传输长度字段指定。

递增突发传输 (Incrementing Burst): 在一次事务中按递增的地址传输多个数据，由传输长度字段和地址递增规则指定。

突发长度递增传输 (Wrap Burst): 在一次事务中传输固定数量的数据，但地址会在达到指定长度后重新开始，实现循环传输。

突发传输可以提高总线带宽和数据吞吐量，特别适用于数据连续性较高的应用场景，如图像处理、存储器访问等。