

5/30

1. 串行总线需要的物理连线数较少，消耗硬件资源少，功耗也更低，但在相同频率下传输速率更低。并行总线恰恰相反。另外，当频率较高时，串行总线存在串扰效应，不适合长距离传输。而串行总线使用的时钟恢复电路、信道均衡等技术使其具有频率下限。


接口速率由位宽和频率决定，串行总线的带宽频率高，并行总线的位宽高。

21.  $\text{Band rate} = 9600 \text{ 将写/s}$

波特率 = 9600 baud

22.  $9600 \times 0.7 = 6720 \text{ bps}$

3. D.



21. 只有一条串行数据线 SDA，所以是半双工的。

32. 起始条件：串行时钟线 SCL 为高电平，SDA 由高向低跳变。

终止条件：SCL 高电平，SDA 由低向高跳变。

4. D.  $MTTF = \frac{1}{4N}$

21. 采用 RAID-1 标准，将两个磁盘存放另 2 个磁盘相同的数据，理想的  $MTTF = 2N$

5. 寻道时间：磁头从当前位置移到目标磁道并消除抖动所需要的时间，与磁头臂的移动速率和距离成正比，后者取决于盘面大小和控制电路。

旋转时间：磁头移到目标磁道后，目标扇区随盘片转动而经过磁头所需的时间，与旋转速度和控制电路有关。

数据传输时间：磁头完成读取或写入的时间，与工艺有关。

$$6. 1) 6 \times 240 \times 12 \text{ KB} = 17280 \text{ KB}$$

2). 转速 5400 r/min

一圆包含  $12 \text{ KB} \times 6 = 72 \text{ KB}$  数据

平均传输速率  $6480 \text{ KB/S}$

$$3) \frac{1}{2} \cdot \frac{1}{5400} \cdot 60 = 5.56 \times 10^{-3} \text{ s}$$

7. 批处理执行次序以减少寻道时间，即磁头移动到磁道的距离之最短；批处理执行次序以减少旋转时间，避免磁头恰好错过目标扇区的情况；整体批处理使寻道和旋转时间之和最短。

8. RAID 4 的写入优化是指不需要读取所有磁盘以计算新的奇偶校验数据，而通过比较写入盘原有的数据直接计算出奇偶校验位，从而提高写入速度。对读取速度无直接影响。

$$9. \frac{dw}{d\lambda} = \frac{1}{(\mu-\lambda)^2}$$

$\lambda \downarrow, \mu \rightarrow \uparrow, \frac{dw}{d\lambda} \downarrow$ , 即性能提升幅度下降

10. 采用突发模式的 DMA 在传输数据时会完全占用内存带宽  
采用周期窃取模式的 DMA，也会与处理器争抢内存带宽，  
并且 DMA 设备一般拥有高优先级；采用透明模式的 DMA  
理论上不会与处理器争抢内存带宽。

存储器多层次化设计可以减少对内存带宽的压力，为  
DMA 控制器引入缓存后，可以有效解决上述问题，尤其是  
对于周期性窃取模式的 DMA，可以在处理器占用内存带宽  
时查找缓存在处理器命中缓存以“窃取”周期访问内存。

1、简述常见的总线仲裁机制，它们各自有什么优缺点，分别适用于什么场景？

轮询机制：当需要总线仲裁时，算法按照轮询的方式依次赋予主设备总线的使用权。优势在于实现简单，适用于各个主设备对总线的访问需求比较相近的情况。  
优先级仲裁机制：当需要总线仲裁时，优先级更高的主设备将优先获得总线的使用权。适用于各个主设备访问需求不均的情况，给经常访问总线的主设备赋予高优先级，降低总延迟。

2、简要描述 AMBA 总线中，APB、AHB、AXI、ACE 及 CHI 等总线协议的特点和使用场景。

APB：面向总线连接的低速低功率外围设备，如 UART 接口、键盘、时钟模块等。  
采用非流水线操作，传输简单，功耗低。

AHB：面向高性能系统模块的互联，如处理器、DMA 控制器、片内存储器、外部存储器接口等。支持总线仲裁、突发传输、分离传输、流水操作等复杂事务，以提高系统性能。

AXI：面向更高数据带宽的应用需求。AXI 总线是一种多通道传输总线，读写地址通道独立，读写数据通道独立，具有复杂的握手机制，支持读写并行、乱序、非对齐操作等高级特性。

ACE：ACE 是 AXI 加上一致性的扩展，用以维护多核共享内存缓存的一致性，实现正确的跨缓存共享，最大利用缓存数据以提高系统性能。

CHI：CHI 是对 AXI 的升级。其特点在于提供了更多的一致性协议，以及 retry 机制、QoS、trustzone 等技术，可以支持多平面内存存储器互连结构和 DMA 传输管理等高级功能。

3、调研 AXI 总线标准并回答以下问题。

1) AXI 总线包含哪些独立的事务通道？为什么协议不设置独立的读响应通道？  
读地址通道、写地址通道、读数据通道、写数据通道、写响应通道(write response channel)。

协议不设置独立的读响应通道是因为，读事务的响应数据可以通过读数据通道来传输。这样可以在一次事务内充分利用总线带宽，减少了总线复杂度。

2) 简要描述在读/写传输事务中，通道的握手信号时序需要满足怎样的依赖关系？为什么要设置这样的约束？

从设备的 RVALID 信号必须等待主设备的 ARVALID 和从设备的 ARREADY 信号均置位后置位。

从设备的 BVALID 信号必须等待主设备的 WVALID 和从设备的 WREADY 信号均置位，且 WLAST 信号置位后置位。

这些依赖关系有助于保持通道之间的同步，避免出现歧义或竞态条件。

3) 什么是 AXI 的突发传输？有哪些突发传输类型？

突发传输是指主设备在发起一次事务请求后，可以连续读或写多个数据的一种传输模式。

有 3 种突发传输类型，分别为 FIXED, INCR 以及 WRAP。

FIXED: 每次传输事务的地址均为同一地址。

INCR: 增量突发，后续数据的地址在初始地址的基础上进行递增，递增幅度与传输宽度相同。

WRAP: 与增量突发类似，不过其地址增长到最高地址后会跳转到边界地址，再重新递增。