

1. 串行总线与并行总线各有什么优缺点？试简述造成它们接口速率不同的原因。

① 串行总线需要的物理连接数目少，消耗硬件资源少，功耗也更低，但相同频率下传输速率更慢；并行总线相反。

② 虽然并行总线的数据位宽更大，但当频率较高的时候，并行总线上不同信号线间会出现串扰效应，其数据

接收接口同步电路实现成本也更高，导致有效传输距离和传输频率难以进一步提高，影响并行总线的实际带宽。

2. 假设某系统使用 UART 传输数据，每个数据包拥有 1 位起始位、7 位数据位、1 位校验位和 1 位停止位，系统每秒传输 960 个数据包。回答以下问题。

1) 系统的波特率为多少？

2) 系统的有效数据传输速率是多少？

① $960 \times (1+7+1+1) = 9600$ ，即系统波特率为 9600。

② $960 \times 7 = 6720$ ，即系统的有效数据传输速率为 6720 bit/s。

3. 阅读 I2C 相关标准，回答以下问题。


1) I2C 的数据包是如何构成的？

2) 为什么 I2C 是半双工的？

3) I2C 传输的起止条件是什么？

① 集成电路总线 (Inter-integrated circuit bus, I2C)

一个典型的 I2C 数据包结构如下图所示：



② I2C 起始和终止都由主设备发起，在达成终止条件前 I2C 可以连续发送任意长度的数据，而由于 I2C 协议仅使用一条数据线 SDA，所以传输是半双工的。

③ 起始条件：在 SCL 为高电平时，SDA 由高向低跳变。

终止条件：在 SCL 为高电平时，SDA 由低向高跳变。

4. 若某块磁盘的 MTTF 为 N 小时。回答以下问题。

1) 计算由 4 块这种磁盘组成的 RAID0 的 MTTF。

2) 若每一块磁盘的可用容量为 50G，而系统只需要 80G 的存储空间，试设计一种方案，使得 4 块磁盘组成的 RAID 达到尽可能大的 MTTF。

① $\frac{N}{4}$

④ 将 4 块磁盘分成两组，每组中的 2 块磁盘组成 RAID0，故每组的总容量都是 100G，而这两组 RAID0 有相同的冗余数据，最终的 MTTF 为 $N/2$ 小时。

5. 磁盘完成某个扇区上数据读写需要的时间可以概括为： $T = \text{寻道时间} + \text{旋转时间} + \text{数据传输时间}$ 。试说明上述各量的含义，并简要分析影响上述时间的因素。

① 寻道时间：磁头臂移动到正确位置并消除抖动所需时间，与磁头臂需要移动的速度和距离有关。

② 旋转时间：定位到正确的磁道后，盘片需要通过旋转来使得正确的扇区被旋转到磁头正下方，与转速有关。

③ 数据传输时间：顺序读写扇区内容所需要的时间，也和转速有关。

6. 若某块磁盘的转速为 5400r/min, 共有 6 个记录数据的盘面, 每个盘面包含 240 个磁道, 每个磁道的信息量为 12KB。回答以下问题。
- 该磁盘的总容量为多少?
 - 该磁盘的数据传输速率是多少?
 - 估算磁盘的平均旋转时间。

$$① b \times 240 \times 12 = 17280 \text{ KB}$$

$$② \text{转速为 } 900 \text{ r/s, 则传输速率为: } b \times 900 \times 12 = 64800 \text{ KB/s}$$

$$③ \text{平均旋转时间} = \frac{\text{总容量}}{\text{传输速率}} = 0.275$$

7. 简述磁盘控制电路如何通过决定请求的最优执行次序来减少磁盘访问用时?

磁盘控制电路可以先缓存一段时间内的磁盘 I/O 请求并决定请求的最优执行次序以达到最短的磁头移动距离, 从而减少寻道时间; 控制器还可以优化执行次序以达到最小的盘片转动圈数, 从而优化磁盘旋转时间。

优秀的磁盘控制电路通常能够使得寻道时间和磁盘旋转时间的总和最小。

8. 试分析 RAID4 中的写入优化对于读取速度的影响。

RAID4 将数据块写入某物理磁盘前, 首先读出该位置原存储的数据块, 对比将要写入的新数据块, 计算出发生翻转的位, 并由此计算出奇偶校验磁盘中的该位置数据块对应位是否需要翻转, 然后将写入方式只牵涉到两个物理磁盘: 将写入数据的物理磁盘和奇偶校验磁盘, 放在物理磁盘很多的时候能够显著提升性能。

9. 根据 I/O 请求花费在队列系统中的平均响应时间公式:

$$W = \frac{L}{\lambda} = \frac{\frac{1}{\mu}}{1 - \frac{\lambda}{\mu}} = \frac{1}{\mu - \lambda}$$

分析随着磁盘 I/O 请求减少, 磁盘队列系统的性能提升幅度下降的原因。

式中 λ 为处理器平均每秒发送的 I/O 请求数量, μ 为磁盘每秒平均处理的 I/O 请求数量。

通过增大 μ 以减小 I/O 请求花费在队列系统中的平均响应时间 W , 从而提升磁盘队列系统的性能。

$$\frac{dW}{d\mu} = \frac{-1}{(\mu - \lambda)^2}, \text{ 可知} \lambda \text{ 越小, } W \text{ 随} \mu \text{ 增大而减小的速度越慢, 即} \lambda \text{ 越小, 磁盘队列系统性能提升幅度下降。}$$

10. DMA 设备与处理器是否会争抢内存带宽资源? 存储器层次设计的优劣对此问题有何影响?

DMA 控制器和处理器共享总线, 可能会争抢内存带宽资源。

存储器采用层次设计引入多级缓存减少了处理器对内存的直接访问, 可以缓解 DMA 控制器和处理器争用内存的冲突。

1. 简述常见的总线仲裁机制，它们各有什么优缺点、分别适用于什么场景？

- ① 轮询机制会赋予每个主设备相同的优先级，当需要竞争仲裁时，算法按照轮询的方式依次赋予主设备总线的使用权，在各个主设备对总线的访问需求比较相近时可以取得较好的性能。
- ② 优先级仲裁机制赋予每个主设备不同的优先级，若经常访问总线的主设备获得较高的优先级，配套相应的保护机制后性能会优于轮询机制。

2. 简要描述 AMBA 总线中 APB、AHB、AXI、ACE 及 CHI 等总线协议的特点和使用场景。

- ① APB 总线协议主要面向总线连接的低速外围外设，没有复杂的传输事务的功能，且为非流水线操作，极大限度地降低了功耗，同时更易于使用。
- ② AHB 面向高性能系统模块的互连，AHB 总线扩展支持了大量拍高速总线，包括总线仲裁、突发传输等复杂操作。
- ③ AXI 总线协议可以满足更高数据带宽的应用需求。
- ④ ACE 总线协议旨在提供高性能、可扩展和一致性的数据传输和共享机制，适用于多核处理器和共享存储器系统。
- ⑤ CHI 总线协议旨在支持多核、多级 cache，高速互联和高效的一致性管理，适用于多核、高性能系统中。

3. 调研 AXI 总线标准并回答以下问题。

- 1) AXI 总线包含哪些独立的事务通道？为什么协议不设置独立的读响应通道？
- 2) 简要描述在读/写传输事务中，通道的握手信号时序需要满足怎样的依赖关系？为什么要设置这样的约束？
- 3) 什么是 AXI 的突发传输？有哪些突发传输类型？

① AXI 总线包含地址通道、数据通道、写响应通道等。

AXI 总线将读响应和读数据合到了一个通道中以简化协议和控制逻辑，目的通过读数据通道传递突发读数据和读响应减少了传输延迟，可以提高系统的性能和效率。

② 握手信号能够确保数据的正确传输与同步，需要满足以下依赖关系：

1. 写数据事务。
 - 写使能和写有效信号同为高电平，表示写事务有效。
 - 写有效和写响应信号同步，确保当前写事务完成之前不会发起新的写事务。
2. 读数据事务。
 - 读使能和读有效信号同为高电平，表示读事务有效。
 - 读有效和读响应信号同步，确保当前读事务完成之前不会发起新的读事务。
 - 读有效信号和读数据通道的数据传输同步，确保读事务的数据正确传输。

③ 突发传输（burst transfer）是一种高效的的数据传输方式，通过一次传输请求

就可以传输多个连续的数据块，减少了传输请求的次数，从而提高数据传输效率。

顺序传输：主设备按照递增的地址顺序传输连续的数据块，其中固定的地址偏移量称为传输大小（burst length）。

增量传输：按照递增地址传输连续数据，但每个数据块的传输大小可以不同。

双向增量传输：递减地址。