

2.1 CISC 在处理器发展早期时受寄存器容量及编译器优化水平的限制,在早期广泛使用但其由于兼容性问题的结构越来越复杂,此时RISC应运而生。

RISC单个指令完成任务量少且功能单一、长度固定,对硬件设计而言更容易进行设计,但其代码密度较低。

2.2 基本为RV32I指令,其包含寄存器类型(R-TYPE),立即数型(I-TYPE),访存指令(LOAD为I-TYPE,STORE为S-TYPE),跳转指令,等操作,能完成除原子操作外所有操作。

常见的拓展有:M(乘法)、A(原子操作)、F/D(单、双精度操作)和C(压缩的)其中RV32IMAFD写作RV32G,通常编译器会支持16bit的压缩指令,则称为RV32GC,这也是常见编译器所支持的RISC-V指令集。

2.4 (1) add为0110011, addw为0111011,故其opcode不同

但add均为0110011(参见spec 20191213, P131页),这表明RV64I对RV32I有兼容的特性。但是,RV32中add为32位加法,RV64中为64位加法,其实际意义不同。

(2) 由spec, RV64I寄存器存储64位数, addiw操作为: 其将立即数带符号拓展到了32位与目标寄存器值相加,并忽略高于32位的溢出,再将结果符号拓展64位并存储。即题目描述的32位结果也是经符号拓展到64位的。因为硬件寄存器一定是64位的(laddw指令相似)

2.5 RV32I保留了大量指令空间,用于提示指令,通常用于对架构传达一定的提示,且不会产生任何效果(类似于NOP) 其主要通过X寄存器来使用。

spec认为hint可用于内存访问时间/空间局部性提示、分支预测提示,线程调度提示、安全性标签以及模拟/仿真的仪表标志。

2.6 由spec,我们可知除法的余数符号与被除数一致

则



$$a_2 = -3$$

$$a_3 = 1$$

(与陈数致)

但如果在python中结果为(-4, 4) 可见不同语言在阵法上的差异, 但C语言中这一项和实现就一致, 即不同架构结果不同, 本题反映了RISCV架构的情况

2-11 (1) 偏移量寻址

(2) 寄存器间接寻址

(3) 立即数寻址

(4) 寄存器直接寻址

(5) 偏移量寻址