

第5章 1. 串行总线: 优: 需要的物理连线数目少, 消耗硬件资源少, 功耗更低。

劣: 相同频率下传输速度比并行慢。

并行总线: 优: 可以同时传输更多数据, 相同频率下传输速率快。

劣: 需要较多的物理连线及相应的硬件资源, 功耗高; 频率较高时, 并行总线中不同号线之间会产生干扰, 不利于长距离传输。

原因: 并行总线单次传输的数据位宽是多位, 故传输速率快。

2. (1) 每个数据包共  $(1+7+1+1)=10$  位

$$\text{波特率} = 10 \times 960 = 9600 \text{ bps}$$

$$(2) \text{有效数据传输速率} = 9600 \times \frac{7}{10} = 6720 \text{ bps}$$

3. (1) I2C 数据包由起始条件, 7~10 位的地址<sup>帧</sup>、一个读/写位, ACK/NAck 位, 几个字节数据帧与 ACK/NAck 位的组合, 与终止条件构成。

(2) 因 I2C 协议仅使用一条数据线 SDA, 设备在传输数据时必须共享这条<sup>线</sup>线路, 所以是半双工的。

(3) 是在 SCL 为高电平时, SDA 由高向低跳变。

~~平均无故障时间~~

4. (1) ~~MTTF 指故障平均发生时间, 使用 RAID-0 阵列时, 当一块硬盘发生故障, 整个阵列数据丢失~~

$$\text{MTTF}_{RAID-0} = \frac{N^4}{N^4}$$

(2)

$$4. (1) \frac{N}{4}$$

$$(2) 2 \times 10 \times 10$$

∴ 使两块磁盘配置为 RAID-1, 再将两对 RAID-1 配置为 RAID-0。



5. 寻道时间指磁头臂移动到正确位置并消除抖动所需要的时间。

旋转时间指盘片通过旋转来使得正确的扇区被旋转至磁头的正下方所需要的时间。

数据传输时间是指传送一个扇区的数据所需要的时间。

寻道时间和旋转时间由控制电路影响。例如，磁头位置、寻道方式影响寻道时间，而磁盘转速影响旋转时间。

数据传输时间则由特定工艺影响。

6. (1)  $12 \times 240 \times 6 = 17280 \text{ KB}$

(2)  $5400 \times 6 \times 12 = 38880 \text{ KB/min}$

(3)  $\frac{1}{2} \times \frac{1}{5400 \div 60} = \frac{1}{180} \text{ s}$

7. 磁盘控制电路通过决定请求的最优执行次序，以达到最短的磁头移动距离，从而减小寻道时间，进一步减小磁盘访问时间。

8. RAID-4 中的写入优化通过<sup>在</sup>将数据块写入某物理磁盘前，先读出<sup>该</sup>位置原来的数据块，对比将写的数据块，计算出发生翻转的位，由此计算奇偶校验<sup>盘</sup>磁盘中的该位置数据块对应位<sup>是</sup>否需翻转，使写入只牵涉到两个物理磁盘（待写的物理磁盘和奇偶校验磁盘），从而提高读写速度。

9.  $W_1 = \frac{1}{P_1 - \lambda}$ ,  $W_2 = \frac{1}{P_2 - \lambda}$  ( $P_2 > P_1$ , 故  $W_2 < W_1$ )

性能提升可由  $W_1 - W_2 = \frac{P_2 - P_1}{(P_1 - \lambda)(P_2 - \lambda)}$  ~~观察~~分析得到

而随 I/O 请求减少即  $\lambda$  减小， $W_1 - W_2$  也同样减小，故性能提升幅度下降。





10. DMA设备会争抢内存带宽资源。存储器层次设计得好时，DMA可以与处理器相互配合，交替占用总线的控制权并进行数据传输，能实现总线的时间复用。但当存储器层次设计较差时，DMA与处理器对内存带宽资源的抢夺将更明显，从而降低<sup>外</sup>处理器利用效率。

## 第6章 1. 轮询机制和优先级仲裁机制。

轮询机制：优点：简单易实现，在各个主设备对总线的访问需求比较相近时可以取得较好性能，<sup>公平性</sup>

缺点：不适用于大规模系统，优先级难以调整。

适用于：各个主设备对总线访问需求比较相近时。

优先级仲裁机制：优点：有配套的保护机制，确保数据传输的正确性和完整性；更灵活。

缺点：公平性不佳，低优先级设备需长时间等待总线的控制权；可能引起优先级冲突。

适用于：经常访问总线的主设备能获得较高优先级时。

2. APB：特点：没有复杂传输事务的功能，且为非流水操作，能极大地降低功耗，易于使用。

使用场景：总线连接的低速低功耗外设。

AHB：特点：支持大量高级特性，包括总线仲裁、突发传输、片选传输、流水操作等复杂事务。

使用场景：高性能系统模块的连接。

AXI：特点：多通道传输，有数量庞大的接口、复杂的握手机制、极高的总线位宽，支持读写并行、乱序、非对齐操作等高级特性。

使用场景：高性能SoC。

ACE：特点：提供一致性扩展，采用高效数据传输机制，支持多级缓存层次结构。

使用场景：需要高性能缓存一致性。

CHL：特点：高带宽<sup>低</sup>延迟、可扩展。

使用场景：需高性能、高可靠性和可扩展性的系统。



6. (1) 包含读写地址通道~~独立~~、读写数据通道~~独立~~、写响应通道。

原因: AXI 采用乱序交付的方式提高总线的吞吐量和效率。AXI 保证每个数据带有相应地址信息, 确保数据被正确路由到请求的源, 也因此读响应数据被直接传输到数据通道。

(2) 通道的握手时序需满足一定的时序关系。<sup>是</sup>这~~图~~为了确保读写操作之间的正确协同工作, 并确保读写操作的正确性和数据的一致性。

(3) AXI 的突发传输是一种优化技术, 用于提高数据传输的效率和带宽利用率, 通过在单个传输事务中传输多个数据项来减少总线事务的开销和延迟。

类型: 固定突发、递增突发、回环突发。

