

日期:

/

3. 21

- ③ 1). addi x₀, x₀, 0
2). jalr x₀, ra, 0
3). auipc a₁, offset [31:12]
jalr x₀, a₁, offset [11:0]
4). addi rd, rs, 0
5). csrrs rd, cycle, x₀
6). addiu rd, rs, 0

④

- 1). slt t₃, t₀, t₂
slt t₄, t₀, t₁
2). add t₀, t₁, t₂
slt t₃, t₀, t₁
bne x₀, t₃, overflow

3). X86: 存在标志寄存器，其中就有进位标志 CP、溢出标志 OF
加法有符号溢出时、OF置1；无符号溢出时、CP置1

ARM: 和X86类似，存在 CPSR。存储进位标志、溢出标志

MIPS: 用异常或 HI/LO 寄存器来处理。ADD 溢出则异常。

ADDU 溢出则将结果写入 rd

⑤

D.	DIVU	REMU	DIU	REM
XLEN	-1	X	-1	X

日期: /

目的: 为了简化除法电路,于是让所有除0都返回,从而避免控制流更改

2). NV: 无故操作

DZ: 除数为0

OF: 流出(向上)

UF: 向下流出

NX: 不精确的.

不会陷入子级调用

3). X86: 触发DE异常,转移控制权到异常处理程序,将异常号、错误

代码压入堆栈

ARM: 触发 Divide by Zero 异常,转移控制权到异常处理程序,将异常状态信息压入协处理器

MIPS: 触发 Divide by Zero 异常,转移控制权到异常处理程序,将异常与附加信息压入协处理器

1). M态或S态 通常S态

2). M态

3). S态

4). S态 5). U态

VecMUL:

addi sp, sp, -32

sw ra, 28(sp)

sw so, 24(sp)

日期: /

addi \$0, \$P, 32

addi \$5, \$0, 0

addi \$7, \$0, 0

part1:

lw \$3, 0(\$t1)

mul \$4, \$3, \$t2

sw \$4, 0(\$a7)

addi \$t1, \$t1, 1

addi \$7, \$7, 4

addi \$5, \$5, 4

slti \$6, \$5, 99

bne \$6, \$0, part1

lw \$0, 28(\$P)

lw \$0, 24(\$P)

addi \$P, \$P, 32

ret

14

part1: ble \$0, \$1, part2

add \$2, \$1, \$0

part2: sub \$2, \$0, \$1

日期: /

115.

sw t0, 0(t0)

addi t1, X0, 3

addi t2, t0, 4

sw t1, 0(t2)

slli t2, t1, 2

add t2, t0, t2

sw t1, 0(t2)

117.

a. 左移30位并返回

同时返回 $a_0 = 30$

116.

swap: addi sp, sp, -32

sw ra, 28(sp)

sw so, 24(sp)

addi so, sp, 32

lw t2, 0(t0)

lw t3, 0(t1)

sw t3, 0(t0)

sw t2, 0(t1)

lw ra, 28(sp)

lw so, 24(sp)

addi sp, sp, 32

ret,