

2. 考虑以下指令序列：

I1: ld a1,0(s1)
 I2: mul a2,a0,a2
 I3: add a1,a2,a2
 I4: ld a2,0(s2)
 I5: add a3,a1,a2
 I6: sd a3,0(s3)

不必考虑内存地址的相关性，在下表中列出所有的数据依赖。

	I1	I2	I3	I4	I5	I6
I1	-					
I2	X	-				
I3	WAW	RAW	-			
I4	X	WAW	WAR	-		
I5	X	X	RAW	RAW	-	
I6	X	X	X	X	RAW	-

4. 流水线级数的适度加深一方面能够提高频率，但同时也会使流水线冲突的停顿代价变大，最终的性能变化是两者综合作用的结果。考虑两个处理器：处理器 A 有 1ns 时钟周期的 5 级流水线，平均每 5 条指令经历一周期停顿。处理器 B 有 0.6ns 时钟周期的 12 级流水线，平均每 8 条指令经历三周期停顿。

1) 处理器 B 相比处理器 A 的加速比是多少？

2) 若分支指令占所有指令类型的 20%，处理器 A 的错误预测代价为 2 周期，处理器 B 的错误预测代价为 5 周期。两处理器的错误预测率均为 5%。计算两处理器的 CPI。

$$\text{解：(1) } T_A = N \cdot (\text{CPI}_A \cdot T_{\text{cycle A}}) = N \cdot \left(1 + \frac{1}{5}\right) \times 1$$

$$T_B = N \cdot (\text{CPI}_B \cdot T_{\text{cycle B}}) = N \cdot \left(1 + \frac{3}{8}\right) \times 0.6$$

$$S = \frac{T_A}{T_B} = \frac{1}{1.16}$$

$$(2) \text{ CPI}_A = 1 + \frac{1}{5} + 2 \times 0.05 \times 0.2 = 1.22$$

$$\text{CPI}_B = 1 + \frac{3}{8} + 5 \times 0.05 \times 0.2 = 1.425$$

6. 考虑如下所示的代码片段，假设 a2 寄存器的初值为 0, a3 寄存器的初值为 100。回答以下问题：

```

Loop:    ld    a1,0(a2)
          addi   a1,a1,1
          sd    a1,0(a2)
          addi   a2,a2,4
          sub   a4,a3,a2
          bneza4,Loop

```

- 1) 列举代码中的数据相关，说明它们有可能导致什么类型的数据冲突（不考虑流水线级数）。
- 2) 考虑一个 5 级 RISC 流水线，该流水线不使用任何前馈硬件。假设 MEM 阶段均可在单个周期内完成，分支指令在 WB 阶段完成后取新指令。按照下表的格式补充表格，写出该代码段在一次循环中的完整执行时序，并计算执行完成所有循环共需要多少个时钟周期。

	1	2	3	4	5	6	7	8	9	10
ld a1,0(a2)	IF	ID	EX	MEM	WB					
addi a1,a1,1		IF	ID	S	S	EX	MEM	WB		
...										

解：(1) $ld\ a1,0(a2)$ 和 $addi\ a1,a1,1$ 有 RAW 或 WAW 冲突
 $addi\ a1,a1,1$ 和 $sd\ a1,0(a2)$ 有 RAW 冲突
 $addi\ a2,a2,4$ 和 $sd\ a1,0(a2)$ 有 WAR 冲突
 $sub\ a4,a3,a2$ 和 $addi\ a2,a2,4$ 有 RAW 冲突
 $bneza4,loop$ 和 $sub\ a4,a3,a2$ 有 RAW 冲突

(2)

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
loop:ld a1,0(a2)	IF	ID	Ex	MEM	WB													
addi a1,a1,1	IF	ID	S	S	EX	MEM	WB											
sd a1,0(a2)	IF	S	S	ID	S	S	EX	MEM	WB									
addi a2,a2,4				IF	S	S	ID	EX	MEM	WB								
sub a4,a3,a2							IF	ID	S	S	EX	MEM	WB					
bneza4,loop								IF	S	S	ID	S	EX	MEM	WB			

$$\text{共需要 } 18 \times \frac{100}{4} = 450 \text{ 个周期}$$

7. 仍考虑题 6 中的代码片段，假设 a2 寄存器的初值为 0, a3 寄存器的初值为 100。回答以下问题：

- 1) 考虑一个 5 级 RISC 流水线，该流水线拥有完整的前馈硬件。假设 MEM 阶段均可在单个周期内完成，分支指令在 WB 阶段完成后取新指令。重新写出该代码段在一次循环中的完整执行时序，并计算执行完成所有循环共需要多少个时钟周期。
- 2) 若在前馈硬件的基础上，该流水线存在一个工作于 IF 级的固定预测发生跳转且能记录跳转目标位置的分支预测器，此时执行完所有的循环需要的时钟周期变为多少？

解：(1)

3-7	1	2	3	4	5	6	7	8	9	10	11
loop: ld a1, 0(a2)	IF	ID	Ex	MEM	WB						
addi a1, a1, 1		IF	ID	S	EX	MEM	WB				
sd a1, 0(a2)			IF	S	ID	EX	MEM	WB			
addi a2, a2, 4					IF	ID	EX	MEM	WB		
sub a4, a3, a2						IF	ID	EX	MEM	WB	
bneq a4, loop							IF	ID	EX	MEM	WB

共需要 $11 \times \frac{100}{4} = 275$ 个周期

(2) 共需要 $7 \times \frac{100}{4} + 4 = 179$ 个周期

8. 仍考虑题 6 中的代码片段，假设 a2 寄存器的初值为 0, a3 寄存器的初值为 100。现有一个 10 级的深流水线，它将原来的 5 级 RISC 流水线的每一级拆分为两个阶段：IF1/IF2、ID1/ID2、EX1/EX2、MEM1/MEM2、WB1/WB2。前馈仅能将数据从两个阶段的第二阶段转发给需要它的第一阶段，例如从 MEM2 前馈到 EX1。静态分支预测器固定预测发生跳转。回答以下问题：

- 1) 按照下表的格式补充表格，写出该代码段在一次循环中的完整执行时序，并计算执行完成所有循环共需要多少个时钟周期。

	1	2	3	4	5	6	7	8	9	10	
ld a1, 0(a2)	IF1	IF2	ID1	ID2	EX1	EX2	M1	M2	WB1	WB2	
addi a1, a1, 1		IF1	IF2	ID1	S	S	EX1	EX2			
... ...											

2) 计算题 6-8 中各情况下处理器的 CPI。 ①

解：(1)

3-8	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21			
loop: ld a1, 0(a2)	IF1	IF2	ID1	ID2	EX1	EX2	M1	M2	WB1	WB2														
addi a1, a1, 1		IF1	IF2	ID1	ID2	S	S	EX1	EX2	M1	M2	WB1	WB2											
sd a1, 0(a2)		IF1	IF2	ID1	S	S	S	ID2	S	EX1	EX2	M1	M2	WB1	WB2									
addi a2, a2, 4		IF1	IF2	S	S	S	ID1	S	ID2	EX1	EX2	M1	M2	WB1	WB2									
sub a4, a3, a2		IF1	S	S	S	IF2	S	ID1	ID2	S	EX1	EX2	M1	M2	WB1	WB2								
bneq a4, loop						IF1	S	IF2	ID1	S	ID2	S	EX1	EX2	M1	M2	WB1	WB2						
							IF1	IF2	S	ID1	S	ID2	EX1	EX2	M1	M2	WB1	WB2						
								IF1	S	IF2	S	ID1	S	EX1	EX2	M1	M2	WB1	WB2					
									IF1	S	IF2	S	ID1	ID2	S	S	S	EX1	EX2					
										IF1	S	IF2	ID1	S	EX1	EX2	M1	M2	WB1	WB2				

共需要 $12 \times \frac{100}{4} + 9 = 309$ 个周期

$$(2) 6: CPI = \frac{450}{25 \times 6} = 3$$

$$7: CPI = \frac{275}{25 \times 6} = \frac{11}{6} \approx 1.833$$

$$7-2: CPI = \frac{179}{25 \times 6} \approx 1.193$$

$$8: CPI = \frac{309}{25 \times 6} \approx 2.06$$

19. 基础的 5 级 RISC 流水线能够单周期完成 ID 阶段的前提是寄存器堆拥有至少 2 个读端口以同时读出 2 个源操作数。假设某个系统仅能使用具有单个读端口的寄存器堆，这将导致流水线面临结构冲突。为此，拥有两个源操作数寄存器的指令的 ID 阶段需要被拆分为两周期完成，单个源操作数寄存器指令则不受影响。

1) 标记下表中的指令是否需要两周期完成 ID 阶段。

	add	addi	ld	sd	bne	jal	jalr
是否需要 2 周期？	是	否	否	是	是	否	否

2) 考虑以下指令序列：

Loop: lw a4,0(a3)
 addw a1,a4,a1
 addiw a2,a2,-1
 addiw a3,a3,4
 bnez a2,Loop

若 a_1 初值为 0, a_2 初值为 N, 流水线无前馈，则在上述单个读端口寄存器堆系统中，循环单次迭代需要的周期数是多少？画出执行时序表。

3) 为流水线引入前馈，如果两个源操作数寄存器中的任意一个可以通过前馈而不是读寄存器堆得到，则即使寄存器堆只有一个读端口，ID 阶段仍然可以单周期完成。此时上述代码段单次迭代需要的周期数是多少？画出执行时序表。

(2) 解：

3-19(2)	1	2	3	4	5	6	7	8	9	10	11	12	13
loop: lw a4, 0(a3)	IF	ID	EX	MEM	WB								
addw a1, a4, a1		IF	ID1	S	S	ID2	EX	MEM	WB				
addiw a2, a2, -1			IF	S	S	S	ID	EX	MEM	WB			
addiw a3, a3, 4							IF	ID	EX	MEM	WB		
bnez a2, loop								IF	ID	S	EX	MEM	WB

需要 13 个周期

(3) 解：

3-19(2)	1	2	3	4	5	6	7	8	9	10
loop: lw a4, 0(a3)	IF	ID	EX	MEM	WB					
addw a1, a4, a1		IF	ID	S	EX	MEM	WB			
addiw a2, a2, -1			IF	S	ID	EX	MEM	WB		
addiw a3, a3, 4					IF	ID	EX	MEM	WB	
bnez a2, loop						IF	ID	EX	MEM	WB

需要 10 个周期