

⑨ 1)

```

Loop: fild f2.0(a0) 1 2 3 4
      fdiv.d f8, f0, f2 5 6 7 8 9 10 11 12 13 14 15
      fmul.d f2, f6, f2 16 17 18 19 20
      fild f4, 0(a1) 17 18 19 20
      fadd.d f4, f0, f4 21 22 23
      fadd.d f0, f8, f2 22 23 24
      fsd f0, 0(a0) 25 26
      fsd f4, 0(a1) 26 27
      addi a0, a0, 8 27
      addi a1, a1, 8 28
      sub x20, x4, a0 29
      bnez x20, Loop 30, 31

```

故完成一次迭代需要31个周期执行完成。

```

Loop: fild f2.0(a0) 1 2 3 4
      fdiv.d f8, f0, f2 5 6 7 8 9 10 11 12 13 14 15
      fmul.d f2, f6, f2 5 6 7 8 9
      fild f4, 0(a1) 6 7 8 9
      fadd.d f4, f0, f4 10 11 12
      fadd.d f0, f8, f2 16 17 18
      fsd f0, 0(a0) 19 20
      fsd f4, 0(a1) 19 20
      addi a0, a0, 8 20
      addi a1, a1, 8 20
      sub x20, x4, a0 21
      bnez x20, Loop 21, 22

```

故完成一次迭代需要22个周期。

3) 调整指令的排列顺序如下:

```

Loop: fild f2.0(a0) 1 2 3 4
      fdiv.d f8, f0, f2 5 6 7 8 9 11 12 13 14 15
      fmul.d f2, f6, f2 5 6 7 8 9
      fild f4, 0(a1) 6 7 8 9
      fadd.d f4, f0, f4 10 11 12
      fsd f4, 0(a1) 13 14
      addi a1, a1, 8 13
      fadd.d f0, f8, f2 16 17 18
      fsd f0, 0(a0) 19 20
      addi a0, a0, 8 19
      sub x20, x4, a0 20
      bnez x20, Loop 20, 21

```

故完成一次迭代需要21个周期

10 从 T9 开始的寄存器可用于重命名:

```

Loop: fild T9.0(a0)
      fmul.d T10, f0, T9
      fdiv.d T11, f4, T10
      fild T12, 0(a1)
      fadd.d T13, f0, T12
      fsub.d T14, T11, T13
      fcd T14, 0(a1)

```

11 显式重命名让物理上的寄存器惟具有的真实寄存器数比 ISA 定义的寄存器数目更多，其中 ISA 定义的寄存器通常称为架构寄存器惟 (ARF) 或者 ISA 寄存器惟。

隐式重命名的物理寄存器数与 ISA 规定的逻辑寄存器数目相同

相比于显式重命名，隐式重命名的寄存器数目更少，但其读取数据的复杂性较高，功耗大。