

1. 解: ① 并行总线要考虑数据的协同性, 导致频率不能很高; 串行总线则可以通过提高频率的方式提升速度, 弥补单个传输的缺陷。
此外并行总线易受错误干扰, 并行的路越多, 越容易发生错误。
② 串行不需要时钟同步, 干扰和噪声较少; 线数少, 抗干扰强。

2. 解: ① $960 \times (1+7+1+1) = 9600$
 $\Rightarrow N(\text{bps}) = 9600 \div 10 = 960$
② $960 \times 7 = 6720 \text{ bps}$

3. 解: ① 由地址位 - 读写位 - 数据组成
② 因为数据传输遵循了一定协议, 采用 SDA 和 SCK, 数据在时钟约束下接收与发送, 主机从机不会同时工作。
③ 起始为 SCK 高电平, SDA 下降沿, 截止为 SCK 高电平, SDA 上升沿。

4. 解: ① $\frac{4}{5}$
② 采用 RAID5

5. 解: 寻道时间是磁头移到读写区的时间; 旋转时间指读写区转到磁头下方的时间; 数据传输时间顾名思义。
影响因素包括磁盘转速, 磁头定位精度, 接口类型等。

6. 解: ① $6 \times 240 \times 12 = 17280$
② $12 \times 6 \times 240 \times 5400 = 9.3312 \times 10^7 \text{ KB/min}$
③ $\frac{60}{5400} \times \frac{1}{2} = 0.0056 \text{ s}$



7. 解: 可通过合理的调度算法或预读技术实现。

8. 解: 通过奇偶校验计算推迟到多个数据块需要写入时再计算, 可合并多次写入从而提高效率。

9. 解: I/O 请求↓, μ 短时间不变, λ ↓ $\Rightarrow (\mu - \lambda)↑$, $W↓$ 。

10. 解: ① 可能发生, DMA 需要主存完成数据传输, 处理器也要使用内存进行计算任务。

② 层次设计可以通过合理运用访存速度、容量的差异, 使性能进一步优化。

5-1 解: 集中式、分布式、串行等。

集中式有专门的仲裁器, 但是设备不能太多。

分布式是每个设备都有仲裁权, 但损耗会有很多。

串行是每个设备在特定时间有仲裁权, 但请求密集时可能会出错。

5-2 解: APB: 低功耗小面积, AHB: 高性能, 适合高带宽设备

AXI: 复杂且灵活, ACE: 适用多核、高性能处理器。

CHI: 更好的带宽和缓存一致性。

5-3. 解: ① 地址、数据、控制通道, 读请求和响应是一个通道。

② 先有地址后有数据/读, 可以防止冲突, 避免错误。

③ 是一种传输多个数据项的方式, 分为长宽、不等长、无规律等类。

