# فهرست

شماره صفحه	عنوان
٣	قسمت ARM معمولی
1 •	قسمت Forwarding
14	قسمت SRAM
١٨	قسمت CACHE

# قسمت ARM معمولى:

### توصيف عملكردى:

پردازنده آرم طراحی شده دارای کلاک با لبه بالا رونده و ریست است status register و plazard detection با لبه پایین رونده کار میکنند). همچنین شامل ۵ استیج و ۴ رجیستر میانی می باشد (غیر از ماژول های hazard detection) در استیج اول (IF) دستورات از حافظه دستور واکشی می شوند و شمارنده برنامه به دستور بعد می رود. در استیج دوم (ID) دستور واکشی شده دیکود میشود. عملگرهای آن از رجیسترفایل خوانده می شوند و سیگنال های کنترلی آن تولید میشوند و به مرحله بعد فرستاده میشوند. در استیج ۳ (EXE) ورودی ها دستور لازم الاجرا به ALU داده میشوند. همچنین آدرس پرش محاسبه میشود و به عنوان کاندیدا به استیج اول فرستاده میشود. نتیجه ALU به مرحله بعد فرستاده میشوند و Status register در صورت لزوم آپدیت میشود. در استیج ۵ (MEM) در صورت لزوم از مموری خوانده یا در آن نوشته میشود و داده خوانده شده به مرحله بعد میرود. در استیج ۵ (WB) بین خروجی فرستاده شده از میلاده یا در آن نوشته میشود و داده خوانده شده به مرحله بعد میرود. در استیج ۵ (WB) بین خروجی فرستاده شده از میلاده یا توجه به نوع دستور و عملگرها و شماره رجیستر مقصد دستور فعلی (درون ID) و دستور های hazard detection با توجه به نوع دستور و عملگرها و شماره رجیستر مقصد دستور فعلی (درون ID) و دستور های درون استیج های MEM و EXE مخاطره را تشخیص میدهد و با تولید سیگنال hazard باعث وقفه در پردازنده و ایجاد درباب میشود. همتورات وارد استیج ۱۵ (Condition Check) میشود.

\*\*ارتباط بین ماژول ها و استیج ها را در سطح RTL توضیح میدهیم (کد هم همین گونه است). سپس در توضیح سطح کد فقط به توضیح کد هر ماژول می پردازیم.

# توصیف در سطح RTL:

استیج اول: یک رجیستر PC برای ذخیره شمارنده برنامه داریم. ورودی آن بر اساس سیگنال PC بین از بر اساس سیگنال Pc+4 از خروجی واحد جمع کننده در آدرس پرش (که در استیج اجرا محاسبه شده) و آدرس دستور عادی بعدی (pc+4) که از خروجی واحد جمع کننده به عنوان همین استیج می آید، تعیین میشود. همچنین خروجی رجیستر PC علاوه بر فرستاده شدن به واحد جمع کننده به عنوان آدرس به حافظه دستور فرستاده میشود تا دستور متناظر خوانده شود. همچنین pc(جمع شده با۴) و دستور در رجیستر میانی ذخیره میشوند.

استیج دوم: با توجه به سیگنال MEM\_W\_EN از بین Rm و Rn یکی به عنوان شماره عملگر دوم به همراه Rn به عنوان شماره عملگر اول به رجیستر فایل داده میشود و مقادیر آن ها خوانده میشود. opcode و mode به واحد کنترل فرستاده میشوند و این واحد سیگنال های دستور را تولید میکند. بیت های Cond مربوط به دستور به همراه وضعیت ratus register به واحد status register فرستاده میشوند، مطابقت آنها سنجیده میشود و به عنوان سیگنال یک بیتی خروجی داده می شود. حال اگر این سیگنال صفر باشد(شرط با وضعیت تطابق نداشته باشد) یا واحد تشخیص مخاطره، مخاطره تشخیص داده باشد، سیگنال های کنترلی تولید شده توسط واحد کنترل صفر میشوند. سپس

این سیگنال ها به مرحله بعد فرستاده میشوند. تمام سیگنال های کنترلی، عملگرهای خوانده شده از رجیسترفایل، شماره رجیستر مقصد، بیت pc ،imm و shifter operand و shifter operand برجیستر مقصد، بیت های مربوط به جد میشوند.

استیج سوم: یک جمع کننده داریم که Pc آمده از استیج قبل را با Val\_Rm شده ی sign extend جمع میکند و آدرس پرش را تولید میکند. ماژول Val2Generate ورودی های Val\_Rm (عملگر دوم خوانده شده از رجیستر فایل)، imm .shifter operand و خروجی or (که نشان دهنده ی کار داشتن دستور با حافظه داده است) را دریافت میکند و ورودی دوم LU را تولید می کند. ماژول ALU دو ورودی داده را به همراه بیت Carry از رجیستر وضعیت و دستور اجرایی و بیت های وضعیت از استیج قبل آمده اند. این ماژول محاسبه اش دا انجام می دهد و نتیجه و بیت های وضعیت جدید را تولید میکند. بیت های وضعیت جدید به رجیستر وضعیت میروند و در صورت یک بودن بیت s (در لبه پایین رونده) در این رجیستر ذخیره می شوند. بیت های وضعیت خروجی این رجیستر را به استیج JD (به عنوان ورودی Condition Check) و رجیستر میانی دوم (برای ذخیره و فرستادن آن به استیج عبل آمده اند به می فرستیم. سیگنال های مموری و WB\_EN و Wal\_Rm و شماره رجیستر مقصد(Dest) که از استیج قبل آمده اند به همراه خروجی ALU در رجیستر میانی سوم ذخیره و به استیج بعد فرستاده میشوند.

استیج چهارم: در این استیج حافظه داده قرار دارد. سیگنال های خواندن و نوشتن در حافظه به همراه آدرسی که توسط ALU تولید شده است و مقدار قابل نوشتن Val\_Rm که دومین مقدار خوانده شده از رجیستر فایل است، وارد حافظه می شوند و مقدار خوانده شده از حافظه خروجی داده می شود. تمام wire های این مرحله به جز MEM\_W\_EN که دیگر به آن نیاز نداریم در رجیستر میانی چهرم ذخیره و به استیج بعد فرستاده میشوند.

استیج پنجم: یک مالتی پلکسر داریم که با توجه به سیگنال MEM\_R\_EN از بین خروجی ALU و داده ی خوانده شده از مموری یکی را انتخاب میکند و به عنوان مقداری که می خواهیم در رجیستر مقصد ذخیره کنیم، خروجی میدهد. این مقدار در صورت فعال بودن WB\_EN در رجیستر با شماره Dest در رجیسترفایل(در لبه پایین رونده) نوشته میشود.

ماژول تشخیص مخاطره: این ماژول شماره رجیستر مقصد و سیگنال نوشتن در رجیسترفایل مربوط به استیج های imm و imm را به همراه شماره عملگرهای اول و دوم(که مقدارشان از رجیسترفایل خوانده میشود) و سیگنال های wB و و LXE\_CMD (برای تشخیص دو عملگری بودن دستور) و EXE\_CMD (برای قسمت امتیازی یعنی تشخیص اینکه دستور عملگر اول دارد یا خیر) دریافت می کند و سیگنال خروجی بنام hazard تولید میکند. در صورت یک بودن این سیگنال رجیستر میانی اول freeze میشوند یعنی خروجیشان در لبه بالارونده مقدار ورودی را نمیگیرد و بدین وسیله دستورات موجود در IF و ID صبر میکنند تا دستورات قبلیشان جلو بروند و در یک یا دو سیکل بعد دیگر شرط رخداد هازارد برقرار نباشد.

\*همچنین لازم به ذکر است چنانچه سیگنال B (نشان دهنده دستور پرش) که به استیج اجرا وارد میشود یک باشد دستور پرش می باشد و آدرس پرش توسط مالتی پلکسر pc انتخال میشود و برای برطرف کردن مخاطره کنترلی دو رجیستر میانی اول flush نسبت میانی اول و دوم flush میشوند (خروجیشان صفر میشود و به حباب تبدیل میشوند). در رجیستر میانی اول freeze به Pc اولویت دارد.

### توضیح ماژول های کد:

\*ماژول های یک استیج را همگی کنار هم در فایل جدا نسبت به آن استیج قرار داده ایم که نام فایل به Modules ختم میشود. حال به توضیح این ماژول ها می پردازیم.

### استيج اول:

posedge rst یا posedge rst را دریافت میکند. در posedge rst یا posedge clk اگر rst فعال باشد باشد pc\_in اگر pc\_in و pc\_in میشود. و در غیر اینصورت برابر pc\_in میشود. و pc\_out میشود. pc\_in میشود و در غیر اینصورت برابر pc\_in میشود. و branch\_address یک باشد خروجی pc\_in برابر ورودی branch\_address و در غیر اینصورت pc\_in و خروجی pc\_in یک باشد خروجی pc\_in برابر ورودی pc\_ec یا pc\_in و خروجی pc\_in یک باشد خروجی pc\_in برابر ورودی ها و خروجی pc\_in بیتی اند.

ADD4: ورودی ۳۲ بیتی pc\_out را دریافت میگیرد و خروجی pc4 را برابر pc\_out+4 قرار میدهد.

INST\_MEM: حافظه دستور با ظرفیت ۱۰۲۴ دستور ۳۲ بیتی است که pc\_out را به عنوان آدرس بایت میگیرد، ۲ واحد به راست شیفت میدهد تا آدرس دستور بدست آید و دستور را خوانده و در خروجی inst قرار میدهد. حافظه در ابتدا توسط فایل "instruction.txt" مقداردهی اولیه میشود.

#### استیج دوم:

REG\_FILE: رجیستر فایل شامل ۱۵ رجیستر ۳۲ بیتی است که در ابتدا یا هنگام ریست هر رجیستر مقدارش برابر شماره val\_rm و مقدار رجیستر با شماره src2 در خروجی val\_rm قرار میشود. مقدار رجیستر با شماره by wb\_value در خروجی wb\_value (WB) در رجیستر با شماره wb\_dest قرار میگیرد. در لبه پایین رونده و در صورت فعال بودن ورودی wb\_wb\_en (مربوط به استیج wb\_dest) قرار میگیرد.

mem\_read, برای سادگی signal را با تایپ reg تعریف میکنیم که همان کانکت شده ی خروجی های signal رقرار con\_out برای و mem\_write, wb\_en, b, s باشد (هازارد رخ داده باشد یا شرط اجرای دستور برقرار or\_out برابر signal برابر signal و exe\_cmd برابر exe\_cmd و 5′b0 میشود. در غیراینصورت اگر signal دستور پرش است، signal برابر signal و b میشود (و b میشود) و mode براین میشود. بیت s برای تمام دستورات برابر signal دی میشود و signal و exe\_cmd برایش تعیین میشود. بیت s برای تمام دستورات برابر nocede و signal و signal براین میشود به جز دستورات و sts و str و ldr است و دستورات الله عضر است. بیت d فقط برای دستور پرش و sts و میشود به جز دستورات b عمل برای تمام دستورات محاسباتی و mow و mom و now برای دستور پرش و sts و mem\_read و wb\_en و mum و باید now و mom\_read و wb\_en و wb\_en و wb\_en و برای الله باشند و mem\_write و mem\_read و signal و signal و sab برای دستور str و idr برابر nos و signal و sab برای دستور str و mam و signal و sab برای دستور str و idr و برای str و idr و pts و sab هم دستور str و idr و sab و str و idr و sab و str و sad و str و sad و str و sad و str و sad و str other str و str

cond\_check این ماژول ۴بیت cond را به عنوان شرط اجرای دستور و ۴ بیت status را به عنوان وضعیت فعلی میگیرد. اگر cond برابر 4'b1110 باشد خروجی cond\_out یک میشود. در حالات دیگر cond، بیت مربوطه ی n,z,c,v بیت status را به ۴ بیت status را به ۴ بیت status را به ۴ بیت تفکیک کرده ایم.

MUX\_SRC2: مالتی پلکسر با خروجی ۴بیتی src2 برای تعیین شماره اپرند دوم رجیسترفایل. اگر mem\_write یک باشد rd و درغیراینصورت rm روی خروجی میرود.

#### استيج سوم:

ALU و رودی های ۳۲ بیتی  $c_i$  in و  $c_i$  (علامتدار) و  $c_i$  بیتی  $c_i$  exe\_cmd و  $c_i$  exe\_cmd (علامتدار) و  $c_i$  exe\_cmd و  $c_i$  exe\_cmd ( $c_i$  exe\_cmd) و  $c_i$  exe\_cmd) exe\_cmd ( $c_i$  exe\_cmd) exe\_c

val\_generald و تک بیتی wal\_rm و val\_rm و val\_rm و تک بیتی wal\_rm و تک بیتی val\_Generald و تک بیتی valz\_Generald (حاصل valz (حاصل mem\_write) (ا دریافت میکند و خروجی valz (با به عنوان عملگر alu به عنوان عملگر Alu تولید میکند. اسامی دیگری که در این توضیح به کار میرود به صورت wire تعریف میشوند. himmed\_8\_extended دوم page (با عنوان fimmed\_8\_extended میکنیم. rotate\_imm را با عنوان rotate\_imm\_val به ۳۲ بیت و rotate\_imm\_val حاصل یک واحد شیفت به چپ extend هست(چون می خواهیم ۵ بیت شود و بتواند تا ۳۲ بیت شیفت کند). shift\_mode برابر بیت و و sign extend برابر بیت ای valz برابر بیت های ۷ تا به sign extend است. الان ۳ حالت داریم: mem\_flag(۱ یک باشد: valz برابر بیت و sign extend در کنار خودش قرار میدهیم تا ۶۴ بیت حاصل شود. حال به اندازه ای mem\_flag به راست شیفت میدهیم. به این ترتیب بیت هایی که میدهیم تا ۶۴ بیت حاصل شود. حال به اندازه ای valz قرار میگیرد. ۳) در غیراین صورت اگر mam در است شیفت میدهیم. به این ترتیب بیت هایی که میدهیم تا ۴۶ بیت حاصل شود. حال به اندازه و valz قرار میگیرد. ۳) در غیر اینصورت در حالت شیفت قرار داریم (برای میشوند. حال ۳۲ بیت کم ارزش حاصل در valz قرار میگیرد. ۳) در غیر اینصورت در حالت شیفت قرار داریم (برای میکنیم بیت ای valz بیت هایی که shift\_mode صفر باشد): حال اگر shift\_mode برابر 500 کنیم بیت (است می دهیم(از سمت به ترتیب شیفت منطقی به راست می دهیم(از سمت به ترتیب شیفت منطقی به چپ(>>) و راست(<<) می دهیم اگر 2′b00 باشد شیفت ریاضی به راست می دهیم(از سمت

چپ علامت وارد میشود) (<<<). اگر 2'b11 باشد مانند حالت(۲)( rotate )، دو نمونه از val\_rm را کنار هم میگذاریم و به اندازه shift\_imm به راست شیفت می دهیم و ۳۲ بیت کم ارزش در val2 قرار میگیرد.

ADDER32: یک جمع کننده ۳۲ بیتی که ورودی اولش pc و ورودی دومش signed\_imm\_24\_extended است و خروجی اش آدرس پرش می باشد.

#### استیج چهارم:

این استیج تنها ماژول Memory را دارد که در فایل Memory.v قراردارد. حافظه داده با ظرفیت ۶۴ کلمه ۳۲ بیتی address را به عنوان آدرس بایت میگیرد، ۲ واحد به راست شیفت میدهد تا آدرس کلمه بدست آید. در صورت یک بودن سیگنال ورودی MEM\_result، کلمه متناظر را خوانده و در خروجی MEM\_result قرار میدهد. همچنین در لبه بالارونده کلاک اگر سیگنال ورودی MEMwrite یک باشد ورودی ۳۲ بیتی data را در آدرس متناظر مینویسد.

#### استیج پنجم:

فقط یک مالتی پلکسر ۳۲ بیتی دارد که در فایل WB\_Stage.v قرار دارد. اگر MEM\_R\_en یک باشد خروجی out برابر ورودی MEM\_result و در غیر این صورت برابر ALU\_result میشود.

#### واحد تشخيص مخاطره:

\*ابتدای سیگنال های مربوط به استیج اجرا Exe و استیج مموری Mem آورده ایم. در چهار حالت خروجی hazard یک میشود:

() Exe\_WB\_EN (سیگنال نوشتن در رجیسترفایل که از استیج اجرا می آید) یک باشد و Exe\_Dest برابر با src1 (سیگنال نوشتن در رجیسترفایل که از استیج اجرا می آید (EXE\_CMD مربوط به دستور mov باشد و mov باشد و Mem\_WB\_EN (سیگنال ها از استیج مموری می آیند (Mem\_Dest و Mem\_WB\_EN). ۳) دستور دو منبعی باشد(برای چک کردن کافیست imm صفر باشد و دستور STR نباشد پس باید MEM\_W\_EN هم صفر باشد) و منبعی باشد و src2 برابر با src2 باشد و Exe\_WB\_EN باشد. ۴) مثل حالت (۳) با این تفاوت که سیگنال ها از استیج مموری می آیند (Mem\_Dest و Mem\_WB\_EN).

\*رجیستر های میانی در فایل های جدا قرار دارند که نامشان به Reg ختم میشود و وظیفه هدایت سیگنال ها از یک استیج به استیج بعدی را به صورت سنکرون بر عهده دارند. نیازی به توضیح بیشتر آنها دیده نمیشود.( flush و freeze را در سطح RTL توضیح دادیم)

\* برای سنتز از خانواده Cyclone IV E و دیوایس EP4CE6E22C6 استفاده شده است.

گزارش کامپایل و سنتز

```
Type ID Message

0 204019 Generated file ARM_min_1200mv_Oc_fast.vo in folder "C:/Users/ACER/Desktop/Lab/ARM/Quartus/simulation/modelsim/" for EDA simulation tool

0 204019 Generated file ARM.vo in folder "C:/Users/ACER/Desktop/Lab/ARM/Quartus/simulation/modelsim/" for EDA simulation tool

0 204019 Generated file ARM_6_1200mv_85c_v_slow.sdo in folder "C:/Users/ACER/Desktop/Lab/ARM/Quartus/simulation/modelsim/" for EDA simulation tool

0 204019 Generated file ARM_6_1200mv_0c_v_slow.sdo in folder "C:/Users/ACER/Desktop/Lab/ARM/Quartus/simulation/modelsim/" for EDA simulation tool

0 204019 Generated file ARM_min_1200mv_0c_v_fast.sdo in folder "C:/Users/ACER/Desktop/Lab/ARM/Quartus/simulation/modelsim/" for EDA simulation tool

0 204019 Generated file ARM_v.sdo in folder "C:/Users/ACER/Desktop/Lab/ARM/Quartus/simulation/modelsim/" for EDA simulation tool

0 204019 Generated file ARM_v.sdo in folder "C:/Users/ACER/Desktop/Lab/ARM/Quartus/simulation/modelsim/" for EDA simulation tool

0 204019 Generated file ARM_v.sdo in folder "C:/Users/ACER/Desktop/Lab/ARM/Quartus/simulation/modelsim/" for EDA simulation tool

0 204019 Generated file ARM_v.sdo in folder "C:/Users/ACER/Desktop/Lab/ARM/Quartus/simulation/modelsim/" for EDA simulation tool

0 204019 Generated file ARM_v.sdo in folder "C:/Users/ACER/Desktop/Lab/ARM/Quartus/simulation/modelsim/" for EDA simulation tool

0 204019 Generated file ARM_v.sdo in folder "C:/Users/ACER/Desktop/Lab/ARM/Quartus/simulation/modelsim/" for EDA simulation tool
```

```
# Compile of IF_Stage_Reg.v was successful.

# Compile of MEM_reg.v was successful.

# Compile of Memory.v was successful.

# Compile of StatusRegister.v was successful.

# Compile of TB.v was successful.


# Compile of WB_Stage.v was successful.

# Compile of WB_Stage.v was successful.

# ModelSim>
```

CPI	Execution	Dedicated	Total	Total logic
	Time	logic registers	combinational	elements
			functions	
279/170 =	279	1525/6272	2380/6272 (38%)	2856/6272
1.64		(24%)		(46%)

#### تصویر حاصل از شبیه سازی نشان دهنده درستی کد



## مشکلات هنگام برنامه نویسی:

ا-در محاسبه دستورات adc و sbc مشکلی در استفاده از carry\_in وجود داشت که با تعریف دو وایر میانی به شکل مقابل مشکل حل شد.  $c_i$  در  $c_i$  و  $c_i$  در  $c_i$  استفاده میشود.

assign c\_in2={31'b0,c\_in}; assign c\_in3={31'b0,~c\_in};

- ۲-هنگام کامپایل با مشکلات متعددی در زمینه اتصال سیم ها در ماژول اصلی ARM روبه رو شدیم که با دقت بیشتر این مشکلات حل شدند.
  - "-" هنگام سنتز در فایل حافظه دستور روی <math>'-' بین دستورات ارور گرفته میشود که آنها را برداشتیم و درست شد. همینطور مشکل کوچکی در رجیستر فایل هنگام چک کردن شرط نوشتن بود که بعلت استفاده از if به جای else if در صورت برقرار نبودن شرط if(rst) بود و حل شد.
  - ۴-علیرغم سنتز موفق به علت نداشتن هیچ گونه خروجی در ماژول سطح بالا، کوارتس کل مدار را به علت بهینه سازی حذف کرد و استفاده از المان های منطقی صفر بود. این مشکل را با تعریف یک خروجی برای ماژول سطح بالا (خروجی دادن دستور خوانده شده از حافظه دستور) حل کردیم.

# : Forwarding

خواسته اول : کد Verilog معادل با RTL طراحی شده توضیح داده شود و نتایج شبیه سازی برای نشان دادن درستی کد آورده شود:

برای طراحی قسمت فورواردینگ ما باید تغییراتی در مسیر داده ها و شیوه کنترل hazard می دادیم و یک ماژول کنترل کننده این فرآیند باید طراحی می شد. این مراحل در ادامه توضیح داده خواهدشد.

```
module MUX_ALU1(alu_srcl, val_rn, alu_res, wb_value, sel_srcl);
                input [31:0]val_rn, alu_res, wb_value;
                output [31:0] alu_srcl;
 97
                input [1:0] sel_srcl;
98
99
                assign alu_srcl=(sel_srcl==2'b00)? val_rn : (sel_srcl==2'b01)? alu_res :(sel_srcl==2'b10)? wb_value : val_rn;
      endmodule
100
101
102
      module MUX_ALU2(val2_src, val_rm, alu_res, wb_value, sel_src2);
103
                input [31:0]val_rm, alu_res, wb_value;
                output [31:0] val2 src;
104
105
                input [1:0] sel_src2;
106
107
                assign val2_src=(sel_src2==2'b00)? val_rm : (sel_src2==2'b01)? alu_res : (sel_src2==2'b10)? wb_value : val_rm;
108
      -endmodule
109
```

کد بالا توصیف دو MUX سه ورودی هست. MUX\_ALU1 ، ورودی نخست alu را تعیین خواهد کرد و MUX\_ALU2 کد بالا توصیف دو ۳۲ بیت val\_generator را تعیین می کند.

در mux اول هنگامی که سلکت ماکس ۰ باشد،  $val\_rn$  آمده از استیج ID را درایو می کند، هنگامی سلکت ۱۰ باشد، خروجی alu که از استیج Mem آمده را درایو می کند و در نهایت اگر سلکت ۱۰ باشد، داده mux بیت برگشت داده شده از استیج mux (که همان مقداری هست که باید در رجیسترفایل نوشته شود) را درایو خواهد کرد.

در mux دوم نیز هنگامی که سلکت ماکس ۰ باشد، val\_rm آمده از استیج IF را درایو می کند، هنگامی سلکت ۰۱ باشد، خروجی alu که از استیج Mem آمده را درایو می کند و در نهایت اگر سلکت ۱۰ باشد، داده ۲۳ بیت برگشت داده شده از استیج WB (که همان مقداری هست که باید در رجیسترفایل نوشته شود) را درایو خواهدکرد.

```
23
               MUX_ALU2 ma2(val2_src, Val_Rm, alu_res, wb_value, sel_src2);
               VAL2 GENERATE Val2 Generate (val2 src, Shift operand, imm, mem flag, val2);
25
      //check for val2 src
26
27
               wire c in;
28
               assign c_in = SR[1];
29
30
               wire [31:0] alu_srcl;
31
               MUX_ALU1 mal(alu_src1, Val_Rn, alu_res, wb_value, sel_src1);
32
               ALU ALU(alu_srcl, val2, EXE_CMD, c_in, ALU_result, status);
33
34
```

در نهایت این دو مالتیپلکسر در استیج EX نمونه گیری شده اند و مطابق کد بالا سیم هایی که در بخش قبل توضیحشان داده شد به آنها وصل شده. توجه داشته باشید که که دو سیم sel\_src1 و sel\_src2 که همان سلکتور های ماکس ها هستند، توسط ماژول forwarding درایو خواهندشد.

اکنون به توضیح ماژول فورواردینگ می پردازیم:

```
module Forwarding_Unit (srcl, src2, MEM_Dest, MEM_WB_EN, WB_Dest, WB_WB_EN, Sel_src1, Sel_src2);
       input [3:0] srcl;
       input [3:0] src2;
       input [3:0] MEM_Dest;
 6
       input MEM_WB_EN;
       input [3:0] WB Dest;
8
       input WB WB EN;
9
       output [1:0] Sel srcl;
       output [1:0] Sel src2;
10
11
12
               assign Sel_srcl = ((MEM_WB_EN == 1'bl) && (srcl == MEM_Dest))? 2'b01:
                                  ((WB WB EN == 1'b1) && (src1 == WB_Dest))? 2'b10:
13
14
                                  2'b00:
15
               assign Sel_src2 = ((MEM_WB_EN == 1'b1) && (src2 == MEM Dest))? 2'b01:
16
17
                                  ((WB WB EN == 1'bl) && (src2 == WB Dest))? 2'bl0:
18
                                  2'b00;
19
20
       endmodule
```

این واحد، ۶ ورودی می گیرد و در ازای آن ، وضعیت سلکت ماکس ها را مشخص می کند؛ دو ورودی src1 و src2 که همان آدرس رجیسترها هستند، از استیج ID رجیستر شده و وارد می شوند. mem\_dest، آدرس مقصدی هست که در استیج mem مستقیم وارد می شود. wb\_dest نیز همان آدرس مقصد هست و مستقیم از استیج wb آورده می شود. دو سیگنال mem\_wb\_en و wb\_wb\_en نیز که مشخص کننده وضعیت نوشتن داده در رجیسترفایل هستند، از استیج های متناظرشان ، مستقیما ، آورده خواهندشد.

شروطی که برای تعیین مقدار sel ها بررسی می شود ، یکسان هستند، در وهله اول می بینیم که آیا سورسی که در دستور فعلی در استیج ex هست باهم برابرند یا خیر؟ درصورتی برابری sel برابر sel برابرد و با خیر؟ درصورتی برابری sel برابر ۰۱ خواهدشد.

در شرط دوم می بینیم که آیا سورسی که در دستور فعلی در استیج ex هست با مقصد دو دستور قبل تر که الان در استیج wb هست باهم برابرند یا خیر؟ درصورتی برابری sel برایر ۱۰ خواهدشد.

توجه شود که در همه حالات فعال بودن سیگنال نوشتن نیز چک می شود. هم چنین اولویت برای forwarding با دستور نزدیک تر می باشد.

ما تغییراتی در ماژول هازارد نیز دادیم:

```
if(!FW) begin
    if (Exe_WB_EN & (srcl == Exe_Dest) & (EXE_CMD != 4'b1001) & (EXE_CMD != 4'b0001)) hazard_Detected = 1'b1;
    else if (Mem_WB_EN & (srcl == Mem_Dest) & (EXE_CMD != 4'b1001) & (EXE_CMD != 4'b0001)) hazard_Detected = 1'b1;
    else if (Exe_WB_EN & (src2 == Exe_Dest) & (~imm) & (~MEM_W_EN)) hazard_Detected = 1'b1;
    else if (Mem_WB_EN & (src2 == Mem_Dest) & (~imm) & (~MEM_W_EN)) hazard_Detected = 1'b1;
    else hazard_Detected = 1'b0;
    end
else if (FW)
    begin
    if ( (ID_EX_MEM_R_EN & Exe_Dest == src1) | ( ((~imm) & (~MEM_W_EN)) & Exe_Dest == src2))) hazard_Detected = 1'b1;
    else hazard_Detected = 1'b0;
    end
end
```

سیگنال FW یک ورودی هست که توسط کاربر تعیین می شود، اگر یک باشد پردازنده در حالت forwarding کار می کند در غیر این صورت فورواردینگ غیرفعال هست. با استفاده از تکنیک فورواردینگ پیاده سازی شده ، اکثر حالات مداخله برطرف شده اند اما مداخله در دستورات خواندن یا همان load برطرف نخواهدشد! به همین علت ، زمانی که آدرس مقصد استیج ex ( در مود خواندن) با آدرس سورس ۱ یا آدرس سورس ۲ استیج دیکدینگ برابر باشد، سیگنال هازارد فعال می شود، توجه شود که برای src2 حتما باید دو منبعی بودن دستور چک شود. این حالت معادل این هست که یک دستور خواندن داشته باشیم و منبع دستور بعدی با مقصد دستور خواندن یکی شده باشد.

در ادامه نتایج شبیه سازی در مودلسیم آورده می شود:

<b>\$</b> 1 →	Msgs									
→ /TB/cycle	194	181	(184	186	( 188 )	190	192 ) (1	94	( ) (19	7 ) 1
√ /TB/clk	1									
<b></b> → /TB/Arm/if_stage/pc_out	192	140	152	(160 )	(168)	176	184 / / / 1	92 (	( ) (19	2 \ \ \ \ \ 1
=- / /TB/Arm/id_stage/Register_File/r	000000000000000	00000000000	000000 (00	00000000	0000000000	( )(0.	(0	X	(000000000	00000000
<u>+</u> > [0]	1024	1024								
<u>+</u>	-2147483648	4				214748	3648			
<u> </u>	-1073741824	3			4	(-1	073741824			
<b></b>	41	2	(3				41			
<b>∓</b> - <b>∲</b> [4]	8192	1032					819			
<b>±</b> - <b>→</b> [5]	41	41						7-12		
호- 수 [6]	8192	8192							(10	
+- <b>/</b> [7] +- <b>/</b> [8]	-123	-123								
T / ::	-2147483648 -11	-2147483648 -11								
+- <b>&gt;</b> [9] +- <b>&gt;</b> [10]	-1073741824	-1073741824								
[11]	8192	8192								
[12]	12	12								
i - √ [13]	13	13								
<del>+</del> - <b>√</b> [14]	14	14								
-/ /TB/Arm/memory/memory	-2147483648 -10	-2147483648	-1073741824	1 8192 -123	10 -123 x x x x	xxxxx	xxxxxx	ХXX	(XXXXXXX	xxxxx
+ [0]	-2147483648	-2147483648								
<u>+</u> > [1]	-1073741824	-1073741824								
<u></u>	41	41								
<b></b>	8192	8192								
<b>‡</b> - <b>∲</b> [4]	-123	-123								
<b>±</b> - <b>→</b> [5]	10	10								
<b></b> - <b>,</b> [6]	-123	-123								

همان طور که مشاهده می شود در پایان برنامه مقادیر رجیسترها و خانه های حافظه کاملا صحیح می باشند، همچینین باتوجه به شکل ، برنامه در طول 194 سیکل انجام شده است.

خواسته ۲و۳و۴: نتایج سنتز آورده شود و میزان افزایش کارایی را با آزمایش دوم) بدون ارسال به جلو( مقایسه کنید)میزان بهبود کارایی را محاسبه کنید.)

> میزان هزینه سختافزاری را محاسبه کنید)درصد افزایش استفاده از المان های منطقی.) میزان کارایی بر هزینه ( Cost per Performance (را محاسبه کنید.

خير	بله	فورورادینگ دارد؟
779	194	تعداد سیکل اجرا برنامه

مطابق با جدول بالا تعداد سیکل های پردازنده ، %30 بهبود داشته است.

در جدول بعد نتایج حالت با فورواردینگ و بدون پس از سنتز آورده شده است:

حالت	CPI	Execution	Dedicated	Total	Total logic
		Time	logic	combinational	elements
			registers	functions	
معمولي	279/170 =	279	1525/6272	2380/6272 (38%)	2856/6272
	1.64		(24%)		(46%)
forwarding	194/170=	194	750/6272	2042/6272 (32%)	2509/6272
	1.14		(12%)		(40%)

	(1270)	
	Resource	Usage
1	Estimated Total logic elements	2,509
2		
3	Total combinational functions	2042
4	> Logic element usagmber of LUT inputs	s
5		
6	✓ Logic elements by mode	
1	normal mode	1927
2	arithmetic mode	115
7		
8	▼ Total registers	750
1	Dedicated logic registers	750
2	I/O registers	0
9		
10	I/O pins	35
11	Total memory bits	2048

همان طورکه میبینید، المان های منطقی به اندازه ۶ درصد کمتر استفاده شده اند. مقدار CPI نسبت به حالت قبل حدود ۳۰ درصد بهترشده است. برای محسابه میزان پرفورمنس بر هزینه ، ابتدا ماکسیمم فرکانس کاری مدار را مشاهده می کنیم:

Ī		Fmax	Restricted Fmax	Clock Name
	1	30.29 MHz	30.29 MHz	clk

پس فرکانس مدار ۳۰ مگاهرتز هست، بنابراین ، 11900=3000/2509 برابر با مقدار کارایی بر هزینه هست.

### مشکلات و خطاهای رفع شده:


ما در کد اولیه اشتباها src1 و src2 را مستقیم متصل کرده بودیم ، در حالی که می بایست ، از رجیستر استیج ID رد می شد.

در قسمت نمونه گیری ماژول ها در top level ، سیم mem\_r\_en مخصوص استیج ex که باید وارد هازارد یونیت شود ، جابجا وصل شده بود و این موضوع باعث فعال شدن اشتباه هازارد شده بود.

#### قسمت SRAM قسمت

خواسته ۱: در ابتدای گزارش کار درباره معماری پردازنده با تغیرات اعمال شده در سطح RTL و قسمت های اضافه شده توضیحات کاملی نوشته شود.

ما برای پیاده سازی این قسمت ، تغییراتی در استیج mem داده ایم، شماتیک تغییرات این استیج در شکل زیر آورده شده است:



مطابق شکل ما دو ماژول کنترلر و خود sram را تعریف کردیم، توضیحات در ادامه می آید

```
module SRAM(CLK, RST, SRAM_WE_N, SRAM_ADDR, SRAM_DQ);
               input CLK, RST, SRAM_WE_N;
 3
 4
               input [16:0] SRAM ADDR;
 5
               inout [31:0] SRAM DQ;
 7
               reg [31:0]memory[0:511];
 8
               assign #30 SRAM_DQ = SRAM_WE_N ? memory[SRAM_ADDR] : 32'bz;
 9
10
               always@(posedge CLK) begin
11
12
                        if (~SRAM WE N) begin
                                memory[SRAM_ADDR] = SRAM_DQ;
13
14
                        end
15
               end
16
       endmodule
```

حافظه sram ، یک حافظه ۵۱۲ خانه ای هست که هرخانه ۳۲ بیت گنجایش داده دارد( معادل با ۲ کیلوبایت ) . برای نوشتن و خواندن داده ، یک پورت دوطرفه ۳۲ بیت SRAM\_DQ درنظر گرفته شده است. این پورت به کنترلر متصل می شود، پس خواندن و نوشتن به صورت همزمان غیر ممکن هست.

سیگنال ورودی SRAM\_WE\_N وضعیت خواندن/نوشتن را مشخص می کند، در صورت یک بودن ، به معنای خواندن و در صورت معنای نوشتن در حافظه هست.

عملیات خواندن به صورت ترکیبی و با تاخیر ۳۰ نانوثانیه انجام می شود و عملیات نوشتن ، با لبه کلاک مخصوص SRAM انجام خواهدشد. توجه کنید که فرکانس sram نصف فرکانس پردازنده هست.

```
module SRAM_Controller(clk, rst, write_en, read_en, address, writeData, readData, ready, SRAM_DQ, SRAM_ADDR, SRAM_WE_N);
               input clk, rst, write_en, read_en;
3
               input [31:0]address, writeData;
               output [31:0]readData;
               output ready;
               inout [31:0] SRAM DQ;
               output [16:0] SRAM ADDR;
8
               output SRAM_WE_N;
9
10
               wire [31:0]shifted_addr;
11
               reg [2:0]count;
12
               assign shifted addr = (address - 1024) >> 2;
13
14
               assign SRAM_ADDR = shifted_addr[16:0];
15
               assign SRAM_WE_N = ~write_en;
16
               assign SRAM_DQ = write_en ? writeData : 32'bz;
17
               assign readData = read_en ? SRAM_DQ : 32'bz;
18
               assign ready = ~((read_en | write_en) & (count < 5));
19
20
               always@(posedge clk) begin
                       if (read en | write en) begin
21
22
                               if(count == 5)
                                        count <= 0;
24
25
                                        count <= count + 3'b1;
26
                       end
27
                       else
28
                                count <= 3'b0;
29
30
     endmodule
```

ماژول کنترلر وظیفه زمان بندی درست ارسال و دریافت داده و آماده کردن داده و آدرس جهت ارسال به حافظه را دارد، هم چنین پردازنده را از آماده بودن یا نبودن داده در جریان می گذارد.

آدرسی که وارد کنترلر می شود ، یک آدرس خام است، در خطوط ۱۳ و ۱۴ ، با کم کردن آفست ۱۰۲۴ و شیفت دو واحد و برداشتن ۱۷ بیت با ارزش، آن را به سیم SRAM\_ADDR می دهیم تا به sram برود.


sram همواره در حال خواندن هست مگر اینکه سیگنال نوشتن بیاید ، توجه کنید که سیگنال write که از پردازنده می آید به صورت نقیض شده وارد sram شده است.

فعالیت واحد حافظه باتوجه به کندبودن آن ، باید ۶ کلاک طول بکشد ، به همین ما یک کانتر تعبیه کرده ایم که شش واحد میشمارد ، کانتر درصورت بودن درخواست نوشتن یا خواندن شروع به شمارش خواهدکرد. در حین این شمارش پردازنده باید متوقف شود ، به همین علت سیگنال ready در حین شمارش صفر هست و زمانی که شمارش به پایان برسد مجدد یک خواهدشد.

این سیگنال ready برای توقف پردازنده به رجیستر PC و رجیسترهای واسط ID ، IF و کمی رود و اگر صفر بود، تمام رجیسترهای اشاره شده را فریز خواهد کرد.

باتوجه به این که یک bus دوطرفه بین کنترلر و حافظه اش هست ، جهت انتقال داده توسط سیم کنترلی نوشتن یا write تعیین خواهدشد ، پس در زمان نوشتن داده ، کنترلر این bus را درایو می کند و در غیر این صورت حافظه درایو می کند.

#### اکنون شبیه سازی مدار را در مودلسیم انجام می دهیم:



مقادیر رجیسترها و حافظه صحیح می باشند، همان طور که میبینید ، اجرای برنامه حدود 425 سیکل طول کشیده است.

خواسته ۲ و ۳: نتایج برنامه ریزی روی برد را توضیح دهید و میزان کارایی پردازنده را با حالتی که از حافظه داخلی استفاده میشد، مقایسه کنید. در قسمت بعد نتایج سنتز آورده شود، و هزینه سخت افزار نسبت به حالتی که از حافظه داخلی استفاده میشد، مقایسه شود.

SRAM	forwarding	معمولی	حالت پردازنده
470	194	779	تعداد سیکل اجرا برنامه

تعداد سیکل های پردازنده نسبت به حالت 119% farwarding و نسبت به حالت معمولی ، %52 افزایش داشته است. نرخ CPI در ادامه خواهدآمد.

حالت	CPI	Execution	Dedicated	Total	Total logic
		Time	logic	combinational	elements
			registers	functions	
معمولي	279/170 =	279	1525/6272	2380/6272 (38%)	2856/6272
	1.64		(24%)		(46%)
forwarding	194/170=	194	750/6272	2042/6272 (32%)	2509/6272
	1.14		(12%)		(40%)
SRAM	425/170=	425	817/6272	2191/6272	2690/6272
	2.5		(13%)	(34%)	(42%)

	Resource	Usage
1	Estimated Total logic elements	2,690
2		
3	Total combinational functions	2191
4	<ul> <li>Logic element usagmber of LUT inputs</li> </ul>	
1	4 input functions	1540
2	3 input functions	491
3	<=2 input functions	160
5		
6	▼ Logic elements by mode	
1	normal mode	2076
2	arithmetic mode	115
7		
8	▼ Total registers	817
1	Dedicated logic registers	817
2	I/O registers	0

	Name	Value
1	Number of entity instances	1
2	▼ Entity Instance	SRAM:sram altsyncram:memory_rtl_0
1	OPERATION_MODE	DUAL_PORT
2	WIDTH_A	32
3	NUMWORDS_A	256
4	OUTDATA_REG_A	UNREGISTERED
5	WIDTH_B	32
6	NUMWORDS_B	256
7	ADDRESS_REG_B	CLOCK1
8	OUTDATA_REG_B	UNREGISTERED
9	RAM_BLOCK_TYPE	AUTO
10	READ_DURING_WRITE_MODE_MIXED_PORTS	DONT_CARE

در شکل بالا می بینید که حافظه sram را به یکی از lpm های کوارتوس ، معادل کرده است، علت ۲۶۵ کلمه ای شدن آن در قسمت خطاها توضیح داده شده است.

با وجود sram ، هزینه المان های منطقی در حدود ۲ درصد افزایش یافته که قابل چشم پپوشی هست ، اما به ازای آن از حافظه های fpga استفاده بیشتری شده است به طوری که sram به memory block های برد نگاشت شده است.

از سوی دیگر متاسفانه نرخ cpi بیش از دوبرابر نسبت به حالت قبل شده است.

	Fmax	Restricted Fmax	Clock Name
1	32.8 MHz	32.8 MHz	clk
2	576.04 MHz	250.0 MHz	SRAM CLK

باتوجه به ماکسیمم فرکانس مدار یعنی ۳۲ مگاهرتز ، نسبت کارایی به هزبنه برابر است با 11890=32000000/2690

#### خطاها و مشكلات:

در هنگام سنتز ، نرم افزار این ارور را داد که تعداد خانه های حافظه sram در کد بیش از ظرفیت دستگاه هست و امکان پیاده سازی نیست، ما نیز به همین جهت حافظه sram را که ۵۱۲ خانه ۳۲ بیتی را داشت را به ۲۵۶ خانه تقلیل دادیم و خطا برطرف شد!

#### قسمت CACHE:

ماژول حافظه کش ، از بلاک متعددی ساخته شده است ، هم چنین یک کنترلر نیز جریان داده و ارتباط کش با sram و پردازنده را کنترل می کند، در این پیاده سازی پردازنده تنها با کش ارتباط می گیرد و ارتباط مستقیم با sram ندارد.

```
reg valid left[0:63];
10
               reg valid right[0:63];
11
12
               reg [9:0]tag left[0:63];
13
               reg [9:0]tag right[0:63];
14
15
               reg[31:0]word high right[0:63];
16
               reg[31:0]word low right[0:63];
17
               reg[31:0]word high left[0:63];
18
               reg[31:0]word low left[0:63];
19
20
               reg lru[0:63];
21
22
               reg[63:0]data out;
23
               reg[31:0]word out;
               reg hit, miss, s left, s right;
24
```

در شکل بالا ، بلوک های داده آمده اند، tag\_left , tag\_right دو ساختمان ۱۰ بیتی ۶۴ خانه ای هستند که تگ آدرس را نگه می دارند، یکی برای way راست و دیگری برای way چپ.

ما دو ساختان کلمه برای way راست و way چپ داریم، هر ساختمان خود شامل دو کلمه high و low می باشد. هم چنین یک ساختمان تک بیتی برای نگه داری وضعیت سیاست جایگزینی هر ردیف cache به نام lru تعریف شده است.

در ابتدای شکل نیز دو ساختمان تک بیت ۶۴ خانه ای یکی برای way چپ و دیگری برای way راست ، اماده که معتبر بودن یا نبودن داده موجود در آن سمت ردیف متناظر را نشان می دهد.

کش یک خروجی ۶۴ بیتی به نام data\_out می دهد و در ادامه باتوجه به وضعیت ۳۲ ، word offset بیت بارزش یا کم ارزش آن انتخاب شده و در word\_out ریخته خواهدشد.

```
always @(*) begin
                      if( (tag_left[addr[8:3]]==addr[18:9]) & valid_left[addr[8:3]] & mem_r_en ) s_left=1'bl;
37
                             else s_left=1'b0;
38
39
                      if( (tag_right[addr[8:3]]==addr[18:9]) & valid_right[addr[8:3]] & mem_r_en ) s_right=1'bl;
40
                             else s_right=1'b0;
                      if( {s_left,s_right}==2'b10 ) data_out={ word_high_left[addr[8:3]], word_low_left[addr[8:3]] };
42
43
                              else if( {s_left,s_right}==2'b01 ) data_out={ word_high_right[addr[8:3]], word_low_right[addr[8:3]] };
44
                                     else data_out=64'bz;
45
46
                      if(addr[2]) word_out=data_out[63:32];
47
                             else word_out=data_out[31:0];
48
49
50
                     hit=s left | s right;
51
                     miss=~hit;
52
              end
```

شکل بالا رویه خواندن از کش را نشان می دهد، ابتدا باید گفت در یک آدرس ۳۲ بیتی ، ۲ بیت اول برای byte addressability پردازنده و مضرب ۴ بودن دستورات هست. بیت سوم برای word offset هست. چون کش ما ۶۴ ردیف دارد ، بنابراین ۶ بیت بعدی آدرس برای مشخص کردن ردیف کش است. در انتها ۱۰ بیت باقی مانده به عنوان تگ آدرس به کار می رود.

در کد بالا ابتدا به سراغ ردیف متناظر آدرس در کش می رویم، چک می کنیم که کدام یک از تگ های راست و چپ این ردیف با تگ آدرس برابرند؟ و همچنین آیا این داده معتبر هست یا خیر؟ در صورت پاسخ مثبت هر دوسال ، سیگنال select آن way یک خواهدشد. توجه داشته باشید که باتوجه به سیاست جایگزینی ، یک شدن همزمان select هردو way راست و چپ غیرممکن می باشد.

سپس درصورتی که سلکت راه راست فعال بود ، ۶۴ بیت داده متناظرش را خروجی می دهیم و اگر راه چپ نیز هم چنین، اگر آدرس ورودی با هیچ تگی مطابقت نداشت ، خروجی کش Z خواهدبود.

در انتها با توجه بخ بیت wordoffset ، ۳۲ بیت با ارزش یا کم ارزش داده خروجی مشخص می شود.

اگر یکی از سلکت ها یک شده باشد به معنی وجود داده مورد انتظار در کش هست ، پس به همین علت سیگنال hit یک خواهدشد، در غیراین صورت صفر هست.

در ابتدای اجرای برنامه باتوجه به کد بالا ، مقادیر پیشفرض valid صفر هستند و مقادیر پیشفرض سیاست جایگزینی یک هست( به این معنی که ابتدا برای نوشتن در کش به سراغ way راست خواهیم رفت )

```
always @(posedge clk) begin
               if ( ~hit & mem_r_en & ready_sram ) begin
64
                       if( ~lru[addr[8:3]] ) begin
65
                               { word_high_left[addr[8:3]], word_low_left[addr[8:3]] }=readData;
66
                               tag_left[addr[8:3]]=addr[18:9];
67
                               valid_left[addr[8:3]]=1'b1;
68
                               lru[addr[8:3]]=1'b1;
69
                       else if ( lru[addr[8:3]] ) begin
70
71
                                { word_high_right[addr[8:3]], word_low_right[addr[8:3]] }=readData;
72
                               tag_right[addr[8:3]]=addr[18:9];
73
                               valid_right[addr[8:3]]=1'b1;
74
                               lru[addr[8:3]]=1'b0;
75
76
               end
77
               else if(mem_w_en) begin
78
                                        if(tag_right[addr[8:3]]==addr[18:9]) begin valid_right[addr[8:3]]=1'b0; tag_right[addr[8:3]]=10'bz; end
79
                                       else if(tag_left[addr[8:3]]==addr[18:9]) begin valid_left[addr[8:3]]=1'b0; tag_left[addr[8:3]]=10'bz; end
80
               end
```

شکل بالا رویه نوشتن در کش را نشان می دهد. در این برنامه نوشتن فقط در یک حالت رخ می دهد: حالتی که پردازنده دستور load فرستاده باشد و داده آدرس مورد نظر در کش پیدا نشود، در این حالت به سراغ sram رفته و داده او را بر می داریم و به پردازنده می دهیم و نهایتا یک کپی از آن در کش می نویسیم.

پس به طور خلاصه وقتی وارد فاز نوشتن می شویم که سه شرط باشد: دستور mem\_r فعال باشد(خواندن) و کش miss شده باشد و کار sram تمام شده باشد یعنی ready\_sram یک باشد. سپس باتوجه به وضعیت بیت سیاست جایگزینی ، یکی از way های راست یا چپ را انتخاب می کنیم و ۶۴ بیت داده آمده از sram و تگ آدرسش را قسمت

داده و تگ کش می نویسیم. هم چنین بیت valid متناظر را نیز یک می کنیم . در انتها سیاست جایگزینی آن ردیف کش آپدیت کرده و نقیض می کنیم.

حال اگر از طرف پردازنده یک دستور store آمده باشد ، کش با آن کاری ندارد و به sram خواهدرفت. باتوجه به این موضوع پس اگر داده ای در آدرس متناظر کش باشد ، دیگر معتبر نخواهد بود. در این جا نیز ما هر وقت سیگنال write دیدیم، می رویم چک می کنیم که آیا تگ آدرس با تگ کش برابر هست؟ اگر بود بلافاصله valid آن از بین خواهدرفت.

```
assign ready= (hit | ready_sram) | ~(mem_r_en | mem_w_en);

assign rdata=hit ? word_out : addr[2]? readData[63:32] : readData[31:0];
```

در این قسمت نیز پردازنده در مواقعی باید متوقف شود، هنگامی که یک miss رخ می دهد ما ۷ کلاک توقف داریم : یک کلاک برای Sram. هم چنین هنگام نوشتن داده نیز ۷ کلاک توقف داریم : ۱ کلاک برای کش + ۶ کلاک برای مست. می کلاک برای کلاک عادی هست. ۶۲ کلاک عادی هست.

باتوجه به این نکته ، پس یک سیگنال ready از کش داریم ؛ این سیگنال در زمان های hit یک هست ، اگر hit باتوجه به این نکته ، پس یک سیگنال ready از ready\_sram ) تمام شد نیز یک می شود. در حالات غیر خواندن و نوشتن همیشه یک می ماند.

خروجی داده ۳۲ بیتی که از cache به پردازنده می رود ، دو حالت دارد: یا از خود کش مستقیم آمده است و یا از sram آورده شده است. این موضوع با سیگنال hit مشخص خواهدشد.

```
always@(posedge clk) begin
sram_addr <= addr;
sram_write_en <= write_en;
sram_read_en <= read_en;
end

always@(posedge clk) begin
sram_write_en <= write_en;
sram_read_en <= read_en;
end
```

SRAM ، یک کلاک پس از کش کارش را شروع می کند(اگر نیاز به sram باشد). برای اینکه این اتفاق بیفتد، لازم است سیگنال های کنترلی و داده ای حیاتی که به ماژول sram controller می روند ، یک واحد رجیستر شوند. به همین علت در شکل بالا می بینید که سیگنال های کنترلی نوشتن و خواندن و هم چنین آدرس و داده به اندازه یک کلاک رجیستر شده و سپس وارد sram خواهندشد.

```
9 assign #30 SRAM_DQ0 = SRAM_WE_N ? memory[{SRAM_ADDR[16:1],1'b0}] : 32'bz;
10 assign #60 SRAM_DQ1 = SRAM_WE_N ? memory[{SRAM_ADDR[16:1],1'b1}] : 32'bz;
```

ما در ماژول sram نیز تغییراتی دادیم ، در هربار دسترسی به sram برای خواندن ، ۶۴ بیت داده نیاز هست، چرا؟ باتوجه به اصل دسترسی محلی ، ما دوخانه از حافظه را برمی گردانیم، همان طور که در شکل می بینید ، حافظه باتوجه به آدرس فرستاده شده ، wordoffset را کنار می گذارد و دوخانه مجاور هم را خروجی خواهد داد. البته زمان دسترسی این دوخانه مجموعا برابر دودسترسی متوالی یعنی ۶۰ نانوثانیه نیز لحاظ شده است که جای نگرانی ندارد زیرا کمتر از ۶ کلاک طول خواهدکشید.

در ادامه ما مدار را در مودلسیم سیمولیت می کنیم:

<b>\$</b> 1 →	Msgs							
→ /TB/cycle	337					X X X		
√ /TB/dk	0					תתל		nnn
<b>+</b> / /TB/Arm/if_stage/p	188	128 / / /			( 188			,
=	000000000000000	X X X 000000	0000 (0000	( 0000 ( )	(00000000)	000000		000000000000
<b>. . . . . .</b> [0]	1024	1024						
<b>. . . . . . .</b> [1]	-2147483648	4		(-21	17483648			
<u>+</u> - <b>/</b> [2]	-1073741824	3		(4 )	1073741824			
<u>+</u> - <b>/</b> [3]	41	2	(3		(41			
<b>. . . . . . . . . .</b>	8192	1032			(8192			
<b></b>	41	(41					-12	3
<b>∔</b> - <b>分</b> [6]	8192	41 (8192						10
<b>□</b> - <b>→</b> [7]	-123	-123						
<b>. . . . . .</b> [8]	-2147483648	-2147483648						
<b>.</b> • • • • • • • • • • • • • • • • • • •	-11	-11						
<u>+</u> > [10]	-1073741824	-1073741824						
<b></b>	8192	8192						
<b>.</b> [12]	12	12						
<b>. . . . . . . . . .</b>	13	13						
<b>±</b> - <b>∜</b> [14]	14	14						
=	100000000000000	1000000000000	0000000000000	0000000 11000	0000000000000	00000000	00000	0 000000000000
<b>.</b> • [0]	-2147483648	-2147483648						
<b>□</b> - <b>→</b> [1]	-1073741824	-1073741824						
<b></b>	41	41						
<b>±</b> - <b>♦</b> [3]	8192	8192						
<b>±</b> - <b>♦</b> [4]	-123	-123						
<u>+</u> - <b>→</b> [5]	10	10						
- - - [6]	-123	-123						

مقادیر رجیسترها و حافظه صحیح می باشند، همان طور که میبینید ، اجرای برنامه حدود 340 سیکل طول کشیده است.

CA	ACHE	SRAM	forwarding	معمولی	حالت پردازنده
•	44.	470	194	779	سیکل اجرا برنامه

در حالت کش نسبت به حالت قبل ، حدود 20% تعداد سیکل های برنامه کمتر شده است.

در حالت کش نسبت به حالت فورواردینگ ، حدود %75 تعداد سیکل های برنامه بیشتر شده است.

در حالت کش نسبت به حالت معمولی ، حدود 22% تعداد سیکل های برنامه بیشتر شده است.

حالت	CPI	Execution	Dedicated	Total	Total logic
		Time	logic	combinational	elements
			registers	functions	
معمولي	279/170 =	279	1525/6272	2380/6272 (38%)	2856/6272
	1.64		(24%)		(46%)
forwarding	194/170=	194	750/6272	2042/6272 (32%)	2509/6272
	1.14		(12%)		(40%)
SRAM	425/170=	425	817/6272	2191/6272	2690/6272
	2.5		(13%)	(34%)	(42%)
CACHE	340/170=	340	2941/6272	3743/6272	6263/6272
	2		(46%)	(59%)	(99%)

	Resource	Usage
1	Estimated Total logic elements	6,263
2		
3	Total combinational functions	3743
4	➤ Logic element usagmber of LUT inputs	
1	4 input functions	3025
2	3 input functions	548
3	<=2 input functions	170
5		
6	➤ Logic elements by mode	
1	normal mode	3628
2	arithmetic mode	115
7		
8	▼ Total registers	2941
1	Dedicated logic registers	2941
2	I/O registers	0

ì	_ •				
ı		Fmax	Restricted Fmax	Clock Name	
ı	1	34.33 MHz	34.33 MHz	clk	

نرخ cpi در کش نسبت به قبلی بهبود یافته است، اما هزینه گزاف و زیادی روی دوش ما گذاشته است که به علت رجیسترهای حافظه نهان می باشند.

حداکثر فرکانس مدار نیز ۳۴ مگاهرتز هست بنابراین نسبت کارایی به هزینه برابر با 7400 6263=34000000 می باشد که نسبت به حالت های قبل بسیار کاهش یافته است!

### خطاها و مشكلات:

- در کد اولیه ای که برای کش زده بودیم، هنگام نوشتن داده در کش ابدا منتظر نمی ماندیم تا ready\_sram کارش تمام شود و از آنجا که مقدار دیلی خواندن از sram را کم زده بودیم، اصلا متوجه این موضوع نشدیم. هنگامی دیلی واقعی خواندن از sram را گذاشتیم، خروجی مدار اشتباه شد و از آنجا پی به اهمیت وجود ready\_sram در شروط اغاز نوشتن در کش بردیم.
- هم چنین مدار برای miss و نوشتن در حافظه ۶ کلاک توقف داشت و این اشتباه بود. دلیلش این بود که سیگنال های ورودی واحد sram به اندازه یک کلاک رجیستر نشده بودند و در واقع sram همزمان با cache راه می افتاد که اشتباه بود. پس از رجیستر کردن سیگنال های sram ، مشکل برطرف شد.
  - در هنگام سنتز خطای زیر ظاهر شد:

ی 170012 Fitter requires 478 LABs to implement the design, but the device contains only 392 LABs به این معنی که تعداد بلوک های منطقی مدار بیشتر از ظرفیت برد می باشد، ما برای اینکه مشکل را برطرف کنیم، تعداد خانه های sram که ۵۱۲ تا بود را کم کردیم.