# 내장형 저온소성세라믹 발룬용 측정지그의 설계 및 평가

박성대, 유찬세, 유명재, 이우성, 원광호, 윤명현 전자부품연구원

## Design and Characterization of Measurement Jig for Embedded LTCC Balun

S. D. Park, C. S. Yoo, M. J. Yoo, W. S. Lee, K. H. Won, and M. H. Yoon Korea Electronics Technology Institute

#### **Abstract**

RF 시스템에서 발룬(Balun)은 회로기판과 집적회로 사이의 임피던스 매칭에 사용되는 소자로서, 전력의 균등한 분배와 함께 180도 위상차를 만드는 역할을 하는 주요 회로부품이다. 시스템의 요구사양에 따라 balanced 임피던스가 50Ω인 소자뿐만 아니라, 25 또는 100, 200Ω인 소자들도 많이 사용되는데, 대부분의 계측기가 50Ω을 I/O 임피던스로 설정하고 있어, balanced 임피던스가 50Ω이 아닌 경우 특성을 측정하기 위해서는 별도의 지그설계가 필요하다. 본 연구에서는 중심주파수가 900MHz이고, balanced 임피던스가 100Ω이며, LTCC 모듈 내에 내장되는 임배디드 발룬의 최적 평가를 위한 PCB 측정지그의 구조에 대하여설계 및 시뮬레이션을 실시하고, 이에 따라 제작된 지그를 시뮬레이션 결과와 비교하였다. 지그를 구성하는 마이크로스트립의 임피던스를 조절함으로써 유효한 측정주파수범위를 넓힐 수 있었으며, 제작된 지그는 설계치에 거의 근접한 전송특성을 나타내었다.

Key Words: balun, impedance, LTCC, embedding, PCB jig

## 1. 서 론

통신부품의 소형화에 따라 많은 고주파 회로가 IC로 집적되면서, 신호의 입출력을 2개의 선로를 통하여 평형 전송화하는 것이 노이즈의 영향을 억제할 수 있어서 전기적으로 유리하다. 이러한 역할을 담당하는 것이 발문(balun)으로, 이는 IC와 각구성 부품간의 임피던스 매칭용으로 사용되는 핵심부품으로서 믹서, 증폭기 등의 전후에 주로 사용되는 소자이다. 현재 발문은 권선형 또는 적층세라믹 기술을 이용한 칩 부품으로 주로 제작되고 있는데, 소형화에 있어서는 세라믹 칩이 유리하다.

그림 1은 집중소자로 구성된 발문의 기본 등가 회로 구조를 나타낸다. 인덕터와 캐패시터의 조합 으로 구성되며, I/O port는 하나의 unbalanced port 와 두 개의 balanced port로 구성된다.




그림 1. 발문의 집중소자 등가회로,

시스템의 요구사양에 따라 balanced 임피던스가 50요인 소자뿐만 아니라, 25 또는 100, 200요인 소자들도 사용되는데, 대부분의 계측기가 50요을 I/O 임피던스로 설정하고 있어, balanced 임피던스가 50요이 아닌 경우 특성을 측정하기 위해서는 별도의 지그설계가 필요하다. 본 연구에서는 중심주파

수가 900MHz이고, balanced 임피던스가 100Ω이며, LTCC 모듈 내에 내장되는 임베디드 발룬의 최적 평가를 위한 PCB 측정지그의 구조에 대하여설계 및 시뮬레이션을 실시하고, 설계에 따라 제작된 지그를 시뮬레이션 결과와 비교하였다.

## 2. 실 험

### 2.1, 측정지그 설계

Circuit 시뮬레이터를 이용하여 발론측정용 PCB 지그를 설계하였다. Balanced 임피던스가 100Ω이므로 지그의 형태는 "Back to 50Ω"인 보드가 되어야 한다. 이 보드는 microstrip으로 구현되는 λ/4트랜스포머의 조합으로 구성되며, 이는 PCB 보드상에서 microstrip의 선폭으로 조절된다. 먼저 이상적인 전송선로 구조로 시뮬레이션하고, LineCal을이용하여 각 microstrip의 선폭과 길이를 결정한후 시뮬레이션 한 결과를 비교하여, microstrip의 최적 구성을 결정하였다. 표 1은 0.8mm 두께의 FR-4 보드를 기본으로 하여 구성되는 각 임피던스별 λ/4 microstrip의, LineCal로 계산된 900MHz에서의 선폭과 길이를 나타낸 것이다. 중간 microstrip의 임피던스는 microstrip 간의 임피던스 매칭을 위해 아래 식(1)에 따라 결정되었다.

표 1. 측정지그용 λ/4 microstrip의 선폭과 길이.

@900MHz	Width(mm)	λ/4 length(mm)
100Ω	0.3237	47.8387
84.09Ω	0.5177	47.2269
70.71 Ω	0.7712	46.5981
59.46Ω	1.0905	45.9621
50Ω	1.4852	45.3435

$$Z_{in} = \sqrt{Z_0 Z_L} - - - - - - - - (1)$$

 $Z_{in}$ : impedance of intermediate microstrip

 $Z_o$ : input impedance  $Z_L$ : load impedance

#### 2.2. PCB 평가보드 제작 및 측정

설계된 microstrip 구성 결과를 이용하여 평가용 지그를 제작하였다. 최적화된 microstrip 구조를 평 가하기 위하여 두 가지 형태의 보드를 제작하였다. 하나는 3개의 microstrip으로 구성되고 input단에는 100요 칩저항을 부착시켜 1 port 측정으로 반사손실(S<sub>11</sub>) 측정이 가능한 보드(A)이고, 다른 하나는 두 개의 3 microstrip 구조의 high 임피던스단을 연결시켜 2 port 측정으로 삽입손실(S<sub>21</sub>)의 평가가가능하도록 만든 것(B)이다. 제작된 두 가지 평가보드의 사진을 그림 2에 나타내었다. 측정은 HP 8753D 네트워크분석기로 실시하였다.





그림 2. 발룬 측정지그 구조 평가용 FR-4 보드.


## 3. 결과 및 고찰

#### 3.1. 측정지그용 microstrip 구조설계 결과

이상적인 전송선로를 가정하고 두 가지 구조의 시뮬레이션 결과를 비교하여 보았다. 그림 3의 (a) 는 100요, 70.71요, 50요으로 이루어진  $\lambda/4$  전송선 로 구조, (b)는 84.09요, 70.71요, 59.46요으로 이루 어진 구조의  $S_{11}$ ,  $S_{21}$  결과이다.



(a) 100Ω→70.71Ω→50Ω λ/4 전송선로 구조




(b) 84.09Ω→70.71Ω→59.46Ω λ/4 전송선로 구조

그림 3. 두 가지 이상적 전송선로 구조의 비교.

결과로부터 (b)의 구조의 경우 100요과 50요 port 사이에 공진기를 3개 부착하는 효과에 의해 900MHz를 중심으로 S<sub>11</sub>이 더 넓은 주파수 영역에서 20dB 이하를 유지하는 것을 알 수 있다. 이는 공진기의 수에 따라 측정결과가 유효한 주파수 범위가 넓어지는 것을 의미한다. 구체적으로 (a)에서 ±170MHz인 유효 측정범위가 (b)에서는 ±550MHz로 확대될 수 있는 것이다. 그러나, 공진기의 수가계속 늘어나면 측정지그의 길이가 너무 길어지는 단점이 있다.

그림 3(b)의 구조를 바탕으로 실제 FR-4 보드의 재료정수들을 이용하여 microstrip 구조를 설계하고 시뮬레이션한 결과를 그림 4에 나타내었다. 각 pole의 깊이가 이상적인 전송선로의 경우보다 깊지 않지만(즉, 극소한 반사손실이 발생함을 의미), 900MHz를 중심으로 ±550MHz의 영역에서 20dB 이하의 S<sub>11</sub>을 유지하고 있음을 알 수 있다. S<sub>21</sub>의경 우는 주파수의 증가에 따라 손실이 점차 증가하고 있음을 보여주고 있어 무손실 전송선로의 경우와는 차이가 있다. 3개의 중간 microstrip 구조의 삽입손실 시뮬레이션 결과는 900MHz에서 0.457dB를 나타내었다.






그림 **4.** FR-4 보드상에 84.09Ω→70.71Ω→59.46Ω λ/4 전송선로 구조를 구성할 경우 시뮬레이션 결 과.

그림 4의 microstrip 구조 두 개를 high 임피던 스단을 서로 연결시켜 시뮬레이션 하였을 때의 결과를 그림 5에 나타내었다. 900MHz에서 S<sub>21</sub>이 0.914dB로 그림 4의 0.457dB의 두 배임을 확인할수 있다.

#### 3.2. PCB 평가보드 제작 결과

상기 시뮬레이션결과의 검증을 위하여 그림 2와 같이 두 종류의 평가보드를 제작하고 측정하였다.

먼저 (A) 보드의 high 임피던스단에 100요 칩 저항을 솔더링하여 부착하고, 반대편에는 50요 커 벡터를 부착한 후 네트워크 분석기에 연결하여 1 port로  $S_{11}$ 을 측정한 결과를 그림 6에 나타내었다. 각 pole의 깊이가 작아지긴 하였으나,  $S_{11}$ 이 20dB 이하인 유효 측정범위가 그림 4의 시뮬레이션 결과와 거의 동일하게 나타나고 있음을 확인할 수 있으며, 이는 FR-4상 3개의  $\lambda$ /4 중간임피던스 microstrip으로 이루어진 구조가 발룬의 측정지그로서 유효하게 사용될 수 있음을 의미한다.




그림 5. 두 보드를 high 임피던스단을 중심으로 연결하였을 경우 시뮬레이션 결과.




그림 6. A 보드의 특성 측정 결과.

High 임피던스단을 연결시켜 2 port 측정이 가능하도록 만든 (B) 보드의 측정결과를 그림 7에 나타내었다. 900MHZ에서 측정된 삼입손실은 0.968 dB이며, 이는 두 보드를 연결한 것이므로 하나의보드에 대해서는 0.484dB가 된다. 이는 시뮬레이션결과인 0.457dB와 0.027dB 밖에 차이가 나지 않는결과로서 지그의 제작이 설계치에 매우 근접하게이루어졌다고 평가할 수 있다.




그림 7. B 보드의 특성 측정 결과.

## 4. 결 론

Balanced 임피던스가  $100\Omega$ 인 발륜을 측정하기 위한 지그를 구성하는 microstrip 구조를 설계 및 시뮬레이션 하고, 실제 보드를 제작하여 측정한 후비교 평가하였다. 3개의  $\lambda/4$  중간 임피던스 전송선로로 지그를 구성하면  $S_{11}$ 이 20dB 이하인 유효 측정구간을 넓힐 수 있었고, FR-4 기판 상에 구현된 microstrip 평가 보드는 설계치에 매우 근접한 결과를 나타내었다.

#### 참고 문헌

- [1] 강남기, "Chip 적층트랜스포머 개발," 연구개 발결과보고서, 정보통신부 (1998)
- [2] M. Bowyer, J. Wiley and T. Almholt, "Mini Balun Transformer Testing and Characterization for Commercial & Consumer Wireless Applications," Mini Balun Application Note, Sep. 4, www. anaren.com (2002)