



UNIVERSIDAD
DEL ISTMO
SABER PARA SERVIR

Arquitectura de computadoras y microcontroladores 1

Parcial 2

Diego Andres Rueda Minera

Guatemala 21 de septiembre de 2026

1. Timing

a. De la FSM realizada para P1, tome un tramo de FF a FF entre su FSM Mealy y Moore. Elija compuertas lógicas reales en Digikey y obtenga las métricas:

- i. Setup time constraint + Fc
- ii. Hold time constraint

Parámetros Extraídos de las Hojas de Datos ($V_{CC} = 3.3\text{ V}$) (datasheet están en carpeta docs de repositorio de github)

- **Flip-Flop D (SN74LVC74A):**

- Retardo Clock a Q (t_{cq} o t_{pd} de CLK a Q): $t_{cq(\min)} = 1.0\text{ ns}$, $t_{cq(\max)} = 5.2\text{ ns}$ (Sección 5.11, pág. 8).
- Setup time data (t_{su}): $t_{su} = 2.0\text{ ns}$ (Sección 5.8, pág. 7).
- Hold time data (t_h): $t_h = 1.0\text{ ns}$ (Sección 5.8, pág. 7).

- **Inversor NOT (SN74LVC1G04):**

- Retardo de propagación (t_{pd}): $t_{pd(\min)} = 1.0\text{ ns}$, $t_{pd(\max)} = 4.2\text{ ns}$ (Sección 5.7, pág. 6).

- **Compuerta AND de 2 entradas (SN74LVC1G08):**

- Retardo de propagación (t_{pd}): $t_{pd(\min)} = 1.0\text{ ns}$, $t_{pd(\max)} = 4.5\text{ ns}$ (Sección 5.8, pág. 7).

- **Compuerta OR de 3 entradas (SN74LVC1G332):**

- Retardo de propagación (t_{pd}): $t_{pd(\min)} = 1.4\text{ ns}$, $t_{pd(\max)} = 4.8\text{ ns}$ (Tabla Switching Characteristics, pág. 5).

Definición del Camino Físico FF a FF (Lazo Mealy $\rightarrow$ Moore)

El tramo seleccionado va desde el Flip-Flop que memoriza la posición en M2 (Mealy) hasta el Flip-Flop que registra el destino/estado en M1 (Moore):

1. **Launch FF (en M2):** Cambia el bit de estado de posición física P_1 .
2. **Lógica de salida en M2:**
 - $1 \times$ Inversor NOT

- Compuerta AND de 4 entradas: al construirse con compuertas discretas de 2 entradas, requiere un árbol de 2 niveles lógicos.
 - 1 × Compuerta OR de 3 entradas.
3. **Lógica de próximo estado en M1 (MF1_next para generar SS_1):**
- Compuerta AND de 5 entradas: requiere un árbol de 3 niveles lógicos con compuertas de 2 entradas.
 - 1 × Compuerta OR de 3 entradas.
4. **Capture FF (en M1):** Captura el próximo estado SS_1 en el siguiente flanco de subida del reloj.

Retardo Combinacional Total (t_{logic})

- **Número total de compuertas en serie:**

- 1 × NOT
- 5 × AND (2 en M2 + 3 en M1)
- 2 × OR (1 en M2 + 1 en M1)

$$t_{logic(max)} = (1 \times 4.2 \text{ ns}) + (5 \times 4.5 \text{ ns}) + (2 \times 4.8 \text{ ns}) \\ = 4.2 \text{ ns} + 22.5 \text{ ns} + 9.6 \text{ ns} = \mathbf{36.30 \text{ ns}}$$

$$t_{logic(min)} = (1 \times 1.0 \text{ ns}) + (5 \times 1.0 \text{ ns}) + (2 \times 1.4 \text{ ns}) \\ = 1.0 \text{ ns} + 5.0 \text{ ns} + 2.8 \text{ ns} = \mathbf{8.80 \text{ ns}}$$

i. Setup Time Constraint y Frecuencia Máxima (F_c)

La condición para que el dato llegue a tiempo antes del siguiente flanco de subida es:

$$T_{clk} \geq t_{cq(max)} + t_{logic(max)} + t_{su}$$

Sustituyendo los valores de los datasheets:

$$T_{clk} \geq 5.2 \text{ ns} + 36.30 \text{ ns} + 2.0 \text{ ns}$$

$$T_{clk} \geq \mathbf{43.50 \text{ ns}}$$

La **Frecuencia máxima de operación física real (F_c)** es el inverso del periodo mínimo:

$$F_c = \frac{1}{T_{clk(min)}} = \frac{1}{43.50 \times 10^{-9} \text{ s}} \approx \mathbf{22.99 \text{ MHz}}$$

ii. Hold Time Constraint

La condición para que el dato que recién cambia no destruya el dato capturado en el ciclo actual es:

$$t_{cq(\min)} + t_{logic(\min)} \geq t_h$$

Sustituyendo los valores mínimos:

$$1.0 \text{ ns} + 8.80 \text{ ns} \geq 1.0 \text{ ns}$$

$$9.80 \text{ ns} \geq 1.0 \text{ ns}$$

Margen de holgura (Hold Slack):

$$\text{Slack}_{hold} = (t_{cq(\min)} + t_{logic(\min)}) - t_h = 9.80 \text{ ns} - 1.0 \text{ ns} = +\mathbf{8.80 \text{ ns}}$$

La restricción se cumple sin riesgo de carreras lógicas ni violaciones de tiempo de retención.

2. HDL

a. De la FSM realizada para P1, migrar la lógica de forma discreta a HDL (SystemVerilog) con la estructura del ejemplo visto en clase. Debería tener por lo menos 3 archivos bajo la siguiente jerarquía:

i.top.sv (instancia de ambas FSM's)

1.mealy.sv (FSM de su subproceso 1)

2.moore.sv (FSM de su subproceso 2)

b. (Research) Simule en Vivado su FSM creando un archivo de prueba usualmente llamado test bench el cual es otro archivo que llama a su instancia top usualmente llamado testbench.sv, muestre que la simulación cumple con lo esperado de su maquina

c. Discusión sobre la implementación de la herramienta Vivado sobre como su equivalente a compilador intenta materializar su HDL a componentes físicos en las etapas de:

i.RTL análisis

ii.Synthesis

iii.Implementation

repositorio: https://github.com/miau199/parcial_2.git

youtube: <https://youtu.be/5s4oMemT9HM>