Bloque IV. ASPECTOS PRÁCTICOS DE DISEÑO

Tema 9: Interfaces Digitales


Ingeniería de Computadores Diseño de Sistemas Digitales


Departamento de Electrónica y Electromagnetismo




1

Tema 9: Interfaces digitales Tema 9. Interfaces digitales El Encapsulado Niveles de tensión Efectos de carga capacitiva Tipos de pines I/O ✓ Entradas flotantes ✓ Circuitos de protección ✓ Rebotes de tierra/alimentación Conmutación simultánea de salidas Problemas / Precauciones Entradas de pendiente baja ✓ Conflicto en buses Transitorios de encendido Interfaces digitales en FPGAs Propagación de señales Ingeniería de Computadores Departamento de Electrónica y Electromagnetismo Diseño de Sistemas Digitales





El Encapsulado



5

El Encapsulado


Main Properties of Package

- The package provides the physical, temperature and electrical protection.
 - · Electrical connection from chip to board
 - · Physical connection from chip to board
 - · Protection from high voltages (outside)
 - Physical protection
 - · Thermo isolation
- · Requirements of a package are:
 - · Electrical: Capacitance, Resistance, Inductance, Impedance Tuning
 - Interface: A large number of I/O pins
 - Mechanical: Die/Bond protection, Compatibility with PCB
 - · Thermal: Heat Removal
 - · Cost: As low cost as possible (without fan, heat sink, etc.)


Adam Teman: Curso "Digital VLSI Design. Lecture 10: I/O and Pad Ring". Emerging Nanoscaled Integrated Circuits and Systems Labs, Bar-Ilan University, 2019. (en youtube: https://www.youtube.com/watch?v=O2Od1Tey-Jo)



Tema 9: Interfaces digitales




Tema 9: Interfaces digitales El Encapsulado **IC to Package Connection** Two main approaches: · Wire bonding · All pads are around chip edges (~100um pitch). · Slow, serial bonding process. Long, high RLC wires (~5nH, 1pF per wire). Flip Chip · Pads on top of IC core. · High pin count. • Short, low RLC bonds (0.1nH) · Fast parallel bonding process. · But... Expensive! Adam Teman: Curso "Digital VLSI Design. Lecture 10: I/O and Pad Ring". Emerging Nanoscaled Integrated Circuits and Systems Labs, Bar-Ilan University, 2019. (en youtube: https://www.youtube.com/watch?v=O2Od1Tey-Jo)



























Efectos de las Cápsulas Efectos de las Cápsulas Parásitos Eléctricos Auto-inducciones. Inducciones mutuas Capacidades. Acoplos capacitivos Resistencias. Límites de corriente. Alimentaciones. Dominios. Señales de I/O.














Compatibilidad de niveles lógicos

- □ El uso de subsistemas digitales de diferente familia, o la utilización de tecnologías diferentes con diferentes tensiones de alimentación, puede presentar problemas de compatibilidad de niveles.
- □El escalado tecnológico ha "obligado" a reducir los niveles de tensión.
- ☐ Se usan circuitos de desplazamiento de nivel o de "glue-logic" donde son necesarios.

Ingeniería de Computadores Diseño de Sistemas Digitales

25

Departamento de Electrónica y Electromagnetismo





25

Compatibilidad de niveles lógicos Aun cuando en los chips digitales modernos, es habitual que dentro del chip se usen niveles de tensión reducidos (1,5 ó 1,2V), es frecuente que las señales de entrada/salida del chip usen niveles mayores (3,3 ó 5,0 V) por cuestiones de integridad de las señales en las placas de circuito impreso (PCB: printed circuit board).

26

Diseño de Sistemas Digitales







Tipos de celdas I/O

Para que dos sistemas digitales puedan interconectarse y comunicarse correctamente deben cumplirse ciertas condiciones

☐Compatibilidad:

- Niveles de tensión / niveles lógicos / familia lógica
- Tipos de pines
- ➤ Integridad de las señales
- Sincronización de señales síncronas

Optimización

Algunas entrefases son más apropiadas que otras en circunstancias concretas (alta velocidad, alto nivel de ruido, distancias "grandes",...)


Ingeniería de Computadores Diseño de Sistemas Digitales


29


Departamento de Electrónica y Electromagnetismo




29









Estructura de un pad de entrada

El buffer de entrada aísla el interior del chip de las tensiones altas proveniente de la placa (entre 5V y 3,3V)

A continuación la señal se convierte en valores de tensión usados por la circuitería interna (1,2V)

High voltage Low voltage


Basic Input protection


Etienne Sicard y Sonia Delmas Bendhia: Deep-submicron CMOS circuit design. Brooks/Cole Publishing Company. 2003


Ingeniería de Computadores


- Diseño de Sistemas Digitales - 34

Departamento de Electrónica y Electromagnetismo









Efectos de la Carga Capacitiva

$$t_p \cong t_{pi} + \alpha C_L$$

- ☐ En previsión de que existan nudos con carga capacitiva muy diferente, es habitual que existan y se usen buffers con diferentes valores de α . A menor valor de α , mayor "fuerza" o "capacidad de *driving*" del buffer.
- Deben evitarse los *buffers* excesivamente débiles porque producen tiempos de propagación grandes. Aunque la falta de velocidad no sea en sí un problema, las pendientes bajas en las señales (transiciones lentas) pueden ocasionar problemas en los circuitos atacados por esas señales.
- Deben evitarse también los *buffers* excesivamente fuertes, porque pueden producir problemas de sobre-disparo, rebotes de tierra y alimentación, y otros.
 - ▶ Los buffers de salida deben dimensionarse de manera correcta.

Ingeniería de Computadores Diseño de Sistemas Digitales -

39

Departamento de Electrónica y Electromagnetismo




39

Tema 9: Interfaces digitales

Entradas Flotantes

- □ Algunas entradas de digitales pueden tener un uso esporádico o innecesario en ciertas aplicaciones (señales de configuración, selección de modos de operación, etc.).
 - Puede ser conveniente que dichas señales tengan un valor "por defecto", sin necesidad de conectarlas en la PCB.
- Cuando un pin de entrada (o señal interna) es atacado por uno o varios buffers tri-state, es posible que el nudo quede en alta impedancia durante periodos de tiempo prolongados.
 - > Esto es habitual, por ejemplo, en los buses de datos.




Entradas Flotantes

- ☐ En cualquier nudo de un circuito, existen corrientes de fuga que hacen que la carga varíe con el tiempo, resultando (cuando están en alta impedancia) en:
 - > niveles de tensión variantes
 - valores frecuentemente indeterminados (desde un punto de vista digital)
 - > una alta sensibilidad al ruido y a los acoplos de cualquier tipo
- □ Pueden producir mal funcionamiento, consumos altos de corriente, y/o daños al circuito.

41

Entradas Flotantes

- □ Deben evitarse los nudos flotantes, o al menos, definir y respetar un "tiempo máximo en alta impedancia".
- □ Las soluciones más habituales son el uso de resistencias de pull-up o pull-down, y el uso de "bushold circuits".




Tema 9: Interfaces digitales

Rebotes de la Tierra / Alimentación

□ Los circuitos digitales en general, y en particular los CMOS, se caracterizan por producir cambios bruscos (picos) en las corrientes de alimentación y tierra.

□ Son especialmente intensos en los buffers potentes (salidas del CI), sobre todo si varios de ellos conmutan síncronamente (buses), o tienen pendientes lentas en las entradas.




43

Tema 9: Interfaces digitales

Tema 9: Interfaces digitales

Rebotes de la Tierra / Alimentación

□ La inevitable existencia de inducciones parásitas en los conductores, especialmente en el encapsulado (bonding wires y otros), resulta en variaciones en el tiempo de la alimentación y la tierra "efectivas" de los circuitos:



"Ground / Power bounce".

□ Es una de las causas más habituales de mal funcionamiento de los circuitos digitales.

Rebotes de la Tierra / Alimentación


- ☐ La soluciones o precauciones más habituales son:
 - > Usar varios pines de alimentación/tierra
 - > Usar varios hilos de soldadura en paralelo
 - > Controlar los slew-rate de las señales de salida
 - > Evitar señales lentas (especialmente en el reloj)
 - > Usar resistencias que introduzcan "pérdidas" (amortiguamiento).

45

Tema 9: Interfaces digitales


Conmutación Simultánea de Salidas (SSO, Simultaneous Switching Outputs)

- □ Cuando un número moderado o alto de salidas del CI deben poder conmutar simultáneamente (e.g. en buses de salida o bidireccionales), deben tomarse ciertas precauciones en el diseño del circuito integrado.
- □ Los picos de corriente de alimentación producirán efectos de *ground/power bounce* pronunciados, con las posibles consecuencias habituales.



Conmutación Simultánea de Salidas (SSO, Simultaneous Switching Outputs)

□ Por el mismo motivo (inducciones), la corriente disponible en la alimentación de los buffers de salida para la conmutación de las señales se ve limitada, lo que hace que los tiempos de propagación puedan verse aumentados sustancialmente en función del número de salidas que conmutan realmente.



Ejemplo de efecto de SSO en el tiempo de propagación. Octal bus driver N74xx240

47

Tema 9: Interfaces digitales


Conmutación Simultánea de Salidas (SSO, Simultaneous Switching Outputs)

- □ Con frecuencia, los data-sheets de los componentes comerciales, especifican tiempos de propagación que no son válidos ante una conmutación simultánea de muchas salidas.
- □ Es frecuente que existan reglas de diseño específicas para el anillo de I/O que obliguen a tomar medidas de prevención.
 - Lo habitual es establecer un número máximo de pines de salida (de posible conmutación simultánea) por cada par de pines/pads de alimentación y tierra.


Ingeniería de Computadores Diseño de Sistemas Digitales

Departamento de Electrónica y Electromagnetismo






Entradas de pendiente baja El problema es similar al que producirían las entradas flotantes: Il durante un cierto tiempo los niveles lógicos de las señales estarán indeterminados, produciendo un alto nivel de corriente (corriente de corto circuito) entre alimentación y tierra. Los efectos inductivos, unidos al ruido habitual en las alimentaciones, pueden producir rebotes y pérdida de integridad de las señales de entrada (oscilaciones, glitches) Lo habitual es evitar que esto ocurra usando la "fuerza" suficiente (tampoco excesiva) en los buffers de los circuitos atacantes.




Conflictos en buses (bus contention)


- □ En los buses bidireccionales, es frecuente que haya varios subsistemas que puedan "escribir" en él. Normalmente esto se evita mediante algún protocolo o esquema de prioridades.
- ☐ Sin embargo, puede ocurrir que durante los transitorios de las señales de habilitación de los *buffers tri-state* se produzcan pequeños conflictos: dos o más subsistemas tratan de usar el bus para escribir en él simultáneamente.
- □ El resultado es un "corto-circuito" entre buffers, que resultará en altos niveles de intensidad. Si la duración es breve (una diferencia de tiempos de propagación o similar, debida a azares o similar), no suele tener efectos significativos.



Conflictos en buses (bus contention)

- Es posible evitarlo usando alguna lógica adicional, o ciclos de reloj de salvaguarda.
- □ La situación puede ser mucho más preocupante durante los transitorios de encendido.





53

Tema 9: Interfaces digitales

Transitorios de Encendido

- □ Idealmente, el proceso de encendido (power-up ó start-up) de un CI debe ocurrir con cierta lentitud, sobre todo si el circuito es complejo (varios dominios de alimentación).
- ☐ La circuitería de alimentación (reguladores, convertidores DC-DC, condensadores de filtrado, etc), se estudia con este propósito.
- □ La duración típica puede estar entre algunos ms y algunas decenas o incluso centenas de ms, dependiendo de diversos factores.

Ingeniería de Computadores Diseño de Sistemas Digitales

Departamento de Electrónica y Electromagnetismo



Transitorios de Encendido

- ☐ Se persigue evitar posibles *glitches* o diferencias inapropiadas entre las diferentes tensiones de alimentación. Para este propósito, la mayoría de los CIs complejos incluye diodos u otras formas de protección entre las diferentes alimentaciones.
- ☐ Un proceso de encendido mal controlado puede hacer que el dispositivo entre en un modo de mal funcionamiento temporal, a veces asociado a un alto consumo de intensidad, o incluso dañarlo permanentemente, especialmente si se producen fenómenos de latch-up.
- ☐ Algunos componentes analógicos auxiliares pueden tener un tiempo de arrangue elevado (e.g. osciladores, DLLs,...)

Ingeniería de Computadores Diseño de Sistemas Digitales

Departamento de Electrónica y Electromagnetismo




55

Tema 9: Interfaces digitales

Transitorios de encendido

- □Un problema importante durante los transitorios de encendido es el de posibles conflictos en los buses (bus contention). Dada la relativamente larga duración del transitorio de encendido, pueden producirse daños permanentes.
- □Algunas soluciones habituales son deshabilitar todos los buffers tri-state durante el transitorio usando resistencias de pullup/down en las señales de enable, o lógica adicional.
- □Efectos como la meta-estabilidad hacen que el estado lógico de un circuito secuencial tras el encendido sea impredecible.
- □Por ese motivo, muchos sistemas digitales integrados incluyen un circuito específico que, tras poco tiempo después del transitorio de encendido genera un pulso de reset (reset on power-up).




Ingeniería de Computadores

Diseño de Sistemas Digitales -

Departamento de Electrónica y Electromagnetismo





1 ns ←→ 30 cm


Departamento de Electrónica y Electromagnetismo

57

ella).


Ingeniería de Computadores

Diseño de Sistemas Digitales



57

Propagación de señales



- □ Estos "rebotes" de señal en ambos extremos dan lugar a superposiciones de las señales y sus diferentes versiones rebotadas, que originan comportamientos a veces imprevistos, como:
 - valores de tensión que oscilan por encima de la alimentación o por debajo de tierra (over-shoots y under-shoots)
 - ➤ que se amortiguan con constantes de tiempo relacionadas con los tiempos de viaje de la onda por la línea y los coeficientes de reflexión.

59

Tema 9: Interfaces digitales

Propagación de señales

- □Una pista de interconexión se considera "corta" o "larga" en función de si el tiempo invertido por la señal (frente de onda) en recorrerla es comparable o no al tiempo de retardo o de establecimiento de la señal que sea admisible.
- □Alternativamente, una pista debe ser tratada como línea de transmisión si su longitud es comparable a la longitud de onda de la señal de mayor frecuencia que sea de nuestro interés.

c = f · λ Si $L \approx \lambda_{min} = c / f_{max}$ ó mayor \longrightarrow LINEA DE TRANSMISIÓN

Ingeniería de Computadores Diseño de Sistemas Digitales

Departamento de Electrónica y Electromagnet



Propagación de señales

- ☐ Cuando la pista de interconexión es "corta", el frente de onda (y sus reflejados) se propagan en ambas direcciones en tiempos cortos en relación a la transición de la señal esperable del modelo concentrado, por lo que el amortiguamiento es rápido y en general pasa desapercibido, aunque no exista buen acoplamiento de impedancias.
- ☐ Si la pista de interconexión es "larga", los tiempos de viaje del frente de onda a lo largo de la línea de transmisión son comparables a los tiempos de establecimiento deseados para la señal digital.

Ingeniería de Computadores Diseño de Sistemas Digitales

61

Departamento de Electrónica y Electromagnetismo



61

Tema 9: Interfaces digitales


Propagación de señales

- ☐ Si la pista es larga y no existe un correcto acoplamiento de impedancias, las superposiciones del frente de onda original y sus reflejados serán apreciables, y el tiempo efectivo de establecimiento del nivel lógico dependerá fuertemente de la longitud de la línea y de los coeficientes de reflexión:
 - > durante el transitorio aparecerán over-shoots y under-shoots que se irán amortiguando a un ritmo dependiente de los parámetros mencionados.
- ☐ Si la pista es larga pero está "bien terminada", no habrá rebotes significativos, y sólo habrá que tener en cuenta el tiempo de viaje de la onda, además del efecto capacitivo de la línea.

Ingeniería de Computadores Diseño de Sistemas Digitales

Departamento de Electrónica y Electromagnetismo







Propagación de señales

Tema 9: Interfaces digitales

- □ El aumento de la frecuencia de los sistemas digitales ha hecho que estos efectos sean cada vez más notorios, por lo que se han desarrollado técnicas y estándares de entrefases digitales específicos para reducir estos efectos.
- ☐ Una forma habitual de reducir los rebotes es insertar resistencias en serie y/o en paralelo para amortiguar los rebotes, junto con el uso de entradas diferenciales o señales totalmente diferenciales.





Interfaces Digitales en FPGAs

Las FPGAs modernas tienen innumerables capacidades de configuración y programación de sus pines de entrada/salida

En general pueden configurarse para soportar un número muy elevado de estándares diferentes, incluyendo los totalmente diferenciales

set_property IOSTANDARD LVCMOS33 [get_ports puerto]

Cada pin puede configurarse como entrada, salida/tri-state, o bidireccional

Puede configurarse y programarse el tipo de terminación resistiva

Pueden configurarse las salidas como tipo open-drain

Interfaces Digitales en FPGAs

- □ Las entradas pueden configurarse para tener circuitos de bus-hold
- Las entradas pueden configurarse para tener resistencias de pull-up/down
- Las entradas pueden tolerar señales de estándares de tensión más alta
- ☐ Las señales de I/O pueden ser asíncronas o síncronas

Ingeniería de Computadores Diseño de Sistemas Digitales

67

Departamento de Electrónica y Electromagnetismo



Tema 9: Interfaces digitales

67

Interfaces Digitales en FPGAs

☐ Además, puede programarse en general de manera individual:

- ➤ La fuerza de los buffers de salida
- > La tensión de referencia de las entradas (Vref)
- La tensión de alimentación de las salidas (Vcco)
- La tensión de terminal de placa (Vtt) en los estándares que la requieran
- > El Slew Rate (la pendiente) de las salidas
- > El valor de las resistencias de pull-up/down
- > El retraso de las salidas/entradas respecto al reloj

Ingeniería de Computadores Diseño de Sistemas Digitales

68

Departamento de Electrónica y Electromagnetismo



Tema 9: Interfaces digitales Interfaces Digitales en FPGAs V, Max V, Max V, Min mA, Max mA, Min V_{REF} - 0.100 V_{CCO} - 0.400 -0.300 V_{REF} + 0.100 V_{CCO} + 0.300 0.400 8.00 -8.00 -0.300 V_{REF} - 0.100 V_{REF} + 0.100 V_{CCO} + 0.300 0.400 V_{CCO} - 0.400 8.00 -8.00 -0.300 V_{REF} - 0.100 V_{REF} + 0.100 V_{CCO} + 0.300 0.400 V_{CCO} - 0.400 16.00 -16.00 V_{REF} - 0.100 V_{REF} + 0.100 V_{CCO} + 0.300 -0.300 0.400 $V_{\rm CCO} - 0.400$ 16.00 -16.00 -0.300 V_{REF} - 0.130 V_{REF} + 0.130 V_{CCO} + 0.300 20% V_{CCO} 80% V_{CCO} 0.10 -0.10 35% V_{CCO} -0.300 65% V_{CCO} V_{CCO} + 0.300 0.400 V_{CCO} - 0.400 Note 3 Note 3 35% V_{CCO} 65% V_{CCO} 25% V_{CCO} V_{CCO} + 0.300 -0.30075% V_{CCO} 65% V_{CCO} 35% V_{CCO} -0.300 V_{CCO} + 0.300 0.450 V_{CCO} - 0.450 -0.300 0.7 1.700 V_{CCO} + 0.300 0.400 V_{CCO} - 0.400 Note 4 Note 4 2.000 3.450 -0.300 0.8 0.400 V_{CCO} - 0.400 Note 4 -0.300 0.8 2.000 3.450 0.400 2.400 Note 5 Note 5 20% V_{CCO} 80% V_{CCO} V_{CCO} + 0.300 10% V_{CCO} 90% V_{CCO} -0.300 -0.10 30% V_{CCO} 50% V_{CCO} V_{CCO} + 0.500 10% V_{CCO} -0.400-0.50-0.300 V_{REF} - 0.090 V_{REF} + 0.090 V_{CCO} + 0.300 V_{CCO}/2 - 0.150 V_{CCO}/2 + 0.150 -13.00 -0.300 V_{REF} - 0.090 V_{REF} + 0.090 V_{CCO} + 0.300 V_{CCO}/2 - 0.150 V_{CCO}/2 + 0.150 -8.90

"Artix-7 FPGAs Data Sheet: DC and AC Switching Characteristics", Xilinx, 2016

V_{REF} - 0.100 V_{REF} + 0.100 V_{CCO} + 0.300 V_{CCO}/2 - 0.175 V_{CCO}/2 + 0.175

-0.300 V_{REF} - 0.100 V_{REF} + 0.100 V_{CCO} + 0.300 V_{CCO}/2 - 0.175 V_{CCO}/2 + 0.175

-0.300 V_{REF} - 0.125 V_{REF} + 0.125 V_{CCO} + 0.300 V_{CCO}/2 - 0.470 V_{CCO}/2 + 0.470

Ingeniería de Computadores Diseño de Sistemas Digitales

I/O Standard

HSTL I

HSTL_II

HSTL_I_18

HSTL II 18

HSUL_12

LVCMOS12

LVCMOS15

LVCMOS18

LVCMOS25

LVCMOS33

MOBILE_DDR

LVTTL

PCI33 3

SSTL135

SSTL15

SSTL135_R

SSTL15_R

SSTL18_I

-0.300

69

Departamento de Electrónica y Electromagnetismo



-13.00

-8.90

-8.00

Tema 9: Interfaces digitales

69

Interfaces Digitales en FPGAs

Table 19: Input Delay Measurement Methodology

Description	I/O Standard Attribute	V _L ⁽¹⁾	V _H ⁽¹⁾	V _{MEAS} (3)(5)	V _{REF} (2)(4)
LVCMOS, 1.2V	LVCMOS12	0.1	1.1	0.6	-
LVCMOS, 1.5V	LVCMOS15	0.1	1.4	0.75	-
LVCMOS, 1.8V	LVCMOS18	0.1	1.7	0.9	-
LVCMOS, 2.5V	LVCMOS25	0.1	2.4	1.25	-
LVCMOS, 3.3V	LVCMOS33	0.1	3.2	1.65	-
LVTTL, 3.3V	LVTTL	0.1	3.2	1.65	_
MOBILE_DDR, 1.8V	MOBILE_DDR	0.1	1.7	0.9	-
PCI33, 3.3V	PCI33_3	0.1	3.2	1.65	-
HSTL (High-Speed Transceiver Logic), Class I, 1.2V	HSTL_I_12	V _{REF} - 0.5	V _{REF} + 0.5	V _{REF}	0.60

Ingeniería de Computadores Diseño de Sistemas Digitales

70

Departamento de Electrónica y Electromagnetismo



Interfaces Digitales en FPGAs

Table 19: Input Delay Measurement Methodology (Cont'd)

Description	I/O Standard Attribute	V _L ⁽¹⁾	V _H ⁽¹⁾	V _{MEAS}	V _{REF}
				(3)(5)	(2)(4)
HSTL, Class I & II, 1.5V	HSTL_I, HSTL_II	V _{REF} – 0.65	V _{REF} + 0.65	V _{REF}	0.75
HSTL, Class I & II, 1.8V	HSTL_I_18, HSTL_II_18	V _{REF} - 0.8	V _{REF} + 0.8	V _{REF}	0.90
HSUL (High-Speed Unterminated Logic), 1.2V	HSUL_12	V _{REF} - 0.5	V _{REF} + 0.5	V _{REF}	0.60
SSTL (Stub Terminated Transceiver Logic), 1.2V	SSTL12	V _{REF} - 0.5	V _{REF} + 0.5	V _{REF}	0.60
SSTL, 1.35V	SSTL135, SSTL135_R	V _{REF} - 0.575	V _{REF} + 0.575	V _{REF}	0.675
SSTL, 1.5V	SSTL15, SSTL15_R	V _{REF} - 0.65	V _{REF} + 0.65	V _{REF}	0.75
SSTL, Class I & II, 1.8V	SSTL18_I, SSTL18_II	V _{REF} - 0.8	V _{REF} + 0.8	V _{REF}	0.90
DIFF_MOBILE_DDR, 1.8V	DIFF_MOBILE_DDR	0.9 - 0.125	0.9 + 0.125	0(5)	-
DIFF_HSTL, Class I, 1.2V	DIFF_HSTL_I_12	0.6 - 0.125	0.6 + 0.125	0(5)	-
DIFF_HSTL, Class I & II,1.5V	DIFF_HSTL_I, DIFF_HSTL_II	0.75 - 0.125	0.75 + 0.125	0(5)	-
DIFF_HSTL, Class I & II, 1.8V	DIFF_HSTL_I_18, DIFF_HSTL_II_18	0.9 – 0.125	0.9 + 0.125	0 ⁽⁵⁾	-
DIFF_HSUL, 1.2V	DIFF_HSUL_12	0.6 - 0.125	0.6 + 0.125	0(5)	-
DIFF_SSTL135/DIFF_SSTL135_R, 1.35V	DIFF_SSTL135, DIFF_SSTL135_R	0.675 - 0.125	0.675 + 0.125	0(5)	-
DIFF_SSTL15/DIFF_SSTL15_R, 1.5V	DIFF_SSTL15, DIFF_SSTL15_R	0.75 – 0.125	0.75 + 0.125	0(5)	-
DIFF_SSTL18_I/DIFF_SSTL18_II, 1.8V	DIFF_SSTL18_I, DIFF_SSTL18_II	0.9 – 0.125	0.9 + 0.125	0(5)	-
LVDS_25, 2.5V	LVDS_25	1.2 - 0.125	1.2 + 0.125	0(5)	-
BLVDS_25, 2.5V	BLVDS_25	1.25 - 0.125	1.25 + 0.125	0(5)	-
MINI_LVDS_25, 2.5V	MINI_LVDS_25	1.25 - 0.125	1.25 + 0.125	0(5)	-
PPDS_25	PPDS_25	1.25 - 0.125	1.25 + 0.125	0(5)	-
RSDS_25	RSDS_25	1.25 - 0.125	1.25 + 0.125	0 ⁽⁵⁾	-
TMDS_33	TMDS_33	3 – 0.125	3 + 0.125	0(5)	-

71



Bibliografía

Tema 9: Interfaces digitales

- W.J. Greig: Integrated Circuit Packaging, Assembly and Interconnections. Springer, 2007
- J.M. Rabaey: Digital Integrated Circuits. A Design Perspective. Prentice Hall PTR, 2002.
- Artix-7 FPGAs Data Sheet: DC and AC Switching Characteristics. Xilinx, 2016
- http://www.interfacebus.com/Design_Translation.html
- Adam Teman: Curso "Digital VLSI Design. Lecture 10: I/O and Pad Ring". Emerging Nanoscaled Integrated Circuits and Systems Labs, Bar-llan University, 2019. (en youtube: https://www.youtube.com/watch?v=O2Od1Tey-Jo)

Ingeniería de Computadores Diseño de Sistemas Digitales

Departamento de Electrónica y Electromagnetismo

