Faculdade de Ciências Exatas e da Engenharia Licenciatura em Engenharia Informática



Sistemas Digitais

Relatório do 1º Projeto: Sistema de voto

Realizado por:

Alunos: Micael Ribeiro 2033117

Gonçalo Camacho 2082120

Docentes: Pedro Camacho, Tiago Meireles e Morgado Dias

30 de Novembro de 2021 Funchal

Introdução

O presente projeto foi elaborado no âmbito de Sistemas Digitais, pertencente à Faculdade de Ciências Exatas e da Engenharia da Uma (Universidade da Madeira). Este projeto foi uma oportunidade de entrar em contacto com um novo tipo de software sendo este o ISE, de forma a complementar e aperfeiçoar as competências socioprofissionais para tal foi nos dado o tema "Sistema de voto".

Com a realização deste trabalho pretende-se, em primeiro, compreender quais os conceitos e práticas do software **ISE da Xilinx** com base nos princípios dados na aula, e em segundo, verificar se o tema do projeto **"Sistema de Voto"** se enquadram nesses parâmetros. Com o presente projeto pretende-se também uma maior aquisição de conhecimentos sobre as funcionalidades do software e desenvolver capacidades autodidatas e demonstrar o que foi aprendido nas aulas.

Os objetivos deste trabalho são:

- 1. A implementação de um sistema de voto de modo que 2 pessoas de 4 concorrentes sejam escolhidas.
- 2. Elaboração de uma estratégia para realizar o ponto acima de acordo com o enunciado do projeto.
- 3. Entender melhor como realizar certas operações no Verilog, a criação de circuitos e também como realizar uma interligação entre estes 2 blocos. (ou seja, entender melhor o software em geral).
- 4. Procurar entender melhor acerca dos erros cometidos ao longo do projeto.
- 5. Obter os resultados esperados de acordo com o programa realizado.

Desenvolvimento

Inicialmente optamos por focar mais na aprendizagem do software (ISE da Xilinx) a fim de melhorar os nossos conhecimentos quanto às suas funcionalidades bem como saber realizar algumas operações e como interligar os tipos de ficheiro.

Em seguida começamos o desenvolvimento do projeto em si.

Neste projeto foi-nos pedido, tal como foi dito na introdução, para criar um Sistema de voto.

Para tal foram nos dados parametros a seguir sendo eles:

- ➤ Há 4 concorrentes(A,B,C,D);
- O júri é constituido por 4 pessoas;
- ➤ Vão ser escolhidos 2;
- O candidato 1 é escohido pelo o publico e o candidato 2 é escolhido entre os 3 restantes pelo o júri.

Por isso decidimos separar o desenvolvimento em 3 partes: 1º parte: candidato 1, 2º parte: candidato 2, 3º parte: a junção das duas partes anteriores.

Verilog 1º candidato

Em seguida foi feito o código em Verilog para a escolha do Candidato 1 onde o candidato é escolhido pelo o publico (ou seja a partir da simulação onde são ditas as votações para cada um).

Para tal foi usado um grupo de ifs afim de determinar qual é o mais votado. Basicamente, existem quatro ifs(um para cada votação dos concorrentes) onde apenas um deles será escolhido.

Tabela da verdade das contagens

Após concluirmos o Verilog do candidato 1 começamos por fazer a tabela de verdade das contagens do candidato 2 para cada combinação que seja possível para o nº de votos onde as suas saídas serão o nº do candidato escolhido, por exemplo, ter a saída xy a 10 indica que o 3º concorrente foi escolhido. Depois foram realizadas as funcoes de x e y de acordo com os 1s.

Assumindo Votaç					V-+%- D				V-44- C				escolha					
	Votação A				Votação B				Votação (
	A	В	C		D	E	F		G	H	1		X	Y				
C = 4	0		0	0	0		0	0	1	()	0	1	()	X = sendo	2º bit da esco	olha e Y o 19
B = 4	0		0	0	1		0	0	0	()	0	0	1	l			
A = 4	1		0	0	0		0	0	0	()	0	0	()	A = 00		
C = 3 B = 1	0		0	0	0		0	1	0	1		1	1	()	B= 01		
C= 3 A = 1	0		0	1	0		0	0	0	1		1	1	()	C=10		
B = 3 A= 1	0		0	1	0		1	1	0	()	0	0		l			
B = 3 C = 1	0		0	0	0		1	1	0	()	1	0	1	l			
A = 3 B = 1	0		1	1	0		0	1	0	()	0	0	()			
A = 3 C= 1	0		1	1	0		0	0	0	()	1	0	()			
B = 2 C = 2	0		0	0	0		1	0	0	1		0	0		l			
A = 2 C = 2	0		1	0	0		0	0	0	1		0	0	()			
A = 2 B = 2	0		1	0	0		1	0	0	()	0	0	()			
C = 2 A=1 B=1	0		0	1	0		0	1	0	1		0	1	()			
B = 2 A=1 C=1	0		0	1	0		1	0	0	()	1	0	1	l			
A=2 B=1 C=1	0		1	0	0		0	1	0	()	1	0	()			

Construção do circuito para o 2º candidato

Após ser feita a tabela de verdade o circuito foi realizado utilizando portas AND e portas OR e foram também usadas 9 entradas e houve ainda 2 saídas x e y que correspondem ao concorrente escolhido para ser o 2º candidato.

Sendo estes os parametros:

Concorrente A=00(yx);

Concorrente B=01(yx);

Concorrente C=10(yx);

Juncão dos códigos Verilog e circuito

Em seguida trabalhamos na parte onde juntamos o que fizemos para o candidato 2 e no candidato 1.

Para tal construímos um circuito com todas as entradas e saídas que sejam precisas para a implementação do bloco do Verilog e do Circuito do Candidato 2. Isto porque foi necessário indicar as entradas do circuito do candidato 2 através das respetivas saídas no bloco Verilog.

Pontos finais

Por fim foram realizadas várias simulações para verificar se os resultados eram os esperados de acordo com o código If realizado no Verilog para o Candidato 1 e de acordo com o circuito realizado para o Candidato 2.

Foram encontrados certos problemas/erros mas foram corrigidos imediatamente com sucesso.

Conclusão

Este projeto, realizado no âmbito da disciplina de Sistemas Digitais e teve como objetivo principal o desenvolvimento de um Sistema de voto.

Este projeto permitiu a criação de experiência num ambiente de software a qual não estavam habituados, onde foram adquiridos alguns conhecimentos relacionados à programação em Verilog e construção de Schematic's. Foi desenvolvida a coordenação entre colegas e desenvolvimento de novas capacidades.

O objetivo deste projeto era o da criação de um **Sistema de voto** na qual o havia uma votação num concurso televisivo onde 2 dos 4 (A, B, C, D) eram escolhidos para a segunda fase onde um destes é escolhido pelo o público e outro era escolhido entre os 3 menos votados pelo um jurí de 4 pessoas

Foram cumpridos todos os objetivos pretendidos podendo ultrapassar os problemas que se encontraram ao longo do caminho através de vários métodos implementados.

Anexos

```
// Verilog test fixture created from schematic C:\Xilinx\CIRCUITO-TESTE com o verilog\codigojunto.sch - Tue Nov 23 20:07:23 2021
'timescale lns / lps

module codigojunto_codigojunto_sch_tb();

// Inputs
    reg [1:0] A;
    reg [1:0] B;
    reg [1:0] C;
    reg [1:0] D;
    reg [5:0] VB,
    reg [5:0] VB;
    reg [5:0] VC;
    reg [5:0] VD;
    reg [1:0] J1;
    reg [1:0] J2;
    reg [1:0] J3;
    reg [1:0] J4;
    reg paraoif;

// Output
    wire [1:0] Candidatol;
    wire [2:0] contagem_A;
    wire [2:0] contagem_B;
    wire [2:0] contagem_C;
    wire [1:0] Candidato2;
// Bidirs
```

Figura 1 Código Simulação Verilog de Conjunto (parte1)

```
// Bidirs
// Instantiate the UUT
   codigojunto UUT (
      .Candidatol(Candidatol),
      .A(A),
      .B(B),
      .C(C),
      .D(D),
      .VA(VA),
      .VB(VB),
      .VC(VC),
      .VD(VD),
      .J1(J1),
      .J2(J2),
      .J3(J3),
      .J4(J4),
      .contagem A(contagem A),
      .contagem_B(contagem_B),
      .contagem_C(contagem_C),
      .paraoif (paraoif),
      .Candidato2 (Candidato2)
   );
```

Figura 2 Código Simulação do Verilog de Conjunto (parte2)

```
initial begin
      A = 2'b00;
      B = 2'b01;
      C = 2'b10;
      D = 2'b11;
      #10
      VA = 6'b010001;
      #10
      VB = 6'b0011111;
      #10
      VC = 6'b0011111;
      #10
      VD = 6'b110101;
      #10
      J1 = 2'b10;
      J2 = 2'b10;
      #10
      J3 = 2'b10;
      #10
      J4 = 2'b00;
      #10
      paraoif = 1;
      #10 $finish;
end
endmodule
```

Figura 3 Código Simulação Verilog de Conjunto (parte3)




Figura 4- Circuito da junção




Figura 5 Circuito do candidato 2

```
module verilog projecto(
    input [1:0] A,
    input [1:0] B,
    input [1:0] D,
    input [1:0] JJ,
    input [5:0] VA,
    input [5:0] VA,
    input [5:0] VB,
    input [5:0] VC,
    input [5:0] VC,
    input [5:0] VC,
    input [5:0] VC,
    input [2:0] contadem A,
    output [2:0] contadem A,
    output [2:0] contadem C,
    output valor A,
    output valor B,
    output valor C,
    output valor E,
    output valor I
```

Figura 6- Verilog em geral(parte 1)

```
reg [1:0] Candidatol;
reg [2:0] contagem_A = 3'b000;
reg [2:0] contagem_B = 3'b000;
reg [2:0] contagem_C = 3'b000;
reg valor_A;
reg valor_B;
reg valor_C;
reg valor_D;
reg valor_E;
reg valor_F;
reg valor_G;
reg valor_G;
reg valor_H;
reg valor_I;
```

Figura 7- Verilog em geral (parte2)

```
if(VA > VB ss VA > VC ss VA > VD)
      begin
        Candidatel = Ar
      end
     else if (VB > VA ss VB > VC ss VB > VD)
     begin
        Candidatel = B;
      else if (VC > VA ss VC > VB ss VC > VD)
     begin
        Candidatel = C;
      end
      else
     begin
        Candidatel = D:
always @ (J1)
  begin
     case (J1)
        2'b00:
              c_a = c_a + 1;
             $display(" A contagem de a é %d", c_a);
           contagem_A = contagem_A + 2'b001;
        2'b01:
           contagem_B = contagem_B + 3'b001;
           contagem_C = contagem_C + 3'b001;
     endcase
  end
always @ (J2)
  begin
     case (J2)
        2'b00:
              c_a = c_a + 1;
             $display(" A contagem de a é %d", c_a);
           contagem_A = contagem_A + 3'b001;
        2'b01:
           contagem_B = contagem_B + 3'b001;
        2'b10:
           contagem_C = contagem_C + 3'b001;
     endcase
  end
always @ (J3)
```

Figura 7- If's realizados para a escolha do Candidato 1 e Contagem das escolhas para a realização do circuito do candidato 2(parte3)

Figura 8- Contagem das escolhas dos Júris(parte 4)

Figura 9- Contagem das escolhas dos júris (parte 5)

```
always @ (paraoif)
  begin
      case (contagem_A)
         з'ь000:
               valor_A = 0;
               valor_B = 0;
               valor_C = 0;
      з'ь001:
            begin
               valor_{\lambda} = 0;
               valor_B = 0;
               valor_C = 1;
         з'ь010:
               valor_{\lambda} = 0;
               valor_B = 1;
               valor_C = 0;
            end
         3'ь011:
            begin
               valor_{\lambda} = 0;
               valor_B = 1;
               valor_C = 1;
         з'ь100:
            begin
               valor_A = 1;
               valor_B = 0;
               valor_C = 0;
            end
      endcase
```

Figura 10- Atribuição de valores ás 9 saídas através de contagem para posterior implementação no circuito (parte 1)

```
case(contagem_B)
        з'ъ000:
        begin
            valor_D = 0;
valor_E = 0;
            valor_F = 0;
    з'ь001:
        begin
            valor_D = 0;
           valor_E = 0;
valor_F = 1;
    з'ь010:
           valor_D = 0;
valor_E = 1;
valor_F = 0;
    3'ь011:
        begin
           valor_D = 0;
valor_E = 1;
valor_F = 1;
   3'b100:
        begin
            valor_D = 1;
valor_E = 0;
            valor_F = 0;
       end
endcase
```

Figura 11- Atribuição de valores ás 9 saídas através de contagem para posterior implementação no circuito (parte 2)

```
case(contagem_C)
     3'Ъ000:
           valor_G = 0;
           valor_H = 0;
           valor_I = 0;
     3'ь001:
        begin
           valor_G = 0;
           valor_H = 0;
           valor_I = 1;
     3'ь010:
        begin
           valor_G = 0;
           valor_H = 1;
           valor_I = 0;
     з'ь011:
        begin
           valor_G = 0;
           valor_H = 1;
           valor_I = 1;
        end
     3'b100:
        begin
           valor G = 1;
           valor_H = 0;
           valor_I = 0;
end
```

Figura 12- Atribuição de valores ás 9 saídas através de contagem para posterior implementação no circuito (parte 3)




Figura 13 - Simulação do Circuito