

# Microprogramación

## Consideraciones en el diseño de una CPU


İ Una única ALU, una única Memoria, un único Banco de Registros.

İ ¿Problemas con el uso de recursos?

İ Una instrucción utiliza un mismo recurso varias veces y se pierden los valores anteriores.

İ Una instrucción utiliza un mismo recurso en la misma etapa para dos o más tareas diferentes.

## Recursos disponibles



## Diseño: pasos necesarios

1. Analizar el conjunto de instrucciones para determinar los requerimientos del camino de datos.
2. Seleccionar los componentes.
3. Construir el camino de datos según los requerimientos.
4. Analizar la implementación de cada instrucción para determinar las señales de control necesarias.
5. Construir el control.


## Etapas de ejecución de una instrucción

1. Fetch de la instrucción: **IF** (Fetch)
2. Decodificación (y lectura de registros: **ID** (Decode))
3. Ejecución ó cálculo de dirección de memoria: **EX** (Execution)
4. Acceso a datos en memoria: **MEM**
5. Escritura en registros: **WB** (Write Back)

## Formato de instrucción MIPS

### Tipo R

- Aritméticas



### Tipo I

- Transferencia, salto
- Operaciones con operando inmediato



### Tipo J

- Salto



### ADD y SUB

- $R[rd] = R[rs] \text{ op } R[rt]$
- `addu rd,rs,rt`
- `subu rd,rs,rt`



### LOAD and STORE

- `lw rt,rs,inm16`
  - $R[rt] = \text{Mem}[R[rs] + \text{sign\_ext}(\text{Inm16})]$ ;
- `sw rt,rs,inm16`
  - $\text{Mem}[R[rs] + \text{sign\_ext}(\text{Inm16})] = R[rt]$ ;



### BRANCH

- `beq rs,rt,inm16`
- if  $(R[rs] == R[rt])$  then  
 $PC = PC + (\text{sign\_ext}(\text{Inm16}) * 4)$



### JUMP

- `J target`
- $PC[31:2] = PC[31:28], (\text{target}[25:0] \ll 2)$



## Register Transfer Language

• Cada instrucción está formada por un conjunto de microoperaciones.

• El *Register Transfer Language* (RTL) se utiliza para describir la secuencia exacta de las microoperaciones.


• Ejemplo (Fetch en Marie):

• t1:  $MAR \leftarrow [PC]$

• t2:  $MBR \leftarrow \text{mem}[MAR], PC \leftarrow PC + 1$

• t3:  $IR \leftarrow [MBR]$

## Ejemplo Paso 1: Tipo R (add, sub...)



- $R[rd] = R[rs] \text{ op } R[rt]$  y  $PC = PC + 4$

RTL

• t1:  $IR \leftarrow \text{mem}[PC], PC \leftarrow PC + 4$

• t2:  $A \leftarrow R[RS], B \leftarrow R[RT]$

• t3:  $ALUout \leftarrow A \text{ op } B$

• t4:  $R[RD] \leftarrow ALUout$

### Ejemplo Paso 1: Branch

op	rs	rt	Address/immediate
----	----	----	-------------------

**BEQ**                      if (R[rs]==R[rt]) then                      PC=PC+(sign\_ext(Inm16)\*4)

RTL

```
İ t1: IR <- mem[PC], PC <- PC + 4
İ t2: A <- R[RS], B <- R[RT]
İ t3: ALUout <- PC + signextend(imm16) << 2
İ t4: Comparar A y B, PC <- ALUout (si Z=1)
```

### Ejemplo Paso 1: Load

0	op	rs	rt	Address/immediate
---	----	----	----	-------------------

• **LOAD**                      R[rt] = Mem[ R[rs]+sign\_ext(Inm16) ]

RTL

```
İ t1: IR <- mem[PC], PC <- PC + 4
İ t2: A <- R[RS], B <- R[RT] (B no se usa)
İ t3: ALUout <- PC + signextend(imm16) << 2
İ t4: MBR <- mem[ALUout]
İ t5: R[RT] <- MBR
```

### Ejemplo Paso 1: Store

0	op	rs	rt	Address/immediate
---	----	----	----	-------------------

• **STORE**                      Mem[ R[rs]+sign\_ext(Inm16) ]<-- R[rt]

RTL

```
İ t1: IR <- mem[PC], PC <- PC + 4
İ t2: A <- R[RS], B <- R[RT] (dato a escribir)
İ t3: ALUout <- PC + signextend(imm16) << 2
İ t4: mem[ALUout] <- B
```

### Ejemplo Paso 1: Jump

0	op	Target Address
---	----	----------------

- **Jump:** PC<31:2> ← PC<31:28>,(target <25:0> << 2)
  - Calcula la dirección concatenando los 26 bits del operando

RTL

```
İ t1: IR <- mem[PC], PC <- PC + 4
İ t2: NADA !
İ t3: PC<31:2> <- PC<31:28>, IR<25:0> << 2
```

## Resumen para cada etapa del ciclo de instrucción

Etapas	Tipo de instrucción	acciones
IF	todas	IR <- mem[PC] PC <- PC + 4
ID	todas	A <- R[Rs] B <- R[Rt] ALUout <- PC + (inm16 < <2)
EX	tipo R Load/Store Branch Jump	ALUout <- A op B ALUout <- A + signextend(inm16) if(A==B) then PC <- ALUout PC<31:2> <- PC<31:28>, IR<25:0> < < 2
MEM	Load Store	MBR <- mem[ALUout] mem[ALUout] <- B
WB	tipo R Load	R[RD] <- ALUout R[RT] <- MBR

### Etapas según el tipo de instrucción

İ Tipo R: 4 etapas (IF, ID, EX y WB)

İ Branch y Jump: 3 etapas (IF, ID y EX)

İ Store: 4 etapas (IF, ID, EX y MEM)

İ Load: 5 etapas (IF, ID, EX, MEM y WB)

#### Etapas 1: Fetch (IF)

RTL

İ IR <- mem[PC]

İ PC <- PC + 4

#### Etapas 2: Decode (ID)

RTL

İ Opción lectura de registros:

İ A <- R[IR[25:21]]

İ B <- R[IR[20:16]]

İ Opción cálculo de saltos:

İ ALUout <- PC + signextend(IR[15:0]) < < 2

#### Etapas 3: Execute (EX)

RTL

İ Opción aritmética/lógica:

İ ALUout <- A op B

İ ALUout <- A op signextend(IR[15:0])

İ Opción dirección (Load ó Store):

İ ALUout <- A + signextend(IR[15:0])

İ Salto condicional:

İ Si A = B, PC <- ALUout

İ Jump:

İ PC[31:28] <- PC || IR[25:0] < < 2

#### Etapas 3: Memoria (MEM)

RTL sólo para Load y Store

İ Opción lectura:

İ MBR <- mem[ALUout]

İ Opción escritura:

İ mem[ALUout] <- B

#### Etapas 3: Escritura (WB)

RTL

İ Opción tipo R ó aritmética inmediata:

İ  $R[IR[15:11]] \leftarrow ALUout$

İ Opción escritura:

İ  $R[IR[20:16]] \leftarrow MBR$

### Paso 1: requerimientos de la ISA

İ Memoria

İ Para instrucciones y datos

İ Registros 32x32

İ Leer RS, leer RT

İ Escribir RT ó RD

İ PC, MDR

İ A, B para datos intermedios, ALUout (retiene salida de la ALU)


İ Extensor de signo de 16 a 32 bits

İ Sumar y restar registros y/o valores inmediatos


İ Operaciones lógicas (and/or) con registros y/o valores inmediatos

İ Sumar 4 al PC ó 4+inmediato extendido \* 4


### Paso 2: componentes del camino de datos




### Elementos de lógica combinacional: ALU y multiplexor




## Elementos de almacenamiento: banco de registros




## Elementos de almacenamiento: banco de registros con dos puertos de lectura




## Elementos de almacenamiento: banco de registros con un puerto de escritura




## Una sola memoria para instrucciones y datos



### Paso 3: reutilización de una sola ALU




### Paso 3: Registro ALUout




### Paso 3: Fetch (IF)

$IR \leftarrow \text{Mem}[PC]$

$PC \leftarrow PC + 4$  (código secuencial)




### Paso 3: Decode (ID)







### Paso 3: Data path (EX)




### Paso 3: Data path (MEM)




### Paso 3: Data path (WB)




## Señales de control



## Grafo de estados




## Control de señales



## Máquina de estados finitos

Hardwired: con circuito combinacional, y tabla de verdad



## Microprogramada con una memoria ROM

