

Organización del Computador 1 Microprogramación

Dr. Marcelo Risk

4 de octubre de 2022

Índice

Introducción

Elementos para el diseño de una CPU


Pasos del diseño de una CPU

Consideraciones en el diseño de una CPU

Una única ALU, una única Memoria, un único Banco de Registros.

- ¿Problemas con el uso de recursos?
 - Una instrucción utiliza un mismo recurso varias veces y se pierden los valores anteriores.
 - Una instrucción utiliza un mismo recurso en la misma etapa para dos o más tareas diferentes.

Recursos disponibles



Diseño: pasos necesarios

- 1. Analizar el conjunto de instrucciones para determinar los requerimientos del camino de datos.
- 2. Seleccionar los componentes.
- 3. Construir el camino de datos según los requerimientos.
- 4. Analizar la implementación de cada instrucción para determinar las señales de control necesarias.
- 5. Construir el control.

Etapas de ejecución de una instrucción

1. Fetch de la instrucción: **IF** (Fetch)

2. Decodificación (y lectura de registros: **ID** (Decode)

3. Ejecución ó cálculo de dirección de memoria: **EX** (Execution)

4. Acceso a datos en memoria: MEM

5. Escritura en registros: **WB** (Write Back)

Formato de instrucción MIPS

- Tipo R
 - Aritméticas

ор	rs	rt	rd	sh	funct

- Tipo I
 - Transferencia, salto
 - Operaciones con operando inmediato



- Tipo J
 - Saltos



Formato de instrucción MIPS



Register Transfer Language

Cada instrucción está formada por un conjunto de microoperaciones.

► El *Register Transfer Language* (RTL) se utiliza para describir la secuencia exacta de las microoperaciones.

- Ejemplo (Fetch en Marie):
 - ▶ t1: MAR <- [PC]
 - ► t2: MBR <- mem[MAR], PC <- PC + 1
 - ▶ t3: IR <- [MBR]


Ejemplo Paso 1: Tipo R (add, sub...)

op rs			funct
-------	--	--	-------

R[rd] = R[rs] op R[rt] y PC=PC+4

- ► t1: IR <- mem[PC], PC <- PC + 4
- ► t2: A <- R[RS], B <- R[RT]
- ► t3: ALUout <- A op B
- ► t4: R[RD] <- ALUout

Ejemplo Paso 1: Branch



BEQ if (R[rs]==R[rt]) then

PC=PC+(sign_ext(Inm16)*4)

- ► t1: IR <- mem[PC], PC <- PC + 4
- ► t2: A <- R[Rs], B <- R[RT]
- ► t3: ALUout <- PC + signextend(imm16) < < 2
- ▶ t4: Comparar A y B, PC <- ALUout (si Z=1)

Ejemplo Paso 1: Load

- ► t2: A <- R[Rs], B <- R[RT] (B no se usa)
- ► t3: ALUout <- PC + signextend(imm16) < < 2
- t4: MBR <- mem[ALUout]</p>
- ► t5: R[RT] <- MBR

Ejemplo Paso 1: Store

STORE Mem[R[rs]+sign_ext(Inm16)]<-- R[rt]</p>

- ► t1: IR <- mem[PC], PC <- PC + 4
- ► t2: A <- R[Rs], B <- R[RT] (dato a escribir)
- ► t3: ALUout <- PC + signextend(imm16) < < 2
- ► t4: mem[ALUout] <- B

Ejemplo Paso 1: Jump

```
0 op Target Address
```

- Jump: PC<31:2> ← PC<31:28>,(target <25:0> << 2)</p>
 - Calcula la dirección concatenando los 26 bits del operando

RTL

- ► t1: IR <- mem[PC], PC <- PC + 4
- ► t2: NADA!

► t3: PC<31:2> <- PC<31:28>, IR<25:0> << 2

Resumen para cada etapa del ciclo de instrucción

Etapa	Tipo de instrucción	acciones
IF	todas	IR <- mem[PC]
		PC <- PC + 4
ID	todas	A <- R[RS]
		$B \leftarrow R[RT]$
		ALUout <- PC + (inm16 < <2)
EX	tipo R	ALUout <- A op B
	Load/Store	ALUout <- A + signextend(inm16)
	Branch	if(A==B) then PC <- ALUout
	Jump	PC<31:2> <- PC<31:28>, IR<25:0> << 2
MEM	Load	MBR <- mem[ALUout]
	Store	mem[ALUout] <- B
WB	tipo R	R[RD] <- ALUout
	Load	$R[RT] \leftarrow MBR$

Etapas según el tipo de instrucción

Tipo R: 4 etapas (IF, ID, EX y WB)

► Branch y Jump: 3 etapas (IF, ID y EX)

► Store: 4 etapas (IF, ID, EX y MEM)

Load: 5 etapas (IF, ID, EX, MEM y WB)

Etapa 1: Fetch (IF)

RTL

► IR <- mem[PC]

▶ PC <- PC + 4

Etapa 2: Decode (ID)

- Opción lectura de registros:
 - ► A <- R[IR[25:21]]
 - **B** <- R[IR[20:16]]

- Opción cálculo de saltos:
 - ► ALUout <- PC + signextend(IR[15:0]) << 2

Etapa 3: Execute (EX)

- Opción aritmética/lógica:
 - ► ALUout <- A op B
 - ALUout <- A op signextend(IR[15:0])</p>
- Opción dirección (Load ó Store):
 - ALUout <- A + signextend(IR[15:0])</p>
- Salto condicional:
 - ► Si A = B, PC <- ALUout
- ► Jump:
 - ► PC[31:28] <- PC || IR[25:0] << 2

Etapa 3: Memoria (MEM)

RTL sólo para Load y Store

- Opción lectura:
 - MBR <- mem[ALUout]</p>

- Opción escritura:
 - ► mem[ALUout] <- B


Etapa 3: Escritura (WB)

- Opción tipo R ó aritmética inmediata:
 - ► R[IR[15:11]] <- ALUout

- Opción escritura:
 - ► R[IR[20:16]] <- MBR


Paso 1: requerimientos de la ISA


- Memoria
 - Para instrucciones y datos
- ► Registros 32x32
 - Leer Rs, leer RT
 - Escribir RT ó RD
- ► PC, MDR
- A, B para datos intermedios, ALUout (retiene salida de la ALU)
- Extensor de signo de 16 a 32 bits
- Sumar y restar registros y/o valores inmediatos
- Operaciones lógicas (and/or) con registros y/o valores inmediatos
- ► Sumar 4 al PC ó 4+inmediato extendido * 4




23 / 40

Elementos de lógica combinacional: ALU y multiplexor







Elementos de almacenamiento: banco de registros




Elementos de almacenamiento: banco de registros con dos puertos de lectura




Elementos de almacenamiento: banco de registros con un puerto de escritura




Una sola memoria para instrucciones y datos



Paso 3: reutilización de una sola ALU




Paso 3: Registro ALUout




Paso 3: Fetch (IF)


IR <- Mem[PC]
PC <- PC + 4 (código secuencial)




Paso 3: Decode (ID)




Paso 3: Data path (EX)




Paso 3: Data path (MEM)




Paso 3: Data path (WB)




Señales de control



Grafo de estados




Control de señales



Máquina de estados finitos

Hardwired: con circuito combinacional, y tabla de verdad



Microprogramada con una memoria ROM

