Instruction templates

16-bit instruction template

 $\overline{operand}_{[8:0]}$ $\overline{opcode}_{[4:0]}$

 $\it 32-bit\ instruction\ template$

2 | 1 0 $operand_{[8:0]}$ $opcode_{[4:0]}$ $sz_{[1:0]}$ $operand_{[17:9]}$ $opcode_{[9:5]}$ $sz_{[3:2]}$

 $64\text{-}bit\ instruction\ template$

1	5 7	6 2	1 0
	$operand_{[8:0]} \\$	$opcode_{[4:0]}$	$sz_{[1:0]}$
	$operand_{[17:9]}$	$opcode_{[9:5]}$	$sz_{[3:2]}$
	$operand_{[26:18]}$	$opcode_{[14:10]}$	$sz_{[5:4]}$
	$operand_{[35:27]}$	$opcode_{[19:15]}$	$sz_{[7:6]}$

128-bit instruction template

120-011	uusu	ucuon	іетріше

15	7	6 2	1 0	
$operand_{[8:0]}$		$opcode_{[4:0]}$	$sz_{[1:0]}$	
$operand_{oxed{[17:9]}}$		$opcode_{[9:5]}$	$sz_{[3:2]}$	
$operand_{[26:18]}$		$opcode_{[14:10]}$	$sz_{[5:4]}$	
$operand_{[35:27]}$		$opcode_{[19:15]}$	$sz_{[7:6]}$	
$operand_{[44:36]}$		$opcode_{[24:20]}$	$sz_{[9:8]}$	
$operand_{[53:45]}$		$opcode_{[29:25]}$	$sz_{[11:10]}$	
$operand_{ar{[62:54]}}$		$opcode_{[34:30]}$	$sz_{[13:12]}$	
$operand_{[71:63]}$		$opcode_{[39:35]}$	$sz_{[15:14]}$	

16-bit instruction formats

one operand with immediate

 $\overline{im}m_{[5:0]}$ $rc_{[2:0]}$ $opcode_{[4:0]}$ op1ri $_16$ # op rc, imm 00

two operand with immediate

0 $rb_{[2:0]}$ $imm_{[2:0]}$ 00

 $three\ operand$

 $rb_{[2:0]}$

one operand with immediate

32-bit instruction formats

15 13	12 7	6 2	1 0	
$rc_{[2:0]}$	$imm_{[5:0]}$	$opcode_{[4:0]}$	01	
$rc_{[5:3]}$	$imm_{[11:6]}$	$opcode_{[9:5]}$	11	

 $two\ operand\ with\ immediate$

15 13	12 10	9 7	6 2	1 0	ı
$rc_{[2:0]}$	$rb_{[2:0]}$	$imm_{[2:0]}$	$opcode_{[4:0]}$	01	
$rc_{[5:3]}$	$rb_{[5:3]}$	$imm_{[5:3]}$	$opcode_{[9:5]}$	11	

$three\ operand$

15 13	12 10	9 7	6 2	1 0
$rc_{[2:0]}$	$rb_{[2:0]}$	$ra_{[2:0]}$	$opcode_{[4:0]}$	01
$rc_{[5:3]}$	$rb_{[5:3]}$	$ra_{[5:3]}$	$opcode_{[9:5]}$	11

op_16

op_32

op_64

op.

op1ri_32 # op rc, imm

op2ri_16 # op rc, rb, imm

op3r_16 # op rc, rb, ra

op2ri_32 # op rc, rb, imm

 $op3r_32 # op rc, rb, ra$

64-bit instruction formats

one operand with immediate

op1ri_64 # op rc, imm

15 13	12 7	6 2	1 0
$rc_{[2:0]}$	$imm_{[5:0]}$	$opcode_{[4:0]}$	10
$rc_{[5:3]}$	$imm_{[11:6]}$	$opcode_{[9:5]}$	11
$rc_{[8:6]}$	$imm_{[17:12]}$	$opcode_{[14:10]}$	11
$rc_{[11:9]}$	$imm_{[23:18]}$	$opcode_{[19:15]}$	11

$two\ operand\ with\ immediate$

op $2ri_64$ # op rc, rb, imm

15 13	12 10	9 7	6 2	1 0
$rc_{[2:0]}$	$rb_{[2:0]}$	$imm_{[2:0]}$	$opcode_{[4:0]}$	10
$rc_{[5:3]}$	$rb_{[5:3]}$	$imm_{[5:3]}$	$opcode_{[9:5]}$	11
$rc_{[8:6]}$	$rb_{[8:6]}$	$imm_{[8:6]}$	$opcode_{[14:10]}$	11
$rc_{[11:9]}$	$rb_{[11:9]}$	$imm_{[11:9]}$	$opcode_{[19:15]}$	11

$three\ operand$

 $op3r_64 # op rc, rb, ra$

15 13	12 10	9 7	6 2	1 0
$rc_{[2:0]}$	$rb_{[2:0]}$	$ra_{[2:0]}$	$opcode_{[4:0]}$	10
$rc_{[5:3]}$	$rb_{[5:3]}$	$ra_{[5:3]}$	$opcode_{[9:5]}$	11
$rc_{[8:6]}$	$rb_{[8:6]}$	$ra_{[8:6]}$	$opcode_{[14:10]}$	11
$rc_{[11:9]}$	$rb_{[11:9]}$	$ra_{[11:9]}$	$opcode_{[19:15]}$	11

128-bit instruction formats

$one\ operand\ with\ immediate$

op1ri_128 # op ra, imm

15 13	12 7	6 2	1 0
$rc_{[2:0]}$	$imm_{[5:0]}$	$opcode_{[4:0]}$	11
$rc_{[5:3]}$	$imm_{[11:6]}$	$opcode_{[9:5]}$	11
$rc_{[8:6]}$	$imm_{[17:12]}$	$opcode_{[14:10]}$	11
$rc_{[11:9]}$	$imm_{[23:18]}$	$opcode_{[19:15]}$	11
$rc_{[14:12]}$	$imm_{[29:24]}$	$opcode_{[24:20]}$	11
$rc_{[17:15]}$	$imm_{[35:30]}$	$opcode_{[29:25]}$	11
$rc_{[20:18]}$	$imm_{[41:36]}$	$opcode_{[34:30]}$	11
$rc_{[23:21]}$	$imm_{[47:42]}$	$opcode_{[39:35]}$	11

$two\ operand\ with\ immediate$

op $2ri_128$ # op ra, rb, imm

L	15 13	12 10	9 7	6 2	1 0
	$rc_{[2:0]}$	$rb_{[2:0]}$	$imm_{[2:0]}$	$opcode_{[4:0]}$	11
	$rc_{[5:3]}$	$rb_{[5:3]}$	$imm_{[5:3]}$	$opcode_{[9:5]}$	11
	$rc_{[8:6]}$	$rb_{[8:6]}$	$imm_{[8:6]}$	$opcode_{[14:10]}$	11
	$rc_{[11:9]}$	$rb_{[11:9]}$	$imm_{[11:9]}$	$opcode_{[19:15]}$	11
	$rc_{[14:12]}$	$rb_{[14:12]}$	$ imm_{[14:12]} $	$opcode_{[24:20]}$	11
	$rc_{[17:15]}$	$rb_{[17:15]}$	$imm_{[17:15]}$	$opcode_{[29:25]}$	11
Ī	$rc_{[20:18]}$	$rb_{[20:18]}$	$imm_{[20:18]}$	$opcode_{[34:30]}$	11
	$rc_{[23:21]}$	$rb_{[23:21]}$	$imm_{[23:21]}$	$opcode_{[39:35]}$	11

$three\ operand$

op3r_128 # op ra, rb, rc

15 13	12 10	9 7	6 2	1 0
$rc_{[2:0]}$	$rb_{[2:0]}$	$ra_{[2:0]}$	$opcode_{[4:0]}$	11
$rc_{[5:3]}$	$rb_{[5:3]}$	$ra_{[5:3]}$	$opcode_{[9:5]}$	11
$rc_{[8:6]}$	$rb_{[8:6]}$	$ra_{[8:6]}$	$opcode_{[14:10]}$	11
$rc_{[11:9]}$	$rb_{[11:9]}$	$ra_{[11:9]}$	$opcode_{[19:15]}$	11
$rc_{[14:12]}$	$rb_{[14:12]}$	$ra_{[14:12]}$	$opcode_{[24:20]}$	11
$rc_{[17:15]}$	$rb_{[17:15]}$	$ra_{[17:15]}$	$opcode_{[29:25]}$	11
$rc_{[20:18]}$	$rb_{[20:18]}$	$ra_{[20:18]}$	$opcode_{[34:30]}$	11
$rc_{[23:21]}$	$rb_{[23:21]}$	$ra_{[23:21]}$	$opcode_{[39:35]}$	11