




广州联网科技


PG 晶振修改说明



1、使用 Keil 打开模块底层源码




2、找到 system_stm32f10x.c，并点击加号展开






3、这里会看到两个 stm32f103x.h






4、但我们源码使用的是第一个，也就是有路径的这个



5、双击打开，按 CTRL+F，搜索 HSE_VALUE






6、根据使用的晶振进行相应修改

使用 8M 的晶振则将数值修改成 8000000

使用 16M 的晶振则将数值修改成 16000000

以此类推（PG 默认使用 16M 晶振）



7、在 system_stm32f103.c 修改时间倍频系数

如果使用 16M 晶振，需要先除于 2

（PG 默认代码已除于 2）

使用 8M 晶振，将第 2 步的红色框内代码删除

使用其他晶振频率，自行计算分频系数并修改



```
File Edit View Project Flash Debug Peripherals Tools SVCS Window Help
STM32108-EVAL
Project Project
main.c stm32108.h system_stm32108.c
1030 #ifndef STM32F10X_CL
1031 // Configure PLL
1032 // PLL configuration: PLLCLK = (HSE / 5) * 8 = 48 MHz */
1033 // PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 9.6 MHz */
1034
1035 RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
1036                          RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
1037 RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV1_DIV5 | RCC_CFGR2_PLL2MUL5 |
1038                          RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);
1039
1040 // Enable PLL */
1041 RCC->CR |= RCC_CR_PLLON;
1042 // Wait till PLL is ready */
1043 while((RCC->CR & RCC_CR_PLLRDY) == 0)
1044 {
1045 }
1046
1047 // PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */
1048 RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMUL9);
1049 RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 |
1050                       RCC_CFGR_PLLMUL9);
1051
1052 #else
1053 // PLL configuration: PLLCLK = HSE * 8 = 72 MHz */
1054 RCC->CFGR |= (uint32_t)((uint32_t)(RCC_CFGR_PLLSRC | RCC_CFGR_PLLTPRE |
1055                                   RCC_CFGR_PLLTPRE_HSE_DIV2 | RCC_CFGR_PLLMUL9));
1056 RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLTPRE_HSE_DIV2 | RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMUL9);
1057 #endif /* STM32F10X_CL */
1058
1059 // Enable PLL */
1060 RCC->CR |= RCC_CR_PLLON;
1061 // Wait till PLL is ready */
1062 while((RCC->CR & RCC_CR_PLLRDY) == 0)
1063 {
1064 }
1065
1066 // Select PLL as system clock source */
1067 RCC->CFGR |= (uint32_t)((uint32_t)(RCC_CFGR_SW));
1068 RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;
1069
1070 // Wait till PLL is used as system clock source */
1071 while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x00)
1072 {
1073 }
1074
```

更新日志			
编号	日期	修改内容	版本号
001	2023.05.12	初版发布	
002	2023.9.12	修改地址	

广州联网科技有限公司

广东省广州市黄埔区莲花砚路1号902室

020-82000797

www.gzlwkj.com