

Technika cyfrowa - laboratorium

W12EKA-SI0035G

dr inż. Paweł Koziół

Katedra Teorii Pola, Układów Elektronicznych i Optoelektroniki
e-mail: pawel.koziol@pwr.edu.pl



HR EXCELLENCE IN RESEARCH



Politechnika Wroclawska

Plan zajęć

Termin 1 (45 min) - BHP, ustalenie zasad zaliczenia kursu i limitu nieobecności, informacje o kursie oraz o instalacji oprogramowania Xilinx VIVADO standard

/Praca z VIVADO w trybie rysowania schematów i ich symulacji - terminy 2-4/

Termin 2 - Prezentacja VIVADO - nauka w trybie równoległym (z użyciem projektora) obsługi oprogramowania w tym m.in. tworzenie i zapisywanie projektu, rysowanie schematu, tworzenie struktur hierarchicznych, symulacja, odczytywanie wyników z przebiegów prostokątnych. W ramach pozostałego czasu krótkie ćwiczenia wprowadzające dla studentów (symulacja bramek 2-wejściowych, tworzenie bramek 3-wejściowych w strukturze hierarchicznej).

Termin 3 - Ćwiczenie 1 - Samodzielne wykonanie przez studentów zadanego przez prowadzącego układu (enkoder, dekodery, multiplexer itp.) oraz jego symulacja. Prowadzący nadzoruje pracę i pomaga uzyskać poprawne rezultaty.

Termin 4 - Ćwiczenie 2 - Samodzielne wykonanie przez studentów zadanych przez prowadzącego układów arytmetycznych (półsumator, pełny sumator 1-bitowy, sumator 2-bitowy) oraz ich symulacja. Prowadzący nadzoruje pracę i pomaga uzyskać poprawne rezultaty.

Plan zajęć

/Programowanie w języku VHDL w środowisku VIVADO oraz programowanie układów FPGA terminy 5-7/

Termin 5 - Prezentacja języka VHDL w środowisku VIVADO oraz programowania układów FPGA - nauka w trybie równoległym (z użyciem projektora i tablicy) podstaw języka VHDL. Tworzenie krótkiego skryptu na bazie prostych bramek. Symulacja z wykorzystaniem napisanego programu testowego. Prezentacja sposobu wgrywania kodu do układu FPGA z wykorzystaniem jego peryferiów (tworzenie powiązania między zmiennymi a rzeczywistymi pinami procesora).

Termin 6 - Ćwiczenie 3 - Odczytanie przez studentów zakodowanego przez prowadzącego układu 4-wyjściowego. Stworzenie mapy Karnaugh, optymalizacja i odtworzenie układu w języku VHDL. Programowanie płytki i weryfikacja zadania. Prowadzący nadzoruje pracę i pomaga uzyskać poprawne rezultaty.

Termin 7 - Ćwiczenie 4 - Układy sekwencyjne na bazie przerzutników (D, JK, T). Programowanie w ramach diod LED układu FPGA licznika 3-4 bitowego dla zadanej kombinacji (stopień skomplikowania ustala prowadzący). (Krótkie wprowadzenie z mapowania portów tj. tworzenia układów hierarchicznych w ramach języka VHDL). W ramach Ćwiczenia 4 wymagane jest posiadanie wiedzy z kursu towarzyszącego (ćwiczeń) odnośnie tworzenia i optymalizacji układów sekwencyjnych na bazie przerzutników.

Termin 8 – Termin poprawkowy.

Zasady BHP

1. Studenci mogą korzystać z pracowni komputerowej jedynie pod opieką prowadzącego zajęcia.
2. W pracowni komputerowej studenci są zobowiązani bezwzględnie stosować zasady BHP w odniesieniu do urządzeń elektrycznych.
3. Pracownia komputerowa jest miejscem, w którym należy zachowywać się kulturalnie i cicho, nie wolno huśtać się na krzesłach, itp.. Nie wolno stwarzać sytuacji niebezpiecznych dla siebie oraz innych. Studenci powinni stosować się do poleceń prowadzącego zajęcia.
4. W pracowni komputerowej nie wolno niczego jeść ani pić.
5. Niedozwolone jest dokonywanie przez studentów jakichkolwiek napraw, zmian konfiguracyjnych systemu, samodzielnej zmieniany ustawień konfiguracyjnych sieci, samowolne manipulowanie sprzętem (przełączania i odłączania klawiatur, monitorów, myszy, rozkręcania jednostek centralnych itp.).
6. Studenci korzystający z pracowni nie mogą instalować żadnego oprogramowania oraz nie pobierają żadnych danych z Internetu bez wyraźnego polecenia nauczyciela prowadzącego zajęcia, nawet jeśli oprogramowanie oraz dane są legalne w świetle prawa.
7. Usuwanie istniejących na dyskach twardych plików jest niedozwolone.
8. Nie wolno tworzyć oraz eksperymentować z programami wirusowymi, niszczącymi zasoby programowe i sprzętowe.
9. Przed przystąpieniem do pracy, studenci zobowiązani są sprawdzić sprawność sprzętu, na którym zamierzają pracować. O zauważonych usterkach należy bezzwłocznie poinformować prowadzącego zajęcia.
10. Każdy student powinien dostosować stanowisko pracy do swoich potrzeb (wyregulować krzesło i nachylenie monitora).
11. W razie wypadku (np. porażenia prądem), natychmiast wyłączyć urządzenie stanowiące zagrożenie, powiadomić prowadzącego zajęcia oraz udzielić pomocy przedlekarskiej poszkodowanemu.
12. W przypadku zauważenia iskrzenia, wydobywającego się z komputera dymu, wycucia swądu tłącej się izolacji lub spostrzeżenia innych objawów mogących spowodować pożar, należy natychmiast wyłączyć zasilanie główne i powiadomić o tym fakcie prowadzącego zajęcia. Ponadto należy zgłaszać prowadzącemu najdrobniejsze uszkodzenia lub zdarzenia mogące zagrażać bezpieczeństwu.
13. W przypadku pożaru studenci są zobowiązani do natychmiastowego opuszczenia sali drogą ewakuacyjną i zgromadzeniu się w wyznaczonym punkcie zbiórki.
14. Studenci włączają i wyłączają komputery wyłącznie na polecenie nauczyciela prowadzącego zajęcia.
15. Po zakończeniu pracy należy doprowadzić stanowisko do stanu wyjściowego. Należy zadbać o zachowanie swoich zbiorów, usunąć zbiory robocze, wylogować się i zamknąć system.

Zasady zaliczenia kursu

- Student ma obowiązek uczestniczyć we wszystkich zajęciach laboratoryjnych.
- Nieobecność na zajęciach oznacza, że dane ćwiczenie musi być odrobione.
- Nieobecność należy usprawiedliwić i odrobić poprzez udział w zajęciach innej grupy (ale tylko jeśli materiał omawiany na tych zajęciach jest zgodny z materiałem omawianych podczas nieobecnego terminu pod warunkiem, że na zajęciach jest wolny komputer.
- Student nie zaliczy ćwiczenia jeżeli otrzyma negatywną ocenę z raportu.
- Przygotowanie do zajęć może być oceniane w formie pisemnej (kartkówka) bądź ustnej. Prowadzący może również na bieżąco, obserwując wykonywanie ćwiczenia oceniać stopień przygotowania studenta do zajęć.
- Raporty muszą być przygotowywane samodzielnie. W przypadku stwierdzenia plagiatu raport nie będzie zaliczany.
- Każdy raport oceniany jest osobno. Dla każdego ćwiczenia zostanie ustalony sposób przydzielania punktów, które następnie będą przeliczane na oceny. Do zaliczenia raportu wymagane jest uzyskanie **co najmniej 50% punktów** możliwych do zdobycia.
- Warunkiem koniecznym zaliczenia laboratorium jest pozytywna ocena z każdego raportu.

Zasady zaliczenia kursu

- Ocena końcowa wyznaczana na podstawie **średniej z ocen z poszczególnych raportów**.
- Ocena końcowa z kursu zależy od ocen z raportów, oraz ocen z przygotowania do zajęć.
- Studentowi przysługuje jeden **termin odróbczy (Termin 8)**.
- W szczególnych przypadkach losowych prowadzący może wyrazić zgodę na jeden dodatkowy termin jeśli będzie to technicznie możliwe do zrealizowania w czasie trwania kursu.
- Raport ze zrealizowanego ćwiczenia powinien być przesłany na eportal w wyznaczonym przez prowadzącego terminie (np. 15 min. po zakończeniu zajęć).
- Nieoddanie sprawozdania skutkuje niezaliczeniem ćwiczenia.
- Prowadzący ocenia raporty, w miarę możliwości (z zajęcia na zajęcia).
- Osoby, które ze względu na stan zdrowia, niepełnosprawność lub inne obiektywne przesłanki mogą mieć szczególne potrzeby związane ze sposobem realizacji zajęć, zaliczenia bądź przygotowaniem materiałów proszone są o zgłoszenie się na konsultacje lub po zajęciach lub e-maila w tej sprawie. Będę starał się, aby na moich zajęciach każdy miał równe prawo do zdobycia wiedzy i rozliczenia się z niej.

Konsultacje

Godziny konsultacji

- Wtorek, godz.: 9:00 – 11:00
- Piątek, godz.: 9:00 – 11:00

Miejsce

ul. Z. Janiszewskiego 11/17, Wrocław
bud. C-4, pok. 136

Literatura

- W. Głocki: Układy cyfrowe. WSiP Nowa
- D. Harris, S. L. Harris: Digital Design and Computer Architecture. MK
- M. Barski, W. Jędruch: Układy cyfrowe. Podstawy projektowania i opis w języku VHDL. WPG
- M. Zwoliński: Projektowanie układów cyfrowych z wykorzystaniem języka VHDL. WKŁ
- A. Skorupski: Podstawy techniki cyfrowej. WKiŁ
- J. Piecha: Elementy i układy cyfrowe. PWN
- P. Misiurewicz: Podstawy techniki cyfrowej. WNT

Xilinx Vivado – instalacja



Vivado



Wszystko

Grafika

Wideo

Wiadomości

Sieć

Książki

Finanse

Narzędzia



AMD

<https://www.xilinx.com> > download · [Tłumaczenie strony](#) :

Downloads

Vivado™ Lab Edition is a compact, and standalone product targeted for use in the lab environments. It provides for programming and logic/serial IO debug of all ...

[Vivado Design Suite](#) · [ISE Archive](#) · [Installer Information](#) · [NIC Software and Drivers](#)



AMD

<https://www.amd.com> > software > v... · [Tłumaczenie strony](#) :

AMD Vivado™ Design Suite

AMD **Vivado™** is the design software for AMD adaptive SoCs and FPGAs. It includes: Design Entry, Synthesis, Place and Route, Verification/Simulation tools.

Więcej pytań :

Czy Xilinx Vivado jest darmowy?



Do czego służy vivado?



Vivado

Oprogramowanie :



[Więcej obrazów](#)


Tłumaczenie z języka angielskiego - Vivado Design Suite to pakiet oprogramowania do syntezy i analizy projektów w języku opisu sprzętu, zastępujący Xilinx ISE dodatkowymi funkcjami do tworzenia systemów na chipach i syntezy wysokiego poziomu. Vivado reprezentuje od podstaw przepisanie i przemyślenie całego procesu projektowania.

[Wikipedia \(angielski\)](#)

[Zobacz oryginalny opis](#) ▾



Xilinx Vivado – instalacja



Xilinx Vivado – instalacja

[Products](#)[Solutions](#)[Resources & Support](#)[Shop](#)[Home](#) / [Adaptive Computing Support](#) / [Downloads](#)

Downloads

[Licensing Help](#)[NIC Software & Drivers](#)[Vivado \(HW Developer\)](#)[Vitis \(SW Developer\)](#)[Vitis Embedded Platforms](#)[PetaLinux](#)

Version

[2025.1](#)[2024.2](#)[2024.1](#)[Vivado Archive](#)[ISE Archive](#)[CAE Vendor Libraries Archive](#)

Vivado™ Edition - 2024.1 Full Product Installation

Important Information

Vivado™ 2024.1 is now available for download:

- General Access of MicroBlaze™ V soft processor (based on RISC V Open-Source ISA)
- QoR (FMAX) Enhancements for Versal Devices
 - Optimized clocking and P&R across SLR boundaries

- Download verification is only supported with Google Chrome and Microsoft Edge web browsers.
- Vivado ML 2021.1 and later versions require upgrading your license server tools to the Flex 11.17.2.0 versions.

[AMD Unified Installer for FPGAs & Adaptive SoCs 2024.1: Windows Self Extracting Web Installer \(EXE - 215.97 MB\)](#)

MD5 SUM Value : 075106c94592da6806a37a662ea0af43

Download Verification

[Digests](#)[Signature](#)[Public Key](#)

[AMD Unified Installer for FPGAs & Adaptive SoCs 2024.1: Linux Self Extracting Web Installer \(BIN - 291.7 MB\)](#)


MD5 SUM Value : 8b0e99a41b851b50592d5d6ef1b1263d

Download Verification

[Digests](#)[Signature](#)[Public Key](#)

[AMD Unified Installer for FPGAs & Adaptive SoCs 2024.1 SFD \(TAR/GZIP - 107.11 GB\)](#)

Xilinx Vivado – instalacja



AMD Account Creation

To create an account, complete the form below.

An account activation message with an **Access Token** will be sent via e-mail to the address you specify below.

First Name *

Last Name *

E-mail *

Business users, please provide your company e-mail address for full access to licensing, support, and services. All other users, please use your personal e-mail address.

Preferred Language *

English

Location *

Select one

By creating an account, you agree to the AMD [Terms of Use](#) and [Privacy Policy](#).

☐ I'm not a robot

 reCAPTCHA
Privacy - Terms

Submit

AMD
XILINX

U.S. Government Export Approval

- U.S. export regulations require that your First Name, Last Name, Company Name and Shipping Address be verified before Xilinx can fulfill your download request. **Please provide accurate and complete information.**
- Addresses with Post Office Boxes and names/addresses with Non-Roman Characters with accents such as grave, tilde or colon **are not supported** by US export compliance systems.

First Name *

Last Name *

Business E-mail *

Company Name *

Please enter the name of your business or institution.

Address 1 *

Please enter your Company Address.

Address 2

Location *

Poland

State/Province

City *

Wroclaw

Postal Code

Phone


Job Function *

Other

You can read about how we handle your personal data, your personal data rights, and how you can contact us in our [privacy policy](#).

Download

Środowisko Vivado



Xilinx Vivado – instalacja

AMD Unified Installer for FPGAs & Adaptive SoCs 2024.1 - Select Install Type

Select Install Type

Please select install type and provide your AMD.com E-mail Address and password for authentication.

User Authentication

Please provide your AMD user account credentials to download the required files.
If you don't have an account, [please create one](#). If you forgot your password, you can [reset it here](#).

E-mail Address

Password

☒ **Download and Install Now**

Select your desired device and tool installation options and the installer will download and install just what is required.


☐ **Download Image (Install Separately)**

The installer will download an image containing all devices and tool options for later installation. Use this option if you wish to install a full image on a network drive or allow different users maximum flexibility when installing.


Copyright © 1986-2022 Xilinx, Inc. All rights reserved.
Copyright © 2022-2024 Advanced Micro Devices, Inc. All rights reserved.

< Back Next > Cancel


Xilinx Vivado – instalacja



Xilinx Vivado – instalacja



Xilinx Vivado – instalacja



Xilinx Vivado – instalacja

AMD Unified Installer for FPGAs & Adaptive SoCs 2024.1 - Accept License Agreements

Accept License Agreements

Please read the following terms and conditions and indicate that you agree by checking the I Agree checkboxes.

End User License Agreement for Vivado

By checking "I Agree" below, or OTHERWISE ACCESSING, DOWNLOADING, INSTALLING or USING THE SOFTWARE, I AGREE on behalf of licensee to be bound by the agreement, which can be viewed by [clicking here](#).

☒ I Agree

Third Party Software End User License Agreement for Vivado

By checking "I AGREE" below, or OTHERWISE ACCESSING, DOWNLOADING, INSTALLING or USING THE SOFTWARE, YOU AGREE on behalf of licensee to be bound by the agreement, which can be viewed by [clicking here](#).

☒ I Agree

Copyright © 1986-2022 Xilinx, Inc. All rights reserved.
Copyright © 2022-2024 Advanced Micro Devices, Inc. All rights reserved.

< Back Next > Cancel

Xilinx Vivado – instalacja

AMD Unified Installer for FPGAs & Adaptive SoCs 2024.1 - Select Destination Directory

Select Destination Directory

Choose installation options such as location and shortcuts.

Installation Options

Select the installation directory

C:\Xilinx

Installation location(s)

NA

Download location

NA

Disk Space Required

Download Size:	13.44 GB
Disk Space Required:	48.75 GB
Final Disk Usage:	NA
Disk Space Available:	265.78 GB

Select shortcut and file association options

☒ Create program group entries

Xilinx Design Tools

☒ Create desktop shortcuts

☒ Create file associations

Apply shortcut & file association selections to

☒ Current user

☐ All users

An existing installation of Vivado Design Suite 2024.1 has been detected at C:\Xilinx.

- To install a new copy of 2024.1, please provide an alternate destination directory.
- To update the current installation, use the "Add Design Tools or Devices" option from the Help Menu within Vivado or the program entry in the Start Menu.

Program group entry, Xilinx Design Tools, already exists for 2024.1. Specify a different program group entry.

Copyright © 1986-2022 Xilinx, Inc. All rights reserved.
Copyright © 2022-2024 Advanced Micro Devices, Inc. All rights reserved.

< Back Next > Cancel

Dziękuję za uwagę

Powodzenia!