



Politechnika
Wrocławska

Układy programowalne 1

Ćw. 1 Rozgrzewka

Jakub Aniulis

Jakub.aniulis@pwr.edu.pl

C-4 pok. 241

Konsultacje: Wtorek 15:00 – 17:00, online teams



HR EXCELLENCE IN RESEARCH





Politechnika
Wrocławska

Zasady zaliczenia

- Realizujemy na zajęciach kolejno ćwiczenia (Ćw. 1 ... itd.)
- Każde ćwiczenie oddajemy na zajęciach i jest ono zaliczane na ocenę,
- Oddanie zadania ze spóźnieniem wiąże się z obniżeniem oceny o 0.5 za każdy tydzień spóźnienia,
- Dopuszczalna jest jedna nieusprawiedliwiona nieobecność, kolejne nieobecności skutkują obniżeniem oceny końcowej o 0,5
- Ocena końcowa stanowi średnią ocen otrzymanych z ćwiczeń

unite!
University Network for Innovation,
Technology and Engineering



HR EXCELLENCE IN RESEARCH

Evaluated by
IEP INSTITUTIONAL
EVALUATION
PROGRAMME
www.iep-qaa.org



Politechnika
Wrocławska

Ćw. 1 Rozgrzewka

- Utworzyć project w Vivado,
- Utworzyć plik VHDL
- Zaimplementować bramkę logiczną AND,
- Utworzyć symulację w której zostanie przetestowany sposób działania bramki,
- Przesymulować bramkę logiczną

unite!
University Network for Innovation,
Technology and Engineering



HR EXCELLENCE IN RESEARCH

Evaluated by
IEP INSTITUTIONAL
EVALUATION
PROGRAMME
www.iep-qaa.org



Politechnika
Wrocławska

Platforma FPGA

<https://digilent.com/reference/programmable-logic/nexys-a7/start>

unite!
University Network for Innovation,
Technology and Engineering



HR EXCELLENCE IN RESEARCH

Evaluated by
IEP INSTITUTIONAL
EVALUATION
PROGRAMME
www.iep-qaa.org

```
andGate.vhd x andGate_tb.vhd x Untitled 2 x
E:/DYDAKTYKA/FPGA/test_project/test_project.srscs/sources_1/new/andGate.vhd
Q [Save] [Undo] [Redo] [Cut] [Copy] [Paste] [Delete] [Comment] [Uncomment] [Find]
14  --
15  -- Revision:
16  -- Revision 0.01 - File Created
17  -- Additional Comments:
18  --
19  -----
20
21
22  library IEEE;
23  use IEEE.STD_LOGIC_1164.ALL;
24
25  -- Uncomment the following library declaration if using
26  -- arithmetic functions with Signed or Unsigned values
27  --use IEEE.NUMERIC_STD.ALL;
28
29  -- Uncomment the following library declaration if instantiating
30  -- any Xilinx leaf cells in this code.
31  --library UNISIM;
32  --use UNISIM.VComponents.all;
33
34  entity andGate is
35      Port ( A : in STD_LOGIC;
36            B : in STD_LOGIC;
37            Y : out STD_LOGIC);
38  end andGate;
39
40  architecture Behavioral of andGate is
41
42  begin
43
44  Y <= A and B;
45  end Behavioral;
46
```



E:/DYDAKTYKA/FPGA/test_project/test_project.srsc/sim_1/new/andGate_tb.vhd

```

19
20
21
22 library IEEE;
23 use IEEE.STD_LOGIC_1164.ALL;
24
25 -- Uncomment the following library declaration if using
26 -- arithmetic functions with Signed or Unsigned values
27 --use IEEE.NUMERIC_STD.ALL;
28
29 -- Uncomment the following library declaration if instantiating
30 -- any Xilinx leaf cells in this code.
31 --library UNISIM;
32 --use UNISIM.VComponents.all;
33
34 entity andGate_tb is
35     Port ( );
36 end andGate_tb;
37
38 architecture Behavioral of andGate_tb is
39
40     component andGate is
41         Port ( A : in STD_LOGIC;
42               B : in STD_LOGIC;
43               Y : out STD_LOGIC);
44     end component;
45
46     signal A_tb : std_logic;
47     signal B_tb : std_logic;
48     signal Y_tb : std_logic;
49
50     begin
51
52     dut_andGate

```



```
46     signal A_tb : std_logic;
47     signal B_tb : std_logic;
48     signal Y_tb : std_logic;
49
50     begin
51
52     dut :andGate
53         port map(
54             A => A_tb,
55             B => B_tb,
56             Y => Y_tb
57         );
58
59     simulation: process
60     begin
61         A_tb <= '1';
62         B_tb <= '0';
63         wait for 10ns;
64         A_tb <= '1';
65         B_tb <= '1';
66         wait;
67
68
69     end process simulation;
70
71 end Behavioral;
72
```