



Politechnika
Wrocławska

Układy programowalne 1

Ćw. 4 Obsługa wyświetlacza 7-segmentowego LED

Jakub Aniulis

jakub.aniulis@pwr.edu.pl

C-4 pok. 241



HR EXCELLENCE IN RESEARCH



Ćw. 4 Obsługa wyświetlacza 7-segmentowego LED

- Schemat Nexys 7
[https://digilent.com/reference/ media/reference/programmable-logic/nexys-a7/nexys-a7-sch.pdf](https://digilent.com/reference/media/reference/programmable-logic/nexys-a7/nexys-a7-sch.pdf)
- <https://tinyurl.com/bdcteacx>

Ćw. 4 Obsługa wyświetlacza 7-segmentowego LED

- W pliku “Nexys-7-DDR-Master.xdc” odkomentować linijkę odpowiedzialną za sygnał zegarowy i wyświetlacz 7-segmentowy
- Utworzyć nowy plik źródłowy oraz zaimplementować w nim licznik 32 – bitowy sterowany sygnałem zegarowym CLK100MHZ w taki sposób, żeby wartość licznika inkrementowała się co sekundę, **(na 3.0, działające na płycie)**

Ćw. 4 Obsługa wyświetlacza 7-segmentowego LED

- Zaimplementować obsługę wyświetlacza 7-segmentowego, gdzie (**na 4.0**):
- VALUE – input 32 bit (wartość wyświetlana na wyświetlaczu)
- CLK – input, sygnał zegarowy
- Reset – input, sygnał resetu
- Anode – output 8 bit do multipleksowania cyfry
- Cathode – output 7 bit do wyświetlania konkretnej cyfry

Ćw. 4 Obsługa wyświetlacza 7-segmentowego LED

- Połączyć utworzony licznik ze sterownikiem wyświetlacza w taki sposób, aby cyfry wyświetlały wartość znajdującą się w rejestrze 32-bitowego licznika (**na 5.0**)



Politechnika
Wrocławska

Ćw. 4 Obsługa makiety FPGA

- <https://digilent.com/reference/programmable-logic/guides/getting-started-with-vivado>

```
22
23 module blinky(
24     input CLK100MHZ,
25     output [15:0] LED
26 );
27
28     reg [32-1:0] count =0;
29     always@(posedge CLK100MHZ)
30     begin
31         count <= count +1;
32     end
33     assign LED [15:0] = count[32-1:16];
34 endmodule
35
```

Tutorial VHDL 7 seg. (inna płyta)

<https://www.fpga4student.com/2017/09/vhdl-code-for-seven-segment-display.html>