



Politechnika  
Wrocławska

# Układy programowalne 1

## Ćw. 6 Generator bitu parzystości

Jakub Aniulis

[Jakub.aniulis@pwr.edu.pl](mailto:Jakub.aniulis@pwr.edu.pl)


C-4 pok. 241



HR EXCELLENCE IN RESEARCH



# Co to jest bit parzystości?




Wy tłumaczenie (b. dobre) w  
języku angielskim:


<https://www.geeksforgeeks.org/digital-logic/error-detection-codes-parity-bit-method/>

Wy tłumaczenie w języku  
polskim:

[https://eduinf.waw.pl/inf/alg/02\\_struct/0009.php](https://eduinf.waw.pl/inf/alg/02_struct/0009.php)



# Generator bitu parzystości




**Na 3.0** – zaimplementuj generator bitu parzystości dla 8 bitowych wiadomości (symulacja + implementacja na płycie)


Wejście – 8 przełączników suwakowych  
Wyjście - LED

Przykładowe działanie:

| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 | Even_parity | Odd_parity |
|----|----|----|----|----|----|----|----|-------------|------------|
| 1  | 0  | 1  | 1  | 0  | 0  | 1  | 0  | 0           | 1          |
| 1  | 1  | 0  | 0  | 1  | 0  | 0  | 0  | 1           | 0          |
| 1  | 1  | 1  | 1  | 1  | 0  | 1  | 1  | 1           | 0          |
| 1  | 0  | 1  | 1  | 1  | 1  | 1  | 0  | 0           | 1          |
| 0  | 0  | 1  | 0  | 1  | 0  | 1  | 0  | 1           | 0          |
| 0  | 1  | 1  | 1  | 0  | 1  | 0  | 1  | 1           | 0          |
| 0  | 1  | 0  | 1  | 0  | 0  | 1  | 1  | 0           | 1          |



# Generator bitu parzystości



**Na 4.0** – zaimplementuj układ do sprawdzania bitu parzystości dla 8 bitowych wiadomości (symulacja + implementacja na płycie)

Wejście – 8 przełączników suwakowych  
Wyjście - LED

Przykładowe działanie:

| D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 | Parity input | Error |
|----|----|----|----|----|----|----|----|--------------|-------|
| 1  | 0  | 1  | 1  | 0  | 0  | 1  | 0  | 1            | 1     |
| 1  | 1  | 0  | 0  | 1  | 0  | 0  | 0  | 1            | 0     |
| 1  | 0  | 1  | 1  | 1  | 0  | 1  | 1  | 1            | 1     |
| 1  | 0  | 1  | 1  | 1  | 1  | 1  | 0  | 0            | 0     |
| 0  | 0  | 1  | 0  | 1  | 0  | 1  | 0  | 1            | 0     |
| 0  | 1  | 1  | 1  | 0  | 1  | 0  | 1  | 0            | 1     |
| 0  | 1  | 0  | 1  | 0  | 0  | 1  | 1  | 1            | 1     |

# Generator bitu parzystości Na 5.0 –Wejście – 8 przełączników suwakowych Wyjście - LED

Przykładowe działanie:

<https://www.engineersgarage.com/vhdl-tutorial-12-designing-an-8-bit-parity-generator-and-checker-circuits/>