

Elektronik D








Praktikumsbericht

Assistent: Thomas Strauss

David Oehri
05-920-798
doehri@student.ethz.ch
Tel. 079 639 35 41

Inhaltsverzeichnis

1	Zusammenfassung	3
1.1	Logikgatter	3
1.2	Logikfamilie	3
1.3	CMOS	4
2	Einführende Versuche	5
2.1	NAND- und NOR-Gatter	5
2.2	Der astabile Multivibrator	6
2.2.1	Prinzip	6
2.2.2	Messung	7
3	Der synchrone Zähler	9
3.1.1	Prinzip	9
3.1.2	Aufbau	9
4	Literaturverzeichnis	11

Name	Funktion	Symbol	Wahrheitstabelle															
AND-Gatter	$Y = A \cdot B$		<table><tr><td>A</td><td>0</td><td>0</td><td>1</td><td>1</td></tr><tr><td>B</td><td>0</td><td>1</td><td>0</td><td>1</td></tr><tr><td>Y</td><td>0</td><td>0</td><td>0</td><td>1</td></tr></table>	A	0	0	1	1	B	0	1	0	1	Y	0	0	0	1
A	0	0	1	1														
B	0	1	0	1														
Y	0	0	0	1														
OR-Gatter	$Y = A + B$		<table><tr><td>A</td><td>0</td><td>0</td><td>1</td><td>1</td></tr><tr><td>B</td><td>0</td><td>1</td><td>0</td><td>1</td></tr><tr><td>Y</td><td>0</td><td>1</td><td>1</td><td>1</td></tr></table>	A	0	0	1	1	B	0	1	0	1	Y	0	1	1	1
A	0	0	1	1														
B	0	1	0	1														
Y	0	1	1	1														
NAND-Gatter	$Y = \overline{A \cdot B}$		<table><tr><td>A</td><td>0</td><td>0</td><td>1</td><td>1</td></tr><tr><td>B</td><td>0</td><td>1</td><td>0</td><td>1</td></tr><tr><td>Y</td><td>1</td><td>1</td><td>1</td><td>0</td></tr></table>	A	0	0	1	1	B	0	1	0	1	Y	1	1	1	0
A	0	0	1	1														
B	0	1	0	1														
Y	1	1	1	0														
NOR-Gatter	$Y = \overline{A + B}$		<table><tr><td>A</td><td>0</td><td>0</td><td>1</td><td>1</td></tr><tr><td>B</td><td>0</td><td>1</td><td>0</td><td>1</td></tr><tr><td>Y</td><td>1</td><td>0</td><td>0</td><td>0</td></tr></table>	A	0	0	1	1	B	0	1	0	1	Y	1	0	0	0
A	0	0	1	1														
B	0	1	0	1														
Y	1	0	0	0														
XOR-Gatter	$Y = A \oplus B$		<table><tr><td>A</td><td>0</td><td>0</td><td>1</td><td>1</td></tr><tr><td>B</td><td>0</td><td>1</td><td>0</td><td>1</td></tr><tr><td>Y</td><td>0</td><td>1</td><td>1</td><td>0</td></tr></table>	A	0	0	1	1	B	0	1	0	1	Y	0	1	1	0
A	0	0	1	1														
B	0	1	0	1														
Y	0	1	1	0														
XNOR-Gatter	$Y = \overline{A \oplus B}$		<table><tr><td>A</td><td>0</td><td>0</td><td>1</td><td>1</td></tr><tr><td>B</td><td>0</td><td>1</td><td>0</td><td>1</td></tr><tr><td>Y</td><td>1</td><td>0</td><td>0</td><td>1</td></tr></table>	A	0	0	1	1	B	0	1	0	1	Y	1	0	0	1
A	0	0	1	1														
B	0	1	0	1														
Y	1	0	0	1														
NOT-Gatter	$Y = \overline{A}$		<table><tr><td>A</td><td>0</td><td>0</td></tr><tr><td>Y</td><td>1</td><td>0</td></tr></table>	A	0	0	Y	1	0									
A	0	0																
Y	1	0																

1.3 CMOS

Anstelle von bipolaren Transistoren (wie bei TTL) können auch Feldeffekttransistoren, so genannte MOSFET, verwendet werden. Erste Schaltungstechniken mit MOSFET verwendeten entweder ausschliesslich p-Kanal-MOSFET oder n-Kanal-MOSFET und wurden deshalb PMOS bzw. NMOS genannt. CMOS heisst Complementary Metal Oxide Semiconductor (komplementärer Metall-Oxid-Halbleiter) und ist eine Weiterentwicklung von PMOS und NMOS und verwendet eine komplementäre Schaltung, wobei n-Kanal- und p-Kanal-MOSFET paarweise eingesetzt werden.

2 Einführende Versuche

2.1 NAND- und NOR-Gatter

Im ersten Schritt geht es darum, das Verhalten der beiden wichtigsten Gatter NAND und NOR zu untersuchen, die Wahrheitstabellen zu verifizieren und die Gatterlaufzeiten zu bestimmen.

Das Verhalten der Gatter NAND und NOR entspricht dem Verhalten der logischen Funktionen NAND und NOR.

Es ergeben sich folgende Wahrheitstabellen:

NAND-Gatter	A	0	0	1	1
	B	0	1	0	1
	Y	1	1	1	0
NOR-Gatter	A	0	0	1	1
	B	0	1	0	1
	Y	1	0	0	0

Tabelle 2.1: Wahrheitstabellen von NAND und NOR

Im Versuch wurden die Gatter MC14001BCP (NOR) und MC14011BCP (NAND) verwendet.

Die Wahrheitstabellen können einfach nachgeprüft werden und stimmen mit denjenigen der logischen Funktionen NAND und NOR überein.

Da die Gatter eine endliche Laufzeit haben, ergibt sich eine Verzögerung zwischen Ausgangssignal und den Eingangssignalen, was insbesondere bei komplexeren Schaltungen beachtet werden muss, aber auch schon für eine einfache Schaltung wie einen synchronen Zähler von Bedeutung ist.

Man kann nun diese zeitliche Verzögerung messen, um die Gatterlaufzeiten zu bestimmen.

Da beide Gatter zur selben Logikfamilie gehören, habe ich die Gatterlaufzeit nur für das NOR-Gatter bestimmt. Hierfür wurde der Eingang A geerdet (0 V) und der Eingang B an eine Rechteckspannung von 10V gelegt. Dadurch ergibt sich auch für den Ausgang eine Rechteckspannung. Man kann nun den Spannungsverlauf vor und nach dem Gatter messen und erhält eine zeitliche Verzögerung.




Abb.2.1: Spannungsverlauf vor und nach dem Gatter mit zeitlicher Verzögerung

Somit beträgt die gemessene Gatterlaufzeit 30 ns. Auf dem Datasheet findet man eine typische Gatterlaufzeit von 50 ns.

2.2 Der astabile Multivibrator

2.2.1 Prinzip

Ein astabiler Multivibrator ist eine elektronische Schaltung, die zwei mögliche Zustände besitzt, zwischen welchen sie selbstständig hin und her schaltet. Im Prinzip besteht die Schaltung aus zwei wechselseitig gekoppelten Schaltern, wobei das Einschalten des einen das Ausschalten des anderen nach einer gewissen Verzögerungszeit zur Folge hat. Mit einem astabilen Multivibrator lässt sich eine Wechselspannung konstanter Frequenz generieren, wobei diese rechteckförmig ist. Diese Wechselspannung kann als Taktgeber für weitere Komponenten verwendet werden.

Für die beschriebene Schaltung benötigt man einen Inverter 4049, einen Widerstand R und eine Kapazität C, wobei die Schaltung dann folgendermassen aufgebaut wird:




Abb. 2.2: Schaltbild des astabilen Multivibrators

Für die Periodendauer der Wechselspannung gilt folgende Formel:

$$T = RC \ln \frac{U_{SH}(U_{AH} - U_{SL})}{U_{SL}(U_{AH} - U_{SH})} \quad \text{mit}$$

U_{SH} : obere Schaltschwelle = $\max(U_C)$

U_{SL} : untere Schaltschwelle = $\min(U_C)$

U_{AH} : obere Ausgangsspannung = $\max(U_A)$

U_{AL} : untere Ausgangsspannung = $\min(U_A)$

Die Periodendauer hängt also im Wesentlichen von der Zeitkonstanten RC ab.

2.2.2 Messung

Für die Spannungsmessungen von U_1 , U_2 und U_3 ergibt sich folgendes Verhalten:




Abb. 2.3: Spannungsverlauf an den Punkten 1, 2 und 3: U_1 , U_2 und U_3

Ausserdem ergibt sich für die Kondensatorspannung U_C und die Ausgangsspannung U_A folgender Verlauf:




Abb. 2.4: Spannungsverlauf von U_C und $U_A = U_3$

In der Folge wurde die Periodendauer T in Abhängigkeit von R und C bestimmt und anschliessend wurde T gegen die Zeitkonstante RC aufgetragen.

R [k Ω]	C [nF]	T [μ s]
1	100	200
0.56	100	125
1.8	100	375
0.56	56	72.5
1	56	115
1.8	56	255
1.8	180	650
1	180	375
0.56	180	225

Tabelle 2.2: Messwerte von T für verschiedene R und C




Abb. 2.5: T in Abhängigkeit der Zeitkonstanten RC

Man sieht, dass sich für die Proportionalitätskonstante k zwischen T und RC ein Wert von $k=1,97$ ergibt.

3 Der synchrone Zähler

3.1.1 Prinzip

Unter einem Zähler versteht man eine Schaltung, die eine Folge von natürlichen Zahlen erzeugt. Diese sind im Dualsystem dargestellt. Das Kernstück eines Zählers sind JK-Flip-Flops. Ein Flip-Flop ist die einfachste elektronische Schaltung, die die Datenmenge eines Bits speichern kann. Ein Flip-Flop besitzt zwei mögliche stabile Zustände, welche die beiden Zustände eines Bits darstellen. Ein JK-Flip-Flop besitzt folgendes Symbol:




Abb. 3.1: JK-Flip-Flop

Ein JK-Flip-Flop hat also die Eingänge J, K und C, wobei der Eingang C der Takt ist. Ein JK-Flip-Flop ist ein taktflankengesteuertes Bauelement, was bedeutet, dass der Zustand des Flip-Flops bei einer Taktflanke geändert werden kann. Inwiefern der Zustand geändert wird, hängt von den Eingängen J und K ab.

J	K	Q nach Taktflanke
0	0	Zustand bleibt gleich
0	1	0 (Flipflop zurückgesetzt)
1	0	1 (Flipflop gesetzt)
1	1	Zustand wechselt

Tabelle 3.2: Wahrheitstabelle des JK-Flip-Flops

Für den synchronen Zähler werden die Flip-Flops in Serie geschaltet, so dass alle Flip-Flops mit der Flanke des Taktpulses kippen, wodurch der Zähler synchron wird.

3.1.2 Aufbau

Die Aufgabe bestand nun darin, einen synchronen Zähler zu bauen, der eine bestimmte Zahl (hier 2) mit 0 ersetzt. Dies wurde folgendermassen aufgebaut:




Abb. 3.2: Schaltplan des synchronen Zählers

Für die Flip-Flopschaltung mit den Ausgängen Q_0' , Q_1' und Q_2' ergibt sich folgende Wahrheitstabelle:

	J0	K0	Q_0'	J1	K1	Q_1'	J2	K2	Q_2'
Ausgangszustand	1	1	0	0	0	0	0	0	0
nach 1. Taktflanke	1	1	1	1	1	0	0	0	0
nach 2. Taktflanke	1	1	0	0	0	1	0	0	0
nach 3. Taktflanke	1	1	1	1	1	1	1	1	0
nach 4. Taktflanke	1	1	0	0	0	0	0	0	1
nach 5. Taktflanke	1	1	1	1	1	0	0	0	1
nach 6. Taktflanke	1	1	0	0	0	1	0	0	1
nach 7. Taktflanke	1	1	1	1	1	1	1	1	1
nach 8. Taktflanke	1	1	0	0	0	0	0	0	0

Tabelle 3.2: Wahrheitstabelle der Flip-Flopschaltung

Für den gesamten Zähler ergibt sich folgende Wahrheitstabelle:

	Q_0'	Q_1'	Q_2'	$Q_0 = (Q_0' \vee Q_0') \vee (Q_0' \vee Q_0')$	$A = Q_0' \vee Q_2'$	$Q_1 = A \& Q_1'$	$Q_2 = (Q_2' \vee Q_2') \vee (Q_2' \vee Q_2')$
Ausgangszustand	0	0	0	0	0	0	0
nach 1. Taktflanke	1	0	0	1	1	0	0
nach 2. Taktflanke	0	1	0	0	0	0	0
nach 3. Taktflanke	1	1	0	1	1	1	0
nach 4. Taktflanke	0	0	1	0	1	0	1
nach 5. Taktflanke	1	0	1	1	1	0	1
nach 6. Taktflanke	0	1	1	0	1	1	1
nach 7. Taktflanke	1	1	1	1	1	1	1
nach 8. Taktflanke	0	0	0	0	0	0	0

Tabelle 3.3: Wahrheitstabelle für den synchronen Zähler

Da bei der Ersetzung der Zahl 2 durch 0 nur das 2. Bit verändert wird, mussten die anderen Bits noch durch zwei OR-Gatter geschickt werden, damit die Gatterlaufzeiten die Schaltung nicht asynchron machen.

Somit erfüllt der gebaute Zähler die als Aufgabe gestellten Anforderungen.

4 Literaturverzeichnis

- **Versuchsanleitung „Elektronik D“**
- **K.H. Rohe, D. Kamke, „Digitalelektronik“**
- **U. Tietze, Ch. Schenk, „Halbleiterschaltungstechnik“**
- **www.wikipedia.de**