


Domande Teoria Elettronica

Legenda

- A = Domande sugli amplificatori;
- R = Domande sui raddrizzatori;
- T = Domande sui transistor;
- I = Domande sugli invertitori;
- M = Domande sui multivibratori;

A1) Quale tra i quattro tipi fondamentali della controreazione è utilizzato nella progettazione di amplificatori di tensione? Come si modificano i valori delle impedenze d'ingresso e d'uscita dell'amplificatore controreazionato?

Gli amplificatori di tensione vengono utilizzati per amplificare un segnale di tensione in ingresso, producendo in uscita un altro segnale di tensione. Poiché ci interessa la tensione di uscita, la rete di controreazione deve poter prelevare tale valore.



Questa configurazione è chiamata controreazione a misura di tensione con confronto in serie, o più semplicemente serie-parallelo. Tale configurazione stabilizza il guadagno di tensione A_v , incrementa la resistenza presente in ingresso in un fattore pari al tasso di controreazione $(1 + \beta A)$ e diminuisce la resistenza presente in uscita dello stesso tasso.

$$R_{if} = R_i(1 + \beta A)$$


$$R_{of} = R_o/(1 + \beta A)$$

A2) Circuito e funzionamento dell'integratore invertente con amplificatore operazionale

Il circuito dell'integratore invertente, anche chiamato *Integratore di Miller*, invece di usare le due resistenze R_1 e R_2 classiche della configurazione invertente, usa due impedenze Z_1 e Z_2 dove:

$$Z_1 = R$$

$$Z_2 = 1/sC$$



Quindi il suo guadagno ad anello chiuso sarà:

$$V_o/V_i = -Z_2/Z_1 = -1/sCR$$

Che per frequenze reali diventa:

$$V_o/V_i = -1/jwCR$$

Data l'ipotesi di corto-circuito virtuale tra i terminali di ingresso dell'amplificatore operazionale, la corrente $i(t)$ che scorre su R può essere calcolata come:

$$i(t) = (v_i(t) - 0)/R = v_i(t)/R$$

La corrente che entra nel terminale invertente dell'amplificatore operazionale è nulla, perciò essa scorre tutta sul ramo superiore in direzione di C . Se all'istante $t = 0$ la tensione ai capi del condensatore è v_c , allora:

$$v_o(t) = v_c - (1/C) \int_0^t i(t) dt = v_c - (1/RC) \int_0^t v_i(t) dt$$

Questa funzione di trasferimento corrisponde ad un'integrazione, cioè $v_o(t)$ sarà l'integrale nel tempo di $v_i(t)$ e la tensione v_c è la condizione iniziale di questo processo di integrazione. Il grafico dell'ampiezza della funzione di trasferimento di questo circuito corrisponde a quello di una rete STC passa-basso con frequenza di taglio nulla.


(N.B. RC è nota come costante di tempo di integrazione).

A3) Schema e funzionamento di un circuito derivatore con amplificatore operazionale

Il circuito derivatore con amplificatore operazionale, invece di usare le due resistenze R_1 e R_2 classiche della configurazione invertente, usa due impedenze Z_1 e Z_2 dove:

$$Z_1 = 1/sC$$

$$Z_2 = R$$



Quindi il suo guadagno ad anello chiuso sarà:

$$V_o/V_i = -Z_1/Z_2 = -sCR$$

Che per frequenze reali diventa:

$$V_o/V_i = -j\omega CR$$

Che corrisponde ad una operazione di differenziazione, cioè:

$$v_o(t) = -(CR)dv_i(t)/dt$$

Il grafico dell'ampiezza della funzione di trasferimento di questo circuito corrisponde a quello di una rete STC passa-alto con frequenza di taglio infinita, la risposta incrocia la retta a 0 dB per $\omega = 1/CR$. La natura di questo circuito fa sì che esso sia un *amplificatore di rumore* dovuto al picco introdotto all'uscita ogni volta che c'è una rapida variazione di $v_i(t)$ (tale variazione potrebbe essere un'interferenza). Per attenuare ciò solitamente si connette una piccola resistenza in serie con il condensatore, ma ciò rende non ideale il circuito derivatore.

(N.B. RC è nota come costante di tempo di derivazione).

A4) Quale delle due configurazioni dell'amplificatore operazionale (invertente o non invertente) è più adatta per un amplificatore di tensione ? Perché ?

Ricordando che, dal disegno presente nella risposta alla domanda (A1), l'amplificatore di tensione ideale ha:

$$\begin{aligned} R_{in} &= \infty \\ R_o &= 0 \end{aligned}$$

E ricordando le espressioni dei guadagni delle singole configurazioni dell'amplificatore operazionale:

$$\begin{aligned} A_v = V_o/V_i &= \frac{-R_o}{R_{in}} \\ A_v = V_o/V_i &= 1 + \frac{R_o}{R_{in}} \end{aligned}$$

Notiamo che nella prima equazione, ovvero quella della configurazione invertente, a causa del valore idealmente infinito della resistenza di ingresso il valore del guadagno di tensione A_v tende a zero. Viceversa nell'equazione della configurazione non invertente in guadagno tenderà ad essere unitario. Concludiamo dunque con il dire che la configurazione più adatta per un amplificatore di tensione è quella non invertente.

A5) Spiegare perché si definisce "corto circuito virtuale" l'ingresso di un amplificatore operazionale, e descrivere i limiti di validità. L'amplificatore operazionale ideale rileva la differenza di potenziale ($V_2 - V_1$) tra i segnali di tensione applicati ai suoi due terminali di ingresso, moltiplica questa differenza per un valore A (guadagno ad anello aperto, che deve essere idealmente infinito) e restituisce in uscita una tensione pari a $A(V_2 - V_1)$. Essendo il guadagno ad anello aperto definito come:

$$A = v_o / v_i$$

Ed essendo:


$$v_i = V_2 - V_1$$

Allora per far sì che il guadagno dell'amplificatore operazionale ideale sia $A = \infty$, bisogna far sì che la differenza ($V_2 - V_1$) tenda a zero, ovvero che:

$$V_2 \simeq V_1$$

Diciamo allora che i due terminali di ingresso sono agganciati in potenziale (c.c. virtuale). Corto circuito virtuale significa che qualsiasi tensione sia presente sul terminale 2 sarà automaticamente presente sul terminale 1 a causa del valore infinito di A .

A6) Dimostrare che il prodotto Banda-Guadagno di un amplificatore controeazionato è costante



Prendendo in considerazione questo schema di amplificatore controeazionato generale:

$$\begin{aligned} x_o &= Ax_i \\ x_f &= Bx_o \\ x_i &= x_s - x_f = x_s - Bx_o = x_s - ABx_i \\ x_s &= x_i + ABx_i = x_i(1 + AB) \\ A_f &= x_o/x_s = Ax_i/x_i(1 + AB) = A/(1 + AB) \end{aligned}$$

Come si modifica la banda:

$$A(s) = A_n / (1 + s/w_h)$$

Passa-basso, frequenza di taglio = w_h , A_n = guadagno nominale;

$$A_f(s) = A(s)/(1 + BA(s)) = \frac{A_n/(1 + A_n B)}{1 + s/(w_h(1 + A_n B))}$$

Cioè:


$$w_{hf} = w_h(1 + A_n B)$$

Il prodotto banda-guadagno è quindi costante:



$$A_f w_{hf} = \frac{A}{1 + BA} w_h(1 + BA) = A w_h$$

R1) Disegnare il circuito di un raddrizzatore con filtro capacitivo e spiegarne il funzionamento

Disegno del circuito raddrizzatore con filtro capacitivo:




La natura pulsante della tensione di uscita dei circuiti raddrizzatori la rende inutilizzabile come tensione continua di alimentazione per circuiti elettronici. Una semplice maniera per ridurre la variazione di tensione di uscita consiste nel collegare un condensatore in parallelo al resistore di carico. Tale condensatore prende il nome di *condensatore di filtro* o *filtro capacitivo*. Per vedere come lavora tale circuito, analizziamo prima il circuito seguente:




Sia V_i una sinusoide con valore di picco V_{max} e si assuma che il diodo sia ideale. Appena V_i diventa positiva il diodo entra in conduzione e il condensatore si carica di una tensione $V_o = V_i$ fino a raggiungere il picco V_{max} . Superato il massimo, mentre V_i ridiscende verso lo zero, il diodo risulta polarizzato in inversa e la tensione di uscita rimane costante a V_{max} . Ciò è dovuto al fatto che il condensatore, non avendo modo di scaricarsi, manterrà indefinitamente la sua tensione. Dunque il circuito fornisce una tensione di uscita costante pari al picco della sinusoide di ingresso. Passiamo ora all'analisi del circuito completo con R : In questo caso, essendo il resistore R collegato in parallelo con il condensatore C , appena il diodo andrà in interdizione il filtro si scaricherà su R . La scarica continuerà per quasi l'intero periodo, fino al momento in cui V_i supera la tensione sul condensatore, dopodiché il diodo si riattiva nuovamente e il processo si ripete. Per evitare che la tensione in uscita decresca troppo rapidamente durante la scarica, si sceglie un valore di C tale che la costante di tempo RC sia molto più grande dell'intervallo di scarica T . Quindi infine la tensione V_o in uscita avrà questo andamento:

$$V_r = \frac{V_p}{2fCR}$$



(N.B. V_p nel grafico è la nostra V_{max} , f è la frequenza e la linea spessa in nero è l'andamento di V_o).

T1) Ricavare l'espressione di transconduttanza per piccoli segnali g_m del transistor MOS a partire dal modello per grandi segnali



Alla tensione continua di polarizzazione V_{GS} è sovrapposto un segnale variabile nel tempo v_{gs} che è quello che si desidera amplificare:

$$v_{GS} = v_{gs} + V_{GS}$$

In ogni istante il punto di lavoro si troverà sulla curva $i_d - V_{DS}$. La sua ubicazione è determinata da V_{DD} e R_D :

$$V_{DS} = V_{DD} - I_D R_D$$

Da cui:

$$I_D = \frac{V_{DD}}{R_D} - \frac{V_{DS}}{R_D}$$

Questa è una funzione che può essere rappresentata nel piano $i_d - V_{DS}$ come una retta che interseca le ascisse in V_{DD} e ha pendenza $-1/R_D$. Poiché R_D è la resistenza di carico dell'amplificatore, la retta viene detta *retta di carico*. Il punto di lavoro istantaneo si trova nell'intersezione tra la retta e la curva $i_d - V_{DS}$.

■ Analisi partendo dal modello per grandi segnali:

Quando il segnale $v_{gs} = 0$, I_D e V_{DS} sono collegate da:

$$\begin{cases} I_D = K(v_{GS} - V_T)^2 \\ V_{DS} = V_{DD} - I_D R_D \end{cases}$$

Quando $v_{gs} \neq 0$ e $v_{gs} > 0$, allora:

$$I_D = K(v_{GS} - V_T)^2 = K(V_{GS} + v_{gs} - V_T)^2 = K(V_{GS} - V_T)^2 + 2K(V_{GS} - V_T)v_{gs} + Kv_{gs}^2$$

Il primo termine rappresenta la corrente di riposo o continua I_D ; Il secondo termine rappresenta una componente della corrente che è direttamente proporzionale al segnale di ingresso v_{gs} . L'ultimo termine è una componente non desiderata, dato che rappresenta una distorsione non lineare. Per ridurre la distorsione non lineare il segnale di ingresso deve essere mantenuto piccolo, cioè:

$$v_{gs} \ll 2(V_{GS} - V_T)$$

Se questa *condizione di piccolo segnale* risulta soddisfatta, si trascura l'ultimo termine dell'equazione e si esprime i_D come:

$$i_D = I_D + i_d$$


Dove la corrente di segnale i_d è:

$$i_d = 2K(V_{GS} - V_T)v_{gs}$$


La costante che mette in relazione i_d con v_{gs} è la transconduttanza g_m che è uguale alla pendenza della caratteristica $i_D - v_{GS}$ nel punto di lavoro:

$$g_m = \frac{di_D}{dv_{GS}} = \frac{dK(v_{GS} - V_T)^2}{dv_{GS}} = \frac{Kd[v_{GS}^2 + V_T^2 - 2v_{GS}V_T]}{dv_{GS}} = K(2v_{GS} - 2V_T) = 2K(v_{GS} - V_T)$$

Ricordando che $v_{GS} = V_{GS}$ e $i_D = I_D$.



T2) Illustrare la struttura e il principio di funzionamento di un transistor MOS esplicitando le relazioni corrente-tensione nelle differenti zone di funzionamento



Struttura del MOS (caso specifico NMOS ad arricchimento): Si parte da una lastra di silicio (wafer) drogata di tipo p , si mettono degli isolanti sullo strato superiore tranne dove si vuole creare un pozzo di tipo n e si droga la superficie superiore con del fosforo in modo tale da creare tali pozzi. Dopodiché si copre parte dei pozzi con del metallo in modo tale da creare il Source S e il Drain D (notare che viene fatto lo stesso sulla superficie inferiore per creare il Body B). Successivamente si inserisce una lastra di ossido tra i due pozzi la quale farà da isolante e un'ulteriore lastra di metallo sopra di essa per formare il Gate G . La struttura MOSFET (Metallo-Ossido-Semiconduttore Field-Effect-Transistor) prende il nome dai materiali utilizzati per la sua costruzione. La configurazione illustrata è in particolare un NMOS, ovvero un MOS nel quale i pozzi sono di tipo n e il substrato di tipo p . La configurazione speculare è chiamata PMOS. Il substrato forma giunzioni di tipo pn con le regioni di S e D e nel normale funzionamento sono lasciate polarizzare inversamente, quindi è come se ci fossero due diodi con anodo verso il B e catodo verso le regioni che, essendo appunto polarizzati in inversa, vanno in interdizione e non lasciano scorrere la corrente.

■ Creazione del canale e funzionamento del MOS

Siamo nella situazione in cui sia il Source che il Drain sono connessi a massa e si applica una tensione positiva al Gate, finché S è a massa la tensione di Gate si trova applicata tra G ed S e si chiama perciò V_{GS} . La tensione positiva sul gate fa allontanare le lacune libere lasciando una regione svuotata dai portatori. La regione svuotata è quindi popolata dalle cariche negative provenienti dalle regioni vicine di tipo n . Quando la quantità di elettroni che si viene a formare sotto il Gate è abbastanza grande, si forma un canale di tipo n che collega i due pozzi e quindi il S e il D . Attraverso questo canale può scorrere una corrente trasportata dagli elettroni.

■ Funzionamento dopo la creazione del canale con $V_{DS} = 0$

Il valore di V_{GS} necessario a far sì che il canale si generi deve superare il valore della tensione di soglia (threshold) V_T che è specifica del MOS. Il gate e il canale formano un condensatore a facce piane parallele con l'armatura del Gate positiva e quella del canale negativa, con l'ossido nel mezzo che funge da dielettrico, quindi si forma un campo elettrico il direzione \downarrow . Questo campo elettrico controlla la conducibilità del canale e la corrente che scorre nel canale quando si applica una V_{DS} . Le tre zone di funzionamento sono:


1) Interdizione $\rightarrow V_{GS} < V_T \rightarrow R = \infty$ 2) Canale appena formato $\rightarrow V_{GS} = V_T$ 3) Canale in conduzione $\rightarrow V_{GS} > V_T$ quindi aumenta la conduttanza del canale o equivalentemente diminuisce la resistenza.

■ Funzionamento considerando la V_{DS}


Quando si applica una tensione V_{DS} elevata, inizia a scorrere corrente I_D nel canale n da D a S . L'intensità di I_D dipende dalla densità di elettroni nel canale che a sua volta dipende da V_{GS} . Le differenti zone di funzionamento sono:

1) Interdizione $\rightarrow V_{GS} < V_T$ 2) Triodo $\rightarrow V_{DS} < V_{GS} - V_T$ 3) Saturazione $\rightarrow V_{DS} > V_{GS} - V_T$

Dove il punto in cui le zone di triodo e di saturazione si incontrano è $V_{DS} = V_{GS} - V_T$.



Più è alta la tensione di Drain, più il canale risulterà *strozzato* (zona di saturazione anche detta *pinch-off*). Una volta giunti in saturazione la tensione V_{DS} non influenzerà la forma del canale e di conseguenza la corrente I_D dipenderà solo da V_{GS} .




T3) Cos'è l'effetto body in un transistor MOS e come modifica il circuito equivalente per piccoli segnali?

La tensione di soglia V_t dipende da quella tra Source e Body, ciò viene chiamato *effetto-body*. Se vi è una differenza di tensione tra Source e Body, per ottenere la regione di inversione, ovvero la polarizzazione inversa, è necessaria una maggiore differenza di potenziale, il che equivale ad un aumento della tensione di soglia del transistor. Per un NMOS si ha:

$$V_t = V_{t0} + \gamma(\sqrt{V_{SB} + |2\phi_F|} - \sqrt{|2\phi_F|})$$

Dove V_{t0} è la soglia base, V_{SB} è la differenza di potenziale tra Source e Body e $|2\phi_F|$ ($\phi_F = -E_F/q$: *potenziale di Fermi*) è il potenziale di superficie corrispondente all'inizio inversione. Il modello per piccoli segnali diventa:



Dove:

$$g_{mb} = \frac{dI_D}{dV_{GS}} \text{ con } V_{DS} = \text{cost e } V_{GS} = \text{cost}$$

I_D dipende da V_{BS} perché V_t dipende da V_{BS} , quindi $g_{mb} = \chi g_m$, con $\chi = dV_t/dV_{SB}$.

T4) Cosa si intende per condizione di piccolo segnale in un amplificatore MOS?


Risposta presente in (T1). Notare che l'espressione per piccoli segnali è stata ricavata da:


$$Kv_{gs}^2 \ll 2K(V_{GS} - V_T)v_{gs}$$

E quindi:

$$v_{gs} \ll 2(V_{GS} - V_T)$$

T5) Disegnare e commentare la funzione di trasferimento di un amplificatore NMOS ad arricchimento





Quando il transistor NMOS ha il punto di lavoro nella fase di interdizione, ovvero quando $I_D = 0$ come rappresentato nel primo grafico, l'amplificatore che lo usa risulta saturo nel suo limite superiore L^+ . Quando il transistor NMOS ha il punto di lavoro nella regione di triodo, l'amplificatore risulta saturo negativamente in L^- . Infine quando il transistor NMOS è in saturazione, allora l'amplificatore che lo utilizza risulta in fase di lavoro.

■ Analisi della transcaratteristica

Vediamo come tracciando la retta di carico e rappresentando il piano $V_{DS} - V_{GS}$ otteniamo la curva risultante nella seconda figura. Nel punto della retta di carico corrispondente all'intersezione tra quest'ultima e l'asse delle V_{DS} siamo in condizione di interdizione del MOS in quanto la V_{GS} è sicuramente minore della V_T . In queste condizioni la V_{DS} rimarrà costante a V_{DD} finché la V_{GS} non raggiungerà la tensione di threshold, per vedere ciò, ricordiamo che:

$$V_{DS} = V_{DD} - I_D R_D$$

$$I_D = \frac{V_{DD}}{R_D} - \frac{V_{DS}}{R_D}$$

E che quindi quando $I_D = 0$ la tensione tra il Drain e il Source eguaglia la V_{DD} . Successivamente, quando il punto di lavoro si trova nella regione di saturazione, notiamo che man mano la V_{DS} decresce avvicinandosi al valore minimo per il quale la condizione di saturazione è verificata, e che la V_{GS} crescerà di un valore sicuramente maggiore della V_T . Questo corrisponde all'andamento della curva decrescente in figura (2). Infine, quando la V_{DS} decresce a tal punto da non verificare più la condizione


$$V_{DS} > V_{GS} - V_T$$

E quindi quando


$$V_{DS} < V_{GS} - V_T$$

Trovandoci in triodo, la curva riprenderà l'andamento costante fino a tendere al punto in cui $V_{DS} = 0$ e quindi, sempre dalle equazioni sopra, $I_D = V_{DD}/R_D$, che è il punto in cui la retta di carico interseca l'asse delle correnti nella figura (1).

T6) Calcolare il guadagno di tensione per piccoli segnali di un amplificatore NMOS con carico a svuotamento, esplicitandone la relazione corrente-tensione



Nella configurazione rappresentata nella figura abbiamo Q_1 un amplificatore NMOS ad arricchimento e Q_2 un NMOS a svuotamento, e quindi un NMOS nel quale non c'è bisogno di indurre un canale perché è già precostruito durante la fase di fabbricazione. Notiamo che per $V_i < V_{tE}$, dove l'ultimo termine è la tensione di soglia dell'NMOS ad enhancement, Q_1 è interdetto e quindi la tensione V_o è uguale a V_{DD} e ci troviamo quindi nella zona I.



La regione II si ottiene quando V_i diventa maggiore di V_{tE} e quindi Q_1 si accende, però poiché la tensione d'uscita è alta, Q_2 si trova nella regione di triodo. In pratica Q_2 rimane nella regione di triodo finché V_o non diventa minore di V_{DD} di una quantità almeno pari a $|V_{tD}|$, dove quest'ultima indica la tensione di soglia del transistor a depletion. Questo perché se $V_o = V_{DD}$ come all'inizio, ovvero quando Q_1 è interdetto, allora:

$$\begin{cases} V_{DD} - V_o = V_{DS2} \\ V_{DD} = V_o \end{cases}$$


Quindi essendo $V_{DS2} = 0$ sicuramente si trova in condizione di Triodo. Nel momento in cui

$$V_o > V_{DD} - |V_{tD}|$$

Entrambi i transistor si trovano in saturazione e quindi l'amplificatore entra nella regione III. In questa regione, essendoci un decremento della tensione di uscita, l'amplificatore presenta una elevata resistenza di uscita, il che dà luogo ad un valore del guadagno alto che equivale alla pendenza della curva nel grafico nella regione corrente. Infine si entra nella regione IV quando la V_o diventa minore di V_i di una quantità pari a V_{tE} e in corrispondenza di quel valore Q_1 entra in triodo. Se l'amplificatore con carico a svuotamento viene polarizzato in modo tale da funzionare nella regione III, allora il guadagno di tensione per piccoli segnali sarà dato da:

$$A_v = \frac{V_o}{V_i} = -g_m [r_1 // r_2]$$

Che è stato ricavato partendo dalla scrittura del circuito come:




Dove si nota che:

$$\begin{cases} V_o = -g_m V_{gs1} [r_1 // r_2] \\ V_{gs1} = V_i \end{cases}$$

Concetti Fondamentali dei Circuiti Logici prima di rispondere alle domande I e CD


Nei circuiti digitali binari i due valori delle variabili binarie vengono rappresentati con due diverse tensioni. Questi valori non sono determinati esattamente per via delle varie interferenze esterne che possono alterarne il segnale (rumore), ma sono determinati all'interno di intervalli di tensione distinti.



Quando la tensione è compresa tra V_{L1} e V_{L2} viene interpretata come uno 0 logico. Quando la tensione è compresa tra V_{H1} e V_{H2} viene interpretata come un 1 logico. Le due bande di tensione sono separate da un intervallo in cui si suppone che la tensione di segnale non possa mai cadere. Questa regione è detta indefinita o di indeterminazione. Essendo le tensioni per l'1 logico più alte delle tensioni per lo 0 logico si tratta di *logica positiva*.


■ Invertitore


E' un interruttore controllato in tensione. L'interruttore collegato tra i punti 2 e 3 viene controllato dal segnale di ingresso v_I applicato tra i punti 1 e 3. La tensione di uscita v_O è prelevata ai capi dell'interruttore, quindi fra il punto 2 e massa. Quando v_I è bassa, cioè circa 0 V l'interruttore risulta aperto e v_O è alta e uguale alla tensione di alimentazione V^+ . Quando v_I è alta, cioè maggiore di un prefissato livello di soglia, l'interruttore risulta chiuso e l'uscita è bassa 0 V. Il circuito quindi realizza la porta *NOT*.



E questo era l'invertitore *ideale*. L'invertitore *reale* invece si distingue da quello ideale per diversi motivi: 1) L'elettrodo di ingresso dell'invertitore assorbe corrente dal generatore che lo pilota. 2) Quando è chiuso non si comporta come un corto circuito ma presenta una resistenza di chiusura finita detta *resistenza serie* e a volte una caduta di tensione aggiuntiva detta *tensione di offset*. Quindi v_O non sarà mai esattamente 0 nello stato *ON*. 3) L'interruttore non può commutare istantaneamente ma è presente un ritardo tra l'istante in cui viene applicata una variazione in ingresso e l'istante in cui si verifica un cambiamento dell'uscita. 4) Non mostrano una soglia di commutazione ben definita.

■ Caratteristica di trasferimento dell'ideale e del reale





Nella prima figura è rappresentata la transcaratteristica dell'invertitore ideale, nella seconda quella dell'invertitore reale. Per quanto riguarda la prima, la tensione di soglia V_{TH} è uguale a $\frac{1}{2}V^+$, quindi i segnali di ingresso minori verranno interpretati come bassi e l'uscita sarà uguale a V^+ , i segnali maggiori invece verranno interpretati come alti e quindi la tensione di uscita sarà uguale a $0V$. Per quanto riguarda la seconda, non esiste più una tensione di soglia ben definita ed esiste una regione di transizione tra i due stati, inoltre i livelli di uscita alto V_{OH} e basso V_{OL} non sono più uguali a V^+ e 0 . Si ottiene un ingresso basso per $v_I < V_{IL}$, si è nella regione di transizione per $V_{IL} \leq v_I \leq V_{IH}$, e si ottiene un ingresso alto per $v_I > V_{IH}$. Visto che il passaggio da uno stato all'altro non può essere netto, i punti V_{IL} e V_{IH} sono i punti in cui la pendenza della curva raggiunge -1 (che in realtà è una convenzione visto che raggiunge valori molto maggiori di -1). La tensione V_{IL} è la massima tensione ammessa per uno 0 logico. Analogamente V_{IH} per l'1 logico.

■ Margini di rumore

Definiamo prima le tensioni nel grafico della caratteristica di trasferimento dell'invertitore reale:

- V_L tensione nominale corrispondente a uno stato logico basso all'uscita di un invertitore per $v_I = V_H$.
- V_H tensione nominale corrispondente a uno stato logico alto all'uscita di un invertitore per $v_I = V_L$.
- V_{IL} massima tensione di ingresso riconosciuta come livello logico basso.
- V_{IH} massima tensione di ingresso riconosciuta come livello logico alto.
- V_{OH} tensione di uscita corrispondente alla tensione di ingresso V_{IL} .
- V_{OL} tensione di uscita corrispondente alla tensione di ingresso V_{IH} .

I circuiti digitali binari sono vantaggiosi per il fatto che hanno una grande tolleranza al rumore, ovvero a qualsiasi segnale che può sovrapporsi al segnale di ingresso e alterarlo. Consideriamo sempre l'invertitore reale e la sua transcaratteristica: la differenza $V_{OH} - V_{IH}$ rappresenta un margine di sicurezza, ovvero l'uscita di una porta non viene modificata dal rumore sovrapposto al segnale al suo ingresso (V_{OH}) fino a quando l'ampiezza non supera tale differenza. Questa differenza è chiamata *margine di rumore all'1 logico*:

$$NM_H = V_{OH} - V_{IH}$$

Il complementare è ovviamente definito come *margine di rumore allo 0 logico*:

$$NM_L = V_{IL} - V_{OL}$$

■ Dissipazione di potenza

La potenza dissipata in un circuito è formata da due componenti: statica e dinamica. La potenza statica è la potenza dissipata quando il circuito non cambia stato. Nell'invertitore quando l'uscita è alta la potenza statica è zero, quando invece è bassa la potenza statica è:

$$iV^+ = \left(\frac{V^+}{R}\right)V^+$$

Se si assume che mediamente una porta si trovi per metà del tempo in ciascuno dei due stati, la potenza statica media dissipata risulta essere:

$$\frac{(V^+)^2}{2R}$$

Per calcolare la potenza dinamica consideriamo l'invertitore dotato di un carico capacitivo C_L , che potrebbe essere ad esempio la capacità di ingresso di un'altra porta logica. Si assuma che all'inizio l'ingresso sia alto e l'interruttore sia chiuso. All'istante $t = 0$ si faccia scattare v_I al valore basso. L'interruttore si aprirà ma dal momento che la tensione ai capi del condensatore non può crescere istantaneamente, v_O crescerà verso V^+ con legge esponenziale. La corrente di carica scorrerà attraverso R_L producendo dissipazione. L'energia fornita dall'alimentatore sarà:

$$\int V^+ i \, dt = V^+ \int i \, dt = V^+ Q$$

Dove Q è la carica fornita al condensatore, cioè:

$$Q = C_L V^+$$

Quindi l'energia assorbita dall'alimentatore è $C_L(V^+)^2$. Dal momento che l'energia iniziale immagazzinata nel condensatore era nulla, mentre al termine ammonta a $\frac{C_L(V^+)^2}{2}$, si conclude che l'energia dissipata in R_L è $\frac{C_L(V^+)^2}{2}$. Quando, in una fase successiva, porteremo v_I al valore alto, l'interruttore si chiuderà e quindi la capacità si scaricherà sulla resistenza R_{on} dell'interruttore, dissipando potenza sull'interruttore. Assumendo $V_{off} = 0$ l'energia accumulata su R_{on} sarà uguale a quella accumulata da C_L , ovvero $\frac{C_L(V^+)^2}{2}$. In un ciclo completo quindi la porta dissipa una potenza totale pari a:

$$C_L(V^+)^2$$

Supponendo che l'interruttore compia f cicli al secondo, la dissipazione dinamica sarà:


$$f C_L (V^+)^2$$

Che è la somma delle dissipazioni sul R_L e R_{on}

■ Fan-in e Fan-out

Il Fan-in di una porta è il numero dei suoi ingressi, il fan-out invece è il numero massimo di porte simili che possono essere collegate all'uscita di una porta.

■ Ritardo di propagazione (funzionamento in dinamica)



Le figure illustrano le risposte di un invertitore ad un impulso di ingresso e di uscita con tempi di salita e di discesa di valori finiti. Il ritardo tra gli impulsi di ingresso e di uscita prende il nome di *ritardo di propagazione*. I tempi che intercorrono tra l'istante in cui l'onda in ingresso raggiunge il 50% del valore finale e l'istante in cui l'onda in uscita raggiunge il 50% del valore finale vengono chiamati rispettivamente t_{PHL} e t_{PLH} (H-L significa *da alto a basso* e L-H viceversa). Quindi il ritardo di propagazione può essere definito come il valor medio tra questi due valori:

$$t_P = \frac{1}{2}(t_{PHL} + t_{PLH})$$

Invece i tempi di salita e di discesa (o tempi di transizione) si misurano tra il 10% e il 90% della transizione d'uscita $V_{OH} - V_{OL}$.


■ Prodotto potenza-ritardo

Dal momento che nel progetto di una porta si cerca di ridurre la dissipazione di potenza diminuendo la corrente di alimentazione, così facendo si aumenta il ritardo della porta (potenza e ritardo in conflitto tra di loro). Quindi il prodotto potenza-ritardo DP (delay-power-product) è un valore di merito che permette di confrontare tra di loro le porte logiche, questo parametro è definito come:


$$DP = t_P P_D$$

Dove P_D è la potenza dissipata nella porta. Più è basso il prodotto più è efficiente la porta. (N.B. la potenza che solitamente si esprime in Watt, ovvero Ampère per Volt, può essere espressa anche come Joule su secondo, quindi con la semplificazione dei secondi si ottiene che il DP si misura in Joule).

II) Consumo di potenza in un invertitore CMOS



$v_I = V_{DD} \rightarrow$ ingresso alto
 $v_{GSN} = V_{DD} \rightarrow Q_N$ conduce
 $v_{SGP} = 0 \rightarrow Q_P$ interdetto
 $i_{DP} = i_{DN} \approx 0 \rightarrow$ corrente nulla
 $V_{OL} \approx 0 \rightarrow$ uscita bassa




$v_I = 0 \rightarrow$ ingresso basso
 $v_{GSN} = 0 \rightarrow Q_N$ interdetto
 $v_{SGP} = V_{DD} \rightarrow Q_P$ conduce
 $i_{DP} = i_{DN} \cong 0 \rightarrow$ corrente nulla
 $V_{OH} \cong V_{DD} \rightarrow$ uscita alta

Analizziamo il consumo di potenza dell'inverter CMOS nei due casi, statico e dinamico. Nel caso statico, ovvero quando l'inverter non si trova in stato di transizione, notiamo che il valore della corrente corrispondente all'intersezione con la curva di carico, e quindi nel punto di lavoro, è prossima allo zero e quindi trascurabile, perciò possiamo concludere che:

$$P_s \approx 0$$

Nel caso dinamico, ovvero quando l'inverter cambia stato, attraverso i MOS in serie può scorrere corrente essendo entrambi in saturazione.



Il picco della corrente si raggiunge in corrispondenza di $v_I = V_{DD}/2$. Questo picco provoca una dissipazione di corrente all'interno del CMOS. La componente più significativa della dissipazione dinamica della potenza è però quella associata alla corrente che scorre in Q_N e Q_P quando l'invertitore è connesso ad una capacità di carico C , in questo caso valgono le considerazioni fatte nell'introduzione prima delle risposte a queste domande, si conclude quindi che la potenza dissipata è:

$$P_D = fCV_{DD}^2$$

I2) Commentare il dimensionamento geometrico dei due transistor usati nel CMOS

L'inverter CMOS è generalmente progettato in modo tale da avere


$$V_{tN} = |V_{tP}| = V_t$$

e

$$K_N = K_P = K$$

Si noti che essendo il valore di μ_p circa la metà di quello di μ_n , per rendere $K_N = K_P$ la larghezza del transistor a canale p deve essere circa doppia di quella del transistor a canale n .

13) Calcolare i margini di rumore di un inverter logico CMOS



Per Q_N risulta:

$$\begin{aligned} (1) \quad i_{DN} &= K_N [2(v_I - V_{tN})v_O - v_O^2] \quad \text{per } v_O \leq v_I - V_{tN} \\ (2) \quad i_{DN} &= K_N (v_I - V_{tN})^2 \quad \text{per } v_O \geq v_I - V_{tN} \end{aligned}$$

Per Q_P risulta:

$$\begin{aligned} (3) \quad i_{DP} &= K_P [2(V_{DD} - v_I - |V_{tP}|)(V_{DD} - v_O) - (V_{DD} - v_O)^2] \quad \text{per } v_O \geq v_I + |V_{tP}| \\ (4) \quad i_{DP} &= K_P (V_{DD} - v_I - |V_{tP}|)^2 \quad \text{per } v_O \leq v_I + |V_{tP}| \end{aligned}$$

Per determinare V_{IH} osserviamo che Q_N lavora nella sua regione di triodo e quindi la sua corrente è determinata dalla (1) mentre Q_P lavora in saturazione e la sua corrente è determinata dalla (4). Supponendo $i_{DN} = i_{DP}$:

$$(5) \quad 2(v_I - V_t)v_O - v_O^2 = (V_{DD} - v_I - V_t)^2$$

Derivando ambo i membri rispetto a v_I (riferendoci alla pendenza):

$$2(v_I - V_t) \frac{dv_O}{dv_I} + 2v_O - 2v_O \frac{dv_O}{dv_I} = -2(V_{DD} - v_I - V_t)$$

Da cui, sostituendo $v_I = V_{IH}$ e $dv_O/dv_I = -1$, ricaviamo:

$$v_O = V_{IH} - \frac{V_{DD}}{2}$$

Ora sostituendo questo risultato nell'equazione (5) ed imponendo $v_I = V_{IH}$ si ottiene:

$$V_{IH} = \frac{1}{8}(5V_{DD} - 2V_t)$$

Calcoliamo ora V_{IL} per simmetria tramite:

$$V_{IH} - \frac{V_{DD}}{2} = \frac{V_{DD}}{2} - V_{IL}$$

Quindi:

$$V_{IH} = \frac{1}{8}(3V_{DD} + 2V_t)$$



Ed infine possiamo calcolare i margini di rumore:



$$NM_H = V_{OH} - V_{IH} = V_{DD} - \frac{1}{8}(5V_{DD} - 2V_t) = \frac{1}{8}(3V_{DD} + 2V_t)$$

$$NM_L = V_{IL} - V_{OL} = \frac{1}{8}(3V_{DD} + 2V_t) - 0 = \frac{1}{8}(3V_{DD} + 2V_t)$$

Data la simmetria, i margini di rumore sono uguali.

I4) Disegnare un inverter CMOS. Confrontare tra loro i tempi di ritardo H-L e L-H utilizzando il luogo dei punti di lavoro dell'inverter CMOS nelle due commutazioni





In presenza di un carico capacitivo l'inverter CMOS presenta tempi di salita e di discesa uguali. Consideriamo il CMOS in figura (a) e applichiamo un impulso ideale all'ingresso, la situazione è quella della figura (b). Nell'impulso ideale vediamo che il tempo di salita e di discesa sono entrambi nulli, quindi ne studiamo uno essendo speculari, diciamo quello di salita. La figura (c) mostra la traiettoria del punto di lavoro nel momento in cui v_O passa da 0 a V_{DD} nell'istante $t = 0$. Prima del fronte di salita dell'impulso di ingresso, cioè per $t = 0^-$, la tensione di uscita è uguale a V_{DD} ed il condensatore è carico a questo valore. All'istante $t = 0$, v_I raggiunge il valore V_{DD} , mandando immediatamente Q_P in interdizione. Quindi in questo caso il circuito è equivalente alla figura (d) con il valore iniziale $v_O = V_{DD}$. Il punto di lavoro all'istante $t = 0^+$ è il punto E, in cui Q_N si trova in saturazione e fa scorrere corrente. Quando C si carica, la corrente che scorre in Q_N rimane quasi costante fino al punto in cui $v_O = V_{DD} - V_t$ (punto F). Chiamando questa porzione dell'intervallo di scarica t_{PHL1} , possiamo scrivere:

$$t_{PHL1} = \frac{C[V_{DD} - (V_{DD} - V_t)]}{K_N(V_{DD} - V_t)^2} = \frac{CV_t}{K_N(V_{DD} - V_t)^2}$$

Oltre il punto F il transistor Q_N funziona in triodo e la sua corrente è data dalla (1) della risposta alla domanda precedente. Quest'altra porzione dell'intervallo di scarica può essere descritta da:

$$i_{DN} dt = -C dv_O$$

Sostituendo ad i_{DN} il valore della (1), si ha:

$$-\frac{K_N}{C} dt = \frac{1}{2(V_{DD} - V_t)} \frac{dv_O}{\frac{1}{2(V_{DD} - V_t)} v_O^2 - v_O}$$

Per trovare il tempo necessario perché v_O scenda da $(V_{DD} - V_t)$ al punto di mezzo ($v_O = V_{DD}/2$), integriamo ambo i membri di quest'ultima equazione e indichiamo questa componente del tempo di ritardo con t_{PHL2} . Scriviamo:

$$-\frac{K_N}{C} t_{PHL2} = \frac{1}{2(V_{DD} - V_t)} \int_{v_O = V_{DD} - V_t}^{v_O = V_{DD}/2} \frac{dv_O}{\frac{1}{2(V_{DD} - V_t)} v_O^2 - v_O}$$

Svolgendo si ottiene:

$$t_{PHL2} = \frac{C}{2K_N(V_{DD} - V_t)} \ln\left(\frac{3V_{DD} - 4V_t}{V_{DD}}\right)$$


Sommando le due componenti e ricordando che di solito $V_t \approx 0,2V_{DD}$, l'equazione diventa:

$$t_{PHL} = \frac{0,8C}{K_N V_{DD}}$$

L'analisi del processo di spegnimento è eseguita in modo analogo e porta ad una espressione di t_{PLH} uguale a quella di t_{PHL} tranne che per il fatto che c'è K_P al posto di K_N .

M1) Schema e funzionamento del multivibratore astabile

Il multivibratore astabile è utilizzato per generare onde cambiando il suo stato periodicamente. A questo scopo si collega un circuito RC in controreazione al bistabile in configurazione invertente. Non avendo dunque stati stabili prende il nome di astabile.



Funzionamento: Supponiamo il bistabile in L^+ , il condensatore si caricherà verso questo livello tramite R . Quindi la tensione ai capi di C , chiamiamola v_- , crescerà esponenzialmente verso L^+ , con costante di tempo $\tau = RC$. Intanto v_+ è βL^+ . Questa situazione continuerà fino a che la tensione di C non raggiungerà V_{TH} , in quel momento il bistabile commuterà nell'altro stato stabile $v_o = L^-$ e $v_+ = \beta L^-$. Il condensatore inizierà quindi a scaricarsi e la sua tensione v_- decrescerà verso L^- . Questo nuovo stato si protrarrà fino a quando v_- non raggiungerà V_{TL} e in quel caso commuterà di nuovo e così via il ciclo si ripete. Quindi il circuito oscilla e produce un'onda quadra. Il periodo T dell'onda può essere calcolato così: Analizziamo l'intervallo di carica T_1 , l'andamento della tensione v_- in funzione del tempo t è dato da:

$$v_- = L^+ - (L^+ - \beta L^-)e^{-t/\tau}$$

Dove poniamo $t = 0$ all'inizio di T_1 e $\tau = RC$. Sostituendo $v_- = \beta L^+$ per $t = T_1$ si ha:

$$T_1 = \tau \log\left(\frac{1 - \beta(L^-/L^+)}{1 - \beta}\right)$$

Analogamente durante l'intervallo di scarica T_2 la tensione v_- è data da:


$$v_- = L^- - (L^- - \beta L^+)e^{-t/\tau}$$

Dove poniamo $t = 0$ all'inizio di T_2 . Sostituendo $v_- = \beta L^-$ per $t = T_2$ si ha:

$$T_2 = \tau \log\left(\frac{1 - \beta(L^+/L^-)}{1 - \beta}\right)$$



Combinando le due equazioni si ottiene $T = T_1 + T_2$, di norma $L^+ = L^-$, quindi:

$$T = 2\tau \log\left(\frac{1 + \beta}{1 - \beta}\right)$$



M2) Disegnare e descrivere il funzionamento di un multivibratore astabile per la generazione di onde triangolari

Le onde generate dal circuito esposto nella risposta (M1) possono essere rese triangolari sostituendo il circuito passa basso RC con un integratore (che è un circuito passa basso con frequenza di taglio nulla). L'integratore carica e scarica linearmente il condensatore fornendo così un'onda triangolare.



All'uscita dell'integratore è presente un'onda triangolare v_1 , all'uscita del bistabile è presente un'onda quadra v_2 . Sia $v_2 = L^+$ l'uscita del bistabile, scorre quindi una corrente $i = L^+/R$ nel resistore ed attraverso il condensatore C facendo decrescere linearmente l'uscita dell'integratore con pendenza $-L^+/CR$. Questo processo continua finché l'uscita dell'integratore non raggiunge la soglia inferiore V_{TL} del circuito bistabile. In questo istante il circuito cambia stato e passa a $v_2 = L^-$. La corrente cambia quindi direzione e il suo valore diventa uguale a $|L|/R$. Ne segue che l'uscita dell'integratore inizia ad aumentare linearmente con pendenza positiva $|L|/R$. Questo processo continua finché l'uscita dell'integratore non raggiunge la soglia superiore V_{TH} , a questo punto il bistabile commuta e la sua uscita diventa positiva $v_2 = L^+$ e così via. Durante l'intervallo T_1 abbiamo:

$$\frac{V_{TH} - V_{TL}}{T_1} = \frac{L^+}{CR}$$

Da cui si ottiene il valore di T_1 :

$$T_1 = CR \frac{V_{TH} - V_{TL}}{L^+}$$

Allo stesso modo per T_2 abbiamo:

$$T_2 = CR \frac{V_{TH} - V_{TL}}{-L^-}$$

M3) Schema e funzionamento del Trigger di Schmitt

E' un circuito bistabile con un segnale v_I applicato all'ingresso invertente dell'op.amp. Supponiamo che v_o sia in uno dei due stati, ad esempio L^+ , quindi $v_+ = \beta L^+$ (Ricordiamo che $\beta = R_1/(R_1 + R_2)$). Per v_I crescente non accade nulla, ma quando v_I sale fino a superare βL^+ , si sviluppa una tensione negativa tra i terminali di ingresso e quindi v_o diventa negativa. Il partitore a sua volta fa sì che anche v_+ diventi negativa, questo processo culmina con la saturazione dell'amplificatore in direzione negativa, cioè con $v_o = L^-$ e $v_+ = \beta L^-$ (figura (b)). In modo speculare, se v_I decresce, commuta nell'altro stato (figura (c)). Se combiniamo le due caratteristiche si ottiene quella completa del circuito (figura (d)). Si dice che il circuito mostra un'isteresi: la larghezza dell'isteresi è la differenza tra la soglia superiore e quella inferiore, quindi il bistabile è un comparatore di isteresi. Notare che v_I può anche essere un impulso di breve durata per dare inizio al processo di commutazione, quindi possiamo definirlo un trigger.

