
# Programmation des composants embarqués et systèmes.

Plan mémoire pour la configuration d'un robot




Réalisé par: Micipsa SADJI

16707683

# Plan mémoire

	A15	A1 4	A13	A1 2	A11	A10	A9	A8	A 7	A6	A5	A4	А3	A2	A1	A0	Adresses en hexadecimal
EPROM	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Ox000
EPROM	//	//	//	//	//	//	//	//	//	//	//	//	//	//	//	//	
EPROM	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	0xFFFF
RAM	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0x1000
RAM	//	//	//	//	//	//	//	//	//	//	//	//	//	//	//	//	
RAM	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	0X1000
SAM	0	0	1	0	Χ	Χ	Χ	Χ	X	X	X	X	Χ	Χ	Χ	Х	0x2000
RAD	0	0	1	1	Χ	Χ	Χ	Χ	X	X	X	X	Χ	Χ	Χ	Χ	0x3000
DAN	0	1	0	0	Χ	Χ	Χ	Χ	X	X	X	X	Χ	Χ	Χ	Х	0x4000
RED	0	1	0	1	Χ	Χ	Χ	Χ	X	Х	Χ	Χ	Χ	Χ	Χ	Х	0X5000
MaSTcAM	0	1	1	0	Χ	Χ	Χ	Χ	Х	Х	Х	Х	Χ	Χ	Χ	Х	0x6000
Mahli	0	1	1	1	Χ	Χ	Χ	Χ	X	Χ	Χ	Χ	Χ	Χ	Χ	Х	0x7000
APXS	1	0	0	0	Χ	Χ	Χ	Χ	Х	Х	Χ	Χ	Χ	Χ	Χ	Х	0x8000
Chemcam	1	0	0	1	Χ	Χ	Χ	Χ	X	Χ	Χ	Χ	Χ	Χ	Χ	Χ	0x9000
CheMin	1	0	1	0	Χ	Χ	Χ	Χ	X	Х	Χ	Χ	Χ	Χ	Χ	Χ	0xA000
Moteurs	1	0	1	1	Χ	Χ	Χ	Χ	X	X	X	X	Χ	Χ	Χ	Х	0xB000
Bras robotisé n°1	1	1	0	0	Х	X	X	X	Х	X	X	X	X	X	X	X	0XC000
Bras robotisé n°2	1	1	0	1	Х	X	Х	Χ	Х	Х	Х	Х	Х	Х	Х	Х	0xD000

### Le schéma :



### Code VHDL(testé et simulé sur modelSIM)

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity decode 4to16 top is
Port (X: in STD LOGIC VECTOR (3 downto 0); -- 4-bit input
Y: out STD LOGIC VECTOR (15 downto 0); -- 16-bit output
EN: in STD LOGIC); -- enable input
end decode 4to16 top;
architecture Behavioral of decode 4to16 top is
begin
process (X, EN)
begin
Y <= "111111111111111"; -- default output value
if (EN = '1') then -- active high enable pin
case X is
 when "0100" => Y <= "11110111111111111";
 when "0101" => Y <= "11111011111111111";
 when "0110" => Y <= "11111101111111111";
 when "0111" => Y <= "11111110111111111";
 when "1100" \Rightarrow Y <= "111111111111111;
 when "1101" => Y <= "11111111111111111;
```

# Captures d'écran de la simulation sur modelSim :

