低功耗,单相多功能电能计量 SoC

V98XX 是一款高性能、低功耗的单相电能计量 SoC 芯片,集成模拟前端、电能计量模块、增强型 8052 内核、RTC、WDT、Flash、SRAM 和 LCD 驱动等功能模块,可为单相多功能电能表提供单芯片解决方案。

特点

- 3.3V 或 5V 电源供电, 宽电压输入范围: 2.5V~5.5V
- 低功耗设计:
 - ▶ 全速工作时,芯片典型工作电流: 5.5mA
 - ▶ 休眠时, 芯片典型工作电流: 10µA
- 基准电压: 1.185V (10ppm/°C), 外部电容漏电时产生中断
- 支持灵活的防窃电应用
- 支持 LQFP-100/64、TQFP-48 和 SSOP-24 封装
- 工作温度: -40~+85°C
- 储存温度: -40~+125°C
- 计量特点:
 - ▶ 电流输入: 普通 CT 和锰铜分流器
 - Arr 4 路独立的过采样 Arr /Δ ADC: 1 路电压、2 路电流和 1 路多功能测量通道
 - ▶ 计量精度:
 - ✓ 满足 GB/T 17215.321-2008、GB/T 17215.322-2008 和 GB/T 17215.323-2008 的要求
 - ✓ 在电流 5000:1 动态范围内, 有功计量误差小于 0.1%
 - ✓ 在电流 3000:1 动态范围内, 无功计量误差小于 0.1%
 - ✓ 在电流 1000:1 动态范围内,电压/电流有效值计量误差小于 0.5%
 - ▶ 提供各种数据:
 - ✔ 电压/电流信号原始波形和直流分量
 - ✓ 瞬时/秒平均有功/无功功率和秒平均视在功率
 - ✔ 瞬时/秒平均电压/电流有效值
 - ✓ 正反向有功/无功电能
 - ✔ 线电压频率
 - ✓ 温度,测量精度±1°C
 - ✓ 电池电压/外部电压
 - ▶ 支持一路电流同时进行有功与无功电能计量,或者两路电流同时进行有功电能计量
 - ▶ 计量模式: 累加功率、电流有效值; 降频计量



▶ 支持软件校表:

- ✓ 支持角差校正,最小调整步长±0.02% (PF=0.5L)
- ✓ 支持有效值/功率比差校正
- ✓ 支持有功/无功功率二次补偿(offset 校正)
- ✓ 支持小电流加速校表
- ▶ 支持 CF 脉冲输出, CF 脉宽可设置
- ▶ 支持电压过零点中断
- ▶ 支持快速电流检测
- ▶ 支持起动/潜动判断,判断阈值可配置

MCU 及外设:

- ▶ 高性能 8 位 8052 兼容 MCU 内核,工作频率可编程,运算能力最高可达 26MHz/6.5mips
- ▶ 1路额外的比较器,支持比较器输出中断
- ▶ 集成起振电路和 PLL, 片外仅需一个 32768Hz 晶体
- ▶ 时钟管理: 晶体监测,停振报警并切换至内部 RC 时钟
- ▶ 128KB/64KB Flash 存储器,具有写保护和加密功能,支持 ISP 和 IAP
- ➤ 4KB 外部 SRAM 存储器
- ▶ 高性能 RTC,支持温度补偿,实时秒脉冲校正,全温度范围内计时误差小于 5ppm
- ▶ 最多 5 路 UART, 其中一路支持红外通信
- ▶ 最多 2 路增强型 UART,支持 ISO/IEC 7816-3 协议 1 路通用串行通信接口(GPSI),支持 I²C 协议
- ▶ 最多 54 个可配置的 GPIO, 提供端口中断
- ▶ 最多 16 个快速 IO □
- ▶ 最多 12 个硬件定时器,支持 PWM 输出
- ➤ LCD 驱动:
 - 最多支持 4×40/6×38/8×36 段 1/3 Bias 或 1/4 Bias
 - 支持多种扫描频率
 - 驱动电压在 2.7V~3.3V 范围内可调,调整步长 100mV
- ▶ 时钟独立的硬件看门狗电路,增强系统的稳定性
- ▶ JTAG 实时调试系统
- ▶ 支持多种休眠唤醒方法,并可配置为唤醒复位/不复位

V98xx 各型号资源比较

型号	V9801S	V9811S	V9811A	V9811B	V9821	V9821S	V9881D
封装	LQFP100	LQFP64	LQFP64	LQFP64	TQFP48	TQFP48	SSOP24
				(7*7)			
Flash 存储器	128KB	128KB	64KB	64KB	64KB	64KB	64KB
SRAM	4KB	4KB	4KB	4KB	4KB	4KB	4KB

UART	5 路 UART, 其 中一路支持红 外通信; 2 路增 强型 UART, 支 持 ISO/IEC 7816-3 协议	4 路 UART,其中一路支持红外通信	4 路 UART,其中一路支持红外通信	4路UART,其中一路支持红外通信	3 路 UART,其中一路支持红外通信	3 路 UART,其中一路支持红外通信	1 路双向 UART, 支 持 红 外 通 信, 1 路单向 UART
GPI0	70	43	43	43	31	32	8
快速 I0 口	16	6	6	6	2	1	0
LCD	4×40/6×38/ 8×36 段	4×24/6×22/ 8×20 段	4×24/6×22/ 8×20 段	4×24/6×22/ 8×20 段	4×17/6×15/ 8×13 段	4×19/6×17/ 8×15 段	无

声明

杭州万高科技股份有限公司保留对本手册所涉及的产品及相关的技术信息进行补正或更新的权利。使用本手册时,请您从我们的销售渠道或登录公司网站 http://www.vangotech.com 获取最新信息。

特点		1
声明		4
目录		5
第1章	引脚分布图	9
第 2 章 2.1 2.2 2.3 2.4 2.5	2.4.1 数字 I/O 特性 2.4.2 存储器特性	20 21 22 22 23
第3章	功能框图	24
第4章	特殊功能寄存器(SFR)	30
第 5 章 5.1 5.2 5.3 5.4	5.4.1 片外输入 RSTN 复位 5.4.2 上电复位 (POR) /欠压复位 (BOR) 5.4.3 WDT 溢出复位	35 41 41 41 42 42
第 6 章 6.1 6.2 6.3 6.4	8052 MCU 结构 存储器和地址映射 6.1.1 IRAM 和 SFR 6.1.2 数据存储器空间 6.1.3 程序存储器空间 指令集 可编程的 MOVX 访问周期 双数据指针	43 44 48 51 56
第7章	模拟控制寄存器	58
第 8 章 8.1 8.2 8.3 8.4 8.5	电源系统	75 76 76 77
第9章 9.1 9.2 9.3	时钟	80 81

9.4 PLL	时钟产生电路	
9.4.1	开启 PLL 并调整 PLL 时钟频率	82
9.4.2	50Hz/60Hz 电网应用对时钟频率的影响	83
9.5 MCL	J时钟和电能计量时钟的时钟源切换	83
9.5.1	普通操作方式切换 MCU 和电能计量时钟源	83
9.5.2	快速操作方式切换 MCU 时钟源	
9.5.3	普通操作方式 V.S 快速操作方式切换 MCU 时钟源	
	系统相关寄存器	
• • •		
	唤醒	
10.1 休	眠状态	
10.1.1	恢复供电复位	
10.1.2	IO 休眠唤醒复位	97
10.1.3	RTC 休眠唤醒复位	98
10.1.4		
10.1.5	休眠/唤醒 - 使用普通操作方式	98
10.1.6		
10.2 休	眠相关寄存器	
	N.B.	400
	计量	
•	存器列表和使用说明	
11.1.1	71, 11, 21, 21, 31, 31, 31, 31, 31, 31, 31, 31, 31, 3	
11.1.2	11 = 14 14 14 100	
11.1.3	· · · · · · · · · · · · · · · · · · ·	
11.1.4	DC 17 3/1 17 HR	
_	能计量时钟	
	准电压	
	拟信号输入	
	拟/数字转换	
	流计量通道选择	
	差校正	
/-	字信号输入	_
11.9 快	速电流检测	134
11.10 有	效值计算和校正	134
	在功率计算	
11.12 有	功/无功功率计算和校正	136
11.12.	1 有功功率计算	136
11.12.	2 无功功率计算	137
11.13 能	量累加和 CF 脉冲输出	138
11.13.	1 能量累加和脉冲产生	138
11.13.	2 CF 脉冲输出	
	动 / 潜动判断	
	电压频率测量	
	通道测量	
11.16.		
11.16.		
11.16.		
_	量模块初始化	
	里侯庆初如化······表·····表	
11.18 1x		
	1 月异公式	
11.10.	4 収仪月4	T40





第 12	2 章	模拟比	七较器	150
第 13	3 章	中新挖	空制系统	151
	13.1		断资源	
	13.2		断级别	
	13.3		断处理	
	13.4		新控制 SFR	
	13.5		断扩展	
		3.5.1	中断向量 8	
	_	3.5.2	中断向量 9	
	_	3.5.3	中断向量 10	
	_	3.5.4	中断向量 11	
第 14			Γ/Timer	
	14.1		付器 / 计数器	
	_		TIMERA	
			TIMER0/TIMER1/TIMER2	
	14.2	_	RT	
		1.2.1	UART1	
		1.2.2	扩展外设 UART	
		1.2.3	UART 的模式选择	
	14.3		国型 UART (EUART) (V9801S)	
	_	1.3.1	EUART 相关寄存器	
		1.3.2	EUART 通信时序	
		1.3.3	EUART 通信波特率	
		1.3.4	EUART 数据发送与接收	
	14	.3.5	EUART 的智能卡通信应用	195
第 1:	5 章	通用串	串行通信接口(GPSI)	197
	15.1	通信	盲帧结构	197
	15.2	GPS	SI 通信频率	198
	15.3	启动	动数据收发	198
	15.4	GP9	SI 中断	199
	15	5.4.1	GPSI 接口	199
	15.5	GP9	SI 接口用于 I ² C 通信	200
	15.6	GPS	SI 接口相关寄存器	201
第 10	6 辛	I CD II	驱动电路	203
	0 卓 16.1		驱动电路 D 驱动电路结构图	
	16.2		D 驱动电路相关引脚	
	16.3		亨产生电路	
	16.4		D 驱动电压	
	16.5		D 驱动电压	
	16.5		D 驱动力式	
	16.7		D 工作电视	
	-		D 驱小绫件句仔器	
	16.8			
第1	7 章	GPIO)	223
	17.1	_		_
	17.2			
	17.3			
	17.4			
	17.5	Ρ4.		231




17.6 P5	232
17.7 P6	234
17.8 P7	235
17.9 P8	236
17.10 P9	237
17.11 P10	240
第 18 章 看门狗定时器(Watchdog Timer,WDT)	243
18.1 WDT 时钟源	
18.2 清空 WDT 计数	243
18.3 WDT 溢出复位原理	244
18.4 WDT 相关寄存器	245
第 19 章 RTC	247
19.1 RTC 相关寄存器	247
19.2 读写 RTC	252
19.2.1 写 RTC	252
19.2.2 读 RTC 数据	252
19.3 RTC 计时	252
19.4 RTC 中断	252
19.4.1 RTC 非法数据中断	252
19.4.2 RTC 秒中断	253
19.5 高频秒脉冲校正	253
19.6 RTC 校正	
19.6.1 利用高频秒脉冲校正 RTC	
19.6.2 利用标准秒脉冲校正 RTC	
19.6.3 温度补偿校正 RTC	254
第 20 章 封装尺寸图	256
图索引	260
表索引	263
版本再新说明	269


第1章 引脚分布图











下表"类型"一栏中, I=输入; O=输出; P=电源; G=地。



							בין יו נליף מו כ
V9801 S	V9811 S/ V9811 A/ V9811 B	V9821	V9821 S	V9881 D	名称	类型	功能说明
1	1	1	1	21	сто	0	32768Hz 晶体振荡输出。 芯片内部集成起振电路,片外只需要一个 32768Hz 的晶体。
2~3					NC	-	无连接。
4				12	VSS	G	地。
5	2	2	2	22	VDCIN	I	掉电监测输入。
6	3				ВАТ	I	测量系统电池电压输入。从该引脚输入的待测电压信号的范围为-200mV~3.8V。 不连接电池时,该引脚必须浮空,不应接地。
7~8	4				NC	_	无连接。
9	5	28		13	DVCC	Р	数字电源电压输出,接 4.7uF+0.1uF 电容。
10	6	29	4	14	LDO33	Р	模拟 3.3V 电压输出。该引脚外部应连接一个由一个≥4.7μF和一个0.1μF去耦电容组成的并联电路后,再接地。 在 3.3V 系统下,建议将该引脚直接连接到
							VDD5 引脚。
11	7	3	5	23	VDD5	P	电源输入。外部应连接一个 10μF 去耦电容, 然后接地。
					VDD3	r	在 3.3V 系统下,建议将该引脚直接连接到 LDO33 引脚。
12	8	4	6		VSS	G	地。
13	9	5	7	24		. ,	片上基准电压输出。
					REF	I/ O	外部应先连接一个 1µF 的去耦电容, 然后再接 地。
14					им	Ι	多功能测量通道输入。用于测量电池电压/任意电压信号。从该引脚输入的待测电压信号的范围为-200mV~3.4V。
15	10	6	8	1	UP	I	电压信号 P 端输入。
16	11	7			UN	I	电压信号 N 端输入。
17					VSS	G	地。
18	12	8	9	2	IAP	I	电流通道 A 电流信号 P 端输入。
19	13	9	10	3	IAN	I	电流通道 A 电流信号 N 端输入。

							בין יון נלידימון כ
V9801 S	V9811 S/ V9811 A/ V9811 B	V9821	V9821 S	V9881 D	名称	类型	功能说明
20	14	10	11	4	IBN	I	电流通道 B 电流信号 N 端输入。
21	15	11	12	5	IBP	I	电流通道 B 电流信号 P 端输入。
22	16	12	13	6	MODE1	I	芯片工作模式选择: 0: 调试模式; 1: 正常运行模式。
23					MODE0	I	接地。
24~25					P10.7~ P10.6	I/ O	快速 GPIO 口。
26	17	13	14	7	P0.0 TDO	I/ O	普通 GPIO 口。 JTAG 口。当 MODE1 输入低电平时,该引脚用于测试数据输出(TDO)。
27	18	14	15	8	P0.1 TDI	I/ O	普通 GPIO 口。 JTAG 口。当 MODE1 输入低电平时,该引脚用于测试数据输入(TDI)。
28	19	15	16	9	P0.2 TMS WAKEU P3	I/ O	普通 GPIO 口。 JTAG 口。当 MODE1 输入低电平时,该引脚用于测试模式选择(TMS)。 当 IOP0 位 (bit1, IOWK, SFR 0xC9) 置 1时,该引脚可用于 IO 休眠唤醒输入,唤醒边沿可设置。
29	20	16	17	10	P0.3 TCK WAKEU P4	I/ O	普通 GPIO 口。 JTAG 口。当 MODE1 输入低电平时,该引脚用于测试时钟输入(TCK)。 当 IOP0 位 (bit1, IOWK, SFR 0xC9) 置 1时,该引脚可用于 IO 休眠唤醒输入,唤醒边沿可设置。
30	21	17	18		P1.4 TXD5 INT1 PLLDIV WAKEU P1	I/ O	用户可通过 P1.4 功能选择寄存器 (P14FS, 0x28C8) 配置该引脚的功能。 普通 GPIO 口。 UART5 发送数据输出。 端口中断 1 输入,下降沿有效。 高频分频后的系统时钟输出,可用于高频秒脉冲输出。 IO 休眠唤醒,唤醒边沿可设置。

V9801 S	V9811 S/ V9811 A/ V9811 B	V9821	V9821 S	V9881 D	名称	类型	功能说明
31	22	18	19	11	P1.3 RXD5 INT0 CFx SP PLLDIV WAKEU P2	I/ O	用户可通过 P1.3 功能选择寄存器 (P13FS, 0x28C7) 配置该引脚的功能。普通 GPIO 口。 UART5 接收数据输入。 端口中断 0 输入,下降沿有效。 可配置的 CF 脉冲输出。用户可通过配置寄存器 P13FS (0x28C7),使该引脚用于 E1/E2 能量 CF 脉冲输出 (CF1/CF2)。 RTC 秒脉冲输出。进行 RTC 校正时,每 30s 内,第 1~29 秒,每秒钟输出一个未校正的脉冲,第 30 秒,输出一个校正过的脉冲,使 30s 内每个脉冲的平均宽度为 1s。 高频分频后的系统时钟输出,可用于高频秒脉冲输出。 IO 休眠唤醒,唤醒边沿可设置。
32	23				P1.2 TXD1 T2EX INT3	I/ O	用户可通过 P1.2 功能选择寄存器 (P12FS, 0x28C6) 配置该引脚的功能。 普通 GPIO 口。 UART1 发送数据输出。 Timer2 捕获/重载触发信号输入。 端口中断 3 输入,下降沿有效。 用户可通过 P1.1 功能选择寄存器 (P11FS, 0x28C5) 配置该引脚的功能。
					RXD1 T1 INT2	I/ O	普通 GPIO 口。 UART1 接收数据输入。 Timer1 外部输入。 端口中断 2 输入,下降沿有效。

V9801 S	V9811 S/ V9811 A/ V9811 B	V9821	V9821 S	V9881 D	名称	类型	功能说明
34					P1.0 SP	I/ O	用户可通过 P1.0 功能选择寄存器(P10FS,0x28C4)配置该引脚的功能。普通 GPIO 口。 RTC 秒脉冲输出。进行 RTC 校正时,每 30s 内,第 1~29 秒,每秒钟输出一个未校正的脉冲,第 30 秒,输出一个校正过的脉冲,使 30s 内每个脉冲的平均宽度为 1s。
35					P10.3	I/ O	快速 GPIO 口。
36					P10.2 E2RX	I/ O	快速 GPIO 口。 EUART2(增强型 UART2)通讯数据接收。
37					P10.1 E2TX	I/ O	快速 GPIO 口。 EUART2(增强型 UART2)通讯数据发送。
38					P10.0 E1RTX	I/ O	快速 GPIO 口。 EUART1(增强型 UART1)通讯数据接收与 发送。
39					P9.7 PWMCL K	I/ O	用户可通过 P9 功能选择寄存器(P9FS,OxAD)配置该引脚的功能。 快速 GPIO 口。 可调整脉冲宽度时钟输出,当 EUART 接口作 智能卡通信时,此时钟输出用作智能卡输入时 钟。
40	25	19			P9.6 CF1	I/ O	用户可通过 P9 功能选择寄存器 (P9FS, 0xAD) 配置该引脚的功能。 快速 GPIO 口。 E1 能量 CF 脉冲输出。
41	26				P9.5 CF2	I/ O	用户可通过 P9 功能选择寄存器 (P9FS, 0xAD) 配置该引脚的功能。 快速 GPIO 口。 E2 能量 CF 脉冲输出。

							בן יוי נל דייוונ
V9801 S	V9811 S/ V9811 A/ V9811 B	V9821	V9821 S	V9881 D	名称	类型	功能说明
42					P9.4 SP	I/ O	用户可通过 P9 功能选择寄存器 (P9FS, 0xAD) 配置该引脚的功能。 快速 GPIO 口。 RTC 秒脉冲输出。进行 RTC 校正时,每 30s 内,第 1~29 秒,每秒钟输出一个未校正的脉冲,第 30 秒,输出一个校正过的脉冲,使 30s 内每个脉冲的平均宽度为 1s。
43	27				P9.3 PLLDIV	I/ O	用户可通过 P9 功能选择寄存器 (P9FS, 0xAD) 配置该引脚的功能。 快速 GPIO 口。 高频分频后的系统时钟输出,可用于高频秒脉冲输出。
44					CF1	О	E1 能量 CF 脉冲输出。
45~48	28~31	20~2	20~23		P3.0~P 3.3 COM0 ~COM 3	I/ O	普通 GPIO 口。 COM 口。
49	32	24	24		P4.0 SEG0 COM4	I/ O	普通 GPIO 口。 当 LCDTYPE=0b00 (bit[5:4], LCDCtrl, 0x2C1E)时,该引脚复用为普通 GPIO 口和 SEG0 口。 当 LCDTYPE=0b01/0b10/0b11 时,该引脚 复用为普通 GPIO 口和 COM4 口。
50	33	25	25			I/ O	普通 GPIO 口。 当 0b00 (bit[5:4], LCDCtrl, 0x2C1E)时,该引脚复用为普通 GPIO 口和 SEG1 口。 当 LCDTYPE=0b01/0b10/0b11 时,该引脚复用为普通 GPIO 口和 COM5 口。
51~56					P4.2~P 4.7 SEG2~ SEG7	I/ O	普通 GPIO 口。 LCD 的 SEG 输出引脚。

V9801 S	V9811 S/ V9811 A/ V9811 B	V9821	V9821 S	V9881 D	名称	类型	功能说明
57	34	26	26		P5.0 SEG8 COM6	I/ O	普通 GPIO 口。 当 LCDTYPE=0b01 或 0b00 (bit[5:4], LCDCtrl, 0x2C1E) 时,该引脚复用为普通 GPIO 口和 SEG8 口。 当 LCDTYPE=0b10 或 0b11 时,该引脚复用 为普通 GPIO 口和 COM6 口。
58	35	27	27		P5.1 SEG9 COM7	I/ O	普通 GPIO 口。 当 0b01 或 0b00 (bit[5:4], LCDCtrl, 0x2C1E)时,该引脚复用为普通 GPIO 口和 SEG9 口。 当 LCDTYPE=0b10 或 0b11 时,该引脚复用 为普通 GPIO 口和 COM7 口。
59~83	36~53	30-40	28~40		P5.2~P 8.2 SEG10 ~SEG3 4	I/ O	普通 GPIO 口。 LCD 的 SEG 输出引脚。
84	54	41	41		P9.0 TA0 SEG35	I/ O	用户可通过 P9 功能选择寄存器(P9FS,OxAD)配置该引脚的功能。 快速 GPIO 口。 TimerA 比较/捕获模块 0 的输入或输出。 LCD 的 SEG 输出引脚。
85					SEG36	0	LCD 的 SEG 输出引脚。
86					SEG37 M0	I/ O	LCD 的 SEG 输出引脚。 M 通道信号输入,用于测量系统电池电压或外部电压信号。从该引脚输入的待测电压信号的范围为-200mV~3.4V。 当该引脚用于 M 通道信号输入时,用户必须关闭引脚的 SEG 输出功能。

V9801 S	V9811 S/ V9811 A/ V9811 B	V9821	V9821 S	V9881 D	名称	类型	功能说明
87~88	55~56	42	42	15	SEG38 ~SEG3 9 M1~M 2 CMPB	I/ O	LCD 的 SEG 输出引脚。 M 通道信号输入,用于测量系统电池电压或外部电压信号。从 M1 或 M2 引脚输入的待测电压信号的范围为-200mV~3.4V。 模拟比较器 CMPB 的信号输入,其中 SEG39 对应 CMPB 的正输入,SEG38 对应 CMPB 的负输入。 当该引脚用于 M 通道信号输入或模拟比较器 CMPB 的信号输入时,用户必须关闭引脚的 SEG 输出功能。
89	57				P9.1 TA1 SDSP SDA	I/ O	用户可通过 P9 功能选择寄存器 (P9FS, 0xAD) 配置该引脚的功能。快速 GPIO 口。 TimerA 比较/捕获模块 1 的输入或输出。标准秒信号输入。当该引脚作标准秒信号输入时,输入使能。通用串行通信(GPSI)数据信号输入。
90	58				P9.2 TA2 SCL	I/ O	用户可通过 P9 功能选择寄存器 (P9FS, 0xAD) 配置该引脚的功能。快速 GPIO 口。 TimerA 比较/捕获模块 2 的输入或输出。 通用串行通信 (GPSI) 时钟信号输入。
91	59	43	43	16	P2.5 TXD2	I/ O	用户可通过 P2.5 功能选择寄存器(P25FS, 0x28CE)配置该引脚的功能。 GPIO 口。 UART2 发送数据输出。该引脚作 TXD2 用时,可以选择发送带有 38kHz 载波的信号。
92	60	44	44	17	P2.4 RXD2	I/ O	用户可通过 P2.4 功能选择寄存器(P24FS,0x28CD)配置该引脚的功能。GPIO 口。UART2 接收数据输入。该引脚作 RXD2 用时,如用作红外通信时,需要外接红外解调器件。

V9801 S	V9811 S/ V9811 A/ V9811 B	V9821	V9821 S	V9881 D	名称	类型	功能说明
93					P2.3 TXD3	I/ O	用户可通过 P2.3 功能选择寄存器 (P23FS, 0x28CC) 配置该引脚的功能。 GPIO 口。 UART3 发送数据输出。
94					P2.2 RXD3	I/ O	用户可通过 P2.2 功能选择寄存器 (P22FS, 0x28CB) 配置该引脚的功能。 GPIO 口。 UART3 接收数据输入。
95	61	45	45		P2.1 TXD4 T0	I/ O	用户可通过 P2.1 功能选择寄存器(P21FS, 0x28CA)配置该引脚的功能。 GPIO 口。 UART4 发送数据输出。 Timer0 外部输入。
96	62	46	46	18	P2.0 RXD4 T2 OSC	I/ O	用户可通过 P2.0 功能选择寄存器 (P20FS, 0x28C9) 配置该引脚的功能。 GPIO 口。 UART4 接收数据输入。 Timer2 外部输入。 OSC 时钟输出。
97~98					P10.4~ P10.5	I/ O	快速 GPIO 口。
99	63	47	47	19	RSTn	I	复位输入,低电平有效。必须保持低电平 5ms 以上才有效。
100	64	48	48	20	CTI	I	32768Hz 晶体振荡输入。芯片内部集成起振 电路,片外只需要一个 32768Hz 的晶体。

第2章 电气特性

2.1绝对最大额定值

超出下列最大/最小值的工作条件可能会造成芯片的永久性损伤。

参数	最小	最大	单位	说明
模拟电源电压	-0.3	+8.0	V	相对于地
电流采样通道输入电压	-0.3	+5.0	V	相对于地
电压采样通道输入电压	-0.3	+5.0	V	相对于地
工作温度	-40	+85	°C	
存储温度	-40	+125	°C	
结温	-	150	°C	
引脚温度(焊接 ,10 秒)	-	300	°C	

2.2 计量性能

如无特别说明,以下表中所有典型值规格均在 TA=25°C,VDD5=5.0V \pm 10%,电能计量时钟频率(f_{MTCLK})为 3.2768MHz 条件下测得。

参数	典型	单位	说明
通道间相差			
PF=0.8 容性	±0.05	度	电压滞后电流 37°
PF=0.5 感性	±0.05	度	电压超前电流 60°
有功电能计量			
误差	0.1	%	动态范围 5000:1 @ 25°C
带宽	1.6	kHz	
无功电能计量			
误差	0.1	%	动态范围 3000:1 @ 25°C
带宽	1.6	kHz	
视在电能计量			
误差	0.5	%	动态范围 1000:1 @ 25°C
电压/电流有效值计量			
误差	0.5	%	动态范围 1000:1 @ 25°C
带宽	1.6	kHz	
CF 脉冲输出			

参数	典型	单位	说明
最大输出频率	6.4	kHz	
占空比	50%		当 CF 周期小于两倍 CF 脉宽(配置)时
最大脉宽	80	ms	可配置
频率测量分辨率	0.05	Hz	测量范围 35~75Hz
温度测量误差	±1	°C	测量范围-40~+85°C

2.3 模拟电路特性

如无特别说明,以下表中所有最大/小值规格适用于整个推荐工作范围内(T=-40°C~+85°C, VDD5=3.3V或5.0V)。如无特别说明,以下表中所有典型值规格均在 TA=25°C, VDD5=5.0V±10%条件下测得。

参数	最小	典型	最大	单位	说明
中海(4) (1) (1)	3.6	5.0	5.5	V	5V 供电
电源输入(VDD5) ———————————————————————————————————	2.5	3.3	3.6	V	3.3V 供电
3.3V LDO			,		
电压	2.8	3.3	3.5	V	VDD5≥4V,I _{L33} =16mA。可编程。
负载电流(I L33)			30	mA	数字 IO 口(GPIO 端口)由 3.3V-LDO 供电,IO 上消耗的总电流不能大于 3.3V-LDO 的最大驱动能力。
数字电源电路					
电压	1.3	1.8	2.0	V	
负载电流(I _{LD})			35	mA	
POR/BOR 检测门限		1.4		V	偏差为±10%
掉 电 检 测 门 限 (VDCIN)					
输入电压	0		LDO33	V	LDO33
输入阻抗		1.5		ΜΩ	
掉电检测门限 (PWRDN)		1.0		V	
上电检测门限 (PWRUP)		1.1		V	
模拟输入信号				,	
单端输入信号	-200		+200	mV	峰值
ADC 性能					
直流失调			15	mV	
有效位数		20		bit	不包含符号位

参数	最小	典型	最大	单位	说明
信号带宽(-3dB)		1.6		kHz	
ADC 工作电流		,	,	,	
电压 ADC		307		μΑ	
电流 ADC		485		μΑ	f _{ADC} =819.2kHz
M 通道 ADC		238		μΑ	
片内晶体起振电路		T			
输入晶体频率		32.768		kHz	
片上基准电压		T			
偏差	-18		18	mV	
电源抑制比		80		dB	
温度系数		10	30	ppm/°C	
输出电压		1.185		V	
模拟比较器 CB		T			
输入电压范围	0		VDD5-0.8	V	
功耗		186.2		nA	输入偏置电流为 20nA;
延时	2.7	3.0	4.0	μs	输入 50kHz 方波。
功耗		664.6		nA	输入偏置电流为 200nA;
延时	0.20	0.37	0.60	μs	输入 50kHz 方波。

2.4数字电路特性

2.4.1 数字 I/O 特性

如无另外说明,以下表中所有最大/小值规格适用于整个推荐工作范围内(T=-40°C $\sim+85$ °C,VDD5=3.3V 或 5.0V)。

参数	最小	典型	最大	单位	说明		
数字 IO,输出							
输出高电平, V oн	2.4			V			
Isource		10	12	mA	12mA 电流短时间内不会对芯片造成损坏;		
输出低电平 VoL			0.4	V	长时间大于 10mA 的电流会对芯片造成损坏。		
Isink		10	12	mA			
数字 IO,输入							
输入高电平, V INH	2.0			V			
输入低电平, V _{INL}			0.8	V			

2.4.2 存储器特性


如无另外说明,以下表中所有最大/小值规格适用于整个推荐工作范围内(T=-40°C ~+85°C,VDD5=3.3V 或 5.0V)如无特别说明,以下表中所有典型值规格均在 TA=25°C, $VDD5=5.0V\pm10$ %, $f_{MCU}=13.1072$ MHz 条件下测得。

参数	最小	典型	最大	单位	说明
Flash 存储器					
Flash 读脉冲宽度		76		ns	
Flash 擦/写次数	20000			次	-40~+85°C
Flash 数据保持时间	100			年	25°C
Flash 数据保持时间	10			年	85°C
字节写时间		40		μs	
页擦除时间(512字节)		40		ms	
全擦除时间		40		ms	
RAM				_	
RAM 数据保持电压	1.62			V	DVCC 输出电压


2.5 典型工作电流

参数	典型	单位	说明
全速工作	5.5	mA	fмсu=13.1072MHz,fмтськ=3276.8kHz,fаdc=819.2kHz,开启 4 路 ADC 通道。
休眠	10	μΑ	数字/模拟电源输出 1.8V,晶振电路和 RTC 正常工作,系统监控电路正常工作,RAM 保持数据,电压监测电路以及复位电路正常工作。Max:14.5μA


第3章 功能框图




*1.2V REF_LP表示芯片内部的低功耗基准电压模块,不可关闭。该模块为3.3V LDO和数字电源电路提供基准电压,并可被配置为模拟比较器CB的反向信号源输入。




*1.2V REF_LP表示芯片内部的低功耗基准电压模块,不可关闭。该模块为3.3V LDO和数字电源电路提供基准电压,并可被配置为模拟比较器CB的反向信号源输入。




*1.2V REF_LP表示芯片内部的低功耗基准电压模块,不可关闭。该模块为3.3V LDO和数字电源电路提供基准电压,并可被配置为模拟比较器CB的反向信号源输入。



*1.2V REF_LP表示芯片内部的低功耗基准电压模块,不可关闭。该模块为3.3V LDO和数字电源电路提供基准电压,并可被配置为模拟比较器CB的反向信号源输入。



*1.2V REF_LP表示芯片内部的低功耗基准电压模块,不可关闭。该模块为3.3V LDO和数字电源电路提供基准电压,并可被配置为模拟比较器CB的反向信号源输入。



*1.2V REF_LP表示芯片内部的低功耗基准电压模块,不可关闭。该模块为3.3V LDO和数字电源电路提供基准电压,并可被配置为模拟比较器CB的反向信号源输入。

第4章 特殊功能寄存器(SFR)

表 4-1 特殊功能寄存器列表(SFR)

地址	寄存器	Bit 7	bit 6	bit 5	bit 4	bit 3	Bit 2	bit 1	bit 0
80h	SysCtrl	MEAFRQ	FWC	FSC	PMG	LCDG	SLEEP1	SLEEP0	MCUFRQ
81h	SP	-	_	-	-	-	-	-	-
82h	DPL0	-	_	-	-	-	-	-	-
83h	DPH0	-	_	-	-	-	-	-	-
84h	DPL1	-	_	-	-	-	-	-	-
85h	DPH1	-	_	-	-	-	-	-	-
86h	DPS	0	0	0	0	0	0	0	SEL
87h	PCON	SMOD0	-	1	1	GF1	GF0	STOP	IDLE
88h	TCON	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
89h	TMOD	GATE	C/T	M1	M0	GATE	C/T	M1	M0
8Ah	TL0	-	-	-	-	-	-	-	-
8Bh	TL1	-	-	-	-	_	-	-	-
8Ch	TH0	-	-	-	-	_	-	-	-
8Dh	TH1	-	-	-	-	-	-	-	-
8Eh	CKCON	-	-	T2M	T1M	TOM	MD2	MD1	MD0
8Fh	SPCFNC	0	0	0	0	0	0	0	WRS
90h	RTCPEN	-	-	-	-	-	-	-	-
91h	EXIF	IE5	IE4	IE3	IE2	1	0	0	0
92h	Reserved	-	-	-	-	-	-	-	-
93h	RTCYC	Y80	Y40	Y20	Y10	Y8	Y4	Y2	Y1

							•	30010 3010	HA V-
地址	寄存器	Bit 7	bit 6	bit 5	bit 4	bit 3	Bit 2	bit 1	bit 0
94h	RTCCH	-	-	C13	C12	C11	C10	C9	C8
95h	RTCCL	C7	C6	C5	C4	C3	C2	C1	C0
96h	INTRTC	-	-	-	-	-	RTC2	RTC1	RTC0
97h	RTCPWD		-	-	-	-	-	-	WE
98h	Reserved	-	-	-	-	-	-	-	-
99h	Reserved	-	-	-	-	-	-	-	-
9Ah	RTCSC	-	S40	S20	S10	S8	S4	S2	S1
9Bh	RTCMiC	-	M40	M20	M10	M8	M4	M2	M1
9Ch	RTCHC	-	-	H20	H10	H8	H4	H2	H1
9Dh	RTCDC	-	-	D20	D10	D8	D4	D2	D1
9Eh	RTCWC	-	-	-	-	W8	W4	W2	W1
9Fh	RTCMoC	-	-	-	Mo10	Mo8	Mo4	Mo2	Mo1
A0h	CBANK	-	-	-	-	-	-	B1	В0
A1h	Systate	-	P14WK	POR	-	IO	RTC/CF	PWRDN	PWRUP
A2h	Reserved	-	-	-	-	-	-	-	-
A3h	PLLLCK	-	-	-	-	-	-	-	PLLLCK
A4h	P9OE	P970EN	P960EN	P950EN	P940EN	P930EN	P920EN	P910EN	P900EN
A5h	P9IE	P97INEN	P96INEN	P95INEN	P94INEN	P93INEN	P92INEN	P91INEN	P90INEN
A6h	P9OD	-	-	-	-	-	-	-	-
A7h	P9ID	-	-	-	-	-	-	-	-
A8h	IE	EA	ES1	ET2	ES0	ET1	EX1	ET0	EX0
A9h	P100E	P1070EN	P106OEN	P1050EN	P1040EN	P1030EN	P1020EN	P1010EN	P1000EN
Aah	P10IE	P107INEN	P106INEN	P105INEN	P104INEN	P103INEN	P102INEN	P101INEN	P100INEN
Abh	P100D								

地址	寄存器	Bit 7	bit 6	bit 5	bit 4	bit 3	Bit 2	bit 1	bit 0
Ach	P10ID								
Adh	P9FS	P97FNC	P96FNC	P95FNC	P94FNC	P93FNC	P92FNC	P91FNC	P90FNC
Aeh	Reserved	-	-	-	-	-	-	-	-
Afh	IOWKDET	-	-	-	-	CFWK	P03WK	P02WK	P14WK
B8h	IP	1	PS1	PT2	PS0	PT1	PX1	PT0	PX0
C0h	SCON1	SM0_1	SM1_1	SM2_1	REN_1	TB8_1	RB8_1	TI_1	RI_1
C1h	SBUF1	-	-	-	-	-	-	-	-
C7h	IOEDG	P03EDG<1 >	P03EDG<0 >	P02EDG<1 >	P02EDG<0 >	P14EDG<1 >	P14EDG<0 >	P13EDG<1 >	P13EDG<0 >
C8h	T2CON	TF2	EXF2	-	-	EXEN2	TR2	C/T2	CP/RL2
C9h	IOWK	-	-	-	-	-	CFWKEN	IOP0	IORSTN
Cah	RCAP2L	-	-	-	-	-	-	-	-
CBh	RCAP2H	-	-	-	-	-	-	-	-
CCh	TL2	-	-	-	-	-	-	-	-
CDh	TH2	-	-	-	-	-	-	-	-
Ceh	WDTEN	-	-	-	-	-	-	-	-
CFh	WDTCLR	-	-	-	-	-	-	-	-
D0h	PSW	CY	AC	-	RS1	RS0	OV	-	Р
D8h	EICON	SMOD1	1	-	-	PFI	0	0	0
D9h	Reserved	-	-	-	-	-	-	-	-
Dah	RDRTC	-	-	-	-	-	-	-	-
DBh	DIVTHH	DIV23	DIV22	DIV21	DIV20	DIV19	DIV18	DIV17	DIV16
DCh	DIVTHM	DIV15	DIV14	DIV13	DIV12	DIV11	DIV10	DIV9	DIV8
DDh	DIVTHL	DIV7	DIV6	DIV5	DIV4	DIV3	DIV2	DIV1	DIV0



地址	寄存器	Bit 7	bit 6	bit 5	bit 4	bit 3	Bit 2	bit 1	bit 0
Deh	PLLCNTST	-	-	-	-	-	-	STT1	STT0
DFh	SECINT	-	1	SEC5	SEC4	SEC3	SEC2	SEC1	SEC0
E0h	ACC	-	-	-	-	-	-	-	-
E8h	EIE	1	1	1	EWDI	EX5	EX4	EX3	EX2
F0h	В	-	-	-	-	-	-	-	-
F8h	EIP	1	1	1	PWDI	PX5	PX4	PX3	PX2

阴影区域为系统 SFR。

表 4-2 系统状态寄存器 (Systate SFR, SFR 0xA1)

SFR 0xA	SFR 0xA1,R,系统状态寄存器,Systate						
位	位		默认值	功能说明			
Bit[7:6]	保留	-	-				
				判断复位原因,等级 1 复位标志位。			
bit5	POR	R	0	1,表示上次的复位是由 POR/BOR、RSTn 输入或 WDT 溢出复位引起。			
				当其它复位发生时,此标志位清零。			
Bit4	保留	-	0				
Bit3	IO	R	0	当该位置 1 时,表示系统在浅睡眠或者深睡眠状态下被 IO 端口输入信号变化唤醒。			
D.: 0		R	_			_	当该位置 1, 而 CFWK(bit3, IOWKDET, SFR 0xAF)为 0时,表示系统在浅睡眠状态下被 RTC 定时唤醒。
Bit2	RTC/CF		0	当该位与 CFWK 位同时置 1 时,表示系统在浅睡眠状态下因 CF 脉冲输出被唤醒。			
				当 VDCIN 引脚输入电压上升到 1.0V 时,PWRDN 位为 1,表示发生了掉电;			
Bit1	PWRDN	R	0	当 VDCIN 引脚输入电压下降到 1.1V 时,PWRDN 位为 0,表示没有发生掉电。如果掉电中断使能,掉电事件会向 MCU 提起中断。			



SFR 0xA1, R, 系统状态寄存器, Systate

位		R/W	默认值	功能说明
Bit0 PWRUP			当 VDCIN 引脚输入电压上升到 1.1V 时,PWRUP 位为 1,表示系统正常供电,或者从电池供电状态切换到了正常供电状态;	
	PWRUP	PWRUP R		当 VDCIN 引脚输入电压下降到 1.0V 时,PWRUP 位为 0,表示当前是电池供电,或者从正常供电状态切换到了电池供电状态。

注: 当发生 POR/BOR、片外输入 RSTn 复位或 WDT 溢出复位时,该寄存器被复位。

表 4-3 PLL 状态寄存器 (PLLLCK SFR, SFR 0xA3)

0xA3 SFR,R,PLL 状态寄存器,PLLLCK SFR							
位		默认值	功能	说明			
bit[7:1]	保留	0					
bit0	PLLLCK	0	判断 PLL 时钟状态是否锁定	1, 已锁定; 0, 未锁定			



第5章 复位

V98XX 的复位电路具有以下特点:

- 三个复位等级,分别对应不同的复位范围;
- 除RTC 校正寄存器、RTC 计时寄存器、IRAM 和 XRAM 内部存储的数据以及 Info 区信息外,其它所有电路 均可被复位;
- 调试模式下, WDT 溢出复位被屏蔽。

5.1复位相关寄存器

表 5-1 复位标志位相关寄存器

SFR 0xA1,R,系统状态寄存器,Systate						
位		R/W	默认值	功能说明		
Bit[7:6]	保留	-	-			
bit5	POR	R	0	判断复位原因,等级 1 复位标志位。 1,表示上次的复位是由 POR/BOR、RSTn 输入或 WDT 溢出复位引起。 当其它复位发生时,此标志位清零。		
Bit4	保留	-	0			
Bit3	IO	R	0	当该位置 1 时,表示系统在浅睡眠或者深睡眠状态下被 IO 端口输入信号变化唤醒。		
Bit2	RTC/CF	R	0	当该位置 1,而 CFWK(bit3,IOWKDET,SFR 0xAF)为 0 时,表示系统在浅睡眠状态下被 RTC 定时唤醒。 当该位与 CFWK 位同时置 1 时,表示系统在浅睡眠状态下因 CF 脉冲输出被唤醒。		
Bit1	PWRDN	R	0	当 VDCIN 引脚输入电压上升到 1.0V 时, PWRDN 位为 1,表示发生了掉电; 当 VDCIN 引脚输入电压下降到 1.1V 时, PWRDN 位为 0,表示没有发生掉电。如果掉电中断使能,掉电事件会向 MCU 提起中断。		
Bit0	PWRUP	R	0	当 VDCIN 引脚输入电压上升到 1.1V 时,PWRUP 位为 1,表示系统正常供电,或者从电池供电状态切换到了正常供电状态; 当 VDCIN 引脚输入电压下降到 1.0V 时,PWRUP 位为 0,表示当前是电池供电,或者从正常供电状态切换到了电池供电状态。		

注: 当发生 POR/BOR、片外输入 RSTn 复位或 WDT 溢出复位时,该寄存器被复位。

表 5-2 P0 休眠唤醒标志寄存器(IOWKDET, SFR 0xAF)

SFR 0xA	SFR 0xAF, R, P0 休眠唤醒标志寄存器, IOWKDET						
位	位		默认值	功能说明			
bit[7:4]	保留	-	-				
bit3	CFWK	R	0	当该位与 RTC/CF 位(bit2, Systate, SFR 0xA1)同时置 1 时,表明系统在浅睡眠状态下因 CF 脉冲输出被唤醒。			
Bit2	P03WK	R	0	当 IO 位(bit3,Systate,SFR 0xA1)置 1 时,如果该位置 1,表明在 浅睡眠或深睡眠下系统因端口 WAKEUP4(P0.3)上的输入信号变化而被 唤醒。			
Bit1	P02WK	R	0	当 IO 位(bit3, Systate, SFR 0xA1)置 1 时,如果该位置 1,表明在 浅睡眠或深睡眠下系统因端口 WAKEUP3(P0.2)上的输入信号变化而被 唤醒。			
Bit0	P14WK	R	0	当 IO 位(bit3,Systate,SFR 0xA1)置 1 时,如果该位置 1,表明在 浅睡眠或深睡眠下系统因端口 WAKEUP1(P1.4)上的输入信号变化而被 唤醒。			

当发生 POR/BOR、片外输入 RSTn 复位或 WDT 溢出复位时,该寄存器被复位。

表 5-3 IO 休眠唤醒边沿选择寄存器(IOEDG, SFR 0xC7)

SFR 0xC7, R/W, IO 休眠唤醒边沿选择寄存器, IOEDG						
位		R/W	默认值	功能说明		
				选择 WAKEUP4(P0.3)的唤醒边沿。		
L:4[7.6]	D03EDC	D ///		00/11: 下降沿;		
bit[7:6]	P03EDG	R/W	0	01: 上升沿;		
				10: 双边沿。		
			0	选择 WAKEUP3(P0.2)的唤醒边沿。		
D:+[E, 4]	DOSEDO	R/W		00/11: 下降沿;		
Bit[5:4]	P02EDG			01: 上升沿;		
				10: 双边沿。		
		R/W	0	选择 WAKEUP1 (P1.4) 的唤醒边沿。		
D:+[2,2]	D1 45DC			00/11: 下降沿;		
Bit[3:2]	P14EDG			01: 上升沿;		
				10: 双边沿。		
		BEDG R/W	0	选择 WAKEUP2(P1.3)的唤醒边沿。		
D:+[1.0]	D1 25DC			00/11: 下降沿;		
Bit[1:0]	P13EDG			01: 上升沿;		
				10: 双边沿。		

表 5-4 IO 休眠唤醒控制寄存器(IOWK, SFR 0xC9)

SFR 0xC9, R/W, IO 休眠唤醒控制寄存器, IOWK				
位		R/W	默认值	功能说明
Bit[7:3]	保留	-	-	
				使能 CF 脉冲输出将系统从浅睡眠状态下唤醒。
bit2	CFWKEN	R/W	0	1: 使能;
				0: 禁止。
				使能端口 WAKEUP4(P0.3)和 WAKEUP3(P0.2)用于 IO 休眠唤醒输入。
Bit1	IOP0	R/W	0	1: 使能;
				0: 禁止。
BitO IORSTN R/W 0		0	1: 休眠唤醒事件仅唤醒系统而不复位系统。在这种情况下,休眠唤醒事件发生后,CPU 继续执行程序,所有的电路均保持休眠前的状态,仅 SysCtrl (SFR 0x80) 中的 SLEEP1 和 SLEEP0 (bit[2:1]) 及 FWC 和 FSC (bit[6:5]) 被清零。	
				0: 休眠唤醒事件在唤醒系统的同时复位系统。在这种情况下,休眠唤醒事件发生后,系统回到 OSC 状态。

表 5-5 休眠唤醒间隔设置寄存器 1

SFR 0x96, R/W, 休眠唤醒间隔设置寄存器 1, INTRTC				
位		默认值	R/W	功能说明
bit[7:3]		0	R/W	
			R/W	000, 1 秒;
	RTC<2:0>	> 0 R/		001, 1分;
				010, 1 小时;
h:+[2.0]				011, 1 天;
bit[2:0]				100, 500 毫秒;
				101, 250 毫秒;
				110, 125 毫秒;
				111, 62.5 毫秒

表 5-6 休眠唤醒间隔设置寄存器 2

SFR 0xDF, R/W, 休眠唤醒间隔设置寄存器 2, SECINT				
位 R/W 默认值		默认值	功能说明	
Bit7	-	R/W	0	保留
Bit6	-	R/W	0	必须先将寄存器 INTRTC (SFR 0x96) 设置为 0x07, 再将该位置 1, 才能通过该寄存器的 bit[5:0]设置秒唤醒间隔时间。
Bit[5:0]	SEC	R/W	0	设置秒唤醒间隔时间,实际秒唤醒间隔时间为(bit[5:0]+1)s,其中 bit[5:0] 为 1~63(十进制)。 当 bit[5:0]为 0(十进制)时,RTC 唤醒间隔为 62.5ms。

5.2复位范围

V98XX 的复位电路可以分为三个复位等级,不同的复位等级有着不同的复位范围,如表 5-7 所示。

表 5-7 复位范围

	是否被复位?			
电路 	等级 1	等级 2	等级 3	
CPU	V	\checkmark	\checkmark	
中断控制系统	\checkmark	\checkmark	√	
定时器(Timer)	\checkmark	\checkmark	\checkmark	
UART	\checkmark	\checkmark		
GPSI	\checkmark	\checkmark	\checkmark	

			是否被复位?		
电路		等级 1	等级 2	等级 3	
FLASH 控制寄存器		√	\checkmark	Х	
SysCtrl, SFR 0x80)	√	\checkmark	Х	
IOEDG, SFR 0xC7	,	√	\checkmark	Х	
IOWK, SFR 0xC9		√	√	Х	
WDT		√	√	Х	
Systate, SFR 0xA	1	√	X	X	
IOWKDET, SFR 0x	(AF	√	Χ	X	
模拟控制寄存器		√	Χ	X	
电能计量 VMA 所有智	寄存器	√	X	X	
LCD 驱动电路		√	X	X	
GPIO		√	X	X	
	RTC 校正寄存器	X	X	X	
RTC	RTC 计时寄存器	X	X	X	
	RTC 其它寄存器	√	X	X	
IRAM		X	X	X	
XRAM		X	X	X	
Info 区信息(0x300	00~0x33FF)	X	X	X	

复位电路的框图如图 5-1 所示。




图 5-1 复位电路框图

5.3复位等级3

复位等级 3 包括调试复位。复位范围详见表 5-7。

5.4复位等级 2

复位等级 2 的事件主要是一些能将系统从休眠状态下唤醒的事件,包括恢复供电、IO 休眠唤醒、RTC 定时休眠唤醒和 CF 脉冲输出休眠唤醒。复位范围详见表 5-7。复位等级 1

复位等级 1 包括 WDT 溢出复位、片外输入的 RSTn 复位和模拟电路产生的 POR/BOR 复位,可以复位芯片上除了 RTC 校正寄存器、RTC 计时寄存器、IRAM 和 XRAM 之外的全部电路,详见表 5-7。

当复位等级 1 的复位事件发生时, POR 位(bit5, Systate, SFR 0xA1) 置标志位。

5.4.1 片外输入 RSTN 复位

当引脚 RSTn 上输入 5ms 以上的低电平时,芯片内部产生复位信号(低电平),芯片进入复位状态。RSTn 引脚上的电平拉高后,复位信号继续保持 4 个 OSC 时钟周期(约 122μs)。之后,复位信号释放。

RSTn 输入使用 RC 振荡器时钟进行滤波,以防静电干扰。




图 5-2 RSTn 输入复位时序

5.4.2上电复位(POR)/欠压复位(BOR)

上电复位(POR)/欠压复位(BOR)电路监测数字电源电路输出的电压(DVCC)。

电源上电过程中,当 DVCC 引脚上的输出电压低于 1.4V 时,芯片内部产生 POR 复位信号(低电平)。当 DVCC 引脚上的输出电压高于 1.4V 后,POR 复位信号会继续保持 4 个 OSC 时钟周期(约 $122\mu s$),之后,复位信号释放。

在电源掉电过程中,当 DVCC 上电压低于 1.4V (典型值)时,欠压复位(BOR)电路会输出复位信号(低电平)。

在调试模式下(MODE1 引脚输入低电平)看门狗会被屏蔽,PORUP 会保持为 1。




图 5-3 上电复位 (POR) /欠压复位 (BOR) 时序

5.4.3 WDT 溢出复位

WDT 溢出时产生 WDT 溢出复位。WDT 的工作原理,详见"看门狗定时器(Watchdog Timer,WDT)"。在调试模式下(MODE1 引脚输入低电平),WDT 溢出复位被屏蔽,且不会在 Systate SFR 中置标志位。

第6章 8052 MCU 结构

6.1 存储器和地址映射

V98XX 内含三个存储器模块,分别映射到不同的地址空间:

- 256B 的内部 SRAM (IRAM), 为 8052 MCU 的片上数据存储器,与 SFR 映射到同一地址空间;
- 4KB 的内部扩展 SRAM (XRAM), 与外设寄存器映射到 8052 MCU 的数据存储器空间;
- 128KB(V9801S/V9811S)/64KB(V9811A/V9811B/V9821/V9821S/V9881D)的片上 Flash 存储器,映射到 8052 MCU 的程序存储器空间。

6.1.1IRAM 和 SFR

IRAM 是 8052 MCU 的内部数据存储器, 共 256 字节。实现 CPU 的堆栈、工作寄存器组以及通用片内存储器(高 128 字节,只能间接寻址)。IRAM 中保存的数据在 DVCC 输出电压大于 1.62V 的条件下不会丢失,也不受复位的影响。地址范围 0x00 ~ 0xFF。




图 6-1 IRAM 和 SFR

低 128 字节 IRAM 的空间组织结构如图 IRAM 和 SFR 所示。最低端的 32 个字节地址 00h ~ 1Fh 形成了四组分别由 8 个寄存器 (R0 到 R7)构成的工作寄存器组。通过配置程序状态字寄存器 (PSW SFR, 0xD0)的 BIT4 (RS1)和 Bit3 (RS0)两个位,选择当前使用的是哪个工作寄存器组,详见表 寄存器组选择。地址 20h ~ 2Fh 共 16 个字节形成了可位寻址存储区域,位地址从 00h 到 7Fh。所有的低 128 字节 IRAM 都可以利用直接寻址或者间接寻址的方式进行访问。

表 6-1 寄存器组选择

寄存器	位	默认值	说明
			寄存器组选择位。默认为 0。
	D:+[4.2]		00, 工作寄存器组 0, 地址: 00h~07h;
0xD0,程序状态字寄存器,PSW SFR	Bit[4:3] RS1/RS0	0	01, 工作寄存器组 1, 地址: 08h~0Fh;
in) TOW SIN	K51/K50		10,工作寄存器组 2,地址: 10h~17h;
			11, 工作寄存器组 3, 地址: 18h~1Fh

高 128 字节 IRAM 与 SFR 寄存器共享一段相同的地址范围 (80h 到 FFh)。但是,上述两者真正的地址空间是相互独立的,并且利用不同的寻址方式进行访问: SFR 可直接寻址访问; 高 128 字节 IRAM 只能间接寻址访问。

6.1.2数据存储器空间

4096 字节的 XRAM 和外设寄存器都映射到数据存储器空间。

XRAM 的地址范围为 0000h~ 0FFFh,均可被自由访问。XRAM 中保存的数据在 DVCC 输出电压大于 1.62V 的条件下不会丢失,也不受复位的影响。

在芯片出厂前,芯片数据存储空间的 0x400~0x600 (Info 区,只读)即存储了芯片的温度曲线、RTC 校正信息、模拟控制寄存器推荐配置备份等信息,详见表 6-2。程序可以用访问外设的方式读取该地址范围内的信息。

数据存储器空间中,除 XRAM 和 Info 区的内容外,所有外设寄存器均可被复位,其中,LCD/GPIO/模拟控制寄存器/电能计量相关寄存器只会被等级 1 的复位设置为默认值,其他寄存器会被等级 1/2/3 的复位为默认值。Info 区的内容不会被复位,但是,发生等级 1 的复位事件后,该范围内的数据需要 2ms 的稳定时间,之后,CPU开始正常执行 Flash 中的程序。




图 6-2 数据存储器空间分配

表 6-2 Info 区地址分配

起始地址	功能说明	字节数	存储模式
0x401	另外说明	2	小端
0x403	另外说明	2	小端
0x405	另外说明	2	小端



起始地址	功能说明	字节数	存储模式
0x407	另外说明	4	小端
0x40B	另外说明	1	小端
0x40C	另外说明	4	小端
0x410	另外说明	2	小端
0x412	另外说明	2	小端
0x414	另外说明	1	小端
0x415	另外说明	1	小端
0x416	另外说明	2	小端
0x418	另外说明	1	小端
0x419	另外说明	1	小端
0x41A	另外说明	2	小端
0x41C	另外说明	1	小端
0x41D	另外说明	1	小端
0x41E	另外说明	2	小端
0x420	а	4	小端
0x424	b	4	小端
0x428	С	4	小端
0x42C	d	4	小端
0x430	е	4	小端
0x434	ADD33 值	2	小端
0x436	保留	2	小端
0x438	а	4	小端
0x43C	b	4	小端
0x440	С	4	小端
0x444	d	4	小端
0x448	е	4	小端
0x44C	ADD33 值	2	小端
0x44E	保留	2	小端
0x450	а	4	小端
0x454	b	4	小端

起始地址	功能说明	字节数	存储模式
0x458	С	4	小端
0x45C	d	4	小端
0x460	е	4	小端
0x464	ADD33 值	2	小端
0x466	保留	2	小端
0x468	保留	4	小端
0x46C	保留	2	小端
0x46E	保留	2	小端
0x470	保留	4	小端
0x474	保留	2	小端
0x476	保留	2	小端
0x478	保留	4	小端
0x47C	保留	2	小端
0x47E	保留	2	小端
0x480	温度偏移值备份一	2	大端
0x482	ADD33 值	2	大端
0x484	温度偏移值备份二	2	大端
0x486	ADD33 值	2	大端
0x488	温度偏移值备份三	2	大端
0x48A	ADD33 值	2	大端
0x48C	RTC 常温偏移备份一	2	大端
0x48E	ADD33 值	2	大端
0x490	RTC 常温偏移备份二	2	大端
0x492	ADD33 值	2	大端
0x494	RTC 常温偏移备份三	2	大端
0x496	ADD33 值	2	大端
0x498	晶体二次校准系数备份一	20	大端
0x4AC	ADD33 值	2	大端
0x4AE	晶体二次校准系数备份二	20	大端
0x4C2	ADD33 值	2	大端
0x4C4	晶体二次校准系数备份三	20	大端

起始地址	功能说明	字节数	存储模式
0x4D8	ADD33 值	2	大端
0x4DA	晶体定点温度备份一	2	大端
0x4DC	ADD33 值	2	大端
0x4DE	晶体定点温度备份二	2	大端
0x4E0	ADD33 值	2	大端
0x4E2	晶体定点温度备份三	2	大端
0x4E4	ADD33 值	2	大端
0x4E6	保留	2	大端
0x4E8	标准 RTC 捕获值	4	大端
0x4EC	目标芯片 RTC 捕获值	4	大端
0x4F0	保留	4	大端
0x4F4	SD502 版本号	4	大端
0x4F8	温度校正时的环境温度	4	大端
0x4FC	温度校正前的被校正芯片温度	4	大端
0x500	保留	256	

^{*}模拟控制寄存器备份是推荐的模拟控制寄存器配置,用户可根据读取到的信息对模拟控制寄存器进行配置。

6.1.3程序存储器空间

在 V9801S/V9811S 中,128KB 的片上 Flash 存储器(包括程序加密字节)和 Flash 控制寄存器映射到 MCU 的程序存储器空间。其中,Flash 控制寄存器控制着 Flash 的编程模式和功耗模式等,它们映射到程序存储器空间 地址 0x0401 和 0x0402。

表 6-3 Flash 控制寄存器 1(FCtrl1, 0x0402)

0x0402,R/W,Flash 控制寄存器 1,FCtrl1			
位		默认值	功能说明
Bit7 -		-	只有当该位为 1 时,对其它位的写操作才有效。
Bit6	CKSL	0	当 MCU 时钟频率(<i>f_{MCU}</i>)为 3.2768MHz 时,向该位写 0,才能对 Flash 存储器进行编程、页擦除或全擦除操作; 当 <i>f_{MCU}</i> =13.1072MHz 时,向该位写 1,才能对 Flash 存储器进行编程、页擦除或全擦除操作。
Bit[5:0]	保留	0	为保证系统正常工作,这些位必须采用默认值。

^{**}温度曲线参数 A/B/C/D/E 和温度常温偏移值的描述,详见"测量温度";

^{***}如果使用万高科技提供的晶体,用户可以从上述地址读取 RTC 校正程序所需的晶体频率常温偏移值、晶体二次校准系数和晶体项点温度的信息,进行 RTC 校正,详见 RTC 校正相关的应用笔记。

V9801S/V9811S 集成了 128KB 的片上 Flash 存储器, V9811A/V9811B/V9821/V9821S/V9881D 集成了 64KB 的片上 Flash 存储器具有写保护和加密功能,支持系统通过 ISP(在系统中编程,In-System Programming)和 IAP(在应用编程,In-Application Programming)方式对 Flash 存储器的内容进行访问和修改。

在 V9801S/V9811S 中 , 片 上 Flash 存储器被分为 256 页 ,每页 512 字节。在 V9811A/V9811B/V9821/V9821S/V9881D中,片上 Flash 存储器被分为 128页,每页 512 字节。

注意:

000400h~0005FFh 字节(即第3页)在出厂前已经预存了芯片相关的信息,所以,该页不能用于存储应用程序。

因为 V98XX 集成的 MCU 的地址总线宽度为 16-bit,最多只能寻址 64KB 的程序存储器空间。所以,对于超过 64KB 的的应用程序,用户可采用代码分页(Code Banking)技术,将应用程序分成多个小于或等于 32KB 的代码段,通过代码段选择寄存器(CBANK,SFR 0xA0),并结合软件,将这些代码段烧写入 Flash 中,供 MCU 访问。其中,Flash 存储器的 000000h~007FFFh 字节的内容(即图 6-中的 Common Area)总是映射到程序存储器空间 0x0000~0x7FFF 区域;而 Flash 存储器 008000h~01FFFFh 字节的内容(即图 6-中的 Bank1/Bank2/Bank3)则根据代码段选择寄存器(CBANK,SFR 0xA0)的配置,以 32KB 为单位,选择性地映射到程序存储器空间地址 0x8000~0xFFFF 区域(V9801S/V9811S)。对于不超过 64KB 的应用程序 Flash存储器的 000000h~00FFFFh 字节的内容不分 Bank (V9811A/V9811B/V9821/V9821S/V9881D)。

表 6-4 代码段选择寄存器(CBANK, SFR 0xA0)(V9801S/V9811S)

SFR 0xA0,R/W,代码段选择寄存器,CBANK					
位		默认值	功能说明		
bit[7:2]	bit[7:2] 保留				
		01	选择代码段。		
F:#E4 - O3			01, Bank1;		
bit[1:0]	B<1:0>		10, Bank2;		
			11, Bank3		




图 6-5 程序存储器空间分配(V9801S/V9811S)

表 6-5 代码段选择寄存器(CBANK, SFR 0xA0)(V9811A/V9811B/V9821/V9821S/V9881D)

SFR 0xA0,R/W,代码段选择寄存器,CBANK					
位		默认值	功能说明		
bit[7:2]	保留	0	保持默认值		
bit[1:0]	保留	01	保持默认值		

当 MODE1 引脚输入低电平时,芯片处于调试模式。此时,芯片的 4 个 PO 端口复用为 JTAG 端口,通过 JTAG 端口可以访问片内硬件的实时调试电路,使用 Vango 提供的 DLL 和编程器,在 Keil μ Vision IDE 或 IAR IDE 环境下进行调试和 ISP 操作。

调试时,请注释掉源程序中关于 从 PLL 切换到 OSC 时钟,进行休眠 等语句。

在调试模式下,系统无法进入休眠, POR 不会被屏蔽,WDT 溢出复位被屏蔽,且 WDT 溢出复位不会在系统状态寄存器(Systate, SFR 0xA1)中置标志位。处于休眠状态时,系统进入调试模式会产生一个恢复供电复位信号,但不一定会复位。

建议不在 JTAG 端口 (PO) 上接电容,以免程序烧写失败。



在正常模式下,即 MODE1 引脚输入高电平,用户仅能对 Flash 存储器进行 IAP 操作,此时,程序对 Flash 存储器的访问不受程序加密位(0x0400 的 bit0)的影响。在调试模式下,用户可对 Flash 存储器进行 IAP 操作或 ISP 操作,此时,程序或编程器对 Flash 存储器的的访问受程序加密位的影响,详见表 6-6。

表 6-6 对 FLASH 存储器的访问限制(V9801S/V9811S)

)) by) b		加密位为 0				加密位为 1			
访问方式	Flash 存储器字节	全擦除	写	读	页擦除	全擦除	写	读	页擦除
调试模式下访问 Flash 存储	00000h~17FFFh	,	Χ	Χ	Х	,	√	√	√
器(IAP或 ISP)	18000h~1FFFFh	V	Χ	√	X	√			
	00000h~003FFh		Χ	√	X		Χ	√	X
正常模式下进行 IAP 操作	00400h~1FFFFh	X	√		√	X	$\sqrt{}$	$\sqrt{}$	

ISP 操作结束后,需要对芯片进行硬件复位(片外输入 RSTn 复位)或者重新上电操作,以保证 ISP 读操作加密保护功能可靠生效。

表 6-7 对 FLASH 存储器的访问限制(V9811A/V9811B/V9821/V9821S/V9881D)

	·	加密位为 0				加密位为 1			
访问方式	Flash 存储器字节	全擦除	写	读	页擦除	全擦除	写	读	页擦除
调试模式下访问 Flash 存储器(IAP或 ISP)	00000h~0FFFh	√	Х	Х	х	√	√	√	√
	00000h~003FFh		Χ	√	Х		Χ	√	Х
正常模式下进行 IAP 操作	00400h~0FFFFh	X				X			

6.2指令集

指令集与业界标准的8051指令二进制代码兼容,指令集的功能也完全一样。不过,每个指令周期所需的时钟周期个数以及每个指令周期的执行时序与标准8051指令集的时序有所差异。一个指令周期包含4个时钟周期。

表 6-8 指令集

符号	功能
_A	累加器
Rn	寄存器 R0 到 R7
Direct	直接寻址的内部寄存器地址
@Ri	由 R0 或者 R1 作为指针所指向的内部寄存器(MOVX 指令除外)
Rel	补码表示的偏移地址
Bit	直接寻址的位地址
#data	8位常数
#data 16	16 位常数
addr 16	16 位目标地址



addr 11	11 位目标地址			
指令	功能描述	字节数	指令周期	Hex 格式 代码
算术指令				
ADD A, Rn	把 Rn 的值加到 A 上	1	1	28 - 2F
ADD A, direct	把直接寻址的内部寄存器地址中的内容加到 A 上	2	2	25
ADD A, @Ri	把 Ri 寻址的内部寄存器的值加到 A 上	1	1	26 - 27
ADD A, #data	把立即数的值加到 A 上	2	2	24
ADDC A, Rn	连同进位一起把 Rn 的值加到 A 上	1	1	38 - 3F
ADDC A, direct	direct 连同进位一起把直接寻址的内部寄存器地址中的内容加到 A 上		2	35
ADDC A, @Ri	连同进位一起把 Ri 寻址的内部寄存器的值加到 A 上	1	1	36 - 37
ADDC A, #data	连同进位一起把立即数加到 A 上	2	2	34
SUBB A, Rn	连同借位一起从 A 中减去寄存器的值	1	1	98 - 9F
SUBB A, direct	连同借位一起从 A 中减去直接寻址的内部寄存器地址中的内容	2	2	95
SUBB A, @Ri	连同借位一起从 A 中减去 Ri 寻址的内部寄存器的值	1	1	96 - 97
SUBB A, #data	连同借位一起从 A 中减去立即数的值	2	2	94
INC A	A 的值自加 1	1	1	04
INC Rn	Rn 的内容自加 1	1	1	08 - 0F
INC direct	直接寻址的内部寄存器地址字节内容自加 1	2	2	05
INC @Ri	Ri 寻址的内部寄存器的值自加 1	1	1	06 - 07
DEC A	A 的值自减 1	1	1	14
DEC Rn	Rn 的内容自减 1	1	1	18 - 1F
DEC direct	直接寻址的内部寄存器地址字节内容自减 1	2	2	15
DEC @Ri	Ri 寻址的内部寄存器内容自减 1	1	1	16 - 17
INC DPTR	DPTR 数据指针自加 1	1	3	A3
MUL AB	A乘B	1	5	A4
DIV AB	除法运算,A是被除数,B是除数	1	5	84
DA A	对A进行十进制调整	1	1	D4
逻辑运算指令				
ANL A, Rn	Rn 对 A 进行逻辑与运算	1	1	58 - 5F
ANL A, direct	直接寻址的内部寄存器地址字节内容对 A 进行逻辑与运算	2	2	35
ANL A, @Ri	Ri 寻址的内部寄存器内容对 A 进行逻辑与运算	1	1	56 - 57



				1111 6
ANL A, #data	立即数对 A 进行逻辑与运算	2	2	54
ANL direct, A	A 对直接寻址的内部寄存器地址字节内容进行逻辑与运算	2	2	52
ANL direct, #data	立即数对直接寻址的内部寄存器地址字节内容进行逻辑与运 算	3	3	53
ORL A, Rn	Rn 对 A 进行逻辑或操作	1	1	48 - 4F
ORL A, direct	直接寻址的内部寄存器地址字节内容对 A 进行逻辑或操作	2	2	45
ORL A, @Ri	Ri 寻址的内部寄存器对 A 进行逻辑或操作	1	1	46 - 47
ORL A, #data	立即数对 A 进行逻辑或操作	2	2	44
ORL direct, A	A对直接寻址的内部寄存器地址字节内容进行逻辑或运算	2	2	42
ORL direct, #data	立即数对直接寻址的内部寄存器地址字节内容进行逻辑或运 算	3	3	43
XRL A, Rn	Rn 对 A 进行逻辑异或操作	1	1	68 - 6F
XRL A, direct	直接寻址的内部寄存器地址字节内容对 A 进行逻辑异或操作	2	2	65
XRL A, @Ri	Ri 寻址的内部寄存器对 A 进行逻辑异或操作	1	1	66 - 67
XRL A, #data	立即数对 A 进行逻辑异或操作	2	2	64
XRL direct, A	A 对直接寻址的内部寄存器地址字节内容进行逻辑异或操作	2	2	62
XRL direct, #data	立即数对直接寻址的内部寄存器地址字节内容进行逻辑异或 操作	3	3	63
CLR A	清空 A 的值	1	1	E4
CPL A	对 A 的值取反	1	1	F4
SWAP A	对 A 的高 4 位和低 4 位进行互换	1	1	C4
RL A	A 向左进行逻辑移位	1	1	23
RLC A	A 通过进位 C 向左进行逻辑移位	1	1	33
RR A	A 向右进行逻辑移位	1	1	03
RRC A	A 通过进位 C 向右进行移位	1	1	13
数据传输指令				
MOV A, Rn	把 Rn 的值传输给 A	1	1	E8 - EF
MOV A, direct	把直接寻址的内部寄存器地址字节内容传输给 A	2	2	E5
MOV A, @Ri	把 Ri 寻址的内部寄存器的值传输给 A	1	1	E6 - E7
MOV A, #data	把立即数传输给 A	2	2	74
MOV Rn, A	把 A 传输给 Rn 寄存器	1	1	F8 - FF
MOV Rn, direct	把直接寻址的内部寄存器地址字节传输给 Rn 寄存器	2	2	A8 - AF
MOV Rn, #data	把立即数传输给 Rn 寄存器	2	2	78 - 7F
MOV direct, A	把 A 传输给直接寻址的内部寄存器地址字节	2	2	F5

MOV direct, Rn	把 Rn 的内容传输给直接寻址的内部寄存器地址字节	2	2	88 - 8F		
MOV direct, direct	把直接寻址的内部寄存器地址字节内容传输给另外一个直接 寻址的内部寄存器地址字节	3	3	85		
MOV direct, @Ri	把 Ri 寻址的的内部寄存器的值传输给直接寻址的内部寄存器 地址字节	2	2	86 - 87		
MOV direct, #data	把立即数送到直接寻址的内部寄存器地址字节	3	3	75		
MOV @Ri, A	把 A 的值传输到 Ri 寻址的内部寄存器	1	1	F6 - F7		
MOV @Ri, direct	把直接寻址的内部寄存器地址字节的值传输给 Ri 寻址的内部寄存器	2	2	A6 - A7		
MOV @Ri, #data	把立即数送到 Ri 寻址的内部寄存器	2	2	76 - 77		
MOV DPTR, #data	把立即数送到数据指针寄存器中	3	3	90		
MOVC A, @A+DPTR	把 DPTR+A 寻址的程序指令字节传输到 A 中	1	3	93		
MOVC A, @A+PC	把 PC+A 寻址的程序指令字节传输到 A 中	1	3	83		
MOVX A, @Ri	把 Ri 寻址的外部数据空间数据(8 位地址)传输到 A	1	2 - 9*	E2 - E3		
MOVX A, @DPTR	把 DPTR 寻址的外部数据空间数据(16 位地址)传输到 A	1	2 - 9*	E0		
MOVX @Ri, A	把 A 的内容传输到 Ri 寻址的外部数据空间字节(8 位地址)		2 - 9*	F2 - F3		
MOVX @DPTR, A	把 A 的内容传输到 DPTR 寻址的外部数据空间字节(16 位地址)		2 - 9*	F0		
PUSH direct	把直接寻址的内部寄存器地址字节内容压入堆栈顶端	2	2	C0		
POP direct	把堆栈顶端字节出栈,送入直接寻址的内部寄存器地址字节	2	2	D0		
XCH A, Rn	A 和 Rn 寄存器内容互换	1	1	C8 - CF		
XCH A, direct	A 和直接寻址的内部寄存器地址字节内容互换	2	2	C5		
XCH A, @Ri	A 和 Ri 寻址的内部寄存器内容互换	1	1	C6 - C7		
XCHD A, @Ri	A和 Ri 寻址的内部寄存器交换低半字节的内容	1	1	D6 - D7		
* 通过寄存器可以选	· 择指令周期个数。					
位操作指令						
CLR C	清除进位	1	1	C3		
CLR bit	清除直接寻址位	2	2	C2		
SETB C	置进位	1	1	D3		

SETB bit

D2

置直接寻址位

CPL C	进位取反	1	1	В3
CPL bit	直接寻址位取反	2	2	B2
ANL C, bit	直接寻址位对进位作与操作	2	2	82
ANL C, /bit	直接寻址位取反后对进位作与操作	2	2	В0
ORL C, bit	直接寻址位对进位作或运算	2	2	72
ORL C, /bit	直接寻址位取反后对进位作或运算	2	2	A0
MOV C, bit	把直接寻址位传输到进位	2	2	A2
MOV bit, C	把进位传输到直接寻址位	2	2	92
分支跳转指令				
ACALL addr 11	子程序的绝对调用	2	3	11 - F1
LCALL addr 16	子程序的长调用	3	4	12
RET	从子程序中返回	1	4	22
RETI	从中断中返回	1	4	32
AJMP addr 11	无条件绝对跳转	2	3	01 - E1
LJMP addr 16	无条件长跳转	3	4	02
SJMP rel	短跳转到相对地址	2	3	80
JC rel	在进位 carry = 1 的情况下跳转到相对地址	2	3	40
JNC rel	在进位 carry = 0 的情况下跳转到相对地址	2	3	50
JB bit, rel	在直接寻址位等于1的情况下跳转到相对地址	3	4	20
JNB bit, rel	在直接寻址位等于 0 的情况下跳转到相对地址	3	4	30
JBC bit, rel	在直接寻址位等于1的情况下跳转到相对地址,并清除进位	3	4	10
JMP @A + DPTR	跳转到 A + DPTR 间接寻址的地址	1	3	73
JZ rel	在累加器 ACC 等于 0 的情况下跳转到相对地址	2	3	60
JNZ rel	在累加器 ACC 不等于 0 的情况下跳转到相对地址	2	3	70
CJNE A, direct, rel	比较 A 和直接寻址字节内容,在不相等的情况下跳转到相对地址	3	4	B5
CJNE A, #d, rel	比较A和立即数的值,在不相等的情况下跳转到相对地址	3	4	B4
CJNE Rn, #d, rel	比较 Rn 寄存器和立即数的值,在不相等的条件下跳转到相对地址	3	4	B8 - BF
CJNE @Ri, #d, rel	比较 Ri 简介寻址的内部寄存器和立即数的值,在不相等的条件下跳转到相对地址	3	4	B6 - B7
DJNZ Rn, rel	Rn 寄存器递减,如果不等于 0 则跳转到相对地址	2	3	D8 - DF
DJNZ direct, rel	直接寻址字节的内容递减,如果不等于 0 则跳转到相对地址	3	4	D5
其他指令				



NOP	空操作	1	1	00

还有一个保留的指令代码(A5)与 NOP 指令的作用相同。

6.3 可编程的 MOVX 访问周期

应用程序利用存储器访问周期可编程这个特点,可以调整访问数据存储器或者寄存器的速度。CPU 可以在最少两个指令周期内完成执行 MOVX 指令,但是某些情况下可能不需要这么快。

CPU 中的时钟周期控制寄存器 (CKCON SFR, 0x8E) 中的最低 3 位控制着 MOVX 访问周期的扩展值。MD2 ~ 0 是 CKCON SFR 的低 3 位 (CKCON.2 ~ 0),可以在 0 到 7 之间设置存储器访问周期的扩展值:

- 扩展值为 0,表明在存储器访问周期中不增加任何扩展的周期,所以 MOVX 指令的执行依然仅需要两个指令周期。
- 扩展值为 7,表明在存储器访问周期中增加了额外的 7 个指令周期,所以 MOVX 指令的执行需要 9 个指令周期。

在程序的控制下,扩展周期值可以随时动态地进行改变。扩展周期值会影响读/写控制信号脉冲的宽度以及所有其他有关的时序。扩展周期值越大,读/写控制信号脉冲的宽度就越宽。在 CPU 复位后,扩展周期的默认值是 1,即执行 MOVX 指令需要 3 个指令周期。

表 6-9 时钟周期控制寄存器(CKCON SFR, SFR 0x8E)

SFR 0x8E, R/W, 时钟周期控制寄存器, CKCON SFR							
位		默认值	功能	说明			
Bit[2:0]	MD2/MD1/MD0	1	MOVX 访问周期的 扩展值	详见"可编程的 MOVX 访问周期"			
*clk 表示 MCU 时钟(时钟 1)信号频率。							

表 6-10 可编程的 MOVX 访问周期

设置存储器访问周期扩展值			<i>→</i>)+ (F7113) \		
MD2	MD1	MD0	存储器访问周期	读/写脉冲宽度(时钟周期个数)		
0	0	0	2	2		
0	0	1	3 (默认值)	4		
0	1	0	4	8		
0	1	1	5	12		
1	0	0	6	16		
1	0	1	7	20		
1	1	0	8	24		
1	1	1	9	28		



6.4双数据指针

在进行大量的块数据移动时,使用双数据指针可以大幅提高效率。

CPU 中标准数据指针为 DPTR0, SFR 地址是 0x82 (DPL0 SFR) 和 0x83 (DPH0 SFR)。第二个数据指针为 DPTR1, SFR 地址是 0x84 (DPL1 SFR) 和 0x85 (DPH1 SFR)。在 DPTR 选择寄存器 (DPS SFR, 0x86)中,通过设置 Bit 0(SEL 位)选择当前有效的数据指针。当 SEL = 0 时,程序所使用的 DPTR 是 DPL0 SFR(0x82)和 DPH0 SFR (0x83)。当 SEL = 1 时,程序所使用的 DPTR 是 DPL1 SFR (0x84)和 DPH1 SFR (0x85)。除 Bit0 (SEL 位)外,DPS SFR 中的其他位都没有被使用。

所有与 DPTR 有关的指令都使用当前被选中的数据指针。切换 SEL 位的值就可以切换当前有效的数据指针。实现这个目的最快的方法就是使用递加指令(INC DPS),从一个源地址切换到一个目标地址只需要一条指令。当进行块数据移动时,不必先保存源地址和目标地址,从而节省了程序代码的数量。

第7章 模拟控制寄存器

当发生 POR/BOR 复位、片外输入 RSTn 复位,或 WDT 溢出复位时,所有模拟控制寄存器被复位。

模拟控制寄存器的地址范围为 0x2858~0x2868,均可读可写。为保证系统正常工作,寄存器 0x285F 必须配置为默认值。

用户可在 Info 区的地址范围内读取模拟控制寄存器的推荐配置,并将该配置写入相应的寄存器。

表 7-1 ADC 控制寄存器 0(CtrlADC0, 0x2858)

0x2858,	0x2858,R/W,ADC 控制寄存器 0,CtrlADC0				
位		默认值	功能说明		
bit7	保留	0	为保证系统正常工作,必须保证为0。		
Bit6	ADCGU	0	电压通道(U) ADC 的模拟增益控制。为保证系统正常工作,必须配置为 0 (×1 倍)。		
			0: ×1;		
			1: ×2。		
Bit[5:3]	ADCGB<2:0>	0	电流通道 B (IB) ADC 的模拟增益控制。		
			为了保证传感器的输出信号大小与 ADC 量程相匹配,不可使用默认值。		
			000: ×1;		
			001: ×4;		
			010: ×8;		
			011: ×16;		
			100/101/110/111: ×32。		
Bit[2:0]	ADCGA<2:0>	0	电流通道 A(IA)ADC 的模拟增益控制。		
			为了保证传感器的输出信号大小与 ADC 量程相匹配,不可使用默认值。		
			000: ×1;		
			001: ×4;		
			010: ×8;		
			011: ×16;		
			100/101/110/111: ×32。		

表 7-2 ADC 控制寄存器 1(CtrlADC1, 0x2859)

0x2859, l	0x2859,R/W,ADC 控制寄存器 1,CtrlADC1				
位	位		功能说明		
bit[7:4]	保留	0	为保证系统正常工作,必须保证为0。		
Bit[3:2]	ADIT2<1:0>	0	ADC 第二级偏置电流调整。建议采用默认值。		
			00: ×1;		
			01: ×1.33;		
			10: ×2;		
			11: ×2.67。		
bit[1:0]	ADIT1<1:0>	0	ADC 第一级偏置电流调整。建议采用默认值。		
			00: ×1;		
			01: ×1.33;		
			10: ×2;		
			11: ×2.67。		

表 7-3 ADC 控制寄存器 2(CtrlADC2, 0x285A)

Per Control of the Co			
0x285A,R/W,ADC 控制寄存器 2,CtrlADC2			
位	位		功能说明
bit[7:5]	bit[7:5] 保留 0		为保证系统正常工作,必须保证为0。
Bit4	Bit4 DITAMP 0		电压通道放大器偏置电流调整。建议采用默认值。
			0: ×1;
			1: ×0.67。
bit3	ADRSTM	0	发现 ADC 数据异常时,可将该位置 1,使能 M 通道 ADC 的调制器积分器复位。默认为 0。
Bit2	ADRSTU	0	发现 ADC 数据异常时,可将该位置 1,使能电压通道 ADC 的调制器积分器复位。默认为 0。
Bit1	ADRSTB	0	发现 ADC 数据异常时,可将该位置 1,使能 IB 通道 ADC 的调制器积分器复位。默认为 0。
Bit0	ADRSTA	0	发现 ADC 数据异常时,可将该位置 1,使能 IA 通道 ADC 的调制器积分器复位。默认为 0。

表 7-4 ADC 控制寄存器 3(CtrlADC3, 0x285B)

0x285B,R/W,ADC 控制寄存器 3,CtrlADC3			
位		默认值	功能说明
bit[7:5]	保留	0	为保证系统正常工作,必须保证为 0。
Bit4	ADQIT	0	将该位置 1 使比较器偏置电流增加 50%。该功能默认关闭。
Bit3	SHORTV2	0	将该位置 1 使能电压通道 ADC 内部短路 2。该功能默认关闭。
Bit2	保留	0	为保证系统正常工作,必须保证为 0。
Bit1	SHORTI2	0	将该位置 1 使能电流通道 ADC 内部短路 2。该功能默认关闭。
Bit0	保留	0	为保证系统正常工作,必须保证为 0。

表 7-5 电池放电控制寄存器(CtrlBAT, 0x285C)

0×285C,R/W,电池放电控制寄存器,CtrlBAT				
位		默认值	功能说明	
bit[7:4]	保留	0	为保证系统正常工作,必须保证为0。	
Bit3	LCDBMOD	0	当 LCD 驱动电路采用 8COM 模式时,选择 Bias 模式。	
			0: 1/3 Bias;	
			1: 1/4 Bias。	
			当 LCD 驱动电路采用 4COM 或 6COM 模式时,无论该位配置为何值,均采用 1/3 Bias 模式。	
Bit[2:1]	IITU<1:0>	0	电压通道 ADC 放大器偏置电流调整。	
			00: 0%;	
			01: -33%;	
			11: +33%;	
			10: +100%。	
Bit0	BATDISC	0	使能系统供电电池放电。默认为 0。	
			1: 使能。	

表 7-6 ADC 控制寄存器 4 (CtrlADC4, 0x285D)

0x285D,R/W,ADC 控制寄存器 4,CtrlADC4			
位		默认值	功能说明
bit[7:6]	保留	0	为保证系统正常工作,必须保证为 0。
Bit5	IAMPITB	0	提高电流通道 B (IB) ADC 工作电流。
			1: 增加 50%。
Bit4	IAMPITA	0	提高电流通道 A(IA)ADC 工作电流。
			1: 增加 50%。
Bit[3:0]	保留	0	 为保证系统正常工作,必须保证为 $ {f 0} $ 。

表 7-7 LCD 驱动电压控制寄存器 (CtrlLCDV, 0x285E)

0×285E,R/W,LCD 驱动电压控制寄存器,CtrlLCDV				
位		默认值	功能说明	
bit7	保留			
bit[6:3]	保留	0	为保证系统正常工作,必须保证为0。	
Bit2	VLCD	0	液晶驱动电压调整。	
			0: 3.3V;	
			1: 3.0V _°	
bit[1:0]	 保留	0	│ │ 为保证系统正常工作,必须保证为 0 。	

表 7-8 晶振控制寄存器 1 (CtrlCry1, 0x2860)

0x2860, R/W, 晶振控制寄存器 1, CtrlCry1			
位	位		功能说明
bit[7:5]	保留	0	为保证系统正常工作,必须保证为 0 。
Bit4	CSEL	0	晶体起振电路内置 12.5pF 电容,将该位置 1 可将电容减少 2.35pF。
bit3	保留	0	为保证系统正常工作,必须保证为 0。
Bit[2:0]	XTRSEL<2:0>	0	起振电路电阻调节。
			XTRSEL<2>配置为 1,使 P 端电阻增加 400kΩ。
			XTRSEL<1:0>的配置:
			00/01: N 端电阻保持初值;
			10: N 端电阻增加 128kΩ;
			11: N 端电阻增加 64kΩ。
			使用 RTC 时,必须配置为 0b011,并使能晶体停振复位功能。

表 7-9 晶振控制寄存器 2 (CtrlCry2, 0x2861)

0x2861, R/W, 晶振控制寄存器 2, CtrlCry2			
位	位		功能说明
bit7	REFLKEN	0	将该位置 1 使能检测 BandGap 电路上是否漏电。当漏电使基准电压下降超过 3%时即提起中断。
Bit6	保留	0	为保证系统正常工作,必须保证为0。
Bit5	XRESETEN	0	起振电路停振复位使能。
			1: 使能。
Bit4	CMPIT	0	模拟比较器偏置电流选择。
			0: 20nA;
			1: 200nA。
bit[3:2]	CMPSSELB<1:0>	0	模拟比较器 CB 的输入信号源选择。
			00: 引脚 M2 输入电压(+)和低功耗电压基准源(REF_LP,-)比较;
			01: 引脚 M1 输入电压(+)和低功耗电压基准源(REF_LP,-)比较;
			10/11: 引脚 M2(+)和 M1(-)输入电压比较。
Bit[1:0]	 保留	0	 为保证系统正常工作,必须保证为 0 。

表 7-10 BGP 控制寄存器(CtrlBGP, 0x2862)

0x2862,	0x2862, R/W, BGP 控制寄存器, CtrlBGP			
位		默认值	功能说明	
bit[7:6]	CURRIT<1:0>	0	ADC 全局偏置电流调整。	
			00: -33%;	
			01: 1:	
			10:-75%;	
			11: -66%。	
			正常计量时建议配置为 0b00;降频降功耗计量时建议配置为 0b11。	
Bit[5:4]	RESTL<1:0>	0	粗调 BandGap 温度系数。	
			00: 0ppm;	
			01: -70ppm;	
			10: +140ppm;	
			11: +70ppm。	
Bit[3:1]	REST<2:0>	0	细调 BandGap 温度系数。建议配置为 0b001,但是用户应根据实际测得的整表温度系数进行修正。	
			000: 0ppm;	
			001: +10ppm;	
			010: +20ppm;	
			011: +30ppm;	
			100: -40ppm;	
			101: -30ppm;	
			110: -20ppm;	
			111: -10ppm。	
Bit0	BGPCHOPN	0	将该位置 1 禁用斩波去直流失调功能。该功能默认开启。为了改善测温性能,建议将该位置 0。	

表 7-11 ADC 控制寄存器 5 (CtrlADC5, 0x2863)

0x2863, R/W, ADC 控制寄存器 5, CtrlAI)x2863, R/\)C 控制寄存器 5, Ct	rIADC5
----------------------------------	-------------	----------------	--------

082003,	JXZ003,Ky W,ADC 控制可任益 3,CHIADC3					
位	位 默认值		功能说明			
bit7	保留	0	为保证系统正常工作,必须保证为1。			
Bit[6:5]	保留	0	为保证系统正常工作,必须保证为 0。			
Bit4	RESDIV	1	将该位置 1 使能 M 通道内部电阻分压电路,分压系数为 0.25。			
			该电路默认开启。			
Bit3	保留	0	为保证系统正常工作,必须保证为 0。			
Bit[2:0]	MEAS<2:0>	0	选择 M 通道测量功能。			
			000:测内部地;			
			001: 测温度;			
			010: 测经 BAT 引脚输入的电池电压信号或其它外部直流信号;			
			011: 保留:			
			100: 测经 UM 引脚输入的外部直流信号;			
			101: 测经 MO 引脚输入的外部直流信号;			
			110: 测经 M1 引脚输入的外部直流信号;			
			111: 测经 M2 引脚输入的外部直流信号。			

当引脚 M0/M1/M2 用于外部直流信号测量输入时,寄存器 SegCtrl4(0x2C23)的 bit7~bit5 必须置 0,关闭这三个引脚上的 SEG 输出。

表 7-12 ADC 控制寄存器 6 (CtrlADC6, 0x2864)

0x2864,R/W,ADC 控制寄存器 6,CtrlADC6					
位		默认值	功能说明		
bit[7:6]	保留	0	为保证系统正常工作,必须保证为0。		
Bit5	CMPPDNB	0	开关模拟比较器 CB。		
			0: 关闭;		
			1: 开启。		
Bit4	保留	0	为保证系统正常工作,必须保证为 0。		
Bit3	ADCMPDN	0	开关 M 通道 ADC。		
			0: 关闭;		
			1: 开启。		
Bit2	ADCUPDN	0	开关电压通道 ADC。		
			0: 关闭;		
			1: 开启。		
Bit1	ADCBPDN	0	开关 IB 通道 ADC。		
			0: 关闭;		
			1: 开启。		
Bit0	ADCAPDN	0	开关 IA 通道 ADC。		
			0: 关闭;		
			1: 开启。		

表 7-13 M 通道控制寄存器(CtrlM, 0x2865)

0x2865,R/W,M 通道控制寄存器,CtrlM						
位 默		默认值	功能说明			
bit[7:1]	保留	0	为保证系统正常工作,必须保证为 0。			
Bit0	MADCHOPN	0	M 通道 ADC 去直流失调功能选择。			
			0: 使能;			
			1:禁止。为了改善测温性能,建议将该位置 1。			

表 7-14 LDO 控制寄存器(CtrlLDO, 0x2866)

0x2866, R/W, LDO 控制寄存器, CtrlLDO					
位		默认值	功能说明		
bit7	PDDET	0	将该位置 1 禁用电源检测电路。该电路默认开启。		
			系统由 3.3V 电源供电时必须将该位置 1, 否则在有电池连接的时候可能会发生电池漏电。		
			系统由 5V 电源供电时必须将该位清 0,此时不会有电池漏电风险。		
Bit6	LDO3IT	0	LDO33 偏置电流调节。		
			1: 增加 100%偏置电流。		
Bit[5:3]	LD03SEL<2:0>	0	LDO33 输出电压调节。		
			000: 3.3V:		
			001: 3.2V;		
			010/100/101: 3.5V;		
			011: 3.4V;		
			110: 3.1V;		
			111: 3.0V _°		
bit[2:0]	LDOV2SEL<2:0>	0	数字电源输出电压调节。		
			000: 不调整;		
			001: -0.1V;		
			010: +0.2V;		
			011: +0.1V;		
			100: -0.4V;		
			101: -0.5V;		
			110: -0.2V;		
			111: -0.3V。		

表 7-15 时钟控制寄存器(CtrlCLK, 0x2867)

0x2867, R/W, 时钟控制寄存器, CtrlCLK					
位		默认值	功能说明		
bit7	PLLPDN	0	开关 PLL 电路。开启 PLL 之前必须先开启 BandGap 电路。		
			0: 关闭;		
			1:正常工作。		
Bit6	BGPPDN	0	开关 BandGap 电路。		
			0: 关闭;		
			1: 正常工作。		
Bit[5:4]	ADCLKSEL<1:0>	0	过采样 ADC 时钟频率选择,以 204.8kHz 为基准。		
			00: ×1;		
			01: ×2;		
			10: ×4。		
Bit[3:2]	MEACLKSEL<1:0>	0	电能计量时钟频率选择,以819.2kHz 为基准。		
			00: ×1;		
			01: ×2;		
			10: ×4。		
Bit[1:0]	MCUCLKSEL<1:0>	0	MCU 时钟频率选择,以 819.2kHz 为基准。		
			00: ×1;		
			01: ×2;		
			10: ×4;		
			11: ×8。		

V9801S/V9811S/V9811A/V9811B/V9821/V9821S/V9881D 模拟控制寄存器

表 7-16 PLL 控制寄存器(CtrlPLL, 0x2868)

0x2868,R/W,PLL 控制寄存器,CtrlPLL				
位默认值		默认值	功能说明	
bit7	bit7 MCU26M 0		当 MCU13M=1 时,使能 MCU 时钟频率加倍(×2)。	
			1: 使能。	
Bit6	MCU13M	0	使能 MCU 时钟频率加倍(×2)。	
			1: 使能。	
Bit5	PLLSEL	0	50Hz 或 60Hz 应用选择。	
			0: 50Hz;	
			1: 60Hz。	
Bit[4:0]	保留	0	为保证系统正常工作,必须保证为0。	

表 7-17 RC 时钟控制寄存器(RCTRIM, 0x2869)

0x2869,	0x2869, R/W, 内部 32768 RC 时钟控制寄存器, RCTRIM			
位默认		默认值	功能说明	
Bit[7:4]	1] RCTRIM<3:0> 0		调节内部 32768HzRC 时钟频率。	
			0000:0%;	
			0001:8.8%;	
			0010:4.4%;	
			0011:14.2%;	
			0100:-7.5%;	
			1000:-4%;	
			1100:-10.7%;	
			其他:调节范围在-10.7% ~ +8.8%以内,不建议配置。	
Bit[3:0]	保留	0	为保证系统正常工作,必须保证为0。	

V9801S/V9811S/V9811A/V9811B/V9821/V9821S/V9881D 模拟控制寄存器


表 7-18 模拟电路状态寄存器(ANState, 0x286B)

0x286B,R,模拟电路状态寄存器,ANState						
位		R/W	默认值	功能说明		
bit7 OSC R 0		0	指示当前的 OSC 时钟状态。			
				0:表示 OSC 时钟正常工作;		
				1: 表示晶体停振, 所有使用 OSC 时钟的电路(包括 PLL 电路)的时钟源已被切换为 RC 时钟。		
bit6 COMPB R 0		0	模拟比较器 CB 的输出状态。			
				1:表示比较器正输入端信号大于负输入端信号;		
				0:表示比较器正输入端信号小于负输入端信号。		
Bit5	保留	-	-			
Bit[4:2]	保留	R	5	读出值始终为 0x5。		
Bit[1:0]	保留	_	_			

第8章 电源系统

V98XX 电源供电系统有以下特点:

- 支持 5V/3.3V 外电源供电:
- 支持电池供电:
- 芯片内部模拟电路和 GPIO 口等由 3.3V-LDO 供电;
- 芯片内部数字电路和 PLL 等由数字电源电路供电;
- 支持低电压监测,实时监测电池电压。



- * Digital circuits(数字电路)主要包括: CPU及其外设(如UART、定时器、中断、RAM、Flash等)、RTC和电能计量VMA等。
- ** Analog circuits (模拟电路) 主要包括: ADC、基准电路、温度传感器、LCD驱动、POR/BOR、RC振荡电路、晶体起振电路、掉电监测电路等。
- *** Peripheral circuits为芯片外围电路。

图 8-1 电源供电系统

注意: V98XX 的内部有一个电源检测电路。该电路默认开启。当系统由 3.3V 电源供电时,用户必须将 PDDET 位(bit7,CtrlLDO,0x2866)置 1,禁用电源检测电路,否则在有电池连接的时候可能会发生电池漏电。系统由5V 电源供电时必须将该位清 0,此时不会有电池漏电风险。

8.13.3V 稳压电路(LDO33)

芯片内部模拟电路和 GPIO 口由 3.3V-LDO 供电。只要芯片保持供电,3.3V-LDO 始终工作。用户可通过 LDO3SEL(bit[5:3], CtrlLDO, 0x2866)调整 LDO33 的输出电压。

LDO33 具有 30mA 的驱动能力,即,当模拟电路以及 GPIO 口的负载电流小于 30mA 时,LDO33 能保持输出电压稳定,当负载电流大于 30mA,LDO33 输出电压随着负载电流的上升而下降(如图所示)。

LDO33 在片外需连接一个由一个≥4.7µF 和一个 0.1µF 的去耦电容组成的并联电路。




图 8-2 LDO33 电压输出与外部 5V 电压信号输入




图 8-3 LDO33 电压输出与功耗

8.2数字电源电路

芯片内的数字电路和 PLL 电路等均由数字电源电路供电。该电路在掉电状态下仍能正常工作,从而保证了数字电路供电稳定。

当 5V 电源比数字电源电路输出电压高 200mV 时,数字电源电路能保持输出电压稳定,避免因 5V 电源波动带来的数字电源波动。用户可通过 LDOV2SEL (bit[2:0], CtrlLDO,0x2866)调整数字电源电路的输出电压。

数字电源电路具有 35mA 的驱动能力,即,当数字电路上的负载电流小于 35mA 时,数字电源电路仍能保持输出电压稳定;当负载电流大于 35mA 时,数字电源电路的输出电压会随着负载电流的增加而明显下降。

数字电源电路在片外需连接一个由一个≥4.7µF 和一个 0.1µF 的去耦电容组成的并联电路。

8.3 掉电监测电路

V98XX 内置一个掉电监测电路,可以实时监测 VDCIN 引脚的输入信号。一般,5V 电源经电阻分压后输入 VDCIN 引脚。当 VDCIN 引脚上的电平低于 1V 时,掉电监测电路输出高电平,通知 MCU 系统已经开始掉电,向 MCU 提起掉电中断,同时在系统状态寄存器(Systate,SFR 0xA1)中 PWRDN 位(bit1)置位。




图 8-4 VDCIN 输入电平与 PWRUP 和 PWRDN 标志位的关系

8.4 电池供电

V98XX 系统可由电池供电。当 VDCIN 引脚上的输入电压小于 1.0V 时, PWRUP=0 (Bit0, Systate SFR), 表示当前 5V 电源发生掉电,甚至从正常供电状态切换到电池供电状态,而是否发生这种电源切换则取决于 5V 电源和电池经各自二极管后的电压高低,如图 8-1 所示。

在长时间不用时,电池会进入钝化状态。所以,用户应隔一段时间(时间的长短由电池的特性决定)将电池放电控制寄存器(CtrlBAT, 0x285C)的 BATDISC 位置 1, 使能系统供电电池放电,以防止电池进入钝化状态。

电池放电阻值为 $1.5k\Omega$,当电池电压是 3.6V 时,电池上消耗的电流为 2.4mA。放电持续时间不应过长,以 防消耗过多电池电量。放电结束后,用户应将相应的供电电池放电使能位(BATDISC)置 0。

8.5 电源系统相关寄存器

表 8-1 掉电监测相关寄存器

SFR 0xA1,R,系统状态寄存器,Systate						
位		R/W	默认值	功能说明		
Bit[7:6]	保留	-	-			
				判断复位原因,等级 1 复位标志位。		
bit5	POR	R	0	1,表示上次的复位是由 POR/BOR、RSTn 输入或 WDT 溢出复位引起。		
				当其它复位发生时,此标志位清零。		
Bit4	保留	-	0			
Bit3	IO	R	0	当该位置 1 时,表示系统在浅睡眠或者深睡眠状态下被 IO 端口输入信号变化唤醒。		
	RTC/CF	R	0	当该位置 1,而 CFWK(bit3,IOWKDET,SFR 0xAF)为 0 时,表示系统在浅睡眠状态下被 RTC 定时唤醒。		
Bit2				当该位与 CFWK 位同时置 1 时,表示系统在浅睡眠状态下因 CF 脉冲输出被唤醒。		
Bit1 PW	D14/D D A1	R	0	当 VDCIN 引脚输入电压下降到 1.0V 时,PWRDN 位为 1,表示发生了掉电;		
	PWRDN			当 VDCIN 引脚输入电压上升到 1.1V 时, PWRDN 位为 0, 表示没有发生掉电。如果掉电中断使能, 掉电事件会向 MCU 提起中断。		
Bit0	PWRUP	PWRUP R	. 0	当 VDCIN 引脚输入电压上升到 1.1V 时,PWRUP 位为 1,表示系统正常供电,或者从电池供电状态切换到了正常供电状态;		
				当 VDCIN 引脚输入电压下降到 1.0V 时,PWRUP 位为 0,表示当前是电池供电,或者从正常供电状态切换到了电池供电状态。		
				在调试模式下,一直保持 1。		

注: 当发生 POR/BOR、片外输入 RSTn 复位或 WDT 溢出复位时,该寄存器被复位。

表 8-2 电池放电相关寄存器

0x285C,R/W,电池放电控制寄存器,CtrlBAT				
位		默认值	功能说明	
bit[7:4]	保留	0	为保证系统正常工作,必须保证为0。	
Bit3	LCDBMOD	0	当 LCD 驱动电路采用 8COM 模式时,选择 Bias 模式。	
			0: 1/3 Bias;	
			1: 1/4 Bias。	
			当 LCD 驱动电路采用 4COM 或 6COM 模式时,无论该位配置为何值,均采用 1/3 Bias 模式。	
Bit[2:1]	IITU<1:0>	0	电压通道 ADC 放大器偏置电流调整。	
			00: 0%;	
			01: -33%;	
			11: +33%;	
			10: +100%。	
Bit0	BATDISC	0	使能系统供电电池放电。默认为 0。	
			1: 使能。	

表 8-3 LDO33 和数字电源电路控制寄存器

0x2866,	0x2866,R/W,LDO 控制寄存器,CtrlLDO				
位		默认值	功能说明		
bit7	PDDET	0	将该位置 1 禁用电源检测电路。该电路默认开启。		
			系统由 3.3V 电源供电时必须将该位置 1, 否则在有电池连接的时候可能会发生电池漏电。		
			系统由 5V 电源供电时必须将该位清 0,此时不会有电池漏电风险。		
Bit6	LD03IT	0	LDO33 偏置电流调节。		
			1: 增加 100%偏置电流。		
Bit[5:3]	LD03SEL<2:0>	0	LDO33 输出电压调节。		
			000: 3.3V;		
			001: 3.2V;		
			010/100/101: 3.5V;		
			011: 3.4V;		
			110: 3.1V;		
			111: 3.0V。		
bit[2:0]	LDOV2SEL<2:0>	0	数字电源输出电压调节。		
			000: 不调整;		

0x2866,R/W,LDO 控制寄存器,CtrlLDO					
位		默认值	功能说明		
			001: -0.1V;		
			010: +0.2V;		
			011: +0.1V;		
			100: -0.4V;		
			101: -0.5V;		
			110: -0.2V;		
			111: -0.3V。		

第9章 时钟

在 V98XX 中, 时钟系统具有如下特点:


包括三个时钟源:

RC 振荡电路提供的 RC 时钟,可为 WDT 电路提供时钟,并始终监控 OSC 时钟电路。当晶体停振时,RC 时钟将自动替代 OSC 时钟作为相应电路的时钟源;

晶振电路提供的 OSC 时钟,可为 MCU、电能计量模块、LCD 和 RTC 提供时钟;

模拟锁相环(PLL)电路提供的 PLL 时钟,可为 MCU 和电能计量模块提供时钟。

• 低功耗设计,MCU 时钟频率和电能计量时钟频率可配置,并可独立开启或关闭,可通过多种方式切换 MCU 时钟源。



普通操作

快速操作

图 9-1 时钟控制电路框图

9.1 时钟控制电路

根据芯片的各个功能单元所使用的时钟类型,时钟控制电路的输出可以分为以下几个时钟。

 时钟 1: MCU 时钟,为 MCU(包括 CPU/RAM/Flash/中断/定时器/UART/GPIO/GPSI)提供输入时钟,可 关闭,由 OSC 或 PLL 时钟作时钟源。时钟 1 与时钟 4 同时开启与关闭。用户还可根据实际应用通过寄存器 PRCtrl0(0x2D00)和 PRCtrl1(0x2D01)关闭相应的 CPU 外设:



时钟

- 时钟 2: 电能计量时钟,为电能计量模块提供输入时钟,可关闭,由 OSC 或 PLL 时钟作时钟源;
- 时钟 3: LCD 时钟,为 LCD 驱动电路提供输入时钟,可关闭,由 OSC 时钟作时钟源;
- 时钟 4: WDT 时钟,为 WDT 电路提供输入时钟,可关闭,由 RC 时钟作时钟源。时钟 4 与时钟 1 同时开启与关闭;
- 时钟 5: RTC 时钟,为 RTC 提供输入时钟,不可关闭,由 OSC 时钟作时钟源。

各个时钟的时钟源选择、开关和时钟频率调整分别由时钟切换控制寄存器(SysCtrl SFR, SFR 0x80)和时钟控制寄存器(CtrlCLK, 0x2867)控制。

9.2 RC 时钟产生电路

V98XX 内部的 RC 振荡电路可以产生一个 32kHz 的 RC 时钟,该电路一直工作,不可关闭,但其时钟频率可以通过 RC 时钟控制寄存器(RCTRIM,0x2869)做微调。RC 时钟作为 WDT 时钟(时钟 4)的时钟源,为 WDT 电路提供输入时钟。时钟 4 与时钟 1 同时开启或关闭。

表 9-1 RC 时钟控制寄存器(RCTRIM, 0x2869)

0x2869,	0x2869,R/W,内部 32768 RC 时钟控制寄存器,RCTRIM				
位		默认值	功能说明		
Bit[7:4]	Bit[7:4] RCTRIM<3:0> 0		调节内部 32768HzRC 时钟频率。		
			0000:0%;		
			0001:8.8%;		
			0010:4.4%;		
			0011:14.2%;		
			0100:-7.5%;		
			1000:-4%;		
			1100:-10.7%;		
			其他:为保证系统正常工作,不建议配置。		
Bit[3:0]	保留	0	为保证系统正常工作,必须保证为0。		

RC 振荡电路始终监控 OSC 时钟电路。当外部晶体停振时,RC 振荡电路自动将使用 OSC 时钟的电路(包括 PLL 电路)的时钟源切换到 RC 时钟,并激励 OSC 振荡电路恢复振荡。当晶体恢复振荡以后,使用 OSC 时钟的电路(包括 PLL 电路)的时钟源自动切换回到 OSC 时钟。用户可通过 OSC 位(bit7,ANState,0x286B)判断晶体是否停振,以及使用 OSC 时钟的电路(包括 PLL 电路)的时钟源是否已被切换到 RC 时钟。

9.3 OSC 时钟产生电路

V98XX 内置一个起振电路,在芯片的引脚 CTI 和 CTO 上连接一个 32768Hz 的晶体,即可形成一个晶振电路,产生 32.768kHz 的 OSC 时钟。OSC 时钟作为时钟 1、时钟 2、时钟 3 和时钟 5 的时钟源,分别为 MCU、电能计量模块、LCD 驱动电路和 RTC 提供输入时钟。用户可通过配置寄存器 P20FS(0x28C9)由端口 P2.0 测得 OSC 时钟信号波形。

内置起振电路上固定的电容为 12.5pF。用户可根据需要通过配置 CSEL 位(bit4,CtrlCry1,0x2860)调节起振电路上的电容,或者在 CTI/CTO 引脚外部添加额外的电容后再连接到晶体,从而使晶体两端的等效电容与其负载电容相匹配,使晶体振荡频率偏差最小。用户也可通过 XTRSEL<2:0>位(bit[2:0], CtrlCry1, 0x2860)



时쉮

调节起振电路上的电阻,对晶体振荡频率进行微调。当使用 RTC 时, XTRSEL<2:0>必须配置为 0b011。晶振电路始终工作,是一个低功耗模块。芯片复位后,该电路消耗电流为 0.6μA。

起振电路中有一个晶体停振检测电路。停振电路复位使能后, 当晶体停振检测电路检测到晶体停振时:

- 如果晶体停振是由于超声波焊接等外界因素引起的,则复位内置的起振电路可使晶体重新起振;
- 如果晶体停振是由于空气或者 PCB 湿度过大,从而 CTI/CTO 引脚之间以及各自到地间的阻抗明显下降,则复位仍不能使晶体起振。但湿度恢复正常之后,晶体可重新起振。

RC 振荡电路监控 OSC 时钟电路。当外部晶体停振时,RC 振荡电路自动将使用 OSC 时钟的电路(包括 PLL 电路)的时钟源切换到 RC 时钟,并激励 OSC 振荡电路恢复振荡。当晶体恢复振荡以后,使用 OSC 时钟的电路(包括 PLL 电路)的时钟源自动切换回到 OSC 时钟。用户可通过 OSC 位(bit7,ANState,0x286B)判断晶体是 否停振,以及使用 OSC 时钟的电路(包括 PLL 电路)的时钟源是否已被切换到 RC 时钟。

9.4 PLL 时钟产生电路

在 V98XX 中,晶振电路产生的 OSC 时钟作为基准时钟输入 PLL 电路,PLL 电路将其倍频产生 PLL 时钟,作为时钟 1 和时钟 2 的时钟源为 MCU、电能计量模块和 ADC 提供输入时钟 MCU_PLL、MEA_PLL 和 ADC_PLL。 开启 MCU 后,才能开启 PLL 电路。开启 PLL 电路前,PLL 电路输出频率为 32768Hz。

9.4.1 开启 PLL 并调整 PLL 时钟频率

用户可以按以下流程开启 PLL 电路并将 PLL 时钟设为 MCU 或电能计量时钟的时钟源:

- 1. 配置时钟控制寄存器(CtrlCLK, 0x2867), 开启 PLL 电路,并设置 MCU 或电能计量时钟频率;
- 2. 等待 PLL 电路设置频率并等待锁定。用户可通过查询 PLL 状态寄存器 (PLLLCK SFR, SFR 0xA3) 的 PLLLCK 位 (bit0) 判断 PLL 时钟频率是否已锁定;
- 3. PLL 时钟频率锁定后,将时钟切换控制寄存器(SysCtrl SFR, SFR 0x80)的 MCUFRQ 位(Bit0)或 MEAFRQ 位(Bit7)置 1,连接 PLL 时钟作为 MCU 或电能计量时钟的时钟源,此过程只需要一个 PLL 时钟周期。

当 PLL 电路开启时,用户应严格按照以下流程进行频率切换:

- 1. 将时钟 1 或时钟 2 的时钟源切换为 OSC 时钟;
- 2. 配置 MCU/电能计量时钟频率:
- 3. 连接 PLL 时钟作为时钟 1 或时钟 2 的时钟源。

表 9-2 MCU/ADC/电能计量时钟频率配置

寄存器	位	功能说明	
	bit[5:4]	过采样 ADC 时钟频率选择,以 204.8kHz 为基准。	
	ADCLKSEL<1:0>	00, ×1; 01, ×2; 10, ×4	
CtrlCLK	bit[3:2]	电能计量时钟频率选择,以819.2kHz 为基准。	
0x2867	MEACLKSEL<1:0>	00, ×1; 01, ×2; 10, ×4	
	bit[1:0]	MCU 时钟频率选择,以 819.2kHz 为基准。	
	MCUCLKSEL<1:0>	00, ×1; 01, ×2; 10, ×4; 11, ×8	
CtrlPLL	bit7	当 MCU13M=1 时,使能 MCU 时钟频率加倍(×2)。	



寄存器	位	功能说明
0x2868	MCU26M	1, 使能。
	Bit6	使能 MCU 时钟频率加倍(×2)
	MCU13M	1, 使能。

电能计量时钟频率应为 ADC 时钟频率的 4 倍或 8 倍, MCU 时钟独立于其它两个时钟。

正常计量时, MCU 时钟频率应为13107.2kHz, 电能计量时钟频率为3276.8kHz, ADC 时钟频率为819.2kHz, 此时整个芯片功耗约5.5mA。

9.4.250Hz/60Hz 电网应用对时钟频率的影响

默认情况下,**V98XX** 支持 **50Hz** 电网应用。用户可通过 **PLL** 控制寄存器(**CtrlPLL**,**0x2868**)将 **V98XX** 配 置为适应 **60Hz** 电网应用。

因为 RTC 和 LCD 驱动电路采用 OSC 时钟作为时钟源,WDT 采用 RC 时钟作为时钟源,所以,从 50Hz 电网切换为 60Hz 电网下应用对这些电路不会产生影响。当时钟 1 或时钟 2 的时钟源不是 PLL 时钟时(例如在 OSC 上进行常数计量时的常数功率值和 CF 脉冲宽度),电网的切换不会对相应的电路产生影响。

在 60Hz 电网下,如果时钟 1 采用 PLL 时钟作为时钟源,那么,所有使用 PLL 时钟进行计时的外设都需要把计时的门限值扩大 1.2 倍,才能得到期望的计时值,这些计时值包括但不限于程序的等待时间、波特率、定时器、RTC 的高频秒脉冲校正等。

在 60Hz 电网下,如果时钟 2 采用 PLL 时钟作为时钟源,那么,如果此时输入电压信号频率为 60Hz,则计量电路输出的功率、有效值、频率值等数据不会发生变化;各个滤波器的稳定时间和数据的更新时间会变为 1/1.2;能量累加寄存器的累加速率变快为 1.2 倍;能量脉冲的门限值必须扩大 1.2 倍;起动/潜动判断门限值必须扩大 1.2 倍; CF的脉冲宽度会变为 50Hz 应用下的 1/1.2。

如无特殊说明,本文档中所列所有与时钟频率相关的信息均为 50Hz 电网应用下的信息。

表 9-3 电网应用选择

寄存器	位	功能说明
DII 檢測安存职(Ct-IDII Ov2000)	bit5	50Hz 或 60Hz 应用选择。
PLL 控制寄存器(CtrlPLL,0x2868)	PLLSEL	0, 50Hz; 1, 60Hz

9.5 MCU 时钟和电能计量时钟的时钟源切换

在 V98XX 中,用户可以根据应用需要,采用不同的方式切换电能计量时钟(时钟 2)和 MCU 时钟(时钟 1)的时钟源,并关闭时钟 1 和时钟 2:

- 1. 普通操作方式:适用于切换时钟 1 和时钟 2 的时钟源,并关闭时钟 1 和时钟 2。这种操作方式要求程序按步骤访问各个控制寄存器,切换时钟源,并开关时钟;
- 2. 快速操作方式: 仅适用于切换时钟 1 的时钟源,并关闭时钟 1。这种操作方式只需要访问一个寄存器就可以由硬件完成所需要的操作步骤,适用于对低功耗要求比较高的应用。采用快速操作方式关闭时钟 1 时,系统只能进入浅睡眠状态。

用户可以根据实际应用需要相互替换或结合两种操作方式进行操作。

9.5.1 普通操作方式切换 MCU 和电能计量时钟源



9.5.1.1 MCU 时钟源切换及 **MCU** 时钟关闭

1. 复位后的状态

发生片外输入 RSTn 复位、POR/BOR、WDT 溢出复位或者休眠唤醒复位后,模拟控制寄存器和时钟切换控制寄存器(SysCtrl SFR,SFR 0x80)被复位为默认值。此时,PLL 电路关闭(PLLPDN=0,bit7,CtrlCLK);时钟 1 处于开启状态(SLEEP1/SLEEP0=00,bit[2:1],SysCtrl,SFR 0x80);时钟 1 使用 OSC 时钟作时钟源(MCUFRQ 读出值为 0,Bit0,SysCtrl)。

表 9-4 复位后时钟 1 的状态

寄存器	bit	说明	复位后的默认值
CtrlCLK, 0x2867	PLLPDN, Bit7	开关 PLL 电路。	0, 关闭
	SLEEP1, bit2		00, 开启时钟 1 和时钟 4。
SysCtrl	SLEEPO, bit1	同时开启或者关闭时钟 1 和时钟 4。	
SFR 0x80	MCUFRQ, bit0	选择 MCU 时钟(时钟 1)的时钟源。	0, OSC 时钟

2. 从 OSC 时钟切换为 PLL 时钟

访问模拟控制寄存器, 开启 BandGap 电路, 开启 PLL 电路并设置 MCU 时钟频率, 如 3.2768MHz。等待 1ms 或通过 PLLLCK 位判断 PLL 时钟频率是否已锁定。向 MCUFRQ 位(Bit0,SysCtrl)写入 1,时钟 1 的时钟源从 OSC 时钟切换到 PLL 时钟,此切换过程只需要一个 OSC 时钟周期。由于此时时钟 1 的时钟源仍为 OSC 时钟,理论上无需程序等待即可完成切换操作。

为了防止发生切换失败的情况、提高程序的可靠性,用户可以对 MCUFRQ 位进行读操作,当判断此控制位为 1,才认为 MCU 时钟源已经从 OSC 时钟切换为 PLL 时钟。实现的时候可以采用以 MCUFRQ 位的值作为循环条件的 while 循环进行判断,并在 while 循环中设置循环次数计数器判断,以防止切换失败无法退出循环。由于理论上无需等待,所以可以将计数器的判断值设置的较小,比如 5。

在未开启 PLL 电路时, 向 MCUFRQ 写入 1 无法将时钟 1 的时钟源切换为 PLL 时钟。

将时钟 1 的时钟源切换到 PLL 时钟后,如果 PLL 电路因为非正常原因被程序关闭,PLL 输出频率自动变为 32768Hz, 但是 MCUFRQ 位读出值依然保持为 1, 此时程序可以依靠 PLLLCK 位(Bit0, PLLLCK, SFR 0xA3) 判断当前的 PLL 时钟状态。

3. 从 PLL 时钟切换为 OSC 时钟

向 MCUFRO 位(Bit 0, SysCtrl)写入 0,将时钟 1 的时钟源从 PLL 时钟切换到 OSC 时钟。

从程序向 MCUFRQ 写入 0 到时钟切换电路真正完成切换,最长需要一个 OSC 时钟周期,在这段时间内,对模拟控制寄存器的写入操作无效。所以,程序在向 MCUFRQ 写入 0 后,应该不断读出这一位的值,直到读出的值从 1 变为 0,表明时钟切换电路已经完成了切换;或者等待一段合适的时间,然后再执行后续的任务,比如关闭 PLL 电路等。

4. 关闭时钟

当系统状态寄存器(Systate, SFR 0xA1)的 PWRUP 位(Bit0)为 0,且时钟 1 的时钟源为 OSC 时钟,即 MCUFRQ 读出值为 0(Bit 0,SysCtrl)时,向 SLEEP0 位(Bit1,SysCtrl)或者 SLEEP1(Bit2,SysCtrl)写入 1,都可以关闭时钟 1,并使系统进入深睡眠或浅睡眠状态。关闭时钟 1 后,使用时钟 1 的电路单元(MCU,包括 CPU 及外设)停止工作。

9.5.1.2 电能计量时钟源切换及电能计量时钟关闭



1. 复位后的状态

发生片外输入 RSTn 复位、POR/BOR、WDT 溢出复位或者休眠唤醒复位后,模拟控制寄存器和时钟切换控制寄存器(SysCtrl, SFR 0x80)被复位为默认值。此时,PLL 电路关闭(PLLPDN=0,bit7,CtrlCLK);时钟 2 开启,并使用 OSC 时钟作时钟源(MEAFRO 读出值为 0,Bit7,SysCtrl)。

表 9-5 复位后电能计量时钟源状态

寄存器	bit	说明	复位后的默认值
CtrlCLK, 0x2867	PLLPDN, Bit7	开关 PLL 电路	0, 关闭
SysCtrl, SFR 0x80	MEAFRQ, bit7	选择电能计量时钟(时钟 2)的时钟源。	0, OSC 时钟

2. 从 OSC 时钟切换为 PLL 时钟

访问模拟控制寄存器,开启 BandGap 电路,开启 PLL 电路并设置电能计量时钟频率,如 3.2768MHz。等待 1ms 或通过 PLLLCK 位判断 PLL 时钟频率是否已锁定。向 MEAFRQ 位(Bit7,SysCtrl)写入 1,时钟 2 的时钟源从 OSC 时钟切换到 PLL 时钟,切换过程只需要一个 OSC 时钟周期。

一般情况下是先切换 MCU 时钟源再切换电能计量时钟源,所以,在将电能计量时钟源从 OSC 时钟切换为 PLL 时钟时,一般不需要再次开启 PLL 电路,仅需要配置电能计量时钟频率,再做时钟源切换即可。

在没有开启 PLL 电路的情况下,即使向 MEAFRO 写入 1 也无法将电能计量时钟源切换到 PLL 时钟。

将电能计量时钟源切换到 PLL 时钟之后,如果 PLL 电路因为非正常原因被程序关闭,PLL 输出频率自动变为 32768Hz,但是 MEAFRQ 读出值依然保持为 1,此时程序可以依靠 PLLLCK 位(Bit0,PLLLCK,SFR 0xA3) 判断当前的 PLL 时钟状态。

3. 从 PLL 时钟切换为 OSC 时钟

向 MEAFRQ 位(Bit7, SysCtrl) 写入 0,将时钟 2 的时钟源从 PLL 时钟切换到 OSC 时钟。

从程序向 MEAFRQ 写入 0 到时钟切换电路真正完成切换动作,最长需要一个 OSC 时钟周期,在这段时间内,对模拟控制寄存器的写入操作无效。所以,程序在向 MEAFRQ 写入 0 后,应该不断读出这一位的值,直到读出的值从 1 变为 0,表明时钟切换电路已经完成了切换;或者等待一段合适的时间,然后再执行后续的任务,比如关闭PLL 电路等。

4. 关闭时钟

当时钟 2 的时钟源为 PLL 时钟时,向 PMG 位(bit4,SysCtrl)写入 1,则时钟 2 被关闭。时钟 2 关闭后,电能计量模块停止工作。

9.5.2 快速操作方式切换 MCU 时钟源

MCU 时钟源切换的快速操作方式通过访问时钟切换控制寄存器 (SysCtrl, SFR 0x80) 中的 FWC 位 (Bit6) 和 FSC (Bit5) 实现。采用快速操作方式关闭 MCU 时钟时,系统只能进入浅睡眠状态。

表 9-6 MCU 时钟源快速切换控制位

r>- → HII	Bit6	Bit5	W 111							
寄存器	FWC	FSC	兑明 ····································							
SysCtrl	0	0	当 FSC 配置为 0 时,对 FWC 的配置才有效。							
SFR 0x80	0	0	当 FSC 配置为 0 时,向 FWC 写入 0,系统工作状态由程序决定,并由程序决定							

安右盟	Bit6	Bit5	nd		
寄存器	FWC	FSC	说明		
			是否开启 PLL 电路,以及是否切换时钟 1 的时钟源。		
			当 MCUFRQ 读出值为 1 时,先向 FSC 和 FWC 位写入 0b01,再写入 0b00,不能切换时钟 1 的时钟源。		
			当 FSC 配置为 0 时,对 FWC 的配置才有效。		
	1	0	当 FSC 配置为 0 时,向 FWC 写入 1,开启 BandGap 电路,开启 PLL 电路,MCU 和电能计量时钟频率自动配置为 3.2768MHz,ADC 时钟频率自动配置为 819.2kHz,时钟 1 的时钟源自动从 OSC 时钟切换为 PLL 时钟。此时,程序对 寄存器 CtrlCLK(0x2867)和 MCUFRQ 位(bit0,SysCtrl,SFR 0x80)的 操作无效,MCU/电能计量/ADC 时钟频率保持不变。		
			当 FSC 配置为 0 时,向 FWC 写入 1,会硬件锁定时钟设置,向 FWC 写 0 只会去除硬件锁定但不会切换时钟。		
X	X	1	当 PWRUP 读出值为 0 时,向 FSC 位写入 1,可将时钟 1 的时钟源从 PLL 时钟 切换为 OSC 时钟,关闭 PLL 电路,并关闭时钟 1,使系统进入浅睡眠状态。		
			当 PWRUP 读出值为 1 时,向该位写入 1 无法完成上述时钟源切换和关闭。		

9.5.2.1 复位后的状态

发生片外输入 RSTn 复位、POR/BOR、WDT 溢出复位、恢复供电复位、IO 休眠唤醒复位或 RTC 休眠唤醒复位后,FWC/FSC 为 0b00,系统工作状态由程序决定,并由程序决定是否开启 PLL 电路,以及是否进行时钟 1 的时钟源切换。

9.5.2.2 从 OSC 时钟切换为 PLL 时钟

当 FSC 位配置为 0 时,向 FWC 写入 1,可以触发硬件自动完成开启 BandGap 电路、PLL 电路,设置时钟 1 的频率为 3.2768MHz,时钟 2 的频率为 3.2768MHz 和 ADC 时钟频率为 819.2kHz 并保持不变,并将时钟 1 的时钟源从 OSC 时钟切换到 PLL 时钟的操作。向 FWC 写入 1 的指令执行后,时钟 1 的时钟源切换立即完成,无需程序进行等待。之后,用户应对 MCUFRQ 位(bit0,SysCtrl,SFR 0x80)进行读操作,如果读出值为 1,则表明上述时钟源切换已经完成;否则认为切换失败。

当 FSC 位配置为 0 时,向 FWC 写入 1,开启 PLL 电路并设置时钟 1 的频率为 3.2768MHz 后,请按下述步骤将 MCU 时钟频率配置为 13.1072MHz 或 26.2144MHz:

- 1. 向 FWC 写入 0,将时钟 1 的时钟源从 PLL 时钟切换为 OSC 时钟,此时,PLL 电路保持开启;
- 2. 通过 MCUCLKSEL<1:0>位(bit[1:0], CtrlCLK, 0x2867) 将 MCU 时钟频率配置为 6.5536MHz;
- 3. 将 MCU13M 位 (bit6, CtrlPLL, 0x2868) 置 1, 将 MCU 时钟频率调整为 13.1072MHz; 或, 先将 MCU13M 位置 1, 再将 MCU26M (bit7, CtrlPLL, 0x2868) 置 1, 将 MCU 时钟频率调整为 26.2144MHz;
- 4. 向 MCUFRQ 写入 1,将 MCU 时钟源切换为 PLL 时钟。

9.5.2.3 从 PLL 时钟切换为 OSC 时钟,并关闭时钟 **1**

当系统状态寄存器(Systate,SFR 0xA1)的 PWRUP 位(Bit0)读出值为 0 时,无论 FWC 被配置为何值,向 FSC 写入 1,可以触发硬件自动将时钟 1 的时钟源从 PLL 时钟切换为 OSC 时钟,关闭 PLL 电路,并关闭时钟 1,系统进入浅睡眠状态。



9.5.3 普通操作方式 V.S 快速操作方式切换 MCU 时钟源

发生片外输入 RSTn 复位、POR/BOR、WDT 溢出复位、恢复供电复位、IO 休眠唤醒复位或 RTC 休眠唤醒复位后,时钟 1 的时钟源为 OSC 时钟,系统不能进行正常计量,但能进行常数计量。这是一个过渡状态。在对低功耗要求比较高的应用条件下,缩短芯片处于这一状态的时间,可以减少平均功耗。在检测到掉电之后,缩短关闭各个电路单元的时间,也可以减少平均功耗。在对 MCU 时钟进行开关以及切换时钟源操作时,由于普通操作方式需要程序按步骤访问各个控制寄存器,快速操作方式只需要访问一个寄存器位就可以由硬件完成所需要的操作步骤,所以快速操作方式可以减少上述两种情况下的操作时间,从而降低平均功耗。

快速操作方式与普通操作方式以"或"操作的方式发生作用。

快速操作方式与普通操作方式可以结合进行,二者之间又有相互影响。使用快速操作方式与普通操作方式进行结合操作: 先利用快速操作方式开启 PLL 电路并切换 MCU 时钟源,以节省功耗; 当将时钟 1 的时钟源切换到 PLL 时钟后,再利用普通操作方式中的 MCUFRO 位来保持这个状态,以便不受其他因素的影响。

下表分别列出了采用普诵操作方式、快速操作方式和结合操作方式进行 MCU 时钟源切换的对比。

表 9-7 普通操作、快速操作和结合操作进行 MCU 时钟源切换的比较

操作	普通操作方式	快速操作方式	结合操作
	访问模拟控制寄存器,开启 PLL 电路	5)MC 4	FWC = 1
开启 PLL 电路,切换时钟 1 的时钟源	MCUFRQ = 1;	FWC = 1	MCUFRQ=1;
	MCUFRQ = 0;		
切换时钟 1 的时钟源,关闭 PLL 电路,	while(MCUFRQ == 1){;}	500 1	MCUFRQ=0;
关闭时钟 1	访问模拟控制寄存器,关闭 PLL 电路	FSC = 1	FSC = 1
	SLEEPO = 1;		

下图中箭头所指的部分,表示使用快速操作方式或者结合操作方式完成从发生 IO 休眠唤醒复位开始,至时钟 1 的时钟源切换为 3.2768MHz 的 PLL 时钟结束,全过程需要约 800 ~ 900μs,整个过程包含复位时间、程序最初始的长跳转指令执行时间以及向 FWC 写入 1 的指令的执行时间。




图 9-2 使用快速操作方式开启 PLL 电路并将时钟 1 的时钟源切换到 PLL 时钟



下图中箭头所指的位置,表示使用快速操作方式或者结合操作方式将时钟源从 PLL 时钟切换到 OSC 时钟,并关闭时钟的全部时间小于 $30\mu s$ 。




图 9-3 使用快速操作方式或结合操作方式将时钟 1 的时钟源切换到 OSC 时钟, 然后关闭 PLL, 关闭时钟 1

9.6时钟系统相关寄存器

表 9-8 时钟源切换及时钟开关相关寄存器

SFR C	SFR 0x80,R/W,时钟切换控制寄存器,SysCtrl SFR								
位		默认值	功能说明						
bit7	MEAFRQ	0	选择电能计量时钟(时钟2)的时钟源。						
			0, OSC 时钟;						
			1, PLL 时钟。						
			配置这个位切换时钟 2 的时钟源;读取该位的值以获取当前时钟 2 的时钟源信息。						
Bit6	FWC	0	快速唤醒控制位。						
			当 FSC 配置为 0 时,FWC 的配置才生效。						
			当 FWC 配置为 1 有效时,PLL 电路开启,且输出频率保持为 3.2768MHz,时钟 1 的时钟源从 OSC 时钟切换为 PLL 时钟。						
			当 FSC 配置为 0 时,向 FWC 写入 1,会硬件锁定时钟设置,向 FWC 写 0 只会去除硬件锁定但不会切换时钟。						
Bit5	FSC	0	快速休眠控制位。						
			当 PWRUP 读出值为 0 时,向 FSC 位写入 1,可将时钟 1 的时钟源从 PLL 时钟切换为 OSC 时钟,关闭 PLL 电路,并关闭时钟 1,使系统进入浅睡眠状态。						
			当 PWRUP 读出值为 1 时,向该位写入 1 无法完成上述时钟源切换和关闭。						
Bit4	PMG	0	开关电能计量时钟(时钟2)。						
			0, 开启; 1, 关闭。						

SFR 0x80, R	R/W,	时钟切换控制寄存器,	S	ysCtrl	SFR
-------------	------	------------	---	--------	------------

位		默认值	功能说明
Bit3	LCDG	0	开关 LCD 时钟(时钟 3)。
			0, 开启; 1, 关闭。
			当时钟 1 和时钟 2 的时钟源为 PLL 时钟时,时钟 3 才可被关闭。
Bit2	SLEEP1	0	同时开启或者关闭 MCU 时钟(时钟 1)和 WDT 时钟(时钟 4)。
D:11	CLEEDO	0	当 PWRUP 为 0 时,向 MCUFRQ 写入 0,再对 SLEEP1/SLEEP0 进行配置:
Bit1	SLEEP0	0	11/01, 系统进入浅睡眠; 10, 系统进入深睡眠。
bit0	MCUFRQ	0	选择 MCU 时钟(时钟 1)的时钟源。
			0, OSC 时钟;
			1, PLL 时钟。
			配置这个位可以切换时钟 1 的时钟源;读取该位的值可以获取当前时钟 1 时钟源信息。

当 IORSTN 位 (bit0, IOWK, SFR 0xC9) 配置为 1 时,任何唤醒事件仅能将系统从休眠状态下唤醒而不复位系统,此时,CPU 被唤醒后会继续执行程序,所有的电路都保持休眠前的状态,仅该寄存器中的休眠控制位 FWC (bit6)、FSC (bit5)、SLEEP1 (bit2) 和 SLEEP0 (bit1) 会被清零。

表 9-9 外设开关控制寄存器 0 (PRCtrl0, 0x2D00)

0x2D00,R/W,外设开关控制寄存器 0,PRCtrl0						
位			默	功能说明		
			认值			
Bit7	PWMCLK	R/W	0	1: 可调整脉冲宽度时钟发生器停止工作;		
				0: 可调整脉冲宽度时钟发生器正常工作。		
Bit6	GPSI	R/W	0	1: GPSI 接口正常工作;		
				0: GPSI 接口停止工作。		
Bit5	P10	R/W	0	1: P10 端口停止工作; 0: P10 端口正常工作。		
Bit4	P9	R/W	0	1: P9 端口停止工作;		
				0: P9 端口正常工作。		
Bit3	P0P8	R/W	0	1: P0~P8 所有端口停止工作;		
				0: P0~P8 所有端口正常工作。		
Bit2	EUART2	R/W	0	1: EUART2 模块停止工作;		
				0: EUART2 模块正常工作。		
Bit1	EUART1	R/W	0	1: EUART1 模块停止工作;		
				0: EUART1 模块正常工作。		
Bit0	TimerA	R/W	0	1: TimerA 停止工作;		

0x2D00,R/W,外设开关控制寄存器 0,PRCtrl0							
位	R/W	默	功能说明				
	, , , ,	认	74.12.76.74				
		值					
			0: TimerA 正常工作。				

表 9-10 外设开关控制寄存器 1 (PRCtrl1, 0x2D01)

0x2D01, R/W, 外设开关控制寄存器 1, PRCtrl1				
位		R/W	默	功能说明
			认值	
Bit7	UART5	R/W	0	1: UART5 停止工作;
				0: UART5 正常工作。
Bit6	UART4	R/W	0	1: UART4 停止工作;
				O: UART4 正常工作。
Bit5	UART3	R/W	0	1: UART3 停止工作;
				O: UART3 正常工作。
Bit4	UART2	R/W	0	1: UART2 停止工作;
				O: UART2 正常工作。
Bit3	ExInt5	R/W	0	1: 中断向量 11 停止工作;
				0:中断向量 11 正常工作。
Bit2	ExInt4	R/W	0	1: 中断向量 10 停止工作;
				0: 中断向量 10 正常工作。
Bit1	ExInt3	R/W	0	1:中断向量9停止工作;
				0:中断向量9正常工作。
Bit0	ExInt2	R/W	0	1: 中断向量 8 停止工作;
				0:中断向量8正常工作。

表 9-11 OSC 时钟频率调节相关寄存器(2)

0x2860, R/W, 晶振控制寄存器 1, CtrlCry1					
位		默认值	功能说明		
bit[7:5]	保留	0	为保证系统正常工作,必须保证为 0。		
Bit4	CSEL	0 晶体起振电路内置 12.5pF 电容,将该位置 1 可将电容减少 2.3			
bit3	保留	0 为保证系统正常工作,必须保证为 0。			
Bit[2:0]	XTRSEL<2:0>	0	起振电路电阻调节。		
			XTRSEL<2>配置为 1,使 P 端电阻增加 400kΩ。		
			XTRSEL<1:0>的配置:		
			00/01: N 端电阻保持初值;		
			10: N 端电阻增加 128kΩ;		
			11: N 端电阻增加 64kΩ。		
			使用 RTC 时,必须配置为 0b011,并使能晶体停振复位功能。		

表 9-12 OSC 时钟频率调节相关寄存器(3)

0x2861,R/W,晶振控制寄存器 2,CtrlCry2					
位		默认值	功能说明		
bit7	REFLKEN	0	将该位置 1 使能检测 BandGap 电路上是否漏电。当漏电使基准电压下降超过 3%时即提起中断。		
Bit6	保留	0	为保证系统正常工作,必须保证为0。		
Bit5	XRESETEN	0	起振电路停振复位使能。		
			1: 使能。		
Bit4	CMPIT	0	模拟比较器偏置电流选择。		
			0: 20nA;		
			1: 200nA。		
bit[3:2]	CMPSSELB<1:0>	0	模拟比较器 CB 的输入信号源选择。		
			00: 引脚 M2 输入电压(+)和低功耗电压基准源(REF_LP,-)比较;		
			01: 引脚 M1 输入电压(+)和低功耗电压基准源(REF_LP,-)比较;		
-			10/11: 引脚 M2 (+) 和 M1 (-) 输入电压比较。		
Bit[1:0]	 保留	0	 为保证系统正常工作,必须保证为 0 。		

表 9-13 PLL 电路锁定标志位相关寄存器

SFR 0xA3, R, PLL 状态寄存器, PLLLCK SFR					
位		默认值	功能说明		
bit[7:1]	bit[7:1] 保留				
			判断 PLL 时钟状态是否锁定。		
bit0	PLLLCK	0	1, 已锁定;		
			0, 未锁定		

表 9-14 时钟频率配置相关寄存器(1)

0x2867, R/W, 时钟控制寄存器, CtrlCLK				
位		默认值	功能说明	
bit7	PLLPDN	0	开关 PLL 电路。开启 PLL 之前必须先开启 BandGap 电路。	
			0: 关闭;	
			1: 正常工作。	
Bit6	BGPPDN	0	开关 BandGap 电路。开启 PLL 之前必须先开启 BandGap 电路。	
			0: 关闭;	
			1: 正常工作。	
Bit[5:4]	ADCLKSEL<1:0>	0	过采样 ADC 时钟频率选择,以 204.8kHz 为基准。	
			00: ×1;	
			01: ×2;	
			10: ×4。	
Bit[3:2]	MEACLKSEL<1:0>	0	电能计量时钟频率选择,以819.2kHz 为基准。	
			00: ×1;	
			01: ×2;	
			10: ×4。	
Bit[1:0]	MCUCLKSEL<1:0>	0	MCU 时钟频率选择,以 819.2kHz 为基准。	
			00: ×1;	
			01: ×2;	
			10: ×4;	
			11: ×8。	

表 9-15 时钟频率配置相关寄存器(2)

0x2868, I	0x2868,R/W,PLL 控制寄存器,CtrlPLL			
位		默认值	功能说明	
bit7	bit7 MCU26M 0		当 MCU13M=1 时,使能 MCU 时钟频率加倍(×2)。	
			1: 使能。	
Bit6	MCU13M	0	使能 MCU 时钟频率加倍 (×2)。	
			1: 使能。	
Bit5	PLLSEL	0	50Hz 或 60Hz 应用选择。	
			0: 50Hz;	
			1: 60Hz。	
Bit[4:0]	保留	0	为保证系统正常工作,必须保证为 0。	

表 9-16 OSC 时钟状态查询寄存器

0x286B,	0×286B,R,模拟电路状态寄存器,ANState			
位		R/W	默认值	功能说明
bit7	osc	R	0	指示当前的 OSC 时钟状态。
				0:表示 OSC 时钟正常工作;
				1: 表示晶体停振, 所有使用 OSC 时钟的电路(包括 PLL 电路)的时钟源已被切换为 RC 时钟。
		-	-	
bit6	СОМРВ	R	0	模拟比较器 CB 的输出状态。
				1:表示比较器正输入端信号大于负输入端信号;
				0:表示比较器正输入端信号小于负输入端信号。
Bit5	保留	-	-	
Bit[4:2]	保留	R	5	读出值始终为 0x5。
Bit[1:0]	保留	-	-	

表 9-17 时钟切换控制寄存器 (SysCtrl SFR, SFR 0x80)

SFR (SFR 0x80,R/W,时钟切换控制寄存器,SysCtrl SFR							
位		默认值	功能说明					
bit7	MEAFRQ	0	选择电能计量时钟(时钟 2)的时钟源。配置这个位切换时钟 2 的时钟源;读取该位的值以获取当前时钟 2 的时钟源信息。 0, OSC 时钟; 1, PLL 时钟。					



SFR (SFR 0x80,R/W,时钟切换控制寄存器,SysCtrl SFR				
位		默认值	功能说明		
Bit6	FWC	0	快速唤醒控制位。 当 FSC 配置为 0 时,FWC 的配置才生效。 当 FWC 配置为 1 有效时,PLL 电路开启,且输出频率保持为 3.2768MHz,时钟 1 的时钟源从 OSC 时钟切换为 PLL 时钟。 当 FSC 配置为 0 时,向 FWC 写入 1,会硬件锁定时钟设置,向 FWC 写 0 只会去除硬件锁定但不会切换时钟。		
Bit5	FSC	0	快速休眠控制位。 当 PWRUP 读出值为 0 时,向 FSC 位写入 1,可将时钟 1 的时钟源从 PLL 时钟切换为 OSC 时钟,关闭 PLL 电路,并关闭时钟 1,使系统进入浅睡眠状态。 当 PWRUP 读出值为 1 时,向该位写入 1 无法完成上述时钟源切换和关闭。		
Bit4	PMG	0	开关电能计量时钟(时钟 2)。 0, 开启; 1, 关闭。		
Bit3	LCDG	0	开关 LCD 时钟(时钟 3)。当时钟 1 和时钟 2 的时钟源为 PLL 时钟时,时钟 3 才可被关闭。 0,开启; 1,关闭。		
Bit2	SLEEP1	0	同时开启或者关闭 MCU 时钟(时钟 1)和 WDT 时钟(时钟 4)。 当 PWRUP 为 0 时,向 MCUFRQ 写入 0,再对 SLEEP1/SLEEP0 进行配置:		
Bit1	SLEEP0	0	11/01, 系统进入浅睡眠; 10, 系统进入深睡眠。		

表 9-18 时钟周期控制寄存器(CKCON SFR, SFR 0x8E)

可以获取当前时钟1时钟源信息。

0, OSC 时钟; 1, PLL 时钟。

SFR 0x8E	SFR 0x8E, R/W, 时钟周期控制寄存器, CKCON SFR						
位		默认值	功能	说明			
Bit[7:6]	保留	0					
Bit5	T2M	0	Timer2 时钟源选择	0, 使用 clk/12 作为时钟源: 1, 使用 clk 作为时钟源。			
Bit4	T1M	0	Timer1 时钟源选择	0, 使用 clk/12 作为时钟源: 1, 使用 clk 作为时钟源。			
Bit3	ТОМ	0	Timer0 时钟源选择	0, 使用 clk/12 作为时钟源:1, 使用 clk 作为时钟源。			

选择 MCU 时钟(时钟 1)的时钟源。配置这个位可以切换时钟 1的时钟源;读取该位的值

*clk 表示 MCU 时钟 (时钟 1) 信号频率。



bit0

MCUFRQ

第10章休眠唤醒

10.1 休眠状态

在系统状态寄存器(Systate,SFR 0xA1)中的 PWRUP 位(bit0)为 0 的时候,将时钟 1 的时钟源切换为 OSC 时钟,并关闭时钟 1 的时钟状态,即为休眠状态。休眠状态又分为浅睡眠和深睡眠两种状态。

在浅睡眠或者深睡眠状态下,RTC 继续工作;所有的存储器和 CPU 及其外设停止工作并进入低功耗模式,但是,LCD 驱动电路和电能计量 VMA 需要手动关闭。如果在进入浅睡眠或者深睡眠之前,程序已经关闭了 ADC 和 PLL、LCD 驱动/LCD 时序产生电路以及电能计量模块,并把 IO 设置为禁止输出/屏蔽输入,则系统处于最省电的状态。如果未关闭 LCD 驱动以及 LCD 时序产生电路,LCD 在浅睡眠或者深睡眠状态下仍可以正常显示。

当 IORSTN 位(bit0,IOWK,SFR 0xC9)清零时,在浅睡眠状态下,发生 IO/RTC 休眠唤醒事件、CF 脉冲输出或恢复供电可以使芯片回到 OSC 状态;在深睡眠状态下,发生 IO 休眠唤醒输入或恢复供电可以使芯片回到 OSC 状态。这种情况下,由于休眠失败时程序的执行方式与预期不一致,为了增强可靠性,应该在写入休眠控制位操作后面加入一个 while (1) {;}循环,若休眠失败,则等待 WDT 复位;或者在程序结构中增加对休眠失败的检测和响应。

当 IORSTN 位置 1 时,上述事件均只能将系统从休眠状态下唤醒而不会复位系统,即发生 IO/RTC 休眠唤醒事件、CF 脉冲输出或恢复供电后,CPU 继续执行程序,所有的电路均保持休眠前的状态,仅 SysCtrl (SFR 0x80)中的 SLEEP1 和 SLEEP0 位及 FWC 和 FSC 位被清零。这种情况下,如果休眠失败,程序也会继续执行,即与预期的执行方式一致,无需做额外处理。在 V98XX 中,引脚 WAKEUP1、WAKEUP2、WAKEUP3 和 WAKEUP4均可被用于将芯片从浅睡眠或深睡眠状态中唤醒。IOP0 位(bit1,IOWK,SFR 0xC9)用于配置是否将 P0.3 和 P0.2 用于 IO 休眠唤醒输入,寄存器 IOEDG(SFR 0xC7)用于配置有效的休眠唤醒边沿。在进入浅睡眠或深睡眠前,将上述 IO 端口设置为输入,那么任一个 IO 端口上发生的电平跳变(跳变的高低电平需要各自持续至少 4个 OSC 时钟周期)均会将系统从休眠状态中唤醒。上述 4个 IO 休眠唤醒输入相互独立,互不影响。IO 休眠唤醒事件会将 IO 位(bit3,Systate,SFR 0xA1)置标志位。当 IO 位置 1 时,用户可通过读取 P14WK 位(bit0,IOWKDET,SFR 0xAF)、P02WK 位(bit1,IOWKDET,SFR 0xAF)或 P03WK 位(bit2,IOWKDET,SFR 0xAF)的状态确认系统是因哪个端口的电平跳变而被唤醒。

如果系统被唤醒后,RTC 位(bit2,Systate,SFR 0xA1)和 CFWK 位(bit3,IOWKDET,SFR 0xAF)同时置 1,表示系统因 CF 脉冲输出被唤醒;如果 RTC 位置 1,而 CFWK 位为 0,则表明系统被 RTC 定时唤醒。

10.1.1 恢复供电复位

芯片处于休眠状态时,在 VDCIN 引脚输入电平从低于 1.0V 到高于 1.1V 的过程中,或者等级 1 的复位发生后,VDCIN 引脚电平高于 1.1V 时,芯片内部产生恢复供电信号,将芯片从休眠状态中唤醒。默认情况下,恢复供电信号在唤醒系统的同时会将系统复位至 OSC 状态。复位信号保持 8 个 OSC 时钟周期(约 244μs),如图 5-1 所示。为了降低系统功耗,用户可将 IORSTN 位(bit0,IOWK,SFR 0xC9)置 1,使恢复供电信号仅唤醒系统而不复位系统。

10.1.2 IO 休眠唤醒复位

V98XX 提供了 4 个 IO 端口用于 IO 休眠唤醒, 其中 WAKEUP1 (P1.4) 和 WAKEUP2 (P1.3) 始终可被用于 IO 休眠唤醒输入; 而 WAKEUP3 (P0.2) 和 WAKEUP4 (P0.3) 则只有在 IOP0 位 (bit1, IOWK, SFR 0xC9) 置 1 时才能被用于 IO 休眠唤醒输入。上述 4 个 IO 休眠唤醒输入相互独立,互不影响。

在系统进入深睡眠或浅睡眠状态之前,将上述 IO 端口设置为输入使能,那么,休眠状态下该端口上发生的电平跳变(跳变的高低电平需要各自持续至少 4 个 OSC 时钟周期)会将系统从休眠状态下唤醒。用户可通过寄存器

IOEDG(SFR 0xC7)配置唤醒边沿。IO 休眠唤醒事件会将 IO 位(bit3,Systate,SFR 0xA1)置位。当 IO 位置 1 时,用户可通过读取 P14WK 位(bit0,IOWKDET,SFR 0xAF)、P02WK 位(bit1,IOWKDET,SFR 0xAF)或 P03WK 位(bit2,IOWKDET,SFR 0xAF)的状态确认系统是因哪个端口的电平跳变而被唤醒,如图 5-1 所示。

默认情况下,IO 休眠唤醒输入在唤醒系统的同时会将系统复位至 OSC 状态。为了降低系统功耗,用户可将 IORSTN 位(bit0,IOWK,SFR 0xC9)置 1,使任一 IO 端口上的输入均只能唤醒系统而不复位系统。

10.1.3 RTC 休眠唤醒复位

在 V98XX 中,根据设置的休眠唤醒间隔,RTC 会定时输出休眠唤醒信号将系统从浅睡眠状态唤醒。如果RTC/CF 位(bit2, Systate, SFR 0xA1)置 1,而 CFWK 位(bit3, IOWKDET, SFR 0xAF)清零,则表明系统在浅睡眠状态下被 RTC 定时唤醒,如图 5-1 所示。

默认情况下,RTC 休眠唤醒事件在唤醒系统的同时会将系统复位到 OSC 状态,复位信号保持 8 个 OSC 时钟周期(约 244µs)。为了降低系统功耗,用户可通过将 IORSTN 位(bit0,IOWK,SFR 0xC9)置 1 使 RTC 定时产生的休眠唤醒信号只能将系统从浅睡眠下唤醒而不复位系统

10.1.4 CF 脉冲输出唤醒复位

在 V98XX 中,在系统进入浅睡眠状态前,如果使能 CF 脉冲输出(CFENR 或 CFEN 置 1,bit[5:4],PMCtrl4,0x287D),并且使能 CF 脉冲输出唤醒(CFWKEN=1,bit2,IOWK,SFR 0xC9),那么在浅睡眠状态下,CF脉冲输出会将系统从休眠状态中唤醒。CF 脉冲输出唤醒会使 CFWK 位(bit3,IOWKDET,SFR 0xAF)和 RTC/CF位(bit2,Systate,SFR 0xA1)同时置 1,如图 5-1 所示。


默认情况下,CF 脉冲输出在唤醒系统的同时会将系统复位到 OSC 状态。为了降低系统功耗,用户可通过将 IORSTN 位(bit0,IOWK,SFR 0xC9)置 1 使 CF 脉冲输出产生的休眠唤醒信号只能将系统从浅睡眠下唤醒而不复位系统。

10.1.5 休眠/唤醒 - 使用普通操作方式

使用普通操作方式进行休眠/唤醒操作时,系统状态的转换完全由程序控制。

如果 MCU 和计量 VMA 都体眠,或者 MCU 休眠但计量 VMA 不休眠且工作于常数计量模式下,用户可通过以下方式使系统进入浅睡眠或深睡眠状态(休眠并关闭 PLL 时钟)。设进入休眠状态前 PLL 时钟开启并作为 MCU 时钟的时钟源。

在进入休眠流程前,程序应根据功耗条件,配置或者关闭其他相关的电路单元,并设置唤醒源和唤醒方式。



注意:

可以采用以控制位MEAFRQ的值作为循环条件的while循环进行判断,并在while循环中设置循环次数计数器判断以防止切换失败无法退出循环。由于此时MCU时钟源为PLL时钟,所以根据MCU时钟频率(f_{MCU})可以大致估计所需设置的计数判断值。当 f_{MCU} =13.1072MHz时,此时约需要等待50条汇编指令,以一个循环需要5条指令计算,此时可以设置计数判断值为10。


注意:

可以采用以控制位MCUFRQ的值作为循环条件的while循环进行判断,并在while循环中设置循环次数计数器判断以防止切换失败无法退出循环。由于此时MCU时钟源为PLL时钟,所以根据MCU时钟频率(f_{MCU})可以大致估计所需设置的计数判断值。当 f_{MCU} =13.1072MHz时,此时约需要等待50条汇编指令,以一个循环需要5条指令计算,此时可以设置计数判断值为10。事实上,MCU时钟源切换为OSC时钟之后,尚未退出此循环,一般情况下,上述计数判断值所确定的最长等待时间会大大超过完成切换所需的时间。

图 10-1 普通操作方式进入休眠状态(PLL 时钟关闭)

如果 MCU 休眠但计量 VMA 不休眠,用户可通过以下方式使系统进入浅睡眠或深睡眠状态(休眠但保持 PLL 时钟开启)。设进入休眠状态前 PLL 时钟开启并作为 MCU 时钟的时钟源。





注音.

可以采用以控制位MCUFRQ的值作为循环条件的while循环进行判断,并在while循环中设置循环次数计数器判断以防止切换失败无法退出循环。由于此时MCU时钟源为PLL时钟,所以根据MCU时钟频率(f_{MCU})可以大致估计所需设置的计数判断值。当 f_{MCU} =13.1072MHz时,此时约需要等待50条汇编指令,以一个循环需要5条指令计算,此时可以设置计数判断值为10。事实上,MCU时钟源切换为OSC时钟之后,尚未退出此循环,一般情况下,上述计数判断值所确定的最长等待时间会大大超过完成切换所需的时间。

图 10-2 普通操作方式进入休眠状态(PLL 时钟保持开启)

系统进入深睡眠/浅睡眠后,根据 IORSTN 位(bit0,IOWK,SFR 0xC9)的配置,用户可通过 RTC/IO 休眠唤醒输入、CF 脉冲输出或恢复供电将系统唤醒,使系统进入工作状态或 OSC 状态。

表 10-1 系统休眠状态设置


寄存器	SLEEP1 (Bit2)	SLEEPO (Bit1)	系统状态
	0	1	浅睡眠
时钟切换控制寄存器(SysCtrl SFR, SFR 0x80)	1	1	浅睡眠
	1	0	深睡眠

10.1.6 休眠/唤醒 - 使用快速操作方式

使用快速操作方式只能进入浅睡眠状态,不能进入深睡眠状态。

如果 MCU 和计量 VMA 都体眠,或者 MCU 休眠但计量 VMA 不休眠且工作于常数计量模式下,用户可通过以下方式使系统快速进入浅睡眠状态(休眠并关闭 PLL 时钟)。因为快速操作方法会关闭 PLL 电路,所以快速操作方法无法在系统进入休眠的情况下保持 PLL 时钟开启。设进入休眠状态前 PLL 时钟开启并作为 MCU 时钟的时钟源。

在进入休眠流程前,程序应根据功耗条件,配置或者关闭其他相关的电路单元,并设置唤醒源和唤醒方式。



注意:

可以采用以控制位MEAFRQ的值作为循环条件的while循环进行判断,并在while循环中设置循环次数计数器判断以防止切换失败无法退出循环。由于此时MCU时钟源为PLL时钟,所以根据MCU时钟频率(f_{MCU})可以大致估计所需设置的计数判断值。当 f_{MCU} =13.1072MHz时,此时约需要等待50条汇编指令,以一个循环需要5条指令计算,此时可以设置计数判断值为10。

注意:

向FSC位写入1,完成写入操作后,硬件电路自动将MCU时钟源从PLL时钟切换为OSC时钟,硬件电路自动完成所需的等待和判断过程;并自动关闭PLL和BGP,将MCU/计量VMA和ADC时钟频率配置位清0;然后自动进入浅睡眠。

图 10-3 快速操作方式进入休眠状态

系统进入浅睡眠后,用户可采用 RTC/IO 休眠唤醒输入、CF 脉冲输出或恢复供电使其回到 OSC 状态,然后,使用快速操作方式开启 PLL 电路并将其切换为时钟 1 的时钟源,从而使系统进入工作状态。

10.2 休眠相关寄存器

在休眠状态下,系统的典型功耗为10µA。

表 10-2 休眠相关寄存器

SFR 0xA1,R,系统状态寄存器,Systate							
位		R/W	功能说明				
Bit[7:6]	保留	1	-				



SFR 0xA1, R, 系统状态寄存器, Systate

位 R/W		R/W	默认值	功能说明		
bit5	POR	R	0	判断复位原因,等级 1 复位标志位。 1,表示上次的复位是由 POR/BOR、RSTn 输入或 WDT 溢出复位引起。 当其它复位发生时,此标志位清零。		
Bit4	保留	-	0			
Bit3	IO	R	0	当该位置 1 时,表示系统在浅睡眠或者深睡眠状态下被 IO 端口输入信号变化唤醒。		
Bit2	RTC/CF	R	0	当该位置 1,而 CFWK(bit3,IOWKDET,SFR 0xAF)为 0 时,表示系统在浅睡眠状态下被 RTC 定时唤醒。 当该位与 CFWK 位同时置 1 时,表示系统在浅睡眠状态下因 CF 脉冲输出被唤醒。		
Bit1	PWRDN	R	0	当 VDCIN 引脚输入电压下降到 1.0V 时,PWRDN 位为 1,表示发生了掉电; 当 VDCIN 引脚输入电压上升到 1.1V 时,PWRDN 位为 0,表示没有发生掉电。如果掉电中断使能,掉电事件会向 MCU 提起中断。		
Bit0	PWRUP	R	0	当 VDCIN 引脚输入电压上升到 1.1V 时,PWRUP 位为 1,表示系统正常供电,或者从电池供电状态切换到了正常供电状态; 当 VDCIN 引脚输入电压下降到 1.0V 时,PWRUP 位为 0,表示当前是电池供电,或者从正常供电状态切换到了电池供电状态。 在调试模式下,一直保持 1。		

注: 当发生 POR/BOR、片外输入 RSTn 复位或 WDT 溢出复位时,该寄存器被复位。

表 10-3 P0 休眠唤醒标志寄存器(IOWKDET, SFR 0xAF)

SFR 0xA	SFR 0xAF, R, P0 休眠唤醒标志寄存器,IOWKDET			
位		R/W	默认值	功能说明
bit[7:4]	保留	-	_	
bit3	CFWK	R	0	当该位与 RTC/CF 位(bit2,Systate,SFR 0xA1)同时置 1 时,表明系统在浅睡眠状态下因 CF 脉冲输出被唤醒。
Bit2	P03WK	R	0	当 IO 位(bit3,Systate,SFR 0xA1)置 1 时,如果该位置 1,表明在 浅睡眠或深睡眠下系统因端口 WAKEUP4(P0.3)上的输入信号变化而被 唤醒。
Bit1	P02WK	R	0	当 IO 位(bit3,Systate,SFR 0xA1)置 1 时,如果该位置 1,表明在 浅睡眠或深睡眠下系统因端口 WAKEUP3(P0.2)上的输入信号变化而被 唤醒。
Bit0	P14WK	R	0	当 IO 位(bit3,Systate,SFR 0xA1)置 1 时,如果该位置 1,表明在 浅睡眠或深睡眠下系统因端口 WAKEUP1(P1.4)上的输入信号变化而被 唤醒。

当发生 POR/BOR、片外输入 RSTn 复位或 WDT 溢出复位时,该寄存器被复位。

表 10-4 IO 休眠唤醒边沿选择寄存器(IOEDG, SFR 0xC7)

SFR 0xC7	SFR 0xC7,R/W,IO 休眠唤醒边沿选择寄存器,IOEDG					
位		R/W	默认值	功能说明		
				选择 WAKEUP4(P0.3)的唤醒边沿。		
h:+[7.6]	DOSEDO	D /\\/		00/11: 下降沿;		
bit[7:6]	P03EDG	R/W	0	01: 上升沿;		
-				10: 双边沿。		
				选择 WAKEUP3(P0.2)的唤醒边沿。		
D:+[E, //]	DOSEDC	R/W	0	00/11: 下降沿;		
Bit[5:4]	P02EDG			01: 上升沿;		
				10: 双边沿。		
	D1.45D.C	R/W	0	选择 WAKEUP1 (P1.4) 的唤醒边沿。		
D:+[2,2]				00/11: 下降沿;		
Bit[3:2]	P14EDG			01: 上升沿;		
				10: 双边沿。		
Bit[1:0]			0	选择 WAKEUP2(P1.3)的唤醒边沿。		
	D1 25DC	R/W		00/11: 下降沿;		
	P13EDG			01: 上升沿;		
				10: 双边沿。		

表 10-5 IO 休眠唤醒控制寄存器 (IOWK, SFR 0xC9)

SFR 0xC9, R/W, IO 休眠唤醒控制寄存器, IOWK					
位		R/W	默认值	功能说明	
Bit[7:3]	保留	-	-		
bit2	CFWKEN	R/W	0	使能 CF 脉冲输出将系统从浅睡眠状态下唤醒。	
				1: 使能;	
				0: 禁止。	
Bit1	IOP0	R/W	0	使能端口 WAKEUP4(P0.3)和 WAKEUP3(P0.2)用于 IO 休眠唤醒输入。	
				1: 使能;	
				0: 禁止。	
Bit0	IORSTN	R/W	0	1: 休眠唤醒事件仅唤醒系统而不复位系统。在这种情况下,休眠唤醒事件发生后,CPU 继续执行程序,所有的电路均保持休眠前的状态,仅 SysCtrl (SFR 0x80) 中的 SLEEP1 和 SLEEP0 (bit[2:1]) 及 FWC 和 FSC (bit[6:5]) 被清零。	
				0:休眠唤醒事件在唤醒系统的同时复位系统。在这种情况下,休眠唤醒事件发生后,系统回到 OSC 状态。	

表 10-6 休眠唤醒间隔设置寄存器 1

SFR 0x96, R/W,休眠唤醒间隔设置寄存器 1, INTRTC					
位	默认值	R/W	功能说明		
bit[7:3]		0	R/W		
	RTC<2:0>	0	R/W	000, 1 秒;	
bit[2:0]				001, 1分;	
				010, 1 小时;	
				011, 1 天;	
				100, 500 毫秒;	
				101, 250 毫秒;	
				110, 125 毫秒;	
				111, 62.5 毫秒	

表 10-7 休眠唤醒间隔设置寄存器 2

SFR 0xDF, R/W, 休眠唤醒间隔设置寄存器 2, SECINT						
位		R/W	默认值	功能说明		
Bit7	-	R/W	0	保留		
Bit6	-	R/W	0	必须先将寄存器 INTRTC (SFR 0x96) 设置为 0x07, 再将该位置 1, 才能通过该寄存器的 bit[5:0]设置秒唤醒间隔时间。		
Bit[5:0]	SEC	R/W	0	设置秒唤醒间隔时间,实际秒唤醒间隔时间为(bit[5:0]+1)s,其中 bit[5:0] 为 1~63(十进制)。 当 bit[5:0]为 0(十进制)时,RTC 唤醒间隔为 62.5ms。		



第11章电能计量

V98XX 内置一个电能计量模块,可用于计量电压/电流有效值、有功/无功电能和视在功率等,具有如下特点:

- 4 路独立的过采样 Σ/Δ ADC: 1 路电压 (U)、2 路电流 (I) 和 1 路多功能测量通道 (M)
- 计量精度:

在电流 5000:1 动态范围内, 有功计量误差小于 0.1%

在电流 3000:1 动态范围内, 无功计量误差小于 0.1%

在电流 1000:1 动态范围内, 电压/电流有效值计量误差小于 0.5%

- 提供各种测量数据:
 - 3 路电压/电流信号原始波形和直流分量

瞬时/秒平均有功/无功功率、秒平均视在功率、正反向有功/无功电能

瞬时/秒平均电压/电流有效值

线电压频率

温度,测量精度±1°C

电池电压/外部电压

- 支持一路电流同时作有功与无功电能计量,或者两路电流均作有功电能计量
- 多种能量计量模式: 累加功率、电流有效值; 或者降频计量
- 支持快速电流检测,降低系统功耗
- 提供 CF 脉冲输出,支持 CF 输出中断
- 支持电压过零点中断
- 支持起动/潜动判断,判断阈值可配置
- 支持软件校表:

支持角差校正,最小校正分辨率 0.0055°/lsb,最小角差校正范围±1.4°

支持有效值/功率比差校正,并支持有功/无功功率二次补偿(offset 校正)

支持小电流加速校表




图 11-1 电能计量模块信号处理

11.1 寄存器列表和使用说明

11.1.1 访问计量控制/数据寄存器

在 V98XX 中,MCU 必须经由读写缓存寄存器通过 32-bit 的数据总线访问计量控制和计量数据寄存器。MCU 直接对读写缓存寄存器进行读/写操作。

1. 读写缓存寄存器

当发生 POR/BOR 复位、片外输入 RSTn 复位或 WDT 溢出复位时,读写缓存寄存器被复位。

表 11-1 读写缓存寄存器与数据的对应关系

数据	ACK	INVD	DATA[31:24]	DATA[23:16]	DATA[15:8]	DATA[7:0]
读写缓存寄存器	BUFF5	BUFF4	BUFF3	BUFF2	BUFF1	BUFF0
地址	0x2885	0x2884	0x2883	0x2882	0x2881	0x2880

2. 读写操作

用户应按照下述步骤对计量控制/数据寄存器进行读操作:

- A. 向寄存器 INVD 先写入 0xCC, 再写入 0;
- B. 对目标地址进行有效的读操作;
- C. 最多 24 个电能计量时钟周期,或者当 ACK 标志位从 1 变为 0 后,硬件电路会把目标地址的数据 DATA 加载 到读写缓存寄存器中,数据与缓存寄存器的对应关系如上表所示;
- D. 读取缓存寄存器得到所需的数据。

用户应按照下述步骤对计量控制/数据寄存器进行写操作:

- A. 向寄存器 INVD 先写入 0xCC, 再写入 0:
- B. 将所需的数据 DATA 写入读写缓存寄存器,数据与缓存寄存器的对应关系如上表所示;
- C. 对目标地址进行有效的写操作;
- D. 最多 24 个电能计量时钟周期,或者当 ACK 标志位从 1 变为 0 后,硬件电路会把缓存器寄存器中的数据写入目标地址。

11.1.2 计量控制寄存器

当发生 POR/BOR、片外输入 RSTn 复位或 WDT 溢出复位时,所有计量控制寄存器被复位。

表 11-2 PM 控制寄存器 1 (PMCtrl1, 0x2878)

0x28	0x2878, R/W, PM 控制寄存器 1, PMCtrl1				
位		默认值	功能说明		
bit7	PVA	0	控制功率/有效值计算电路访问相应的计量数据寄存器。仅供测试使用。 0, 功率/有效值计算电路正常访问相应的计量数据寄存器; 1, 禁止功率/有效值计算电路访问相应的计量数据寄存器。		
Bit6	PHCEN	0	使能角差校正。当角差校正使能时, IA、IB 两个通道根据各自的角差校正值同时进行角差校正。 0, 禁止角差校正; 1, 使能角差校正。		
Bit5	SELI	0	选择电流通道。 0, IA 通道的信号进入 I1 通道, IB 通道的信号进入 I2 通道; 1, IA 通道的信号进入 I2 通道, IB 通道的信号进入 I1 通道		
bit4	PREN	0	控制有功/无功功率、有效值和视在功率计算以及 M 通道数字信号处理。 0, 停止; 1, 使能。		
Bit3	ONM	0	M 通道数字信号输入使能。 0, 屏蔽 M 通道的数字信号输入,使得 M 通道的数字信号输入为 0; 1, 使能 M 通道数字信号输入		
Bit2	ONI2	0	I2 通道数字信号输入使能。 0, 屏蔽 I2 通道的数字信号输入,使得 I2 通道的数字信号输入为 0; 1, 使能 I2 通道数字信号输入		
Bit1	ONI1	0	I1 通道数字信号输入使能。 0, 屏蔽 I1 通道的数字信号输入,使得 I1 通道的数字信号输入为 0; 1, 使能 I1 通道数字信号输入		
Bit0	ONU	0	电压通道(U)数字信号输入使能。 0,屏蔽U通道的数字信号输入,使得U通道的数字信号输入为0; 1,使能U通道数字信号输入		

表 11-3PM 控制寄存器 2(PMCtrl2, 0x2879)

0x2879,	0x2879,R/W,PM 控制寄存器 2,PMCtrl2				
位		默认值	功能说明		
			I1 通道数字增益符号位。		
bit7	PGACS	0	0, 正号;		
			1, 负号。		
D:+[C . 4]	DCAG2 DCAG0		I1 通道数字增益控制。取值范围为 0 ~ 5。		
Bit[6:4]	PGAC2~PGAC0	0	增益计算方法为 Gain = 2 ^{PGACx} 。		
			U通道数字增益符号位。		
Bit3	PGAUS	0	0, 正号;		
			1, 负号。		
			U 通道数字增益控制。取值范围为 0 ~ 5。		
Bit[2:0]	PGAU2~PGAU0	0	增益计算方法为 Gain = 2 ^{PGAUx} 。		

表 11-4 PM 控制寄存器 3 (PMCtrl3, 0x287A)

0x287A,R/W,PM 控制寄存器 3,PMCtrl3				
位		默认值	功能说明	
			使能发送过零点中断。	
bit7	X0EN	0	0,禁止发送过零点中断;	
			1, 使能发送过零点中断。	
			使能电压/电流有效值计算电路上的带通滤波器。	
			0, 禁止;	
Bit6	BPFEN	0	1, 使能。	
			使能位于电压/电流有效值计算电路上的带通滤波器,可以提高有效值计算的准确度,但是会损失谐波成分,在小信号的时候会导致较大的数字截断噪声,并导致系统响应时间变长。	
Bit5	LPFEN	0	为保证系统正常工作,必须保证为 1。	
		0	选择 E1 和 E2 计量通道的功能。	
Bit4	DBLEN		0, E1 计量通道根据 I1 电流进行有功功率计算, E2 计量通道根据 I1 电流进行无功功率计算;	
			1, E1 计量通道根据 I1 电流进行有功功率计算, E2 计量通道根据 I2 电流进行有功功率计算。	
			I2 通道数字增益符号位。	
Bit3	PGANS	0	0, 正号:	
			1, 负号。	
Bit[2:0]	PGAN2~PGAN0	0	I2 通道数字增益控制。取值范围为 0 ~ 5。	
טונןב.ט]	FGANZ~FGANU	U	增益计算方法为 Gain = 2 ^{PGANx} 。	

表 11-5 角差校正控制寄存器 1 (PHCCtrl1, 0x287B)

0x287B,R/W,角差校正控制寄存器 1,PHCCtrl1					
位		默认值	功能说明		
			I1 通道角差校正值符号位。		
bit7	bit7 PHCA7	0	1 , 延时电压;		
			0, 延时电流。		
Bit6	PHCA6	0	未使用。		
Di+[E.O]	PHCA<5:0>	0	作为高 6 位与 IAPHC (bit[1:0], CRPST, 0x287F) 一起结合使用,设置 I1 通道角差校正值的绝对值(8-bit)。		
Bit[5:0]	PHCA<5:0>		当角差校正电路的采样频率(<i>f_{smpl}</i>)为 3.2768MHz 时,角差分辨率为 0.0055°/lsb,总校正量为±1.4°。		

表 11-6 角差校正控制寄存器 2 (PHCCtrl2, 0x287C)

0x287C, R/W, 角差校正控制寄存器 2, PHCCtrl2					
位	位		功能说明		
			I2 通道角差校正值符号位。		
bit7	PHCB7	0	,延时电压;		
			0, 延时电流。		
Bit6	PHCB6	0	未使用。		
Bi+[E·O]	PHCB<5:0>	0	作为高 6 位与 IBPHC (bit[3:2], CRPST, 0x287F) 一起结合使用,设置 I2 通道角差校正值的绝对值(8-bit)。		
Bit[5:0]	PHCB<5:0>		当角差校正电路的采样频率(<i>f_{smpl}</i>)为 3.2768MHz 时,角差分辨率为 0.0055°/lsb,总校正量为±1.4°。		

表 11-7 PM 控制寄存器 4(PMCtrl4, 0x287D)

0x287D,R/W,PM 控制寄存器 4,PMCtrl4						
位		默认值	功能说明			
			E2 计量通道起动/潜动判断使能。			
bit7	CRPENR	0	0, 禁止;			
			1, 使能。			
			E1 计量通道起动/潜动判断使能。			
Bit6	CRPEN	0	0, 禁止;			
			1, 使能。			
			E2 能量 CF 脉冲输出使能。			
Bit5	CFENR	0	0, 禁止;			
			1, 使能。			
			E1 能量 CF 脉冲输出使能。			
Bit4	CFEN	0	0, 禁止;			
			1, 使能。			
			能量累加和能量脉冲计数使能。			
Bit3	EGYEN	0	0, 禁止;			
			1, 使能。			
			CF 脉冲输出引脚选择。			
Bit2	CFXCG	0	0, E1 能量 CF 脉冲从引脚 CF1 输出, E2 能量 CF 脉冲从引脚 CF2 输出;			
			1, E2 能量 CF 脉冲从引脚 CF1 输出, E1 能量 CF 脉冲从引脚 CF2 输出。			
			正向 E1 能量累加寄存器功率源选择。			
Bit[1:0]	PSEL1/PSEL0	0	00 或 11, E1 功率;			
[[נונים]	rocli/Poelu		01, I1 通道电流有效值;			
			10, 常数功率。			

表 11-8 脉冲输出控制寄存器(CFCtrl, 0x287E)

0×287E,R/W,脉冲输出控制寄存器,CFCtrl						
位		默认值	功能说明			
			E2 能量脉冲产生速率控制,可用于小信号加速校表。			
			00, 1 倍;			
bit[7:6]	CFQR1/CFQR0	0	01, 4 倍;			
			10,8倍;			
			11, 16 倍。			
			E1 能量脉冲产生速率控制,可用于小信号加速校表。			
	CFQ1/CFQ0	0	00, 1 倍;			
Bit[5:4]			01, 4 倍;			
			10,8倍;			
			11, 16 倍。			
		0	E2 能量脉冲源选择。			
Bit[3:2]	CFSELR1/CFSELR0		01, 正向 E2 能量;			
נונים.2	CF3LLKI/CF3LLKU		10, 反向 E2 能量;			
			00/11, 正向以及反向 E2 能量的绝对值之和。			
			E1 能量脉冲源选择。			
Bi+[1·0]	CESEL 1/CESELO	0	01, 正向 E1 能量;			
נוננד.טן	CFSEL1/CFSEL0		10, 反向 E1 能量;			
			00/11, 正向以及反向 E1 能量的绝对值之和。			

表 11-9 防潜标志寄存器(CRPST, 0x287F)

0x287F,防潜标志寄存器,CRPST					
位		R/W	默认值	功能	
Bit7	CRPST	R	0	E1 计量通道起动/潜动状态指示。	
				0, E1 计量通道处于正常计量状态;	
				1, E1 计量通道处于潜动状态。	
Bit6	CRPSTR	R	0	E2 计量通道起动/潜动状态指示。	
				0, E2 计量通道处于正常计量状态;	
				1, E2 计量通道处于潜动状态。	
Bit[5:4]	CFWD	R/W	0	CF 脉冲宽度调节。	
				00: 80ms;	
				01: 40ms;	
				10: 20ms;	
				11: 10ms。	
Bit[3:2]	IBPHC	R/W	0	作为低 2 位与 PHCB<5:0> (bit[5:0], PHCCtrl2, 0x287C) 一起结合使用,设置 I2 通道角差校正值的绝对值。	
				当角差校正电路的采样频率为 3.2768MHz 时, 角差分辨率为 0.0055°/lsb, 总校正量为±1.4°。	
Bit[1:0]	IAPHC	R/W		作为低 2 位与 PHCA<5:0> (bit[5:0], PHCCtrl1, 0x287B) 一起结合使用,设置 I1 通道角差校正值的绝对值。	
				当角差校正电路的采样频率为 3.2768MHz 时,角差分辨率为 0.0055°/lsb,总校正量为±1.4°。	

表 11-10 电流检测寄存器(IDET, 0x2886)

0x2886, W,	0x2886, W/R, 电流检测寄存器, IDET				
位		R/W	默认值	功能	
Bit7	Bit7 GT R/W 0		0	门控采样电路和功率/有效值计算电路。	
				0: 采样电路和功率/有效值计算电路正常工作;	
				1: 采样电路和功率/有效值计算电路停止工作。此时,能量累加电路仍然正常工作,所以,在常数计量模式下,用户可将该位置1,并将 EGYEN 置1,使采样电路和功率/有效值计算电路停止工作,仅使能量累加电路正常工作,从而进一步降低系统功耗。但是需要注意,在关闭上述电路之前,必须先配置能量脉冲门限值。	
Bit6	CST	R	0	检测到电流后,该位置 1,直到 CLR(bit5)置 1 或 DETON(bit4) 为 0 时才会被清零。	
Bit5	CLR	R/W	0	完成一次电流检测后,先将该位置 1,再清零,使 CST 位清零。	
Bit4	DETON	R/W	0	1: 使能电流检测;	
				0: 禁止电流检测。	
Bit[3:0]	IDLEN	R/W	0	设置电流检测宽度。如果连续([IDLEN]+1)个瞬时 I1 电流信号交流分量的采样点大于电流检测门限值(IDETTH, 0x1002),即判定为检测到了电流。其中,[IDLEN]取值范围为 0~15,[IDLEN]不同取值对应的时间详见"快速电流检测"。	

11.1.3 计量数据寄存器

当发生 POR/BOR、片外输入 RSTn 复位或 WDT 溢出复位时,所有计量数据寄存器被复位为默认值。所有计量数据寄存器均"可读可写(R/W)"。但是用户不应对这些计量数据寄存器进行写操作,以免引起不可预测的后果。

以下表格中,所有计量数据寄存器的"默认值"均为十六进制数;表中所列更新时间与收敛时间均为 50Hz 电 网下当电能计量时钟频率(f_{MTCLK})为 3.2768MHz 时的数据,当 f_{MTCLK} 降至 $\frac{3276800}{\kappa}$ Hz时,这些寄存器的更新时间与收敛时间应为 3.2768MHz 时的时间与相应分频系数 K 的乘积。50Hz 电网应用下的寄存器更新与收敛时间是 60Hz 电网应用下的 1.2 倍。

11.1.3.1 信号波形数据寄存器

表 11-11 信号波形数据寄存器(R/W)

地址	寄存器		R/W	默认值	数据格式	更新时间	收敛时间
0x1005	DATAOIU	读取电压原始值瞬时值	R/W	0	32-bit 二进制补码	0.3ms	10ms
0x100A	DATAOII1	读取 I1 电流原始值瞬时值	R/W	0	32-bit 二进制补码	0.3ms	10ms
0x100F	DATAOII2	读取 I2 电流原始值瞬时值	R/W	0	32-bit 二进制补码	0.3ms	10ms
0x103A	DATAIDU	读取电压直流值瞬时值	R/W	0	32-bit 二进制补码	20ms	70ms
0x1041	DATAIDI1	读取 I1 电流直流值瞬时值	R/W	0	32-bit 二进制补码	20ms	70ms
0x1048	DATAIDI2	读取 I2 电流直流值瞬时值	R/W	0	32-bit 二进制补码	20ms	70ms
0x1051	DATAIAU	读取电压交流值瞬时值	R/W	0	32-bit 二进制补码	0.3ms	70ms
0x1052	DATAIAI1	读取 I1 电流交流值瞬时值	R/W	0	32-bit 二进制补码	0.3ms	70ms
0x1053	DATAIAI2	读取 I2 电流交流值瞬时值	R/W	0	32-bit 二进制补码	0.3ms	70ms

11.1.3.2 功率/有效值数据寄存器

表 11-12 功率/有效值数据寄存器(R/W)

地址	寄存器	后可行品(IVVV)	R/W	默认值	数据格式	更新时间	收敛时间
0x10D1	DATAIP	读取 E1 功率瞬时值	R/W	0	32-bit 二进制补码	80ms	250ms
0x10D2	DATAIQ	读取 E2 功率瞬时值	R/W	0	32-bit 二进制补码	80ms	250ms
0x10D3	RMSIU	读取电压有效值瞬时值	R/W	0	32-bit 二进制补码	10ms	100ms
0×10D4	RMSII1	读取 I1 电流有效值瞬时值	R/W	0	32-bit 二进制补码	10ms	100ms
0x10D5	RMSII2	读取 I2 电流有效值瞬时值	R/W	0	32-bit 二进制补码	10ms	100ms
0x10D6	DATAP	读取 E1 功率秒平均值	R/W	0	32-bit 二进制补码	1.28s	3s
0x10D7	DATAQ	读取 E2 功率秒平均值	R/W	0	32-bit 二进制补码	1.28s	3s
0x10D8	RMSU	读取电压有效值秒平均值	R/W	0	32-bit 二进制补码	1.28s	3s
0x10D9	RMSI1	读取 I1 电流有效值秒平均值	R/W	0	32-bit 二进制补码	1.28s	3s
0×10DA	RMSI2	读取 12 电流有效值秒平均值	R/W	0	32-bit 二进制补码	1.28s	3s
0×10DB	DATAAP1	读取 E1 视在功率秒平均值	R/W	0	32-bit 二进制补码	1.28s	3s
0x10DC	DATAAP2	读取 E2 视在功率秒平均值	R/W	0	32-bit 二进制补码	1.28s	3s

无论 DBLEN 为何值,标记 E1 的寄存器均用于存储根据 I1 电流计算得到的有功数据。

DBLEN=0 时,标记 E2 的寄存器用于存储根据 I1 电流计算得到的无功数据,此时 E2 计量通道上的积分器会引入额外的 1.568 倍增益,该增益可以通过比差校正消除; DBLEN=1 时,标记 E2 的寄存器用于存储根据 I2 电流计算得到的有功数据。

无功计量时,如果电流信号为正值,则 E2 瞬时功率寄存器的值为负,功率将累加到反向 E2 能量累加寄存器;如果电流信号为负值,则 E2 瞬时功率寄存器的值为正,功率将累加到正向 E2 能量累加寄存器。

11.1.3.3 能量累加寄存器/能量脉冲计数器

表 11-13 能量累加寄存器/能量脉冲计数器(R/W)

地址	寄存器			默认值	数据格式
0x10F0	PPCNT	正向 E1 能量累加寄存器	R/W	0	32-bit 无符号数
0x10F1	NPCNT	反向 E1 能量累加寄存器	R/W	0	32-bit 无符号数
0x10F2	PPCFCNT	正向 E1 能量脉冲计数器	R/W	0	32-bit 无符号数
0x10F3	NPCFCNT	反向 E1 能量脉冲计数器	R/W	0	32-bit 无符号数
0x10F6	PQCNT	正向 E2 能量累加寄存器	R/W	0	32-bit 无符号数
0x10F7	NQCNT	反向 E2 能量累加寄存器	R/W	0	32-bit 无符号数
0x10F8	PQCFCNT	正向 E2 能量脉冲计数器	R/W	0	32-bit 无符号数
0x10F9	NQCFCNT	反向 E2 能量脉冲计数器	R/W	0	32-bit 无符号数

所有的能量累加寄存器的实际位宽为 42 位,可读可写。读操作时,读出的为高 32 位的数据;写操作时,访问的是高 32 位,同时低 10 位会被写入 0,然后再参与能量累加寄存器运算。当电能计量时钟频率(f_{MTCLK})为 3.2768MHz、1.6384MHz 或 819.2kHz 时,能量累加寄存器每秒钟累加 12800 次;当 f_{MTCLK} 为 32768Hz 时,能量累加寄存器每秒钟累加 2979 次。

当能量累加寄存器的值超过相对应的能量脉冲门限值时,产生一个能量脉冲,同时在对应的能量脉冲计数器中加 1,并从能量累加寄存器累积数据中减去一个能量脉冲门限值。当 CF 脉冲输出使能时,能量脉冲计数器每累加 2 次输出一个 CF 脉冲。

无论 DBLEN 为何值,标记 E1 的寄存器均用于存储 E1 计量通道的有功数据。

DBLEN=0 时,标记 E2 的寄存器用于存储 E2 计量通道的无功数据; DBLEN=1 时,标记 E2 的寄存器用于存储 E2 计量通道的有功数据。

无功计量时,如果电流信号为正值,则 E2 瞬时功率寄存器的值为负,功率值累加到反向 E2 能量累加寄存器;如果电流信号为负值,则 E2 瞬时功率寄存器的值为正,功率值累加到正向 E2 能量累加寄存器。

11.1.3.4 频率值寄存器

该寄存器的值为 16-bit 无符号数,只读。

在 50Hz 电网下,当电能计量时钟频率(f_{MTCLK})为 3.2768MHz 时,频率值寄存器的数据更新时间是 320ms,收敛时间是 500ms。在 60Hz 电网下,上述时间应各除以 1.2。频率测量的分辨率可达到 0.05Hz/lsb,频率的测量范围是 35Hz ~ 75Hz。

表 11-14 频率值寄存器(DATAFREQ, 0x10FD)

0×10FD,R,频率值寄存器,DATAFREQ							
	值	bit15	bit14	•••••	•••••	bit1	bit0
默认值	0x0000	0	0	0	0	0	0

11.1.3.5 M 通道数据寄存器

表 11-15 M 通道数据寄存器

地址	寄存器	寄存器		默认值	数据格式	更新时间	收敛时间
0x10CE	DATAOM	读取 M 通道原始信号波形	R/W	0	32-bit 二进制补码	0.3ms	10ms
0x10CF	DATADM	读取 M 通道直流信号瞬时值	R/W	0	32-bit 二进制补码	20ms	70ms
0x10D0	DATAADM	读取 M 通道直流信号秒平均值	R/W	0	32-bit 二进制补码	1.28s	3s

11.1.4 校表参数寄存器

11.1.4.1 功率/有效值比差寄存器

比差校正范围(-50%~+49.9%)。

无论 DBLEN 为何值,标记 E1 的寄存器均用于根据 I1 电流计量得到的有功功率的比差校正。当 DBLEN=0时,标记 E2 的寄存器用于根据 I1 电流计量得到的无功功率的比差校正;当 DBLEN=1时,标记 E2 的寄存器用于根据 I2 电流计量得到的有功功率的比差校正。

表 11-16 功率/有效值比差寄存器(R/W)

地址	寄存器		R/W 数据格式		默认值
0x10E8	SCP	设置 E1 功率比差校正值	R/W	32-bit 二进制补码	0
0x10E9	SCQ	设置 E2 功率比差校正值	R/W	32-bit 二进制补码	0
0x10EA	SCU	设置电压有效值比差校正值	R/W	32-bit 二进制补码	0
0x10EB	SCI1	设置 I1 电流有效值比差校正值	R/W	32-bit 二进制补码	0
0x10EC	SCI2	设置 I2 电流有效值比差校正值	R/W	32-bit 二进制补码	0

11.1.4.2 功率二次补偿值寄存器

E1 及 E2 功率二次补偿寄存器被用于调整因串扰带来的计量误差。功率二次补偿的校表误差范围为-50%~+50%。

无论 DBLEN 为何值,标记 E1 的寄存器用于根据 I1 电流计算得到的有功功率的二次补偿。当 DBLEN=0 时,标记 E2 的寄存器用于根据 I1 电流计算得到的无功功率的二次补偿;当 DBLEN=1 时,标记 E2 的寄存器用于根据 I2 电流计算得到的有功功率的二次补偿。

表 11-17 功率二次补偿寄存器(R/W)

地址	寄存器		R/W	数据格式	默认值
0x10ED	PARAPC	设置 E1 功率二次补偿值	R/W	32-bit 二进制补码	0
0x10EE	PARAQC	设置 E2 功率二次补偿值	R/W	32-bit 二进制补码	0

11.1.4.3 带通滤波器系数寄存器

如果使能了电压/电流有效值计算通道上的带通滤波器(BPFEN,bit6,PMCtrl3,0x287A),则,在降频计量时,电压/电流有效值带通滤波器的采样频率变为800Hz,中心频率变为12.5Hz,对50Hz信号有较大衰减,影响了电压/电流有效值的计量精度,也影响了线电压频率测量的准确度。所以,在从正常计量切换为降频计量时,在关闭能量累加、CF脉冲输出及起动/潜动判断后,用户应将该寄存器配置为0x911D3C9C。恢复到正常工作模式时,用户应将该寄存器配置为默认值0x889374BC。

表 11-18 带通滤波器系数寄存器(0x10EF)

地址	寄存器		R/W	数据格式	默认值
0x10EF	PARABPF	设置带通滤波器系数	R/W	32-bit 二进制补码	0x889374BC

11.1.4.4 电流检测门限值寄存器

当电流检测使能时,如果连续[IDLEN]个 I1 电流交流信号瞬时值的采样点大于该寄存器中设置的电流检测门限值即判定为检测到了电流。

表 11-19 电流检测门限值寄存器

地址	寄存器		R/W	数据格式
0x1002	IDETTH	设置电流检测门限值	R/W	32-bit 二进制补码。Bit31 和 bit30 均为符号位。

11.1.4.5 门限值寄存器/常数功率值寄存器

因为所有能量累加寄存器的实际位宽为 **42** 位,所以能量脉冲门限值寄存器的内容自动在低位被补 **10** 个 **0**,然后再参与能量累加寄存器运算。

起动/潜动判断电路上有一个防潜动能量累加寄存器。使能起动/潜动判断后,防潜动能量累加寄存器的输入固定为 1。当电能计量时钟频率(f_{MTCLK})为 3.2768MHz、1.6384MHz 或 819.2kHz 时,防潜动能量累加寄存器每秒钟累加 12800 次,当 f_{MTCLK} 为 32768Hz 时,防潜动能量累加寄存器每秒钟累加 2979 次。

当防潜动能量累加寄存器的累加值先达到起动/潜动判断门限值时, E1/E2 能量累加寄存器被清空,即,E1/E2 计量通道进入潜动状态。当 E1/E2 能量累加寄存器的累加值先达到能量脉冲门限值时,防潜动能量累加寄存器被清空,即,E1/E2 计量通道进行能量计量。

无论 DBLEN 为何值,标记 E1 的寄存器用于配置 E1 计量通道(有功能量)的门限值。当 DBLEN=0 时,标记 E2 的寄存器用于配置 E2 计量通道(无功能量)的门限值;当 DBLEN=1 时,标记 E2 的寄存器用于配置 E2 计量通道(有功能量)的门限值。

当选择常数功率进行能量累加的时候(PSEL1/PSEL0 = 0b10),常数功率值寄存器的值会被累加进入正向 E1 能量累加寄存器。

表 11-20 门限值寄存器/常数功率值寄存器(R/W)

地址	寄存器		寄存器		R/W	数据格式	默认值
0x10F4	GATEP	设置 E1 能量脉冲门限值	R/W	32-bit 无符号正数	0		
0x10F5	GATECP	设置 E1 能量起动/潜动判断门限值	R/W	32-bit 无符号正数	0		
0x10FA	GATEQ	设置 E2 能量脉冲门限值	R/W	32-bit 无符号正数	0		



地址	寄存器			数据格式	默认值
0x10FB	GATECQ 设置 E2 能量起动/潜动判断门限值		R/W 32-bit 无符号正数 0		0
0x10FC	DATACP	设置常数功率值	R/W	32-bit 二进制补码	0

11.2 电能计量时钟

电能计量时钟,即时钟 2,和 ADC 时钟的时钟源可配置为 OSC 时钟或 PLL 时钟。时钟 2 可关闭。当时钟 2 关闭时,电能计量电路停止工作。

采样电路和有效值/功率计算电路有独立的时钟门控位(GT, bit7, IDET, 0x2886)。当该位置 1 时, 电能 计量模块中的采样电路和有效值/功率计算电路停止工作, 但是能量累加电路仍然可以正常工作。

表 11-21 时钟 2 和 ADC 时钟的时钟源选择与关闭

寄存器	位	说明
	1.17	选择电能计量时钟(时钟2)的时钟源。
Cons Charl	bit7	0, OSC 时钟(默认); 1, PLL 时钟。
SysCtrl	MEAFRQ	配置这个位切换时钟 2 的时钟源;读取该位的值以获取当前时钟 2 的时钟源信息。
SFR 0x80	Bit4	开关电能计量时钟(时钟 2)。
	PMG	0, 开启(默认); 1, 关闭。

当 PLL 电路开启,并被选择为时钟 2 和 ADC 时钟的时钟源时,电能计量时钟频率与 ADC 时钟频率可配置,前者应为后者的 4 倍。

表 11-22 ADC 时钟和申能计量时钟频率配置

寄存器	位	说明
		ADC 时钟频率选择,204.8KHz 为基准。默认为 0。
	Bit[5:4]	00, ×1;
	ADCLKSEL<1:0>	01, ×2;
CtrlCLK		10,×4°
0x2867		电能计量时钟频率选择,以 819.2kHz 为基准。默认为 0。
	Bit[3:2]	00, ×1;
	MEACLKSEL<1:0>	01, ×2;
		10, ×4°

11.3 基准电压

V98XX 内置一个 BandGap 电路,输出一个随温度变化较小的基准电压: 1.185V(典型温度漂移 10ppm/°C),为 ADC 和 PLL 电路等提供基准电压和偏置电流。所以在开启上述电路之前应先开启电压基准电路。

该基准电压温度特性通过以下方面进行调整 (无先后顺序要求):

开启 BandGap 电路;



- 默认情况下,系统使能斩波去直流失调 BGPCHOPN (bit0, CtrlBGP, 0x2862)。使能斩波去直流失调可以 消除 BandGap 电路的直流偏置,有效开启后会导致 BandGap 的输出值发生-50~+50mV 不等的变化,并且可以带来一定程序的温度系数改善。
- 调整 BandGap 温度系数(RESTL<1:0>和 REST<2:0>, bit[5:1], CtrlBGP, 0x2862)。

当 BandGap 温度系数的调整幅度为 x 时, 电表计量误差的温度系数调整幅度为-2x。




图 11-2 基准电压源温度特性曲线

V98XX 内置一个监测电路,用于监测引脚 REF 外接解耦电容的漏电情况。当该监测功能使能时,即 REFLKEN 位(bit7, CtrlCry2, 0x2861)置1时,如果电容漏电使基准电压下降超过3%,那么 REF 漏电中断标志位 IR4(bit4, ExInt4IFG, 0x2850)即置1。当 REF 漏电中断使能时,即 IE4=1(bit4, ExInt4IE, 0x2853), EIE.2=1(bit2, SFR 0xE8),并且 IE.7=1(bit7, SFR 0xA8)时,标志位 IR4置1会向 CPU 提起中断。

11.4 模拟信号输入

V98XX 支持 2 种电流信号输入。其中,电流传感器(CT, Current Transformer)输入电流采用双端完全差动输入方式,共需要占用 4 个端口,接线方式如下图所示(以 AGND 为共模电压,共模电压也可以为其他形式)。IAP、IAN 是电流通道 IA 的差分输入引脚;IBP、IBN 是电流通道 IB 的差分输入引脚。




图 11-3 采用 CT 输入电流

也可以采用锰铜电阻分流网络输入电流,采用 AGND 接地。




图 11-4 采用锰铜电阻分流网络输入电流

V98XX 支持 1 路电压信号输入。电压采用伪差分输入方式,相对于 UN 接地, UP 为正端, 共需要 2 个端口, 下面为电压通道的两种典型接法, 分别采用电压互感器方式和电阻分压方式。




图 11-5 电压输入方式

9801S/9811S 三个差分输入通道的电压输入范围是±200mV (幅值),模数转换器(以下简称 ADC)的满量程输入范围是±1.1V,所以,片外输入电压与模拟增益(PGA)的乘积不能超过±1.1V。电流通道 IA 和 IB 的信号输入来自锰铜或电流传感器(CT),电压通道的信号输入来自电阻分压或电压传感器(PT),为了使传感器输出信号与 ADC 之间的量程相匹配,用户可通过设置 ADC 控制寄存器 0(CtrlADC0,0x2858)对电流和电压通道进行模拟增益配置。

表 11-23 电压/电流通道模拟增益配置

寄存器	位	默认值	说明	
	bit6		电压通道(U)ADC 的模拟增益控制。为保证系统正常工作,该位必须配置为默认值(×1)。	
	ADCGU	0	0: ×1;	
			1: ×2。	
			电流通道 B(IB) ADC 的模拟增益控制。	
CtrlADC0 0x2858			为了保证传感器的输出信号大小与 ADC 量程相匹配,不可使用默认值。	
	Bit[5:3]		000: ×1;	
	ADCGB<2:0>	0	001: ×4;	
			010: ×8;	
			011: ×16;	
			100/101/110/111: ×32。	

寄存器	位	默认值	说明
			电流通道 A(IA)ADC 的模拟增益控制。
		> 0	为了保证传感器的输出信号大小与 ADC 量程相匹配,不可使用默认值。
	Bit[2:0]		000: ×1;
	ADCGA<2:0>		001: ×4;
			010: ×8;
			011: ×16;
			100/101/110/111: ×32。




图 11-6 电流/电压通道模拟增益配置

11.5 模拟/数字转换

V98XX 中的电压/电流通道 ADC 都采用的是二阶的 Σ/Δ ADC 结构,其满量程输入范围是±1100mV。用户可通过 ADC 控制寄存器 6(CtrlADC6,0x2864)开启或关闭各路通道的 ADC。

注意: 为保证电流通道的性能,必须保证 DCENN 位(bit7, CtrlLCDV, 0x285E)为 0,即在电流通道 ADC 输入端增加 10mV 直流失调。

表 11-24 开关电压/电流通道 ADC

寄存器	位		默认值	说明
ADC 控制寄存器 6 (CtrlADC6, 0x2864)	Bit0	ADCAPDN	0	开关 IA 通道 ADC。0,关闭;1,开启。
	Bit1	ADCBPDN	0	开关 IB 通道 ADC。0,关闭;1,开启。
	Bit2	ADCUPDN	0	开关电压通道 ADC。0,关闭;1,开启。

经过模拟/数字转换器,各通道的模拟输入信号转换为 22_20-bit 的数字信号,即,数据位数为 22-bit,其中,bit21 和 bit20 为符号位。

11.6 电流计量通道选择

IA 和 IB 两路电流信号可以选择进入不同的计量通道参与后续的运算,详见 图 11-1。

表 11-25 电流计量通道选择控制位

寄存器	位	功能说明
		选择电流计量通道。默认值为 0。
PMCtrl1, 0x2878	SELI	0, IA 通道的信号进入计量通道 I1, IB 通道的信号进入计量通道 I2;
0.207 O	Bit5	1, IA 通道的信号进入计量通道 I2, IB 通道的信号进入计量通道 I1

电流通道切换完成后,**I1** 和 **I2** 电流信号被输入角差校正模块进行角差校正,以消除因采样电路和 **ADC** 的失配引起的电压/电流信号之间的相位差。

11.7 角差校正




图 11-7 角差校正原理图

角差校正的原理是在电压和电流通道上引入固定长度的延迟链,根据电压和电流之间的相位超前或滞后关系, 选择电压被延迟或电流被延迟,因此角差校正的最小分辨率就是延迟链上两个相邻单元之间的相位差,而总的角差 校正角度是最小分辨率与延迟链的长度之积。



角差校正默认关闭。用户可通过配置 PHCEN (bit6, PMCtrl1, 0x2878) 开启角差校正功能。

在 V98XX 中,当角差校正电路的采样频率(f_{smpl})为 3.2768MHz 时,角差校正的分辨率是 0.0055°/lsb,总校正量为±1.4°。角差校正电路的采样频率(f_{smpl})由 MEACLKSEL<1:0>位(bit[3:2],CtrlCLK,0x2867)的配置决定。

在 50Hz 电网应用时,写入角差校正控制寄存器的值(N)可通过以下公式计算得到(四舍五入取整数):

$$N = Round(\frac{1}{\pi} \times \frac{f_{smpl}}{100} \times \{\pm arccos[cos\theta \times (1+E)] - \theta\})$$

公式 11-1

其中,

 θ 为电流信号与电压信号之间的相位差,弧度制。如果 θ 为正值,表示电流超前电压;如果 θ 为负值,表示电流滞后于电压;

N 为写入角差校正控制寄存器的值,带符号。如果 N 为正值,表示延时电流,所以在符号位写入"0";如果 N 为负值,表示延时电压,所以在符号位写入"1";

E 为角差校正时校表台体显示的误差;

 f_{smpl} 为角差校正电路的采样频率,Hz。

表 11-26 不同 f_{smpl} 下的角差分辨率和校正范围

N取值范围	频率控制位配置		f _{smpl} (Hz)	角差分辨率(°/lsb)	校正范围(°)
[-255, +255] MEACLKSEL<1:0> bit[3:2], 0x2867	MEAGLIKGEL 14 O	00	819200	0.022	5.6
		01	1638400	0.011	2.8
			3276800	0.0055	1.4

表 11-27 角差校正值配置

	PHCCtrl1 (0x287B) /PHCCtrl2 (0x287C)							CRPST (0x287F)
bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	bit[3:2]/bit[1:0]
PHCx7	PHCx6	PHCx5	PHCx4	PHCx3	PHCx2	PHCx1	PHCx0	IxPHC

x=A 或 B。其中 PHCx7 为角差校正值的符号位; PHCx6 未使用; 其余 8-bit 用于配置角差校正值绝对值。

11.8 数字信号输入

过采样 Σ / Δ ADC 输出 1bit 码流伴有大量的高频噪声,通常用 CIC 滤波器[抽取滤波器(Decimation Filter)] 来抑制该噪声,并将 ADC 采样频率降低 256 倍。




图 11-8 数字信号输入

通过配置 PM 控制寄存器 1 (PMCtrl1, 0x2878) 中的 bit[2:0],用户可以决定是否将 ADC 输出的数字信号输入抽取滤波器中进行降采样处理。开启该功能时,ADC 的输出信号被累加进入抽取滤波器;关闭该功能时,抽取滤波器输入信号为 0。

表 11-28 数字信号输入使能

表 11-20 数子自 5 揃入民化					
寄存器	bit	功能说明			
	ONI2 Bit2	I2 通道数字信号输入使能。默认值为 0。 0, 屏蔽 I2 通道的数字信号输入,使得 I2 通道的数字信号输入为 0; 1, 使能 I2 通道数字信号输入			
PM 控制寄存器 1 (PMCtrl1, 0x2878)	ONI1 Bit1	I1 通道数字信号输入使能。默认值为 0。 0, 屏蔽 I1 通道的数字信号输入,使得 I1 通道的数字信号输入为 0; 1, 使能 I1 通道数字信号输入			
	ONU Bit0	电压通道(U)数字信号输入使能。默认值为 0。 0,屏蔽 U 通道的数字信号输入,使得 U 通道的数字信号输入为 0; 1,使能 U 通道数字信号输入			

经 CIC 滤波器处理的信号,再经过高通滤波器,滤除传感器和 ADC 可能引入的直流分量。在 V98XX 中,高通滤波器不可被旁路。当 ADC 时钟频率为 819.2kHz 时,50Hz 电网应用时该高通滤波器的响应时间是 60ms。

用户可通过 PM 控制寄存器 2(PMCtrl2, 0x2879)和 PM 控制寄存器 3(PMCtrl3, 0x287A)对经高通滤波处理的电压/电流信号进行数字增益配置,从而增大小信号输入下对截断噪声的抑制能力。

表 11-29 计量通道信号数字增益配置

寄存器	bit	功能说明
	PGANS	计量通道 I2 数字增益符号位。默认为 0。
PM 控制寄存器 3	Bit3	0, 正号; 1, 负号。
(PMCtrl3, 0x287A)	PGAN2~PGAN0	 计量通道 I2 数字增益控制,取值范围为 0~5,增益计算方法为
	Bit[2:0]	Gain=2 ^{PGANx} 。默认为 0。
PM 控制寄存器 2	PGACS	 计量通道 I1 数字增益符号位。默认为 O。



寄存器	bit	功能说明
(PMCtrl2, 0x2879)	Bit7	0, 正号; 1, 负号。
	PGAC2~PGAC0 Bit[6:4]	计量通道 I1 数字增益控制,取值范围为 0~5,增益计算方法为 Gain=2 ^{PGACx} 。默认为 0。
	PGAUS	电压通道(U)数字增益符号位。默认为 0。
	Bit3	0, 正号; 1, 负号。
	PGAU2~PGAU0	U 通道数字增益控制。取值范围为 0 ~ 5。增益计算方法为 Gain =
	Bit[2:0]	2 ^{PGAUx} 。

此时获得的电压/电流的数字信号的值分别根据如下公式计算得到:

 $Ua = PGAdua \times PGAua \times Aua \times \sin \omega t \div 1.185 = DUa \times \sin \omega t$ $Ia = PGAdia \times PGAia \times Aia \times \sin(\omega t + \psi) \div 1.185 = DIa \times \sin(\omega t + \psi)$

其中,

PGAdua 或 PGAdia 为各通道的数字增益;

PGAua 或 PGAia 为各通道的模拟增益;

Aua 或 Aia 为各通道信号的输入信号的幅度(V);

1.185 为基准电压(V)。

11.9 快速电流检测

为了降低功耗, V9801S/V9811S 支持对 I1 电流通道上的瞬时电流信号的交流分量作快速电流检测,如图 11-1 所示。

开启电流检测功能时,必须开启电能计量时钟(PMG,bit4,SysCtrl,SFR 0x80),开启采样电路和功率/有效值计算电路的时钟(GT,bit7,IDET,0x2886),并使能功率和有效值计算功能(PREN,bit4,PMCtrl1,0x2878)。

在寄存器 IDETTH(0x1002)设置电流检测门限值。在寄存器 IDET(0x2886)中,当 DETON 位(bit4)置 1 时,电流检测功能使能;在 bit[3:0]中设置电流检测宽度([IDLEN]),[IDLEN]的值对电流检测时间(t_{IDT})的关系如下:

$$t_{IDT} = \frac{256 \times ([IDLEN] + 1)}{f_{ADC}} \times 1000$$
 \triangle 式 11-2

其中,**256** 为抽取滤波器的降采样倍数;[IDLEN]为 IDLEN 位的配置值; f_{ADC} 为 ADC 的采样频率(Hz); t_{IDT} 为电流检测时间(ms)。

当连续([IDLEN]+1)个电流信号采样点的数值大于门限值时即被认为检测到了电流,CST 位(bit6)置 1。 检测到电流后,用户应将 CLR 位(bit5,IDET,0x2886)置 1 或将 DETON 位清零才能将 CST 位清零。

11.10 有效值计算和校正



用户可通过 PREN 位(bit4,0x2878,PMCtrl1)开启或关闭电压/电流有效值计算电路,通过 BPFEN 位(bit6,0x287A,PMCtrl3)开启或关闭有效值计算电路上的带通滤波器,并通过调节带通滤波器系数来提高有效值计算的准确度。采样电路和功率/有效值计算电路可被独立门控(GT,bit7,IDET,0x2886)。此时,能量累加电路仍然正常工作,所以,在常数计量模式下,用户可将 GT 位置 1,但使能能量累加(EGYEN 位置 1),使采样电路和功率/有效值计算电路停止工作,仅使能量累加电路正常工作,从而进一步降低系统功耗。但是需要注意,在关闭上述电路之前,必须先配置能量脉冲门限值。

表 11-30 有效值计算的寄存器配置

寄存器	bit	说明
		门控采样电路和功率/有效值计算电路。
IDET	GT	0: 采样电路和功率/有效值计算电路正常工作;
0x2886	Bit0	1: 采样电路和功率/有效值计算电路停止工作。
PMCtrl1	PREN	控制有功/无功功率、有效值和视在功率计算以及 M 通道数字信号处理。
0x2878	Bit4	 默认为 0 (禁止)。
PMCtrl3	BPFEN	使能电压/电流有效值计算电路上的带通滤波器。
0x287A	Bit6	默认为 0 (禁止)。
		带通滤波器系数寄存器。
带通滤波器系数寄存器 (0x10EF)		正常计量时,该寄存器的值应采用默认值 0x889374BC。降频计量时,在关闭能量累加、CF 脉冲输出和起动/潜动判断后,该寄存器的值应配为0x911D3C9C。
		恢复到正常计量后,该寄存器应恢复为默认值。




图 11-9 电流/电压有效值计算信号处理

电流/电压有效值计算的信号流如上图所示。来自高通滤波器输出的电流/电压信号首先自相关相乘,其乘积含有 2 次谐波,经过低通滤波器后可滤除谐波和噪声引起的纹波,得到电流/电压的平方,然后再做开平方运算,得到 32 位有效值数据,该数据经过比差校正后,存于瞬时电压/电流有效值寄存器。

电压/电流有效值的计算公式:

$$Urms = \frac{\sqrt{2}}{2} \times Ua$$

$$Irms = \frac{\sqrt{2}}{2} \times Ia$$

其中, Urms 和 Irms 为电压和电流的有效值;

Ua 和 Ia 为电压和电流的数字信号值。

设原始的有效值为 RMS ',校正后的有效值为 RMS,比差校正值为 S,则,三者之间的关系如下:

 $RMS = RMS' \times (1 + S)$

用户可在有效值比差寄存器中设置电压/电流有效值的比差校正值。比差校正后的有效值数据会进行秒平均,存于电压/电流有效值秒平均值寄存器。上述所有寄存器均为 32 位补码数据。当发生 POR/BOR 复位、片外输入 RSTn 复位或 WDT 溢出复位时,这些寄存器被复位。

11.11 视在功率计算

视在功率计算与电压/电流有效值计算同时开启或关闭。采样电路和功率/有效值计算电路可被独立门控(GT,bit7, IDET, 0x2886)。此时,能量累加电路仍然正常工作,所以,在常数计量模式下,用户可将 GT 位置 1,但使能能量累加(EGYEN 位置 1),使采样电路和功率/有效值计算电路停止工作,仅使能量累加电路正常工作,从而进一步降低系统功耗。但是需要注意,在关闭上述电路之前,必须先配置能量脉冲门限值。

经过秒平均后的电压/电流有效值会被用于视在功率计算:

 $S = Irms \times Urms$

其中,

S 为视在功率 (单位: VA);

Irms 为经过秒平均后的电流有效值;

Urms 为经过秒平均后的电压有效值。

计算得到的秒平均视在功率,存于秒平均视在功率寄存器中。上述寄存器为 32 位补码数据。当发生 POR/BOR 复位、片外输入 RSTn 复位或 WDT 溢出复位时,这些寄存器被复位。

11.12 有功/无功功率计算和校正

有功/无功功率计算与电压/电流有效值计算同时开启或关闭。采样电路和功率/有效值计算电路可被独立门控(GT, bit7, IDET, 0x2886)。此时,能量累加电路仍然正常工作,所以,在常数计量模式下,用户可将 GT 位置 1,但使能能量累加(EGYEN位置 1),使采样电路和功率/有效值计算电路停止工作,仅使能量累加电路正常工作,从而进一步降低系统功耗。但是需要注意,在关闭上述电路之前,必须先配置能量脉冲门限值。

当两路电流计量通道的信号用于功率计算时,用户可通过 DBLEN 位(bit4, 0x287A, PMCtrl3)选择电流 计量通道的信号处理方式。如下表所示,当 DBLEN 位写入 0 时(默认值),仅 I1 电流信号同时进行有功和无功功率计算; 当 DBLEN 位写入 1 时,I1 和 I2 电流均进行有功功率计算。

表 11-31 功率计算选择

控制位	功率计算	选择	数据存储		
DBLEN	E1 通道	E2 通道	"E1"标记寄存器	"E2"标记寄存器	
0	有功	无功	根据 I1 电流得到的有功数据	根据 I1 电流得到的无功数据	
1	有功	有功	根据 I1 电流得到的有功数据	根据 I2 电流得到的有功数据	

注:表中所述 "E1" / "E2" 标记寄存器,包括:功率瞬时值寄存器、功率秒平均值寄存器、功率比差寄存器、功率二次补偿值寄存器、正向/反向能量累加寄存器和能量脉冲计数器、能量脉冲门限值和起动/潜动判断门限值寄存器等。

11.12.1 有功功率计算



当 DBLEN=0 时,I1 通道电流信号同时进行有功和无功功率计算,当 DBLEN=1 时,I1 和 I2 通道电流信号均进行有功功率计算。




图 11-10 有功功率计算

来自高通滤波器输出的电流和电压信号相乘,其乘积经过低通滤波器后可滤除谐波和噪声引起的纹波,得到 32 位有功功率数据,该数据经过二次补偿(offset 校正)后,再经过比差校正,存于瞬时 E1 或 E2 功率寄存器,参与后续的有功能量累加。

有功功率的计算公式如下:

$$P = \frac{1}{2} \times Ua \times Ia$$

其中, P 为有功功率 (W):

Ua 和 Ia 为电压和电流的数字信号的值。

比差校正后的有功功率数据会进行秒平均,存于 E1 或 E2 功率秒平均值寄存器。

上述所有寄存器均为 32 位补码数据。当发生 POR/BOR 复位、片外输入 RSTn 复位或 WDT 溢出复位时,这些寄存器被复位。

50Hz 电网应用时,如果电能计量时钟频率为 3.2768MHz, ADC 时钟频率是 819.2KHz, 那么,

- 1. 有功功率计算电路上的低通滤波器的响应时间是 40ms;
- 2. 有功功率瞬时值寄存器更新时间为 80ms, 稳定时间为 250ms;
- 3. 秒平均数据寄存器的值每 1.28 秒更新 1 次。

11.12.2 无功功率计算




图 11-11 无功功率计算

当 DBLEN=0 时, I1 通道的电流信号同时进行有功功率和无功功率计算。

无功功率计算与有功功率计算类似,但,采用锰铜电阻分流网络或 CT 输入电流时,输入的电流信号需要经过一个数字积分网络,经该网络处理后输出的电流信号用于无功功率计算。该积分器会带来额外的 1.568 倍增益,可经由比差校正消除。

经低通滤波器处理后的 32 位无功功率数据经过二次补偿(offset 校正)和比差校正后,存于瞬时 E2 功率寄存器,参与后续的无功能量累加。比差校正后的无功功率数据也会进行秒平均,存于秒平均 E2 功率寄存器。

50Hz 电网应用时,如果电能计量时钟频率为 3.2768MHz, ADC 时钟频率是 819.2KHz,那么,

- 1. 无功功率计算电路上的低通滤波器的响应时间是 40ms:
- 2. 有功功率瞬时值寄存器更新时间为 80ms, 稳定时间为 250ms:
- 3. 秒平均数据寄存器的值每 1.28 秒更新 1 次。

11.13 能量累加和 CF 脉冲输出

11.13.1 能量累加和脉冲产生

用户可通过 PM 控制寄存器 4(PMCtrl4, 0x287D)的 EGYEN 位(bit3)开启或关闭能量累加和能量脉冲 计数,通过 PSEL1~PSEL0 位(bit[1:0])选择累加到正向 E1 能量累加寄存器的功率源;通过脉冲输出控制寄存器(CFCtrl, 0x287E)中的 CFSELR1~CFSELR0(bit[3:2])和 CFSEL1~CFSEL0(bit[1:0])选择 E2 和 E1 能量脉冲源。

V98XX 支持脉冲常数加倍。通过增大脉冲常数,使能量脉冲门限值减小,从而加快脉冲产生速度,用户可通过 CFQR1~CFQR0 (bit[7:6])和 CFQ1~CFQ0 (bit[5:4])配置能量脉冲的产生速度。输入小信号时,用户可提高能量脉冲的产生速度,从而缩短校表所需要的时间。

如下图所示,当使能能量累加和能量脉冲计数时,**V98XX** 可根据功率符号将功率分别累加到正反向**E1/E2** 能量累加寄存器,当能量累加寄存器的值超过相对应的能量脉冲门限值时,产生一个能量脉冲,同时在对应的能量脉冲计数器中加**1**,并从能量累加寄存器累积数据中减去一个能量脉冲门限值。




图 11-12 有功/无功能量累加和脉冲计数

表 11-32 能量累加/功率源选择/脉冲源选择/能量脉冲产生速率控制位

寄存器	位		说明
PM 控制寄存 器 4	Bit3	EGYEN	能量累加和能量脉冲计数使能。默认为 0。 0,禁止; 1,使能。
(PMCtrl4, 0x287D)	Bit[1:0]	PSEL1 ~PSEL0	正向 E1 能量累加寄存器功率源选择。默认为 0。 00 或 11, E1 功率; 01, I1 通道电流有效值; 10, 功率常数。
脉冲输出控制 寄存器	Bit[7:6]	CFQR1~CFQR0	E2 能量脉冲产生速率控制,可用于小信号加速校表。默认为 0。 00, 1 倍; 01, 4 倍; 10, 8 倍; 11, 16 倍。



寄存器	位		说明
(CFCtrl , 0x287F)	D:::E 41	GEO.1 GEO.0	E1 能量脉冲产生速率控制,可用于小信号加速校表。默认为 0。
0X207L)	Bit[5:4]	CFQ1~CFQ0	00, 1 倍; 01, 4 倍; 10, 8 倍; 11, 16 倍。
			E2 能量脉冲源选择。默认为 0。
	Bit[3:2]	CFSELR1~CFSELR0	01, 正向 E2 能量: 10, 反向 E2 能量: 00/11, 正向以及反向 E2 能量的绝对值之和。
			E1 能量脉冲源选择。默认为 O。
	Bit[1:0]	CFSEL1~CFSEL0	01, 正向 E1 能量: 10, 反向 E1 能量: 00/11, 正向以及反向 E1 能量的绝对值之和。

当电能计量时钟频率为 3.2768MHz、1.6384MHz 或 819.2kHz 时,能量累加寄存器每秒钟累加 12800 次; 当电能计量时钟频率为 32768Hz 时,能量累加寄存器每秒钟累加 2979 次。

所有能量累加寄存器、能量脉冲计数器和能量脉冲门限值寄存器有效数据均为 32-bit 无符号正数。能量累加寄存器的实际位宽为 42 位,读操作时,读出高 32 位;写操作时,访问高 32 位,同时低 10 位会被自动补 0。因此,能量脉冲门限值寄存器的内容会被自动在低位补 10 个 0 后,再参与能量累加寄存器运算。

当发生 POR/BOR 复位、片外输入 RSTn 复位或 WDT 溢出复位时,所有能量累加寄存器、能量脉冲计数器和能量脉冲门限值寄存器均被复位。

11.13.2 CF 脉冲输出

用户可通过 PM 控制寄存器 4(PMCtrl4,0x287D)的 CFENR 位(bit5)和 CFEN 位(bit4)开启或关闭 E2 和 E1 计量通道的 CF 脉冲输出,并通过 CFXCG(bit2)选择 CF1 和 CF2 脉冲输出引脚。

当 CF 脉冲输出使能时,能量脉冲计数器每累加 2 次输出一个 CF 脉冲。

V9801S 提供 4 个 CF 脉冲输出引脚: CF1、P9.5/CF2、P9.6/CF1 和 P1.3/CFx。其中,CF1 仅用于 E1 能量脉冲输出; V9811S/V9811A/V9811B 提供三个 CF 脉冲输出引脚: P9.5/CF2、P9.6/CF1 和 P1.3/CFx; V9881D 提供一个 CF 脉冲输出引脚: P1.3/CFx。

- P9.5 和 P9.6 仅在 P9 功能选择寄存器(P9FS,SFR 0xAD)的 bit5 和 bit6 置 1 时才用于 E1 和 E2 能量脉 冲的输出:
- P1.3 用作 CF 脉冲输出则取决于 P1.3 功能选择寄存器(P13FS, 0x28C7, R/W)的信:
 - 当 P13FS=0x01 时,该引脚用于 E2 能量脉冲输出;
 - 当 P13FS=0x04 时,该引脚用于 E1 能量脉冲输出。

表 11-33 CF 脉冲输出配置

寄存器	位		说明
	Bit5	CFENR	E2 能量 CF 脉冲输出使能。0,禁止;1,使能
PM 控制寄存器 4 (PMCtrl4, 0x287D)	Bit4	CFEN	E1 能量 CF 脉冲输出使能。0,禁止; 1,使能
	Bit2	CFXCG	CF 脉冲输出引脚选择。
			0, E1 能量 CF 脉冲从引脚 CF1 输出,E2 能量 CF 脉冲从引脚 CF2 输出;
			1, E2 能量 CF 脉冲从引脚 CF1 输出,E1 能量 CF 脉冲从引脚 CF2 输出



当 CFWKEN 位(bit2, IOWK, SFR 0xC9)置 1 时,CF 脉冲输出会将系统从浅睡眠状态下唤醒。默认情况下,CF 脉冲输出会唤醒并复位系统,使系统回到 OSC 状态;当 IORSTN 位(bit0, IOWK, SFR 0xC9)置 1 时,CF 脉冲输出仅唤醒系统而不复位系统,此时,系统被唤醒后,CPU 继续执行程序,所有的电路均保持休眠前的状态,仅 SysCtrl(SFR 0x80)中的 SLEEP1 和 SLEEP0(bit[2:1])及 FWC 和 FSC(bit[6:5])被清零。用户可通过查询 RTC/CF 位(bit2,Systate,SFR 0xA1)和 CFWK 位(bit3,IOWKDET,SFR 0xAF)来判断系统是否因 CF 脉冲输出被唤醒。当它们均置 1 时,表示系统在浅睡眠状态下因 CF 脉冲输出被唤醒。

当电能计量时钟频率为 3.2768MHz, ADC 时钟频率为 819.2kHz 时, CF 脉冲的最高输出频率是 6.4kHz, CF 正常输出的脉冲宽度是 80ms。用户可通过 CFWD 位(bit[5:4], CRPST, 0x287F) 设置 CF 脉冲的宽度。

CF 脉冲输出频率与能量脉冲产生频率成正比。通过脉冲输出控制寄存器(CFCtrl, 0x287E)中的 bit[7:4] (CFQR1~CFQR0 和 CFQ1~CFQ0) 配置能量脉冲的产生速度,即可调整 CF 脉冲输出速度。

11.14 起动/潜动判断

用户可通过 CRPENR 位和 CRPEN 位(bit7 和 bit6, 0x287D, PMCtrl4)使能 E2 和 E1 计量通道的起动/潜动判断功能。

V98XX 内部有一个防潜动能量累加寄存器,当起动/潜动判断使能后,该能量累加寄存器的输入固定为 1,而 E1/E2 能量累加寄存器输入为 E1/E2 功率或常数功率值。当电能计量时钟频率为 3.2768MHz、1.6384MHz 或 819.2kHz 时,E1/E2 能量累加寄存器和潜动能量累加寄存器每秒累加 12800 次;当电能计量时钟频率为 32768Hz 时,E1/E2 能量累加寄存器和潜动能量累加寄存器每秒累加 2979 次。当防潜动能量累加寄存器的累加值先达到起动/潜动判断门限值时,E1/E2 能量累加寄存器被清空,E1/E2 计量通道进入潜动状态。当 E1/E2 能量累加寄存器的累加值先达到 E1/E2 能量脉冲门限值时,防潜动能量累加寄存器被清空,E1/E2 计量通道进入电能计量状态。

当发生 POR/BOR 复位、片外输入 RSTn 复位或 WDT 溢出复位时,E1/E2 能量起动/潜动判断门限值寄存器被复位。

用户可通过 CRPST 位和 CRPSTR 位(bit7 和 bit6,0x287F,CRPST)来判断 E1/E2 计量通道是否处于潜动状态。

=	11 21	- キコニも / 注封ニも少し 炒に + 穴 生し / 六 エロ+二 ・ 十 / 六	_
衣	11-34	起动/潜动判断控制位和标志位	L

寄存器	bit	说明	
	CRPENR	E2 计量通道起动/潜动判断使能。	
PMCtrl4	Bit7	默认为 0 (禁止)。	
0x287D	CRPEN	E1 计量通道起动/潜动判断使能。	
	Bit6	默认为 0 (禁止)。	
	CRPST	E1 计量通道起动/潜动状态指示,只读。	
CRPST	Bit7	0, 正常计量; 1, 潜动。	
0x287F	CRPSTR	E2 计量通道起动/潜动状态指示,只读。	
	Bit6	0, 正常计量; 1, 潜动。	

11.15 线电压频率测量




图 11-13 线电压频率测量原理

V98XX 支持线电压频率测量。其实现原理是先将高通滤波之后的线电压信号 u(t)经过一个中心频率为 50Hz 的带通滤波器(该滤波器在 150Hz 有 25dB 衰减)进行滤波,然后对滤波输出的信号做过零点检测,经过 16 个信号周期平均后输出频率测量结果,存于频率值寄存器(DATAFREQ,0x10FD)。线电压频率测量的分辨率可达到 0.05Hz/lsb,频率的测量范围是 35Hz~75Hz。

注: 在降频计量时,带通滤波器的采样频率降为 800Hz,中心频率降为 12.5Hz,对 50Hz 信号有较大衰减,影响了线电压频率测量的精度。所以,从正常计量切换为降频计量时,用户应将带通滤波器系数寄存器(0x10EF)配置为 0x911D3C9C。

线电压频率值直接从频率值寄存器(DATAFREQ, 0x10FD)中读出,一般无需校准。根据线电压频率,用户可直接计算得到信号频率:

f=f_{ADC} /Freq

其中, f: 信号频率, Hz;

fadc: ADC 时钟频率, Hz;

Frea: 频率值寄存器的值(以十进制计)。

频率值寄存器的值为 16 位无符号正数。当发生 POR/BOR 复位、片外输入 RSTn 复位或 WDT 溢出复位时, 频率值寄存器被复位。

50Hz 应用下,当电能计量时钟频率为 3.2768MHz,ADC 时钟频率为 819.2KHz 时,频率值寄存器的更新时间为 320ms,稳定时间为 500ms。

V98XX 可配置为 50Hz 电网或 60Hz 电网应用。在 50Hz 电网下,当信号频率为 50Hz 时,频率值寄存器输出 0x4000(十进制: 16384);在 60Hz 电网下,当信号频率为 60Hz 时,频率值寄存器输出 0x4000。

在信号频率增大的时候,频率值寄存器输出值线性减小,在信号频率减小的时候,频率值寄存器输出值线性增大。

表 11-35 信号频率大小与频率值寄存器输出值的线性关系

电网	信号频率	频率值寄存器读数
	25Hz	0x8000
50Hz	50Hz	0x4000
	100Hz	0×2000
	30Hz	0x8000
60Hz	60Hz	0x4000



电网	信号频率	频率值寄存器读数
	120Hz	0x2000

11.16 M 通道测量

11.16.1 M 通道结构

M 通道的外部和内部连接图如下所示。M 通道可配置成测量内部地/温度/电池电压/外部电压信号。




图 11-14 M 通道外部连接图




图 11-15 M 通道内部连接图

由于 M 通道只有一个 ADC, 所以电池电压、温度和外部电压信号只能交替测量。用户可通过 ADC 控制寄存器 0(CtrlADC0,0x2858)/ADC 控制寄存器 5(CtrlADC5,0x2863)/ADC 控制寄存器 6(CtrlADC6,0x2864)/ M 通道控制寄存器 (CtrlM,0x2865)和 PM 控制寄存器 1 (PMCtrl1,0x2878)配置 M 通道的功能。

与 M 通道信号测量数据输出相关的寄存器有 3 个,分别是: M 通道原始数据值寄存器(DATAOM, 0x10CE)、 M 通道直流数据值寄存器(DATADM, 0x10CF)和 M 通道直流秒平均数据值寄存器(DATADM, 0x10D0)。

在 50Hz 电网应用下, 当电能计量时钟频率为 3.2768MHz 时:

- 1. 寄存器 DATAOM 的刷新时间为 0.3ms, 收敛时间为 10ms:
- 2. 寄存器 DATADM 的刷新时间为 20ms, 收敛时间为 70ms:
- 3. 寄存器 DATAADM 的刷新时间为 1.28s, 收敛时间为 3s。

11.16.2 测量温度

M 通道可用于测量芯片内部温度,测量范围为-40~+85°C,典型测量误差为±1°C。

温度测量操作步骤如下:

- 1. 使能 M 通道 ADC: ADCMPDN=1 (bit3, CtrlADC6, 0x2864)。开启 M 通道 ADC 前必须保证 BandGap 电路开启:
- 2. 在寄存器 CtrlADC5 (0x2863) 中做如下配置:
 - 保证 M 通道内部电阻分压电路关闭: RESDIV=0 (bit4);
 - 将 M 通道功能配置为测量温度: MEAS<2:0>=001 (bit[2:0]);
- 3. 禁止 M 通道 ADC 的去直流失调功能: MADCHOPN=1 (bit0, CtrlM, 0x2865);
- 4. 保证采样电路和功率/有效值计算电路正常工作: GT=0 (bit0, IDET, 0x2886):
- 5. 在寄存器 PMCtrl1 (0x2878) 中配置 M 通道数字信号处理:
 - 使能 M 通道数字信号输入: ONM=1 (bit3);
 - 使能计量 VMA 进行数字信号处理: PREN=1 (bit4)。
- **6.** 延时 70ms(*f_{MTCLK}*=3.2768MHz)或 280ms(*f_{MTCLK}*=819.2kHz)之后,从M通道直流数据值寄存器(DATADM, 0x10CF) 中读取数据后根据公式 11-3 计算每个温度测量点的理论温度 (T', 单位为°C)。

$$T' = \frac{B \times (D \times \frac{x_0}{2^{16}} + C)^{\frac{1}{2}} - A}{E}$$
 公式 11-3

其中, x_0 为寄存器 DATADM(0x10CF)的读数(十六进制),A/B/C/D/E 均是温度曲线的参数,用户可在 Info 区的 $0x420\sim0x433$ 读取(以小端模式存储),另外还有两个字节检验。。

- 7. 校正温度:
 - 每颗芯片的实际温度与根据公式 **11-4** 计算得到的理论温度之间存在一个常温偏差 (ΔT , 常数):

其中, x_1 为 Info 区的 $0x480\sim0x481$ (另还有两个字节校验)的读数(十六进制,大端模式存储),是实际常温偏差值的 10 倍。 ΔT 的单位为 0.1 °C。

- 根据以下公式计算得到每个测量点的芯片实际温度 (T):

$$T = T' + \Delta T$$

公式 11-5

11.16.3 电池电压和外部信号测量



在 V98XX 中,引脚 BAT 可被用于电池电压或其它外部直流电压信号测量的输入,其允许输入的待测电压信号(V)的范围为-200mV~3.8V; UM/M0/M1/M2 引脚一般只被用于外部直流电压信号测量的输入,其允许输入的待测电压信号(V)的范围为-200mV~3.4V。

测量电池电压或其它外部直流电压信号的步骤如下:

- 1. 使能 M 通道 ADC: ADCMPDN=1 (bit3, CtrlADC6, 0x2864)。开启 M 通道 ADC 前必须保证 BandGap 电路开启:
- 2. 在寄存器 CtrlADC5 (0x2863) 中做如下配置:
 - 配置并控制内部电阻分压电路:
 - 当-0.2V≤V≤3.8V(BAT)或者 3.4V(UM/M0/M1/M2)时,用户须将 RESDIV 位置 1;
 - 配置 MEAS<2:0>(bit[2:0]) 使 M 通道用于测电池电压信号或其它外部直流电压信号;
- 3. 禁止 M 通道 ADC 的去直流失调功能: MADCHOPN=1 (bit0, CtrlM, 0x2865);
- 4. 保证采样电路和功率/有效值计算电路正常工作: GT=0 (bit0, IDET, 0x2886);
- 5. 在寄存器 PMCtrl1 (0x2878) 中配置 M 通道数字信号处理:
 - 使能 M 通道数字信号输入: ONM=1 (bit3);
 - 使能计量 VMA 进行数字信号处理: PREN=1 (bit4)。
- 6. 延时 10ms(*f_{MTCLK}*=3.2768MHz)或 40ms(*f_{MTCLK}*=819.2kHz)之后,从 M 通道原始数据值寄存器(DATAOM, 0x10CE) 中读取数据后根据输入信号的大小以及 RESDIV 的配置,计算直流信号的幅度 V_{DC},单位为 mV,:
 - 当 RESDIV=1 时,

$$V_{DC} = \frac{\frac{x_R}{2^{16}} + 50.693}{5959.9}$$
 公式 11-6

因为电阻分压电路上有 30kΩ 电阻,所以,该电路会产生功耗:

$$P = U_D \times I_D = V \times \frac{V}{R1 + R2} = \frac{V^2}{30}$$
 公式 11-7

其中, x_R 为 M 通道寄存器 DATAOM (0x10CE) 读数 (十六进制)。

11.17 计量模块初始化

为了保证计量模块能正常工作,应根据如下流程对计量模块进行初始化。

- 1. 访问计量控制寄存器,向寄存器 PMCtrl4 (0x287D) 的三个控制位 CRPEN (Bit5)、CFEN (Bit4) 和 EGYEN (Bit3) 写入 0,关闭能量累加、CF 输出以及起动/潜动判断电路;向 PMCtrl1 (0x2878)的 PREN (Bit4) 和 Onx (Bit3~Bit0) 写入 0,关闭计量通道,并停止功率/有效值计算;
- 2. 访问模拟控制寄存器,配置并开启 ADC;
- 3. 当 ADC 采样频率(*f_{ADC}*)为 819.2kHz 时,在寄存器 PARABPF(0x10EF)中写入 0x889374BC; 当 ADC 采样频率(*f_{ADC}*)为 204.8kHz 时,在寄存器 PARABPF(0x10EF)中写入 0x911D3C9C;
- 4. 向 PMCtrl1 (0x2878) 的 PREN (Bit4) 写入 1, 开启功率/有效值计算;
- 5. 等待 70ms (*f_{ADC}*=819.2kHz) 或 250ms (*f_{ADC}*=204.8kHz), 待电压/电流信号波形 (原始值、直流值和交流值) 寄存器均为 0 后, 先将读写缓存寄存器 (0x2880~0x2885) 清零, 再向寄存器 0x1059~0x106A 写入 0:

- 6. 配置校表参数寄存器(功率/有效值比差寄存器、功率二次补偿值寄存器、E1/E2 脉冲门限值寄存器、E1/E2 能量起动/潜动判断门限值寄存器);
- 7. 访问计量控制寄存器,进行如下配置:
 - 选择电流通道:配置 SELI 位 (bit5, PMCtrl1, 0x2878):
 - 角差校正: 配置 PHCEN 位(PMCtrl1, 0x2878, Bit6)使能角差校正, 然后, 通过 PHCCtrl1(0x287B)、
 PHCCtrl2(0x287C)以及 IBPHC 和 IAPHC(bit[3:0], CRPST, 0x287F)设置角差校正值的绝对值:
 - 数字增益设置:
 - 是否两路电流进行有功计量:配置 DBLEN 位(Bit4, PMCtrl3, 0x287A):
 - 是否使用低通滤波器和带通滤波器: 配置 LPFEN 位和 BPFEN (Bit5 和 Bit6, PMCtrl3, 0x287A);
 - 选择正向有功计量类型:配置 PSEL1 位和 PSEL0 位(Bit1 和 Bit0, PMCtrl4, 0x287D);
 - CF 输出类型: 配置寄存器 CFCtrl (0x287E) 选择 CF 输出类型;
 - 使能起动/潜动判断:向寄存器 PMCtrl4(0x287D)的 bit6/bit7 位写入 1。
- 8. 访问计量控制寄存器,向 PMCtrl1 (0x2878)的 Onx (Bit3~Bit0) 写入 1, 开启计量通道:
- 9. 等待 250ms (*f_{ADC}*=819.2kHz) 或 900ms (*f_{ADC}*=204.8kHz);
- **10.** 向能量累加寄存器和 CF 脉冲计数器写入所保存的上一次的残留值。如果残留值是 **0**,则等效为清空能量累加 寄存器和 CF 脉冲计数器。
- **11.** 对能量脉冲门限值寄存器和起动/潜动判断门限值寄存器进行读操作,判断是否为正常值。如果不正常,则需要对其重新进行配置;
- 12. 配置开启 CF 中断等操作(可选);
- 13. 访问计量控制寄存器,向寄存器 PMCtrl4 (0x287D) 的三个控制位 CRPEN (Bit5)、CFEN (Bit4) 和 EGYEN (Bit3) 写入 1, 使能能量累加、CF 脉冲输出和起动/潜动判断。

11.18 校表

与校表相关的计量数据寄存器如下表所示。

表 11-36 校表相关计量数据寄存器

地址	寄存器	功能说明	长度(bit)	数据格式
0x10F4	GATEP	设置 E1 能量脉冲门限值	32	无符号数
0x10F5	GATECP	设置 E1 能量起动/潜动判断门限值	32	无符号数
0x10FA	GATEQ	设置 E2 能量脉冲门限值	32	无符号数
0x10FB	GATECQ	设置 E2 能量起动/潜动判断门限值	32	无符号数
0x10E8	SCP	设置 E1 功率比差校正值	32	二进制补码
0x10E9	SCQ	设置 E2 功率比差校正值	32	二进制补码
0x10EA	SCU	设置电压有效值比差校正值	32	二进制补码
0x10EB	SCI1	设置 I1 电流有效值比差校正值	32	二进制补码
0x10EC	SCI2	设置 12 电流有效值比差校正值	32	二进制补码

地址	寄存器	功能说明	长度(bit)	数据格式
0x10ED	PARAPC	设置 E1 功率二次补偿值	32	二进制补码
0x10EE	PARAQC	设置 E2 功率二次补偿值	32	二进制补码
0x287B	PHCCtrl1	角差校正控制寄存器 1	8	
0x287C	PHCCtrl2	角差校正控制寄存器 2	8	
0x287F	CRPST	bit[3:2]和 bit[1:0]分别作为低 2 位与 PH 使用,用于设置 I2 和 I1 通道角差校正值的		、<5:0>一起结合
0x10D6	DATAP	读取 E1 功率秒平均值	32	二进制补码
0x10D7	DATAQ	读取 E2 功率秒平均值	32	二进制补码
0x10D8	RMSU	读取电压有效值秒平均值	32	二进制补码
0x10D9	RMSI1	读取 I1 电流有效值秒平均值	32	二进制补码
0x10DA	RMSI2	读取 I2 电流有效值秒平均值	32	二进制补码

11.18.1 计算公式

1. 电压/电流有效值

电压/电流有效值的理论数值与输入信号间的关系如下:

 $RMS = V \times G \times K$

其中:

- V: 输入信号有效值;
- G: 当前增益:
- K: 常数, K=1.8117×10⁹。
- 例 1: 电压通道的采样信号为 18mV, 增益为 1, 则秒平均电压有效值寄存器的值应该为:

 $RMS = 0.018 \times 1 \times 1.8117 \times 10^9 = 0 \times 1F19927$

例 2: 电流通道的采样信号为 2.35mV,增益为 16,则秒平均 I1 电流有效值寄存器的值应该为:

 $RMS = 0.00235 \times 16 \times 1.8117 \times 10^9 = 0x40F6D70$

2. 有功/无功功率

 $P = Vi \times Gi \times Vv \times Gv \times K \times C$

其中:

- Vi、W: 分别为电流和电压通道输入信号大小;
- Gi、Gv: 分别为电流和电压通道的增益:
- K: 系数。当计算有功功率秒平均值时,K=1.5413×109; 当计算无功功率秒平均值时,K=2.4167×109;
- C: 当公式 11-9 用于有功功率计算时, $C = \cos \theta$; 当公式 11-9 用于无功功率计算时, $C = \sin \theta$ 。其中 θ 为电流与电压信号之间的相角。



例: 当 Vv 为 18mV, Gv 为 1, Vi 为 2.3mV, Gi 为 16, $\cos\theta$ 为 1,则用于有功计量时,E1/E2 功率秒平均值应为:

$$P = 0.0023 \times 0.018 \times 1 \times 16 \times 1.5413 \times 10^9 \times 1$$

= 0xF941D

3. 能量脉冲门限值寄存器

$$PGAT = \frac{P \times T \times 6400}{1024}$$

其中,P为 E1/E2 功率秒平均值,由公式 11-9 计算得到;T为时间常数,由公式 $T = \frac{3600 \times 1000}{\text{PulseConstant} \times \text{U}_{\text{n}} \times \text{I}_{\text{n}}}$ 计算得到。

4. 电流/电压有效值和功率比例系数计算

根据公式 **11-8**、公式 **11-9** 计算得的电流/电压有效值和有功功率的数据只是 **ADC** 采样数据(计算所得的数据与直接读取相应寄存器所得的数据会有差异,但是相关不大),如果要将其转化为直观的有效值或功率数据,用户应通过以下公式计算得到一个固定的比例系数(**D**)。将寄存器的实际读数与该比例系数相乘,得到显示在 **LCD** 屏上的有效值或功率数据。

$$D = \frac{V_n}{Value}$$

其中,Value 为根据公式 11-8、公式 11-9 计算得到的电压/电流有效值或功率的值,默认有效值或功率为两位 小数; V_n 为额定的电压、电流或功率值。

5. 有效值/功率比差寄存器

当 PF=1.0 时,有效值/功率比差校正寄存器的值可根据以下公式进行计算:

$$S = 2^{31} \left(\frac{1}{1+e} - 1 \right) + S_1 \left(\frac{1}{1+e} \right)$$

其中:

S: 写入有效值/功率比差校正寄存器的值,补码形式;

S1: 未校正前有效值/功率比差校正寄存器显示的原始比差值,补码形式;

e: 误差。进行功率比差校正时, e 为 PF=1.0 时台体显示的误差值(E);进行电流/电压有效值校正时, e 为根据公式 11-13 或公式 11-14 计算得到的误差值(Ei 或 Eu)。

电流有效值误差: $E_i = \frac{I_1 - I_b}{I_b}$, 电流单位为mA, 或者保持一致

公式 11-13

电压有效值误差: $E_u = \frac{U_1 - U_n}{U_n}$, 电压单位为mV, 或者保持一致

公式 11-14

其中, I_b 或 U_n 为额定电流和电压; I_1 或 U_1 为向校表台体通入 $100\%I_b$ 或 $100\%U_n$ 时 LCD 屏上显示的电流或电压有效值。

6. 功率二次补偿值寄存器

根据下述公式计算得到功率二次补偿寄存器的值(C):

$$C = a\% \times E_1 \times P$$

其中,

 E_1 : 当 PF=1.0 时向校表台体通 a% I_b 时台体显示的误差。一般 a=1:

P: E1/E2 功率寄存器的值,由公式 11-9 计算得到。

7. 角差校正

相关寄存器: PHCCtrl1 (0x287B)、PHCCtrl2 (0x287C)、CRPST (0x287F, bit[3:2]和 bit[1:0])。

角差校正是为了保证在低功率因数下计量也能保持一定的精度。必须先完成功率比差校正,再校正角差。

当寄存器 PHCCtrl1 (0x287B) 和寄存器 PHCCtrl2 (0x287C) 的最高位为 1 时,延时电压;最高位为 0 时,延时电流。

角差校正一般在 PF=0.5L 的时候进行,所以 $\theta = -\frac{\pi}{2}$,公式 11-1 变为:

$$N = Round(\frac{1}{\pi} \times \frac{f_{smpl}}{100} \times \left\{ -arccos[0.5 \times (1+E)] + \frac{\pi}{3} \right\})$$

公式 11-16 适用于整个角差校正范围的计算。

实际应用中,为便于计算,用户可采用简化的角差校正值计算公式。在不同的角差校正电路采样频率(f_{smpl})下,V98XX 的角差校正范围为±1.4°。当 x 在很小的范围内(比如 $\left[-\frac{\pi}{3}-\frac{1.4\times\pi}{180},-\frac{\pi}{3}+\frac{1.4\times\pi}{180}\right]$)变化时,cosx 可近似为一条直线。通过公式推导,可得适用于 PF=0.5L 的角差校正值简化计算公式(对计算结果四舍五入取整):

$$N = Round(\frac{3011}{2} \times E \times \frac{f_{smpl}}{819200})$$

其中,

N 为写入角差校正寄存器的值,带符号。如果 N 为正值,表示延时电流,所以在符号位写入"0";如果 N 为负值,表示延时电压,所以在符号位写入"1";

 f_{smpl} 的值由 MEACLKSEL<1:0>位(bit[3:2], CtrlCLK, 0x2867)的配置决定,详见"表 11-26", Hz;

 E 为台体显示的误差。

因为公式 11-17 是一个简化公式,对应于同一个误差值 (E),根据公式 11-16 和公式 11-17 计算得到的 N 值可能存在差异。当两者的绝对误差在可接受的范围内时,用户可以采用公式 11-17 简化计算;否则,用户应该采用公式 11-16 计算角差校正值。

8. 起动/潜动判断门限值寄存器

一般将潜动条件下的理论出脉冲时间设为起动/潜动判断门限值。起动/潜动判断门限值可根据如下公式计算得到:

$$\text{GATECP} = \text{T}' \times \frac{1}{2} \times f_{overflow} = \frac{3600 \times 1000}{PulseConstant \times U_n \times \frac{1}{2}I_s} \times \frac{1}{2} \times f_{overflow}$$

其中:

Un: 额定电压;

 $I_{s:}$ 起动电流,一般为 $0.4\%I_{b:}$ 一般,起动/潜动判断电流取 $\frac{1}{2}I_{s:}$;

 $f_{overflow}$: 能量累加寄存器的累加频率。当 f_{MTCLK} 为 3.2768MHz 时, $f_{overflow}$ =12800Hz;当 f_{MTCLK} 为 32768Hz 时, $f_{overflow}$ =2979Hz。

11.18.2 校表方法

11.18.2.1 参数设置

设计电表时,用户应确定以下所有参数,包括:

表型参数:包括基本电流(Ib)、额定电压(Un)、脉冲常数(PulseConstant)、精度等级等;

- 2. 设计参数:包括通入额定电压和基本电流时,电压和电流采样信号有效值的大小;
- 3. 电压和电流通道 ADC 的模拟增益和数字增益倍数;
- 4. 根据公式 11-11 计算电流/电流有效值和功率寄存器读数与实际值之间的比例系数 (D);
- 5. 根据公式 11-10 计算能量脉冲门限值,并将其写入能量脉冲门限值寄存器;
- 6. 根据公式 11-18 计算起动/潜动判断门限值,并将其写入起动/潜动判断门限值寄存器。

上述参数在电能表设计时就已经确定,校表时不应该改变这些参数。

11.18.2.2 校正能量

1. 比差校正(以全波有功功率为例)

当 PF=1.0 时,向校表台通 100% Lb和 100% Un。

未校正前,在校表台体上读取有功能量误差(E),并读取有功功率比差寄存器的值(即原始比差值 S_1),再按公式 11-12 计算有功功率的比差值,并将其写入相应的功率比差值寄存器。写入后,如果校表台体显示的误差值(E)在标准规定的范围内,则表示比差校正成功。

2. 角差校正

完成功率比差校正后,在 PF=0.5L 的情况下,向校表台体通 100%I_b 和 100%U_n,校正角差。

未校正前, 先将角差校正控制寄存器清零。用户可采用公式 **11-16** 或公式 **11-17** 计算角差校正值 (N), 并将计算得到的 N 值写入角差校正控制寄存器 (详见表 **11-27**): 如果 N 为正值, 符号位写入 "O"; 如果 N 为负值, 符号位写入 "1"。

3. 功率二次补偿(可选)

当 PF=1.0 时,向校表台体通 $5\%I_b$ (通常,也可通入 $2\%I_b$)和 $100\%U_n$,读取校表台体显示的误差(E),根据公式 11-18 计算得到二次补偿值,并写入相应的功率二次补偿值寄存器。

11.18.2.3 电流有效值校正

- 1. 在通道 I1 的电流有效值比差寄存器 (SCI1, 地址: 0x10EB) 中写入 0;
- 2. 当 PF=1.0 时,向校表台体通 100% Lb 电流;
- 3. 从电表 LCD 读取电流有效值 I1 (I1 为电流有效值寄存器的读数与电流有效值比例系数 D 的乘积);
- 4. 先根据公式 11-13 计算电流有效值的误差 Ei, 再根据公式 11-12 计算比差, 并将该值写入 I1 电流有效值比差寄存器。
- 5. 根据上述方法进行 I2 电流有效值比差校正。
- 注: 当通入电表的电流小于启动电流(I_s)时,电表 LCD 屏上不显示电流有效值 I_1 。

11.18.2.4 电压有效值校正

- 1. 在电压有效值比差寄存器(SCU,地址: 0x10EA)中写入 0;
- 2. 向校表台体通 100%Un 电压;
- 3. 从电表 LCD 读取电压有效值 U1(U1为电压有效值比差寄存器的读数与电压有效值比例系数 D的乘积);
- 4. 先根据公式 11-14 计算电压有效值的误并 Eu, 再根据公式 11-12 计算比差,并将该值写入电压有效值比差寄存器。



第12章模拟比较器




图 12-1 模拟比较器结构图

V98XX 内置一个模拟比较器 CB,其结构如图 12-1 所示。比较器的输入端与 M 通道信号输入(M1 和 M2)和 SEG 输出(SEG38 和 SEG39)复用。当上述引脚用于比较器信号输入时,必须关闭相应引脚的 SEG 输出功能,即将寄存器 SegCtrl4(0x2C23)的 bit7~bit6 清 0。用户也可以选择低功耗的基准电压源(REF_LP)作为比较器 CB 的反向信号源输入。发生 RSTn 输入复位、POR/BOR 或 WDT 溢出复位,或者系统进入深睡眠或浅睡眠状态后,模拟比较器 CB 停止工作。

如果模拟比较器中断被使能,即 IE6=1(bit6,0x28A5), EIE.3=1(bit3, SFR 0xE8),并且 IE.7=1(bit7, SFR 0xA8),当模拟比较器的输出电平发生跳变(高电平到低电平,或低电平到高电平)时,模拟比较器中断标志位 IR6(bit6,0x28A2)即置 1。此时,模拟比较器 CB向 CPU 提起中断。程序响应中断后,用户应该读取 COMPB(bit6,0x286B)判断模拟比较器 CB发生了何种输入变化。

表 12-1 模拟比较器 CB 相关寄存器

寄存器	位		默认值	功能说明
0x2861	bit4	CMPIT	0	模拟比较器偏置电流选择。
CtrlCry2				0: 20nA;
				1: 200nA。
	bit[3:2]	CMPSSELB<1:0>	0	模拟比较器 CB 的输入信号源选择。
				00: 引脚 M2 输入电压(+)和低功耗电压基准源(REF_LP,-)比较;
				01: 引脚 M1 输入电压(+)和低功耗电压基准源(REF_LP,-)比较;
				10/11: 引脚 M2(+)和 M1(-)输入电压比较。
0x2864	bit5	CMPPDNB	0	开关模拟比较器 CB。
CtrlADC6				0: 关闭;
				1: 开启。
0x286B	bit6	СОМРВ	0	模拟比较器 CB 的输出状态。只读。
ANState				1:表示比较器正输入端信号大于负输入端信号;
				0:表示比较器正输入端信号小于负输入端信号。

第13章中断控制系统

当发生 POR/BOR 复位、片外输入 RSTn 复位、WDT 溢出复位、恢复供电复位、IO/RTC 休眠唤醒复位或调试复位时,中断控制电路寄存器被复位。

中断控制系统由时钟 **1**(**MCU** 时钟)提供输入时钟,所以,系统进入浅睡眠或者深睡眠后,中断控制电路寄存器停止工作,进入低功耗状态。用户也可以根据应用需要对各个扩展中断进行单独时钟门控以降低系统功耗。

13.1 中断资源

系统提供了 11 个定时器中断(包括: Timer0/1/2 中断,UART2/3/4/5 普通定时器溢出中断,TimerA 的溢出中断和 TimerA 捕获中断)、4 个外部端口中断(端口中断 0/1/2/3)、增强型 UART (EUART) 1/2 和普通 UART1/2/3/4/的接收/发送中断、EUART1/2 的溢出中断、GPSI 非法写入中断、GPSI 发送完成中断、模拟比较器中断、RTC 秒中断和非法数据中断、2 个 CF 脉冲中断、掉电中断、过零点中断、REF 漏电中断等。

当中 V9881D 的系统提供了 8 个定时器中断(包括: Timer0/1/2 中断, UART2/5 普通定时器溢出中断,TimerA 的溢出中断和 TimerA 捕获中断)、4 个外部端口中断(端口中断 0/1/2/3)、UART2/5 的接收/发送中断、GPSI 非法写入中断、GPSI 发送完成中断、模拟比较器中断、RTC 秒中断和非法数据中断、2 个 CF 脉冲中断、掉电中断、过零点中断、REF 漏电中断等。

下表为所有中断资源列表。每个中断均有固定的硬件查询顺序,根据该硬件查询顺序号,所有中断可简称为中断向量 X(如向量地址为 43h 的扩展中断可简称为 "中断向量 8")。

对于扩展中断——中断向量 **8、9、10** 和 **11** 而言,中断响应程序应该先清除扩展中断标志位,再清除中断向量 **8、9、10** 和 **11** 对应的内核中断标志位。对于位于同一个中断向量中的扩展中断源,用户可以采用查询方式或者中断方式响应中断事件。在进入中断服务程序后,用户需要对中断标志位和中断使能位进行"与"操作,从而判断中断源。

表 13-1 中断资源列表

硬件查询顺序	向量	中断号1	说明	内核 En	扩展 En	内核 Flag	扩展 Flag
0 (最高)	33h	6	保留				
1	03h	0	端口中断 0 (INTO), 低电平/下降沿触发	IE.0		TCON.1	
2	0Bh	1	Timer 0 中断(TF0)	IE.1		TCON.5	

¹ 该中断号适用于 Keil IDE。



第 151 页, 共 269 页

硬件查询顺序	向量	中断号1	说明	内核 En	扩展 En	内核 Flag	扩展 Flag					
3	13h	2	端口中断 1 (INT1), 低电平/下降沿触发	IE.2		TCON.3						
4	1Bh	3	Timer 1 中断(TF1)	IE.3		TCON.7						
5	23h	4	保留			1						
6	2Bh	5	Timer 2 中断(TF2,EXF2)	IE.5		T2CON.7						
7	201	_	UART 1 接收中断(RI1)	75.6		SCON1.0						
7	3Bh	7	UART 1 发送中断(TI1)	IE.6		SCON1.1						
			UART2 发送中断		ExInt2IE.0		ExInt2IFG.0					
			UART2 接收中断		ExInt2IE.1		ExInt2IFG.1					
	43h				UART4 发送中断		ExInt2IE.2		ExInt2IFG.2			
			UART4 接收中断		ExInt2IE.3	EVIE 4	ExInt2IFG.3					
8		43N	8	UART2 中普通定时器溢出中断	EIE.0	ExInt2IE.4	EXIF.4	ExInt2IFG.4				
			UART4 中普通定时器溢出中断		ExInt2IE.5		ExInt2IFG.5					
			保留									
			CF1 中断		ExInt2IE.7		ExInt2IFG.7					
			UART3 发送中断(V9801S)		ExInt3IE.0		ExInt3IFG.0					
								UART3 接收中断(V9801S)		ExInt3IE.1		ExInt3IFG.1
						UART5 发送中断		ExInt3IE.2		ExInt3IFG.2		
0	4.01-		UART5 接收中断	1	ExInt3IE.3	- FVIE F	ExInt3IFG.3					
9	9 4Bh	4Bh	9	UART3 中普通定时器溢出中断(V9801S)	EIE.1	ExInt3IE.4	EXIF.5	ExInt3IFG.4				
			UART5 中普通定时器溢出中断		ExInt3IE.5		ExInt3IFG.5					
			RTC 秒中断		ExInt3IE.6		ExInt3IFG.6					
			CF2 中断		ExInt3IE.7		ExInt3IFG.7					
10	53h	10	RTC 非法数据中断	EIE.2	ExInt4IE.0	EXIF.6	ExInt4IFG.0					



硬件查询顺序	向量	中断号1	说明	内核 En	扩展 En	内核 Flag	扩展 Flag
			增强型 UART1(EUART1)接收/发送/溢出中断 RIF/SIF/OVIF(0x2A04)(V9801S)		RCIE SDIE ExInt4IE.1		ExInt4IFG.1
			端口中断 2 (INT2), 下降沿触发		ExInt4IE.2		ExInt4IFG.2
			端口中断 3 (INT3),下降沿触发		ExInt4IE.3		ExInt4IFG.3
			REF 漏电中断		ExInt4IE.4		ExInt4IFG.4
			过零点中断		X0EN ExInt4IE.5		ExInt4IFG.5
			增强型 UART2(EUART2)接收/发送/溢出中断 RIF/SIF/OVIF(0x2B04)(V9801S)		RCIE SDIE ExInt4IE.6		ExInt4IFG.6
			保留				
			TimerA 溢出中断		ExInt5IE.0		ExInt5IFG.0
			TimerA 捕获中断 0		ExInt5IE.1		ExInt5IFG.1
			TimerA 捕获中断 1		ExInt5IE.2		ExInt5IFG.2
11	5Bh	4.4	TimerA 捕获中断 2	EIE.3	ExInt5IE.3	EXIF.7	ExInt5IFG.3
11	JDII	11	GPSI 非法写入中断	- [[.5	EXInt5IE.4	EXIF./	ExInt5IFG.4
			GPSI 发送完成中断		ExInt5IE.5		ExInt5IFG.5
			模拟比较器中断		ExInt5IE.6		ExInt5IFG.6
			保留				
12 (最低)	63h	12	掉电中断	EIE.4		EICON.3	






图 13-1 中断控制系统

13.2 中断级别

标准 8051 提供两个级别的中断优先级:中断级别 1 和中断级别 0。所有中断的优先级可通过 IP SFR 和 EIP SFR 进行设置。中断级别 1 高于中断级别 0。所有的中断都可以被赋予高优先级或者低优先级。一个中断服务程序



只能被另外一个拥有更高优先级的中断所打断。也就是说,中断级别0的中断服务程序的执行只能被中断级别1的中断打断。一旦某个中断得到了响应,那么它的中断服务程序就只能被更高优先级的中断所打断。

除了被赋予的优先级(中断级别 1 或者中断级别 0)之外,每一个中断都有硬件查询顺序(硬件查询顺序号越小,表明该中断的查询优先级越高)。有着相同优先级别(如中断级别 1 或中断级别 0)的中断同时发生时,根据它们相应的硬件查询顺序来决定先响应哪个中断。

13.3 中断处理




图 13-2 中断处理

上图描述了 V98XX 的中断处理过程。在处理中断时,

- 当一个被使能的中断发生时,CPU 就会跳转到与这个中断相对应的中断向量地址,执行中断服务程序 (Interrupt Service Routine, ISR)。只要不发生更高优先级的中断,CPU 会执行中断服务程序直到执行 结束为止。每一个中断服务程序都以一个 RETI 指令(从中断返回)结束,如图中 A 所示。
- 在执行了 RETI 指令后, CPU 会返回到中断发生前将要被执行的那一条指令继续执行。在执行中断服务程序以前, CPU 都会执行完当前正在执行的指令。如果正在执行的指令是 RETI, 或者是对寄存器 IP SFR、IE SFR、EIP SFR 和 EIE SFR 进行写操作的指令,那么 CPU 在执行完当前正在执行的指令后,会再多执行一条指令,然后才执行中断服务程序。
- 中断级别 1 的优先级高于中断级别 0, 所以, 中断级别 0 的 ISR 只能被中断级别 1 的 ISR 打断, 如图中 B 和 C 所示。当中断级别 0 的 ISR 的执行被中断级别 1 的 ISR 打断后, 待执行完中断级别 1 的 ISR 后, CPU 会返回被打断的中断级别 0 的 ISR 继续执行,至 RETI 指令结束,如图中 B 所示。
- 有着相同级别的中断同时发生时,根据它们相应的硬件查询顺序来决定先响应哪个中断(硬件查询顺序号越小,表明该中断的查询优先级越高),如图中 D 所示。
- 中断的响应时间由 CPU 的当前状态决定:
 - ✓ 最快的响应时间是五个指令周期:一个指令周期用来检测中断;四个用来执行 LCALL 指令,调用 ISR 中断服务程序;
 - ✓ 最大延时(13个指令周期)发生在 CPU 正在执行 RETI 指令并且后面又紧跟着 MUL 或者 DIV 指令的时候,这 13个指令周期分别是:一个指令周期用来检测中断;三个指令周期用来完成 RETI 指令;五个指令周期用来执行 MUL 或者 DIV 指令;四个指令周期用来执行调用 ISR 的 LCALL 指令。在这种情况下,最大的响应时间是 13×4 = 52 个时钟周期。

为了保证能够检测到边沿触发方式的中断,如端口中断 0/1/2/3,相应的中断信号输入端口应该保持 4 个时钟周期的高电平,然后,保持 4 个时钟周期的低电平。如果某一电平触发方式的中断发生时因标志位未置位或一个更高优先级的中断正在处理而无法进入中断服务程序,则,该中断输入信号一直保持有效,直至进入中断服务程序。

13.4 中断控制 SFR

在 V98XX 中,与中断控制相关的 SFR 包括: IE SFR (中断允许寄存器)、IP SFR (中断优先级寄存器)、EXIF SFR (扩展中断触发方式选择寄存器)、EICON SFR (扩展特殊寄存器)、EIE SFR (扩展中断允许寄存器)以及 EIP SFR (扩展中断优先级寄存器),它们分别为中断控制电路提供了中断使能、优先级控制和标志位等信息。对上述 SFR 的解释如下。

表 13-2 IE SFR (SFR 0xA8)

12 10-2	IL SITY (SITY UMAO)
位	功能
IE.7	EA - 全局中断使能位。EA = 0,禁止所有中断。EA = 1,每一个中断的使能或者屏蔽由这些中断各自的使能位决定。
IE.6	ES1 - UART1 中断使能位。ES1 = 0,禁止 UART1 中断 (TI1 和 RI1)。ES1 = 1,使能由 TI1 和 RI1 标志位产生的中断。
IE.5	ET2 - Timer2 中断使能位。ET2 = 0,禁止 Timer2 中断 (TF2 或 EXF2)。ET2 = 1,使能由 TF2 或者 EXF2 标志位产生的中断。
IE.4	ESO - 保留
IE.3	ET1 - Timer1 中断使能位。ET1 = 0,禁止 Timer1 中断 (TF1)。ET1 = 1,使能由 TF1 标志位产生的中断。
IE.2	EX1 - 端口中断 1 使能位。 EX1 = 0 ,禁止端口中断 1 。 EX1 = 1 ,使能由端口中断 1 产生的中断。
IE.1	ETO - TimerO 中断使能位。ETO = 0,禁止 TimerO 中断 (TFO)。ETO = 1,使能由 TFO 标志位产生的中断。
IE.0	EXO - 端口中断 0 使能位。EXO = 0,禁止端口中断 0。EXO = 1,使能由端口中断 0 产生的中断。

表 13-3 IP SFR (SFR 0xB8)

位	功能
IP.7	保留。读出值为 1 。
IP.6	PS1 - UART1 中断(RI1 或 TI1)优先级控制位。PS1 = 0,中断级别 0。PS1 = 1,中断级别 1。
IP.5	PT2 - Timer2 中断(TF2 或 EXF2)优先级控制位。PT2 = 0,中断级别 0。PT2 = 1,中断级别 1。
IP.4	PSO - 保留。
IP.3	PT1 - Timer1 中断(TF1)优先级控制位。PT1 = 0,中断级别 0。PT1 = 1,中断级别 1。
IP.2	PX1 - 端口中断 1 优先级控制位。PX1 = 0,中断级别 0。PX1 = 1,中断级别 1。
IP.1	PT0 - Timer0 中断(TF0)优先级控制位。PT0 = 0,中断级别 0。PT0 = 1,中断级别 1。
IP.0	PX0 - 端口中断 0 优先级控制位。PX0 = 0,中断级别 0。PX0 = 1,中断级别 1。

表 13-4 EIE SFR (SFR 0xE8)

- 	2 TO TELE OFFI (OFFI ONEO)		
位	功能		
EIE.7 ~ 5	保留。读出值为 1。		
EIE.4	中断向量 12 (掉电中断) 使能位。0, 禁止; 1, 使能。		
EIE.3	中断向量 11 使能位。0,禁止;1,使能。		
EIE.2	中断向量 10 使能位。0,禁止; 1,使能。		
EIE.1	中断向量9使能位。0,禁止;1,使能。		
EIE.0	中断向量 8 使能位。0,禁止; 1,使能。		

表 13-5 EIP SFR (SFR 0xF8)

位	功能
EIP.7 ~ 5	保留。读出值为 1。
EIP.4	中断向量 12 优先级控制位。0,中断级别 0; 1,中断级别 1。
EIP.3	中断向量 11 优先级控制位。0,中断级别 0; 1,中断级别 1。
EIP.2	中断向量 10 优先级控制位。0,中断级别 0; 1,中断级别 1。
EIP.1	中断向量9优先级控制位。0,中断级别0;1,中断级别1。
EIP.0	中断向量8优先级控制位。0,中断级别0;1,中断级别1。

表 13-6 EXIF SFR (SFR 0x91)

位	功能
EXIF.7	IE5 - 中断向量 11 标志位。IE5 置 1,表示中断向量 11 产生了中断。IE5 必须由软件进行清 0。 在中断向量 11 被使能的情况下,使用软件将 IE5 置 1 也会产生中断。
EXIF.6	IE4 - 中断向量 10 标志位。IE4 置 1,表示中断向量 10 产生了中断。IE4 必须由软件进行清 0。 在中断向量 10 被使能的情况下,使用软件将 IE4 置 1 也会产生中断。
EXIF.5	IE3 - 中断向量 9 标志位。IE3 置 1,表示中断向量 9 产生了中断。IE3 必须由软件进行清 0。在中断向量 9 被使能的情况下,使用软件将 IE3 置 1 也会产生中断。
EXIF.4	IE2 - 中断向量 8 标志位。IE2 置 1,表示中断向量 8 发生了中断。IE2 必须由软件进行清 0。在中断向量 8 被使能的情况下,使用软件将 IE2 置 1 也会产生中断。
EXIF.3	保留。读出值为 1。
EXIF.2 ~ 0	保留。读出值为 0。

表 13-7 EICON SFR (SFR 0xD8)

位	功能
EICON.7	SMOD1 - UART1 波特率加倍使能位。当 SMOD1 = 1 的时候, UART1 的波特率加倍。
EICON.6	保留。读出值为 1 。
EICON.5	保留。



EICON.4	保留。
EICON.3	PFI - 中断向量 12 标志位, 掉电中断。1, 表示发生掉电中断。在退出中断服务程序之前, 必须由软件将此位清 0。否则, 中断会再次发生。在掉电中断被使能的情况, 用软件设置此位也会产生掉电中断。
EICON.2 ~ 0	保留。读出值为 0。

13.5 中断扩展

13.5.1 中断向量8

中断向量 8 被扩展为 7 个中断源,有 5 个寄存器与此相关。在 V98XX 中,用户可通过配置 ExInt2 位 (bit0, PRCtrl1, 0x2D01) 使中断向量 8 停止工作。

表 13-8 中断向量 8 中断源

	中断向量					
向量地址	使能	标记 (R/W)	中断源	使能位	中断源标记(R/W)	
		UART2 发送中断	ExInt2IE.0	ExInt2IFG.0		
			UART2 接收中断	ExInt2IE.1	ExInt2IFG.1	
		IE2 (EXIF.4)	UART4 发送中断	ExInt2IE.2	ExInt2IFG.2	
43h	IE.7=1 EIE.0=1		UART4 接收中断	ExInt2IE.3	ExInt2IFG.3	
	LILIO-I		UART2 普通定时器溢出中断	ExInt2IE.4	ExInt2IFG.4	
			UART4 普通定时器溢出中断	ExInt2IE.5	ExInt2IFG.5	
			CF1 中断	ExInt2IE.7	ExInt2IFG.7	

表 13-9 中断标志(请求)寄存器(ExInt2IFG, 0x2840)

0x2840, R/W, 中断标志(请求)寄存器, ExInt2IFG											
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0											
	IR7	_	IR5	IR4	IR3	IR2	IR1	IR0			
默认值	0	Х	0	0	0	0	0	0			

^{1,} 有中断请求; 0, 无中断请求; X, 不关心。

软件在任何时刻都可以访问 ExInt2IFG,但,在中断未使能的情况下,软件写入的扩展中断标志不能提起中断,只有在中断被使能时,在这个寄存器中写入 1,触发软件中断。写入 0 清除中断标志。

表 13-10 扩展中断输入类型寄存器(ExInt2IN, 0x2841)

0x2841,R/W,扩展中断输入类型寄存器,ExInt2IN												
	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0				
	EDG7I	_	EDG5I	EDG4I	EDG3I	EDG2I	EDG1I	EDG0I				



默认值	1	Χ	1	1	1	1	1	1

为保证系统正常工作,该寄存器必须采用默认值。

表 13-11 扩展中断输出类型寄存器(ExInt2OUT, 0x2842)

0x2842, R/W, 扩展中断输出类型寄存器, ExInt2OUT											
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0											
	-	_	-	_	_	_	_	EDGO			
默认值	-	-	-	-	-	-	-	1			

为保证系统正常工作, 该寄存器必须采用默认值。

表 13-12 扩展中断使能寄存器(ExInt2IE, 0x2843)

0x2843,R/W,扩展中断使能寄存器,ExInt2IE											
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0											
	IE7	-	IE5	IE4	IE3	IE2	IE1	IE0			
默认值	0	Х	0	0	0	0	0	0			

1, 使能; 0, 屏蔽; X, 不关心。

表 13-13 扩展中断队列寄存器(ExInt2OV, 0x2844)

0x2844, R	0x2844, R/W, 扩展中断队列寄存器, ExInt2OV											
	bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0											
	IPND7	_	IPND5	IPND4	IPND3	IPND2	IPND1	IPND0				
默认值	0 X 0 0 0 0 0 0											

在 ExInt2IFG 中的标志(请求)还没有被软件清除的时候,如果又发生了同一个中断,则 ExInt2OV 中相应的位会置 1。这个位只是一个标记,不会对中断造成任何影响,需要软件清除。

13.5.2 中断向量 9

中断向量 9 被扩展为 8 个中断源,有 5 个寄存器与此相关。在 V98XX 中,用户可通过配置 ExInt3 位 (bit1, PRCtrl1, 0x2D01) 使中断向量 9 停止工作。

表 13-14 中断向量 9 的中断源

中断向量 9						
	向量地址	使能	标记 (R/W)	中断源	使能位	中断源标记(R/W)
	4Bh IE.7=1 EIE.1=1	IE3	UART3 发送中断(V9801S)	ExInt3IE.0	ExInt3IFG.0	
			UART3 接收中断(V9801S)	ExInt3IE.1	ExInt3IFG.1	
		EIE.1=1	(EXIF.5)	UART5 发送中断	ExInt3IE.2	ExInt3IFG.2



	中断向量 9				
向量地址	使能	标记 (R/W)	中断源	使能位	中断源标记(R/W)
			UART5 接收中断	ExInt3IE.3	ExInt3IFG.3
			UART3 普通定时器溢出中断 (V9801S)	ExInt3IE.4	ExInt3IFG.4
			UART5 普通定时器溢出中断	ExInt3IE.5	ExInt3IFG.5
			RTC 秒中断	ExInt3IE.6	ExInt3IFG.6
			CF2 中断	ExInt3IE.7	ExInt3IFG.7

表 13-15 中断标志(请求)寄存器(ExInt3IFG, 0x2848)

0x2848, R/W, 中断标志(请求)寄存器, ExInt3IFG												
	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0				
	IR7	IR6	IR5	IR4	IR3	IR2	IR1	IR0				
默认值	0	0	0	0	0	0	0	0				

1, 有中断请求; 0, 无中断请求; X, 不关心。

软件在任何时刻都可以访问 ExInt3IFG,但,在中断未使能的情况下,软件写入的扩展中断标志不能提起中断,只有在中断被使能时,在这个寄存器中写入 1,触发软件中断。

写入 0 清除中断标志。

表 13-16 扩展中断输入类型寄存器(ExInt3IN, 0x2849)

0x2849,R/W,扩展中断输入类型寄存器,ExInt3IN											
	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0			
	EDG7I	EDG6I	EDG5I	EDG4I	EDG3I	EDG2I	EDG1I	EDG0I			
默认值	1	1	1	1	1	1	1	1			
リカエをルエヴェル											

为保证系统正常工作,该寄存器必须采用默认值。

表 13-17 扩展中断输出类型寄存器(ExInt3OUT, 0x284A)

0x284A, R	0x284A,R/W,扩展中断输出类型寄存器,ExInt3OUT											
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0												
	-	-	-	_	_	_	_	EDGO				
默认值	-	-	-	-	-	-	-	1				

为保证系统正常工作,该寄存器必须采用默认值。

表 13-18 扩展中断使能寄存器(ExInt3IE, 0x284B)

0x284B, R/W, 扩展中断使能寄存器, ExInt3IE



0x284B, R/W, 扩展中断使能寄存器, ExInt3IE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	IE7	IE6	IE5	IE4	IE3	IE2	IE1	IE0
默认值	0	0	0	0	0	0	0	0

1, 使能; 0, 屏蔽; X, 不关心。

表 13-19 扩展中断队列寄存器(ExInt3OV, 0x284C)

0x284C, R/W, 扩展	展中断队列寄	存器,ExInt	30V									
	bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0											
	IPND7	IPND6	IPND5	IPND4	IPND3	IPND2	IPND1	IPND0				
默认值	0	0	0	0	0	0	0	0				

在 ExInt3IFG 中的标志(请求)还没有被软件清除的时候,如果又发生了同一个中断,则 ExInt3OV 中相应的位会置 1。这个位只是一个标记,不会对中断造成任何影响,需要软件清除。

13.5.3 中断向量 10

中断向量 10 被扩展为 7 个中断源,有 5 个寄存器与此相关。在 V98XX 中,用户可通过配置 ExInt4 位(bit2, PRCtrl1, 0x2D01) 使中断向量 10 停止工作。

表 13-20 中断向量 10 中断源

	中断向量	10			I then here has here
向量地 址	使能	标记 (R/W)	中断源	使能位	中 断 源 标 记 (R/W)
			RTC 非法数据中断	ExInt4IE.0	ExInt4IFG.0
			增强型 UART1 (EUART1) 的接收/发送/ 溢出中断(V9801S)	ExInt4IE.1	ExInt4IFG.1
	53h IE.7=1 IE4 EIE.2=1 (EXIF.6)	端口中断 2(INT2) 下降沿触发	ExInt4IE.2	ExInt4IFG.2	
53h			端口中断 3 (INT3) 下降沿触发	ExInt4IE.3	ExInt4IFG.3
			REF 漏电中断	ExInt4IE.4	ExInt4IFG.4
		过零点中断	ExInt4IE.5	ExInt4IFG.5	
			增强型 UART2 (EUART2) 的接收/发送/ 溢出中断(V9801S)	ExInt4IE.6	ExInt4IFG.6

表 13-21 中断标志(请求)寄存器(ExInt4IFG, 0x2850)

0x2850, R/W, 中断标志(请求)寄存器, ExInt4IFG										
	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0		



0x2850, R/W, 中断标志(请求)寄存器, ExInt4IFG

	_	IR6	IR5	IR4	IR3	IR2	IR1	IR0
默认值	X	0	0	0	0	0	0	0

1, 有中断请求; 0, 无中断请求; X, 不关心。

软件在任何时刻都可以访问 ExInt4IFG, 但在中断未使能的情况下, 软件写入的扩展中断标志不能提起中断, 只有在中断被使能时, 在这个寄存器中写入 1, 触发软件中断。

写入 0 清除中断标志。

表 13-22 扩展中断输入类型寄存器(ExInt4IN, 0x2851)

0x2851, R/W, 扩展中断输入类型寄存器, ExInt4IN

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	-	EDG6I	EDG5I	EDG4I	EDG3I	EDG2I	EDG1I	EDG0I
默认值	Χ	1	1	1	1	1	1	1

为保证系统正常工作,该寄存器必须采用默认值。

表 13-23 扩展中断输出类型寄存器(ExInt4OUT, 0x2852)

0x2852, R/W, 扩展中断输出类型寄存器, ExInt4OUT

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	-	-	1	-	-	-	-	EDGO
默认值	-	-	ı	-	-	-	-	1

为保证系统正常工作,该寄存器必须采用默认值。

表 13-24 扩展中断使能寄存器(ExInt4IE, 0x2853)

0x2853, R/W, 扩展中断使能寄存器, ExInt4IE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	-	IE6	IE5	IE4	IE3	IE2	IE1	IE0
默认值	X	0	0	0	0	0	0	0

1, 使能; 0, 屏蔽; X, 不关心。

表 13-25 扩展中断队列寄存器(ExInt4OV, 0x2854)

0x2854, R/W, 扩展中断队列寄存器, ExInt4OV

0/L200 17 19 117 37 76	C 1 4/11/07/	1 to 3 14 HH 3						
	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	_	IPND6	IPND5	IPND4	IPND3	IPND2	IPDN1	IPND0
默认值	Х	0	0	0	0	0	0	0

在 ExInt4IFG 中的标志(请求)还没有被软件清除的时候,如果又发生了同一个中断,则 ExInt4OV 中相应的位会置 1。这个位只是一个标记,不会对中断造成任何影响,需要软件清除。



13.5.4 中断向量 11

中断向量 11 被扩展为 6 个中断源,有 5 个寄存器与此相关。在 V98XX 中,用户可通过配置 ExInt5 位(bit3, PRCtrl1, 0x2D01) 使中断向量 11 停止工作。

表 13-26 中断向量 11 中断源

	中断向量	11	L. Mark News	AL AL D	Laberte Services (DAA)	
向量地址	使能	标记 (R/W)	中断源	使能位	中断源标记(R/W)	
			TimerA 溢出中断	ExInt5IE.0	ExInt5IFG.0	
			TimerA 捕获中断 0	ExInt5IE.1	ExInt5IFG.1	
			TimerA 捕获中断 1	ExInt5IE.2	ExInt5IFG.2	
5Bh	IE.7=1			TimerA 捕获中断 2	ExInt5IE.3	ExInt5IFG.3
	EIE.3=1		GPSI 非法写入中断*	ExInt5IE.4	ExInt5IF.4	
			GPSI 发送完成中断*	ExInt5IE.5	ExInt5IF.5	
			模拟比较器中断	ExInt5IE.6	ExInt5IF.6	

^{*}当寄存器 PRCtrl0 (0x2D00) 中的 GPSI 位 (bit6) 置 1 时,通用串行通信接口(GPSI) 工作,所以通过 GPSI 接口非法写入数据或 GPSI 接口完成数据发送会向 CPU 提起中断;当 GPSI 位 (bit6)清零时,GPSI 接口停止工作,则系统无法产生 GPSI 非法写入中断和发送完成中断。

表 13-27 中断标志(请求)寄存器(ExInt5IFG, 0x28A2)

0x28A2, R/W, #	0x28A2,R/W,中断标志(请求)寄存器,ExInt5IFG											
	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0				
	-	IR6	IR5	IR4	IR3	IR2	IR1	IR0				
默认值	X	0	0	0	0	0	0	0				

^{1,} 有中断请求; 0, 无中断请求; X, 不关心。

软件在任何时刻都可以访问 ExInt5IFG,但在中断未使能的情况下,软件写入的扩展中断标志不能提起中断,只有在中断被使能时,在这个寄存器中写入 1,触发软件中断。

写入0清除中断标志。

表 13-28 扩展中断输入类型寄存器(ExInt5IN, 0x28A3)

0x28A3,R/W,扩展中断输入类型寄存器,ExInt5IN									
	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	
	_	EDG6I	EDG5I	EDG4I	EDG3I	EDG2I	EDG1I	EDG0I	
默认值	X	0	0	0	0	0	0	0	

为保证系统正常工作,该寄存器必须采用默认值。



表 13-29 扩展中断输出类型寄存器(ExInt5OUT, 0x28A4)

0x28A4, R	0x28A4,R/W,扩展中断输出类型寄存器,ExInt5OUT									
	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0		
	-	-	ı	_	_	_	-	EDGO		
默认值	-	-	-	-	-	-	-	1		

为保证系统正常工作,该寄存器必须采用默认值。

表 13-30 扩展中断使能寄存器(ExInt5IE, 0x28A5)

0x28A5,R/W,扩展中断使能寄存器,ExInt5IE									
	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	
	-	IE6	IE5	IE4	IE3	IE2	IE1	IE0	
默认值	Х	0	0	0	0	0	0	0	

1, 使能; 0, 屏蔽; X, 不关心。

表 13-31 扩展中断队列寄存器(ExInt5OV, 0x28A6)

0x28A6,R/W,扩展中断队列寄存器,ExInt5OV									
	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	
	-	IPND6	IPND5	IPND4	IPND3	IPND2	IPND1	IPND0	
默认值	Х	0	0	0	0	0	0	0	

在 ExInt5IFG 中的标志(请求)还没有被软件清除的时候,如果又发生了同一个中断,则 ExInt5OV 中相应的位会置 1。这个位只是一个标记,不会对中断造成任何影响,需要软件清除。

第14章UART/Timer

当发生 POR/BOR 复位、片外输入 RSTn 复位、WDT 溢出复位、RTC/IO 休眠唤醒复位、恢复供电复位或调试复位时,所有定时器和 UART 串行端口被复位。系统进入浅睡眠或者深睡眠状态后,UART 串行端口和定时器会停止工作,进入低功耗状态。用户可以根据应用需要对各个扩展外设的 UART 串行口和 TimerA 进行单独时钟门控以降低系统功耗。

14.1 定时器/计数器

V98XX 可提供以下硬件定时器:

- 1. 具有比较/捕获功能的 16 位计数器, TimerA, 可单独时钟门控;
- 2. 增强型 8052 的 Timer0、Timer1 和 Timer2。其中,Timer0 和 Timer2 是普通定时器,而,Timer1 除了作为普通定时器外,还可被用作 UART1 的波特率发生器。使用 Timer0 和 Timer1 的计数器功能,以及 Timer2 的计数器/捕获功能时,需要对 GPIO 进行设置;
- 3. 4个扩展外设的 UART 串行口(UART2/UART3/UART4/UART5)自带的波特率发生器(与 Timer1 兼容,可做普通定时器用,但波特率发生器作普通定时器用时不会提起溢出中断,仅是将相应的溢出标志位置位)和普通定时器(与 Timer0 兼容,其定时溢出事件既可通过中断来响应,也可以通过查询标志位的方式来响应),可单独时钟门控。

本节仅对 8052 微控制器的 Timer0/Timer1/Timer2 和 TimerA 进行介绍,UART 串行口自带的普通定时器 将在 "UART" 一节中介绍。

用户可通过配置时钟周期控制寄存器(CKCON SFR, SFR 0x8E),选择 Timer0、Timer1 和 Timer2 的时钟源(clk/12 或 clk, clk 为 MCU 时钟频率);通过配置扩展 UART 的控制/状态寄存器,用户可以选择与其相应的波特率发生器和普通定时器的时钟源(clk/12 或 clk)。

14.1.1 TIMERA

TimerA 是一个 16-bit 计数器,有 3 个比较/捕获模块,具有四种工作模式,而且,有 8 种输出模式的 3 个可配置输出单元。在 V98XX 中,用户可通过配置 TimerA 位(bit0,PRCtrl0,0x2D00)使 TimerA 停止工作以降低功耗。




图 14-1 TimerA 结构框图

表 14-1 TimerA 寄存器列表

寄存器			可读(R)/可写(W)				
0x2900	TACTL,TimerA 控制寄存器		R/W				
0x2902	低位字节	TAD Time and \\ \\ 安古明					
0x2903	高位字节	TAR,TimerA 计数寄存器。	R				
0x2904	TACCTL0,低位字节	TimerA 的捕获/比较控制寄存					
0x2905	TACCTH0,高位字节	器 0。	R/W				
0x2906	TACCTL1,低位字节	5.04					
0x2907	TACCTH1,高位字节	TimerA 的捕获/比较控制寄存器 1。	R/W				
0x2908	TACCTL2,低位字节	TimerA 的捕获/比较控制寄存	R/W				
0x2909	TACCTH2,高位字节	器 2。					
0x290A~0x290B	TACCR0,TimerA 的捕获/比较	R/W					
0x290C~0x290D	TACCR1, TimerA 的捕获/比较 1 寄存器 R/W						
0x290E~0x290F	TACCR2, TimerA 的捕获/比较 2 寄存器 R/W						


下面将对各相关寄存器做出说明。

表 14-2 TimerA 计数寄存器(TAR, 0x2902~0x2903)

0x2902~(0x2902~0x2903,R,TimerA 计数寄存器,TAR								
TAR	该寄存器的值就是 16 位定时器/计数器的值。该寄存器设定为只读,不可由软件写入,但可以由软件复位。另外,TimerA 溢出时会提起中断。								
	0x2902 为 TAR 低位字节,0x2903 为 TAR 高位字节。								
默认值	0								


表 14-3 TimerA 控制寄存器(TACTL, 0x2900)

0x2900, I	R/W,Timer.	A 控制寄石	字器,TA	.CTL						
位		默认值	说明							
			ID1		ID0	说明				
Bit7	ID1		0		0	分频系数为 2				
		0	0		1	分频系数为 4				
Bit6	ID0		1		0	分频系数为8				
	150		1		1	分频系数为 16				
			工作模	式选择,	详见图 TimerA f	的工作模式:				
			MC1	мсо	说明					
Bit5	MC1		0	0	Stop Mode,计数器停止工作;					
		0	0	1	Up Mode, 计数器计数到寄存器 TACCRO 的值后, 再从 O 开始重新计数;					
Bit4	MC0		1	0	Continuous Mode, 计数器计数到 FFFFh 后, 再从 0 开始 重新计数;					
Die i			1	1	Up/Down Mode, 计数器连续计数到寄存器 TACCRO 的值后, 再递减计数到 0。					
Bit3	TSEL	-	时钟源	选择。 0	, f _{MCU} /128; 1, f	MCU				
Bit2	CLR	0			直(TAR)。当 CLR 置 数器直接从 0 开始重	星位时,TAR 清零,ID1/ID0=00; Up/Down 重新计数。				
			Timer	TimerA 的中断使能。						
Bit1	TAIE	0	当 EIE.	3=1,	且, TAIE=1 时,作	使能 TimerA 溢出中断,清零则禁止。				
			TimerA							
			Up Mode: 当定时器从寄存器 TACCRO 的值到 0000h 的时候,TAIFG 置位,参考图 Up Mode,TimerA 比较模式下的 TA1 引脚的输出;							
Bit0	TAIFG	0	Continuous Mode: 当定时器从 FFFFh 到 0000h 的时候,TAIFG 置位;							
				Up/down Mode: 定时器先从 0000h 递增至 TACCR0 的值,再从 TACCR0 的值递减到 0000h,递减过程中,从 0001h 递减到 0000h 的那个时刻, TAIFG 置位。						




Stop Mode

计时器停止工作。




计数器计数到FFFFh,并从0开始重新计数至FFFFh



Up Mode

计数器计数到TACCRO的值,并从0开始重新开始计数至TACCRO的值



Up/Down Mode

计数器连续计数到TACCR0的值,并递减到0000h,再从0000h计数至TACCR0的值

图 14-2 TimerA 的工作模式

当 MCx>0 时,或有时钟输入时,计时器/计数器工作开启;在 Up mode 或 Up/Down mode 下,如果向寄存器 TACCR0 写入 0,则计时器/计数器停止工作,而向该寄存器写入非零的值,可以重启定时器,从 0000h 开始计数至 TACCR0 的值。

在 Up mode 下,在定时器/计数器运行时改变 TACCRO 值。如果新的值大于等于原来的值或定时器目前的计数,则定时器/计数器会计数到新的 TACCRO 的值后再重新从 0 开始计数;如果新的 TACCRO 的值小于定时器目前的计数,则当 TACCRO 值重新设定后,定时器再计一次数后直接从 0 开始重新计数。

在 Up/Down mode 下,在定时器/计数器递减计数时改变 TACCR0 的值,则计时器继续保持递减计数,直到 0000h,然后,从 0000h 递增至新的 TACCR0 的值;在定时器/计数器递增计数时改变 TACCR0 的值,如果新的值大于或等于原来的值或定时器目前的计数,则计时器递增计数到新的 TACCR0 的值,再递减到 0000h;如果新的值小于定时器目前的计数,则当 TACCR0 重新设定后,定时器再递增计数一次后开始递减计数到 0000h。

在 Continuous Mode 下,用户可根据自己的需要设定输出频率,如下图所示。




图 14-3 Continuous Mode 的用途

在上图中, TACCR0a 或 TACCR1a 为 Ta0 或 Ta1 时刻的寄存器 TACCR0 或 TACCR1 的值, TACCR0b 或 TACCR1b 为 Tb0 或 Tb1 时刻(Tb0=Ta0+t0,Tb1=Ta1+t1)的 TACCR0 或 TACCR1 的值,依次类推。

上图表明,在 Continuous Mode 下,中断使能时(CCIE=1,Bit4,TACCTLx),用户可设定 TimerA 每隔一段时间(如上图中的 t0 或 t1)产生一个中断,即,当 TAR=TACCR0a 和 TACCR1a 时,分别产生一个中断,CCIFG(Bit0,TACCTLx)分别置标志位;当 TAR=TACCR0b 和 TACCR1b 时,又分别产生一个中断,依次类推。其中,t0 和 t1 相互独立,互不影响。因为 TimerA 有三个不同的比较/捕获模块,所以,用户最多可设置三个不同的输出频率。在这一应用中,当定时器从 FFFFh 计数到 0000h 的时候,TAIFG 仍会置位。

表 14-4 TimerA 的捕获/比较模块 x*的控制寄存器(0x2904~0x2909)

0x2904~0x29	0x2904~0x2905/0x2906~0x2907/0x2908~0x2909,R/W,TimerA 的捕获/比较模块 x 的控制寄存器,TACCTLx~TACCTHx									
字节	位		默认值	说明						
	Bit15	CM1		捕获模式选择。						
				CM1		СМ	0	说明		
				0		0		禁止捕获模式		
	Bit14	СМО	0	0		1		上升沿捕获		
				1		0		下降沿捕获		
高位字节				1		1		在上升沿和下降沿都捕获		
TACCTHx	Bit[13:11]	保留	0	只读,	只读,读出值永远是 0。					
	Bit10	Bit10 SCCI	0	引脚 TAO/TA1/TA2 上的输入信号随着比较信号 EQUx 锁存进入一个对用户透明的锁存器,通过这个位,可以读出它的值。复位后,该位初始值为 0。						
0x2909				注意: 当 TAR 的值等于 TACCRx 的值时,输出比较信号 EQUx。X=0~2,分别表示 TimerA 的捕获/比较模块 0/1/2。						
	Bit9	保留	0	只读,读出值永远是 0。						
				捕获/比较模式选择。						
	Bit8	CAP	0	0,比较模式,用于产生 PWM 输出信号或在特定的时间间隔内产生中断信号;						
	Bitto	C/ ti		1, 捕获模式,用于计算速度或测量时间,将定时器的值(TAR)捕获进入寄存器TACCR0/1/2。						
低位字节				选择输	出模式	,脉冲	输出详见	L图 Up Mode,TimerA 比较模式下的 TA1 引脚的输出。		
TACCTLx				Bit7	Bit6	Bit5	模式	说明		
0x2904	Bit7	OUTMOD2	0	0	0	0	输出	相应引脚 Tax 上输出 OUT 位的值。		
0x2906				0	0	1	置位	当 TAR=TACCRx(x=0~2)时,相应引脚 Tax 的输出置		

0x2904~0x2905/0x2906~0x2907/0x2908~0x2909,R/W,TimerA 的捕获/比较模块 x 的控制寄存器,TACCTLx~TACCTHx

字节	位		默认值	说明						
0x2908								位。置位一直保持,至定时器被复位,或用户选择了其它输 出模式并输出。		
	Bit6	OUTMOD1		0	1	0	翻转 / 复位	当 TAR= TACCRx(x=1~2)时,相应引脚 Tax 的输出翻转;当 TAR=TACCR0 时,引脚 Tax 的输出复位。该输出模式不适用于引脚 TA0 上的输出。		
				0	1	1	置位 / 复位	当 TAR=TACCRx(x=1~2)时,相应引脚 Tax 的输出置位;当 TAR=TACCR0 时,引脚 Tax 的输出复位。该输出模式不适用于引脚 TA0 上的输出。		
				1	0	0	翻转	当 TAR=TACCRx(x=0~2)时,相应引脚 Tax 的输出翻转。		
	Bit5	it5 OUTMOD0		1	0	1	复位	当 TAR=TACCRx(x=0~2)时,相应引脚 Tax 的输出复位。复位一直保持,至用户选择了其它的输出模式,并输出。		
	Dies -	00111020		1	1	0	翻转/ 置位	当 TAR=TACCRx(x=1~2)时,相应引脚 Tax 的输出翻转;当 TAR=TACCR0 时,引脚 Tax 的输出置位。该输出模式不适用于引脚 TAO 上的输出。		
				1	1	1	复位 / 置位	当 TAR=TACCRx(x=1~2)时,相应引脚 Tax 的输出复位;当 TAR=TACCR0 时,引脚 Tax 的输出置位。该输出模式不适用于引脚 TA0 上的输出。		
	Bit4	CCIE	0	中断使能,使能或者禁止捕获/比较模块 x 提起的中断。						
				0, 禁止; 1, 使能。						
	Bit3	CCI	0	捕获/比						
				引脚T	A0/TA	1/TA2	上的输入	信号可通过这个位读出来。复位后,该位初始值为 0。		
	Bit2	OUT	0	如果 b	it7∼bi	t5 配置	为 000,	引脚 TA0/TA1/TA2 上输出 OUT 位的值。		
				捕获溢出标志。						
	Bit1	COV	0	选中捕	选中捕获模式,COV=0,捕获信号的产生被复位,捕获事件不能将COV位置位。					
				选中捕获模式,COV= 1,如果发生了第二次捕获事件,而第一次捕获的值还没有被读出,						



0x2904~0x2905/0x2906~0x2907/0x2908~0x2909,R/W,TimerA 的捕获/比较模块 x 的控制寄存器,TACCTLx~TACCTHx

字节	位	位		说明		
				溢出标志位 COV 置位。必须使用软件对溢出标志位进行复位,读出捕获的值并不能对它进行复位。		
				捕获模式:如果 CCIFG 置位,表示定时器的值(TAR)被捕获进入了寄存器 TACCR0/1/2。		
				比较模式:如果 CCIFG 置位,表示定时器的值(TAR)等于寄存器 TACCR0/1/2 中的数据,参考图 Up Mode,TimerA 比较模式下的 TA1 引脚的输出。		
	Bit0	CCIFG	0	在模块 0 中,当中断请求被接受之后,CCIFG 自动复位。		
				在模块 1 和模块 2 中,当中断请求被接受之后,提起中断的标志位自动复位。如果相应的中断使能位被清零,则不会产生中断,但是这些标志位还是会置位。这样,这些标志位必须用软件进行复位。当相应的中断使能位置位的时候,软件设置 CCIFG 也会产生中断。		

X=0~2,分别表示 TimerA 的捕获/比较模块 0/1/2,各模块的控制寄存器地址见表 TimerA 寄存器列表。

在下图中,通过设置 OUTMOD2/OUTMOD1/OUTMOD0 三个位,用户可以选择不同的输出模式。其中,当 这三个位被配为 010/011/100/110/111 的时候,输出脉冲的频率和占空比改变,从而实现脉冲宽度调制(PWM)。




图 14-4 Up Mode, TimerA 比较模式下的 TA1 引脚的输出




图 14-5 Continuous Mode, TimerA 比较模式下的 TA1 引脚的输出




图 14-6 Up/Down Mode, TimerA 比较模式下的 TA1 引脚的输出

14.1.2 TIMERO/TIMER1/TIMER2

14.1.2.1 定时器速率控制

当 CKCON SFR(SFR 0x8E)中的位 CKCON.5、CKCON.4 和 CKCON.3 被设置为 1 时,相应的定时器每个时钟周期(clk,MCU 时钟频率)进行一次计数。反之,相应的定时器每 12 个时钟周期进行一次计数。定时器的控制相互独立。复位后这三个位都是 0。

表 14-5 Timer0/Timer1/Timer2 时钟源选择

寄存器	位		说明				
	Bit5 T2M		Timer2 时钟源选择。默认为 0。				
	DICS	1 211	0, 使用 clk/12 作为时钟源: 1, 使用 clk 作为时钟源。				
时钟周期控制寄存器(CKCON SFR,	Bit4	T1M	Timer1 时钟源选择。默认为 0。				
命(CRCON SFR, SFR 0x8E)	DIL4	:4 T1M	0,使用 clk/12 作为时钟源; 1,使用 clk 作为时钟源。				
5. IX 6X627	Bit3 T0	том	Timer0 时钟源选择。默认为 0。				
		1 014	0, 使用 clk/12 作为时钟源; 1, 使用 clk 作为时钟源。				



14.1.2.2 TIMERO 和 TIMER1

Timer0 和 Timer1 都有四种工作模式,由 TMOD SFR 和 TCON SFR 进行控制。四种工作模式分别为:

- 13 位定时器/计数器 (模式 0);
- 16 位定时器/计数器(模式1);
- 自动重新加载初值的8位定时器/计数器(模式2);
- 两个8位的定时器/计数器(模式3,仅Timer0能工作在这种模式下)。

表 14-6 Timer0/1 模式控制寄存器(TMOD SFR, SFR 0x89)

位		功能						
		Timer1 的门控信号。						
Bit7 TMOD.7	GATE	当 GATE 置位时,Timer1 只有在引脚 INT1 = 1 并且 TR1 (TCON.6) = 1 的情况下工作。当 GATE = 0 时,Timer1 在 TR1 = 1 的情况下工作,而与引脚 INT1 的状态无关。						
		Timer	1 模式炎	选择位。				
Bit6 TMOD.6	C/T	C/T = 定)驱		ner1 作定时器用,由时钟信号(clk 或 clk/12,由 CKCON.4 位决				
		-		ner1 作计数器用,由引脚 T1 输入信号驱动,对引脚 T1 上输入信号进行计数。				
Bit5		Timer1 模式选择位。						
TMOD.5	M1	M1	M0	说明				
	МО	0	0	模式 0,13 位定时器/计数器。				
Bit4		_0	1	模式 1,16 位定时器/计数器。				
TMOD.4		_1	0	模式 2, 自动重新加载初值的 8 位定时器/计数器。				
		1	1	模式 3,两个 8 位的定时器/计数器。				
		Timer0 的门控信号。						
Bit3 TMOD.3	GATE	当 GATE 置位时,Timer0 只有在引脚 INT0 = 1 并且 TR0 (TCON.4) = 1 的情况下工作。						
		当 GAT	E = 0	时, $Timer0$ 在 $TR0 = 1$ 的情况下工作,与引脚 $INT0$ 的状态无关。				
		Timer	0 模式炎	选择位。				
Bit2 TMOD.2	C/T	C/T = 0, Timer0 作定时器用,由时钟信号(clk 或 clk/12,由 CKCON.3 位决定)驱动。						
			C/T = 1, Timer0 作计数器用,由引脚 T0 输入信号驱动,对引脚 T0 上输入信号的 1-0 的跳变进行计数。					
Bit1		Timer	0 模式炎	选择位。				
TMOD.1	M1	M1	М0	说明				

位		功能			
Bit0 TMOD.0	МО	0	0	模式 0,13 位定时器/计数器。	
		0	1	模式 1,16 位定时器/计数器。	
		1	0	模式 2, 自动重新加载初值的 8 位定时器/计数器。	
		1	1	模式 3,两个 8 位的定时器/计数器。	

表 14-7 Timer0/1 控制寄存器 (TCON SFR, SFR 0x88)

秋 14-7 1	iiiieio/	控制奇仔츕(TCON SFR, SFR UX88)				
位		功能				
Bit7	TF1	Timer1 溢出标志位。				
TCON.7		当 Timer1 计数溢出时,TF1=1;当 CPU 响应此溢出中断后自动清 0。				
Bit6	TR1	Timer1 运行控制位。				
TCON.6	IKI	TR1=1,使能 Timer1 进行计数。				
Bit5 TCON.5		Timer0 溢出标志位。				
		当 Timer0 计数溢出时,TF0=1;当 CPU 响应此溢出中断后自动清 0。				
Bit4	Bit4	Timer0 运行控制位。				
TCON.4	TRU	TR0=1,使能 Timer0 进行计数。				
Bit3 TCON.3	TC1	端口中断 1 边沿检测位。如果将端口中断 1 配置为边沿触发(IT1 = 1),当检测到引脚 INT1 输入信号上的下降沿的时候,IE1 由硬件自动置位;当 CPU 响应了相应的中断后,IE1 由硬件自动清除。在边沿触发模式中,IE1 也可以由软件进行清除。				
	101	如果端口中断 1 配置为电平触发($IT1=0$),当引脚 $INT1$ 上的输入信号为低电平的时候, $IE1$ 由硬件自动置位,当引脚 $INT1$ 上的输入信号为高电平的时候, $IE1$ 由硬件自动清除。在电平触发模式中,软件不能对 $IE1$ 位进行写操作。				
D:10		端口中断 1 类型选择位。				
Bit2	IT1	1, CPU 检测引脚 INT1 输入信号上的下降沿(边沿触发);				
TCON.2		0, CPU 检测引脚 INT1 上的输入信号上的低电平(电平触发)。				
Bit1 TCON.1		端口中断 0 边沿检测位。				
	IE0	如果端口中断 0 配置为边沿触发(ITO = 1),当检测到引脚 INTO 输入信号上的下降沿的时候,IEO 由硬件自动置位;当 CPU 响应了相应的中断后,IEO 由硬件自动清除。在边沿触发模式中,IEO 也可以由软件进行清除。				
		如果端口中断 0 配置为电平触发(ITO = 0),当引脚 INTO 上的输入信号为低电平的时候,IEO 由硬件自动置位,当引脚 INTO 上的输入信号为高电平的时候,IEO 由硬件自动清除。在电平触发模式中,软件不能对 IEO 位进行写操作。				
Bit0 TCON.0		端口中断 0 类型选择位。				
	IT0	1, CPU 检测引脚 INTO 上的输入信号上的下降沿(边沿触发);				
		0, CPU 检测引脚 INTO 上的输入信号上的低电平(电平触发)。				

14.1.2.2.1 Timer0/1 模式 0

模式 0 对于 Timer0 和 Timer1 而言是相同的。

在模式 0 中,定时器/计数器的低位字节 TL0 SFR (SFR 0x8A) 或 TL1 SFR (SFR 0x8B) 会从 0 计数到 31, 当从 31 开始递增计数时,上述寄存器被清零,且高位字节 TH0 SFR (SFR 0x8C) 或 TH1 SFR (SFR 0x8D) 加 1。在这一模式下,定时器/计数器仅使用了 13 位,即 TLx (x=0~1) 的 Bit0~Bit4 和 THx (x=0~1) 的全部 8 位。在模式 0 中,TL0 SFR (SFR 0x8A) 或 TL1 SFR (SFR 0x8B) 的高三位是不确定的,当使用软件确定寄存器的值时,这三位必须被屏蔽。

在寄存器 TCON SFR 中,通道配置控制位 TR0/TR1 (TCON.4/TCON.6),用户可以开启定时器/计数器。在 寄存器 TMOD SFR 中,通过配置 C/T 位 (TMOD.6 或 TMOD.2),用户可以选择 Timer0/1 是作定时器用还是作计数器用。

在 GATE 位(TMOD.7 或 TMOD.3)是 0 或者 GATE 位是 1 并且引脚 INT0 或者 INT1 上相应的中断输入信号有效的时候,如果 TRx=1(x=0~1,TCON.4 或 TCON.6),则,Timer0/1 运行。

当 13 位定时器/计数器递增计数到 1FFFh, 然后再递增计数到全 0 的时候, TCON SFR 中的 TF0(TCON.5) 或者 TF1(TCON.7)置位,并且向 CPU 提起中断。

14.1.2.2.2 Timer0/1 模式 1

模式 1 对于 Timer0 和 Timer1 而言是相同的。

在模式1中,TimerO/1被配置成16位定时器/计数器。因为定时器/计数器的低位字节(TL0 SFR 和TL1 SFR)的全部 8 位都有效,所以 TLx(x=0~1)从0 开始递增计数到255。当 TLx(x=0~1)从255 继续递增计数时,定时器/计数器的低位字节会被清零,而高位字节(TH0 SFR 和 TH1 SFR)会加1。定时器/计数器计数到 FFFFh后,会递增计数到全0。其他情况下,模式1的操作与模式0相同。




图 14-7 Timer0/1 模式 0/1

14.1.2.2.3 定时器 0/1 模式 2

模式 2 对于 Timer0 和 Timer1 而言是相同的。

在模式 2 中, Timer0/1 被配置成可以重新加载初值的 8 位定时器/计数器。其中, 定时器/计数器的低位字节 TL0 SFR (SFR 0x8A) 或 TL1 SFR (SFR 0x8B) 是定时器/计数器, 高位字节 TH0 SFR (SFR 0x8C) 或 TH1



SFR(SFR 0x8D)保存重新加载初值(如,200)。低位字节可递增至 255,而当 TLx($x=0\sim1$)从 255 继续递增计数时,TLx 的值会重置为 THx($x=0\sim1$)中保存的初值(如,200),然后,TLx 从该初值(如 200)开始重新计数,而 THx 保持不变。模式 2 的控制部分与模式 0 和模式 1 相同。




图 14-8 Timer0/1 模式 2

14.1.2.2.4 Timer0/1 模式 3

在模式 3 中, Timer 0 的高位字节和低位字节分别作为两个独立的 8 位定时器/计数器使用; Timer 1 停止计数, 并保持它的值不变。

如下图所示,TL0 SFR(SFR 0x8A)被配置成 8 位的定时器/计数器,由 Timer0 的控制位控制。在寄存器 TMOD SFR 中,通过配置 C/T 位(TMOD.2),用户可以选择 TL0 SFR 是作定时器用还是作计数器用。当 TR0(TCON.4)= 1,且引脚 INT0 为高电平时,如果 GATE(TMOD.3)= 1,则 Timer0 可用于对引脚 INT0 上的输入信号上低电平脉冲宽度的计数。

TH0 SFR (SFR 0x8C) 作为一个独立的 8 位定时器工作,只能由时钟信号(clk 或者 clk/12) 驱动。Timer1 的控制位 TR1 (TCON.6) 和标志位 TF1 (TCON.7) 被用来作为 TH0 SFR 的控制位和标志位。

由于 Timer0 使用了 Timer1 的控制位(TR1)和中断标志位(TF1),所以当 Timer0 工作在模式 3 中的时候,Timer1 不能完全发挥作用。不过 Timer1 依然可以用作波特率发生器,位于 TL1 SFR(SFR 0x8B)和 TH1 SFR(SFR 0x8D)中的依然是 Timer1 的计数值。

当 Timer0 工作在模式 3 下时,通过配置 Timer1 的模式位(TMOD.5 和 TMOD.4),用户可控制 Timer1。在模式 0、模式 1 或者模式 2 中,用户可开启 Timer1;在模式 3 中,用户可关闭 Timer1,此时 Timer1 依然可以使用其模式选择位 C/T (TMOD.6)和时钟源选择位 T1M 位(CKCON.4)。因此,Timer1 可以对时钟信号(clk 或者 clk/12)进行计数,也可以对引脚 T1 上的输入信号上的高到低电平变化进行计数。当 Timer0 工作在模式 3 的时候,Timer1 的 TMOD.7 仍有效。




图 14-9 Timer0/1 模式 3

14.1.2.3 TIMER2

Timer2 只能工作在 16 位模式下,并提供了 Timer0 和 Timer1 所不具有的一些功能。Timer2 的工作模式如下:

- 16 位定时器/计数器;
- 带有捕获功能的 16 位计数器;
- 可以自动加载初值的 16 位计数器;
 - 与 Timer2 有关的 SFR 包括:
- T2CON SFR (SFR 0xC8);
- RCAP2L SFR(SFR 0xCA) 当 Timer2 被配置成捕获模式的时候,用于捕获 TL2 SFR 的值;或者当 Timer2 被配置成自动加载初值模式的时候,该寄存器的值被加载入 TL2 SFR;
- RCAP2H SFR(SFR 0xCB) 当Timer2被配置成捕获模式的时候,用于捕获TH2 SFR的值;或者当Timer2被配置成自动加载初值模式的时候,该寄存器的值被加载入TH2 SFR;
- TL2 SFR (SFR 0xCC) 16 位定时器/计数器的低位字节;
- TH2 SFR (SFR 0xCD) 16 位定时器/计数器的高位字节。

表 14-8 Timer2 控制寄存器(T2CON SFR, SFR 0xC8)

位		功能			
Bit7 T2CON.7	TF2	Timer2 溢出标志位。			
		当 Timer2 从 FFFFh 溢出的时候,TF2 位由硬件自动置位。TF2 位必须由软件清 0。只有在 bit5 和 bit4 都被清 0 的情况下,TF2 才会被置位。向 TF2 写入 1,在 Timer2 中断使			
		能的情况下,会强制触发 Timer2 中断。			



位		功能
Bit6 T2CON.6		Timer2 外部中断标志。
		EXEN2 置位时,当引脚 T2EX 上的输入信号的从高到低电平变化引起重新加载初值或者捕获事件时,EXF2 由硬件自动置位。EXF2 必须由软件进行清 0。向 EXF2 写入 1,在 Timer2 中断使能的情况下,会强制触发 Timer2 外部中断。
Bit5 T2CON.5	保留	默认为 0。
Bit4 T2CON.4	保留	默认为 0。
Bit3		Timer2 外部中断使能。
T2CON.3	EXEN2	EXEN2 = 1, 引脚 T2EX 上的输入信号由高到低电平的变化可以引发捕获或者重新加载初值事件发生。EXEN2 = 0 的时候, Timer2 将忽略引脚 T2EX 输入信号上的所有外部事件。
Bit2	TR2	Timer2 运行控制位。
T2CON.2		TR2 = 1,启动 Timer2。TR2 = 0,关闭 Timer2。
		Timer2 模式选择位。
Bit1 T2CON.1	C/T2	C/T2 = 0, Timer2 作定时器用,根据 T2M 位的值(CKCON.5), Timer2 每个时钟周期或者每 12 个时钟周期进行一次计数。
		C/T2 = 1, Timer2 作计数器用,对引脚 T2 上的输入信号的高到低电平跳变进行计数。
		捕获/重新加载标志位。
Bit0 T2CON.0	CP/RL2	当 CP/RL2 = 1, 并且 EXEN2 = 1 时, 引脚 T2EX 上的输入信号发生高到低电平跳变会将 Timer2 当前的计数值捕获进入 RCAP2L SFR (SFR 0xCA)或 RCAP2H SFR (SFR 0xCB)。
		当 CP/RL2 = 0,并且 EXEN2 = 1 时,计数溢出或者引脚 T2EX 上的输入信号发生高到低电平跳变会使 Timer2 自动重新加载初值。如果 RCLK 或者 TCLK 被设置为 1,CP/RL2 将不起作用,并且 Timer2 将在每一次溢出后都工作在自动重新加载初值模式。

表 14-9 Timer2 模式设置

1 T O TIME	次 14 0 Times Z 快久改量							
RCLK	TCLK	CP/RL2	TR2	模式				
0	0	1	1	带有捕获功能的 16 位计数器				
0	0	0	1	自动加载初值的 16 位计数器				
1	X	X	1	保留				
X	1	X	1	保留				
X	Х	Х	0	停止运行				

14.1.2.3.1 TIMER2的16位定时器/计数器模式

Timer2 在 16 位定时器/计数器模式下的工作原理如下图所示。在寄存器 T2CON SFR 中,通过配置 C/T2 位 (T2CON.1),用户可以选择 Timer2 作定时器用还是作计数器用。TR2 位 (T2CON.2) 置 1 使能 Timer2 运行。当计数从 FFFFh 递增的时候,TF2 标志位(T2CON.7)置位,并且向 CPU 提起中断。






图 14-10 Timer2 的 16 位定时器/计数器模式,带捕获功能的 16 位计数器模式

14.1.2.3.2 TIMER2 的带有捕获功能 16 位计数器模式

Timer2 的捕获模式与 16 位定时器/计数器模式相同,只是增加了捕获寄存器以及控制信号。T2CON SFR 中的 CP/RL2 位(T2CON.0)控制捕获功能的使用。当 CP/RL = 1 并且 EXEN2 = 1(T2CON.3)的时候,引脚 T2EX 上的输入信号的高到低电平跳变会导致 Timer2 的值被加载到捕获寄存器 RCAP2L SFR(SFR 0xCA)和 RCAP2H SFR(SFR 0xCB)中。

14.1.2.3.3 TIMER2 的自动加载初值 16 位计数器模式

当 CP/RL2 = 0(T2CON.0)的时候,Timer2 被配置为自动加载初值模式,计数器的控制输入与其它 16 位计数器模式相同。软件事先将所要加载的初始值写入寄存器 RCAP2L SFR(SFR 0xCA)和 RCAP2H SFR(SFR 0xCB)中。当计数器从 FFFFh 递增的时候,Timer2 设置 TF2 位(T2CON.7)有效,并将 RCAP2L SFR 中的值重载入 TL2 SFR(SFR 0xCD)。

当 Timer2 工作在自动加载初值模式的时候,如果使能位 EXEN2 = 1 (T2CON.3),那么引脚 T2EX 上输入信号的高到低电平跳变可以强制引发计数初始值的加载。




图 14-11 Timer2 自动加载初值的 16 位计数器模式

14.2 UART

在 V98XX 中,片上共实现了 2~5 个 UART 串行口,除了 8052 微控制器的 UART1 外,还包括扩展外设的 UART2/UART3/UART4/UART5。在 V98XX 中,用户可通过配置寄存器 PRCtrl1(0x2D01)中的 UART2 位(bit4) /UART3 位(bit5) /UART4 位(bit6) /UART5 位(bit7) 使相应的扩展 UART 串行口停止工作以降低功耗,如 例如用户可通过配置寄存器 PRCtrl1(0x2D01)中的 UART2 位(bit4) /UART5 位(bit7)使 V9881D 相应的扩展 UART 串行口停止工作。

扩展外设的 UART 串行口有四种工作模式,其中,在模式 0 下,RXD 端口只能接收数据,TXD 端口则提供移位时钟;但在其他模式下,上述扩展外设的 UART 串行口与标准 8051 微控制器的 UART 串行口功能兼容。推荐使用扩展 UART 作串行口用。

14.2.1 UART1

UART1 除了只能由 Timer1 产生波特率,以及不能产生 38kHz 载波之外,其结构与工作模式同 UART2。寄存器 EICON (SFR 0xD8) 中的 SMOD1 (EICON.7) 控制 UART1 波特率是否加倍。

与 UART1 相关的 SFR 包括:

- SCON1 (SFR 0xC0) UART1 控制寄存器:
- SBUF1 (SFR 0xC1) UART1 缓冲寄存器。

表 14-10 UART1 控制寄存器 (SCON1 SFR, SFR 0xC0)

位		功能						
Bit7		UART1 模式位。						
SCON1.7	SM0_1	SM0_1	SM1_1	模式	说明			
		0	0	0	8 位移位寄存器,波特率=clk 或 clk/12。			
DitC		0	1	1	8 位 UART,波特率由 Timer1 决定。			
Bit6 SCON1.6	SM1_1	_1	0	2	9 位 UART,波特率=clk/32 或 clk/64。			
3CON1.0		1	1	3	9 位 UART,波特率由 Timer1 决定。			
Bit5 SCON1.5	SM2_1	和 3 中,当 5 当 SM2_1 =	多处理器通信使能位。在模式 2 和模式 3 中,SM2_1 位使能多处理器通信功能。在模式 2 和 3 中,当 SM2_1 = 1 时,如果接收到的第九位数据是 0,RI_1 将不置位。在模式 1 中,当 SM2_1 = 1 时,只有在接收到有效的停止位后,RI_1 才会置位。在模式 0 中,SM2_1 决定波特率: 当 SM2_1 = 0 的时候,波特率是 $clk/12$; 当 $SM2_1 = 1$ 的时候,波特率是 $clk/12$; 当 $clk/12$ 0 中,SM2_1 = 1 的时候,波特率是 $clk/12$ 1 中,					
Bit4 SCON1.4	REN_1	接收使能位。 当 REN_1 = 1,使能通过 UART1 串行口接收数据。						
Bit3 SCON1.3	TB8_1	存储模式 2 和模式 3 中要发送的第九位数据的值。						
Bit2 SCON1.2	RB8_1	在模式 2 和模式 3 中, RB8_1 保存接收到的第九位数据。在模式 1 中, RB8_1 保存停止位。在模式 0 中没有使用 RB8_1。						
Bit1	TI_1		发送中断标志位。表示数据已经发送完成。在模式 0 中,TI_1 在第八位数据发送完成后置位。在其他的模式中,TI_1 在停止位出现在引脚 TXD1 输出信号上的时候置位。TI_1 必					

位		功能
SCON1.1		须由软件进行清 0 。
Bit0 SCON1.0	RI_1	接收中断标志位。表示一个串行数据接收完成。在模式 0 中,RI_1 在接收完第八位数据后置位。在模式 1 中,根据 SM2_1 位的状态不同,RI_1 在对接收到的停止位进行最后一次采样后置位,在模式 2 和模式 3 中,RI_1 在对 RB8_1 (第九位数据)进行最后一次采样后置位。RI_1 必须由软件进行清 0。

14.2.2 扩展外设 UART

UART2/UART3(V9801S)/UART4/UART5 的结构与原理基本相同,但是,仅 UART2 可用于发送带有 38kHz 载波的信号。

这几个 UART 串行口均带有一个波特率发生器(与 Timer1 兼容)以及一个普通定时器(与 Timer0 兼容)。 其中普通定时器的定时溢出事件既可以通过中断来响应,也可以通过查询标志位的方式来响应;波特率发生器作为 普通定时器使用的时候,并不会提起中断,而是把相应的溢出标志位置位。作为 CPU 的扩展外设,这些串行端口由专用的控制/状态寄存器控制其波特率是否加倍、普通定时器和波特率发生器的时钟源选择、启动和溢出状态等。

14.2.2.1 寄存器

与UART串行口相关的寄存器如下表所示。

表 14-11 UARTx 相关的寄存器

0x2820, R/W	TCON2,UART2 控制/状态寄存器
0x2821, R/W	TMOD2,UART2 相关定时器模式控制寄存器
0x2822, R/W	TH20,UART2 普通定时器高位字节
0x2823, R/W	TH21, UART2 波特率发生器高位字节
0x2824, R/W	TL20,UART2 普通定时器低位字节
0x2825, R/W	TL21, UART2 波特率发生器低位字节
0x2826, R/W	SCON2,UART2 控制寄存器
0x2827, R/W	SBUF2,UART2 缓冲寄存器
0x2828, R/W(V9801S)	TCON3,UART3 控制/状态寄存器
0x2829, R/W(V9801S)	TMOD3, UART3 相关定时器模式控制寄存器
0x282A, R/W(V9801S)	TH30,UART3 普通定时器高位字节
0x282B, R/W(V9801S)	TH31, UART3 波特率发生器高位字节
0x282C, R/W(V9801S)	TL30,UART3 普通定时器低位字节
0x282D, R/W(V9801S)	TL31, UART3 波特率发生器低位字节
0x282E, R/W(V9801S)	SCON3,UART3 控制寄存器
0x282F, R/W(V9801S)	SBUF3,UART3 缓冲寄存器
0x2830, R/W	TCON4,UART4 控制/状态寄存器
0x2831, R/W	TMOD4,UART4 相关定时器模式控制寄存器

0x2832, R/W	TH40,UART4 普通定时器高位字节
0x2833, R/W	TH41, UART4 波特率发生器高位字节
0x2834, R/W	TL40,UART4 普通定时器低位字节
0x2835, R/W	TL41,UART4 波特率发生器低位字节
0x2836, R/W	SCON4,UART4 控制寄存器
0x2837, R/W	SBUF4,UART4 缓冲寄存器
0x2838, R/W	TCON5,UART5 控制/状态寄存器
0x2839, R/W	TMOD5,UART5 相关定时器模式控制寄存器
0x283A, R/W	TH50,UART5 普通定时器高位字节
0x283B, R/W	TH51, UART5 波特率发生器高位字节
0x283C, R/W	TL50,UART5 普通定时器低位字节
0x283D, R/W	TL51, UART5 波特率发生器低位字节
0x283E, R/W	SCON5,UART5 控制寄存器
0x283F, R/W	SBUF5,UART5 缓冲寄存器

表 14-12 UARTx 控制/状态寄存器(TCON2/TCON3/TCON4/TCON5)

位 默认值		默认值	说明
Bit7	SMOD	0	UARTx 波特率加倍使能位。1, UARTx 的波特率加倍;
Bit6	保留		
Bit5	T1M	0	波特率发生器时钟源选择。0,使用 clk/12 作为时钟源; 1,使用 clk 作为时钟源;
Bit4	ТОМ	0	普通定时器时钟源选择。0,使用 clk/12 作为时钟源; 1,使用 clk 作为时钟源;
Bit3	TF1	0	波特率发生器溢出标志,不影响溢出中断。1,溢出;0,无溢出
Bit2	TF0	0	普通定时器溢出标志。1,溢出;0,无溢出
Bit1	TR1	0	波特率发生器的启动位。1,启动;0,关闭
Bit0	TR0	0	普通定时器的启动位。1, 启动; 0, 关闭

表 14-13 UARTx 相关定时器模式控制寄存器(TMOD2/TMOD3/TMOD4/TMOD5)

位		功能						
Bit7 TMOD2.7	GATE1	必须等于 0 ,此时,波特率发生器在 $TR1 = 1$ 的情况下工作。						
Bit6 TMOD2.6	C/T1	必须等于0,此时,寄存器TCONx中的T1M位决定波特率发生器是由clk驱动还是由clk/12驱动。						
Bit5 TMOD2.5	T1M1	波特率发生器模式选择位。 T1M1 T1M0 模式 说明						



位		功能						
		0	0	0	13 位定时器/计数器			
Bit4		0	1	1	16 位定时器/计数器			
TMOD2.4	T1M0	1	0	2	自动重新加载初值的8位定时器/计数器			
		1	1	3	两个8位的定时器/计数器			
Bit3 TMOD2.3	GATE0	必须等于 0 ,此时,普通定时器在 $TR0 = 1$ 的情况下工作。						
Bit2 TMOD2.2	C/T0	必须等于 0 驱动。	必须等于 0,此时,寄存器 TCONx 中的 TOM 位决定普通定时器是由 clk 驱动还是由 clk/12 驱动。					
Bit1	T0M1	普通定时器模式选择位。						
TMOD2.1		T0M1	ТОМО	模式	说明			
		0	0	0	13 位定时器/计数器			
Bit0 TMOD2.0		0	1	1	16 位定时器/计数器			
	T0M0	1	0	2	自动重新加载初值的8位定时器/计数器			
		1	1	3	两个8位的定时器/计数器			

表 14-14 UARTx 控制寄存器(SCON2/SCON3/SCON4/SCON5)

位		功能				
Bit7		UARTx 模式位。				
SCON2.7	SM0	SM0	SM1	模式	说明	
		0	0	0	8 位移位寄存器,波特率=clk 或 clk/12。	
Bit6		0	1	1	8 位 UART,波特率由波特率发生器决定。	
SCON2.6	SM1	_1	0	2	9 位 UART,波特率=clk/32 或 clk/64。	
		1	1	3	9 位 UART,波特率由波特率发生器决定。	
	SM2	多处理器通信使能位。				
Bit5 SCON2.5		在模式 2 和模式 3 中,SM2 位使能多处理器通信功能。在模式 2 和 3 中,当 SM2 = 1 时,如果接收到的第九位数据是 0,RI 将不置位。在模式 1 中,当 SM2 = 1 时,只有在接收到有效的停止位后,RI 才会置位。在模式 0 中,SM2 决定波特率: SM2 = 0,波特率是 clk/12; SM2= 1,波特率是 clk。				
Bit4		接收使能	位。			
SCON2.4	REN	REN = 1, 使能通过 UARTx 串行口接收数据。				
Bit3 SCON2.3	TB8	存储模式 2 和模式 3 中要发送的第九位数据的值。				
Bit2	RB8	在模式 2 和模式 3 中, RB8 保存接收到的第九位数据。在模式 1 中, RB8 保存停				
SCON2.2		止位。在模式 0 中没有使用 RB8。				

位		功能
Bit1 SCON2.1	ТІ	发送中断标志位。表示数据已经发送完成。在模式 0 中,TI 在第八位数据发送完成后置位。在其他的模式中,TI 在停止位出现在 TXD 输出信号上的时候置位。TI 必须由软件进行清 0。
Bit0 SCON2.0	RI	接收中断标志位。表示一个串行数据接收完成。在模式 0 中, RI 在接收完第八位数据后置位。在模式 1 中,根据 SM2 位的状态不同,RI 在对接收到的停止位进行最后一次采样后置位,在模式 2 和模式 3 中,RI 在对 RB8 进行最后一次采样后置位。RI 必须由软件进行清 0。

表 14-15 UARTx 缓冲寄存器(SBUF2/SBUF3/SBUF4/SBUF5)

寄存器	R/W	位	默认值	说明
SBUFx	R/W	Bit[7:0]	0	UARTx缓冲寄存器 串行端口缓冲寄存器仅有一个地址,但实际是两个缓冲器。写 SBUF 的操作完成待发送数据的加载,读 SBUF 的操作可获得已接收到的数据,两个操作分别对应两个不同的寄存器,一个是只写发送寄存器,另一个是只读接收寄存器。当工作于标准的异步全双工通信模式下时,UART 串行端口可实现同时读写数据。

14.2.2.2 UART2 发送载波信号

UART2 可以选择发送带有 38kHz 载波的信号,也可以选择发送不带有载波的普通信号。用户可以通过寄存器 Txd2FS 设置 UART2 发送信号的类型,通过寄存器 CARRH 和 CARRL 设置载波信号的频率和占空比:

$$f_{CARR} = \frac{f_{MCU}}{CARRH + CARRL}$$
 公式 14-1
 $Duty_{CARR} = \frac{CARRH}{CARRL}$ 公式 14-2

其中,*fcarr* 为载波信号的频率; *Dutycarr* 为载波信号的占空比; *fmcu* 为 MCU 时钟频率; CARRH 为载波信号高电平持续时间,由寄存器 CARRHH 和 CARRHL 决定; CARRL 为载波信号低电平持续时间,由寄存器 CARRLH 和 CARRLL 决定。

表 14-16 TXD2 类型选择寄存器(Txd2FS, 0x28CF)

0x28CF,	0x28CF,R/W,TXD2 类型选择寄存器,Txd2FS						
位		默认值	说明				
Bit[7:1]	保留	X					
Bit0	TXD2CARRY	0	0, 带有 38kHz 载波; 1, 不带有载波。 当 TXD2CARRY 被清零时, 引脚 TXD2 发射数位 "0", 发送 38kHz 的载 波调制信号。				

表 14-17 载波产生寄存器

寄存器		说明	R/W	位	默认值
0x2898	CARRHH	载波产生寄存器 1 高位字节,占空比控制,高电平持续时间	R/W	Bit[7:0]	0



寄存器		说明	R/W	位	默认值
0x2899	CARRHL	载波产生寄存器 1 低位字节,占空比控制,高电平持续时间	R/W	Bit[7:0]	0
0x289A	CARRLH	载波产生寄存器 2 高位字节,占空比控制,低电平持续时间	R/W	Bit[7:0]	0
0x289B	CARRLL	载波产生寄存器 2 低位字节:占空比控制,低电平持续时间	R/W	Bit[7:0]	0

14.2.3 UART 的模式选择

通过配置 UART 控制寄存器中的模式选择位,如 SCON2(0x2826)中的 SM1 和 SM2 位,UART 串行口可工作于四种模式下。

表 14-18 UART 模式选择

模	式	同步/异步	波特率时钟	数据位	开始位/停止位	第9位的功能
0	8 位移位寄存器	同步	clk 或者 clk/12	8	无	无
1	8位 UART	异步	由波特率发生器决定	8	1 个开始位, 1 个停止位	无
2	9 位 UART	异步	clk/32 或者 clk/64	9	1 个开始位, 1 个停止位	0, 1, 奇偶校验
3	9位 UART	异步	由波特率发生器决定	9	1 个开始位,1 个停止位	0,1,奇偶校验

因为 UART1 除了只能由 Timer1 产生波特率,以及不能产生 38kHz 载波之外,其结构与工作模式同 UART2。而其它扩展外设的 UART (使用本身自带的波特率发生器)除了不能产生 38kHz 载波外,其结构与工作模式同 UART2。所以,本节以 UART2 为例,对 UART 的四种工作模式进行说明。

14.2.3.1 模式 0

在模式 0 下,RXD 只能接收数据,TXD 提供移位时钟。

在模式 0 中,当相应的寄存器 SCON2(0x2826)中的 REN(SCON2.4)置位并且 RI(SCON2.0)被清 0 的时候,就开始接收数据。在移位时钟的每个上升沿上,UART 移位接收数据,直到 8 个数据位全部接收完为止。在移位接收完第八个数据位之后,再过一个机器周期,RI 置位并且接收过程结束,直到软件清除 RI 位开始一次新的接收过程。

14.2.3.2 模式 1

模式 1 提供了标准的异步、全双工通信功能,一帧数据包括 10 位:一个开始位,8 个数据位,一个停止位。对于接收操作,停止位保存在 RB8 位(SCON2.2)中。不管接收还是发送,都是最低位在前。

模式 1 的波特率是波特率发生器溢出频率的函数。UART2 使用其自身的波特率发生器来产生波特率。每当波特率发生器从它们的最大计数值再次递增计数的时候,就给波特率电路产生了一个时钟。这个时钟被 16 分频后用于产生波特率。波特率计算公式如下:

BaudRate =
$$\frac{2^{\text{SMODx}}}{32} \times \text{Overflow}$$
 公式 14-3

其中,Overflow 为波特率发生器的溢出频率。UART1 使用 Timer1 作波特率发生器,UART2~UART5 使用本身自带的波特率发生器(与 Timer1 兼容)。而,SMODx 为 SMOD0/1 的值,决定波特率发生器的溢出频率是否被 2 分频,从而实现波特率是否加倍。

一般情况下,波特率发生器被配置为自动加载初值的 8 位定时器模式。波特率发生器初值存储在 TH21 (0x2823) 中,所以,完整的波特率公式(使用 clk/12 产生波特率的情况下)为:



BaudRate=
$$\frac{2^{\text{SMODx}}}{32} \times \frac{\text{clk}}{12 \times (256 - \text{TH21})}$$
 公式 14-4

其中,clk为MCU时钟频率,TH21为寄存器TH21的值。

波特率发生器的时钟源选择由寄存器 TCON2(0x2820) 中的 T1M(TCON2.5) 位决定。当 T1M=1 时,波特率发生器选择 Clk 为时钟源,则公式 14-4 变为:

BaudRate=
$$\frac{2^{\text{SMODx}}}{32} \times \frac{\text{clk}}{(256 - \text{TH21})}$$
 公式 14-5

此时,如果波特率已知,用户可通过下式求得 TH21 的值:

TH21 = 256 -
$$\frac{2^{\text{SMODx}} \times \text{clk}}{32 \times \text{BaudRate}}$$
 公式 14-6

当 T1M=0, 且波特率已知时, 用户可通过下式求得 TH21 的值:

$$TH21 = 256 - \frac{2^{SMOD\times} \times clk}{384 \times BaudRate}$$
 公式 14-7

在模式 1 中,在软件把数据写入寄存器 SBUF2 (0x2827) 之后,UART2 就开始发送数据。UART2 按照下述顺序向 TXD2 端口上输出数据:开始位,8 位数据位(最低位在前),停止位。在停止位发送完成后 TI 位被置位。

模式 1 中,在 REN 位(SCON2.4)使能的情况下,RXD2 端口接收到开始位的下降沿后就开始了数据接收过程。为了达到这个目的,不管在哪种波特率下,都对 RXD2 上的每一位采样 16 次。当检测到开始位的下降沿后,用于产生接收时钟的计数器被复位,以便与接收到的数据位同步。为了排除干扰的影响,UART2 对在每一位的中间位置进行的三次连续采样所获得的值进行判断,只有当在三次采样中至少两次都相同的值,接收到的数据位才会被认为是有效的。对于开始位的判断尤其如此。如果 RXD2 上的下降沿没有被上述判断方法判断为有效(低电平),那么串行口就停止接收数据,并等待 RXD2 上的下一个下降沿。

如果 RI 为 0(SCON2.0),且 SM2 为 1(SCON2.5),停止位的状态是 1(如果 SM2 为 0,那么不用关心停止位的状态),UART2 就把接收到的字节写入寄存器 SBUF2(0x2827)中,把停止位加载到 RB8 位(SCON2.2),并且设置 RI 位。如果不满足上述条件,所接收的数据就会丢失,数据不会加载进入寄存器 SBUF2 和 RB8 位,RI 位也不会被置位。

14.2.3.3 模式 2

模式 2 提供了异步、全双工的通信功能。一帧数据包括 11 个位:一个开始位,8 个数据位,一个可编程的第九位,一个停止位。

不管发送还是接收数据都是最低位在前。对于发送操作,第九位由 TB8 (SCON2.3) 决定。如果要把第九位当作奇偶校验位,需要把奇偶位的值(Bit0, PSW SFR) 放入 TB8 中。

寄存器 TCON2 中的 SMOD 位(TCON2.7)决定是否将 UART2 波特率加倍(clk/32 或 clk/64)。波特率由下式决定:

BaudRate =
$$\frac{2^{SMODx} \times clk}{64}$$
 公式 14-8

在模式 2 中,在软件把数据写入寄存器 SBUF2(0x2827)之后,UART2 就开始发送数据。UART2 按照下述顺序向 TXD2 端口上输出数据:开始位,8 位数据位(最低位在前),第九位和停止位。在停止位发送完成后 TI 被置位。

模式 2 中,在 REN 位 (SCON2.4) 使能的情况下,RXD2 端口接收到开始位的下降沿后就开始了数据接收过程。为了达到这个目的,不管在哪种波特率下,都对 RXD2 端口上的每一位采样 16 次。当检测到开始位的下降沿后,用于产生接收时钟的计数器被复位,以便与接收到的数据位同步。为了排除干扰的影响,UART2 对在每一位的中间位置进行的三次连续采样所获得的值进行判断,只有当在三次采样中至少两次都相同的值,接收到的数据位

才会被认为是有效的。对于开始位的判断尤其如此。如果 RXD2 上的下降沿没有被上述判断方法判断为有效(低电平),那么 UART2 就停止接收数据,并等待 RXD2 上的下一个下降沿。

如果 RI 为 0(SCON2.0),且 SM2 为 1(SCON2.5),停止位的状态是 1(如果 SM2 为 0,那么不用关心停止位的状态),UART2 就把接收到的字节写入寄存器 SBUF2(0x2827),把第九位加载到 RB8 位(SCON2.2),并且设置 RI 位。如果不满足上述条件,所接收的数据就会丢失,数据不会加载进入寄存器 SBUF2 和 RB8 位,RI 位也不会被置位。

14.2.3.4 模式 3

模式 3 提供了异步、全双工的通信功能。一帧数据包括 11 个位:一个开始位,8 个数据位,一个可编程的第九位和一个停止位。不管发送还是接收数据都是最低位在前。

模式 3 中数据的发送和接收操作与模式 2 中相同。模式 3 的波特率发生与模式 1 中相同。也就是说,模式 3 是由模式 2 的协议与模式 1 的波特率综合而成。

14.2.3.5 多处理器通信

当 SM2=1 (SCON2.5) 时,使能模式 2 和模式 3 中的多处理器通信功能。在多处理器通信模式中,接收到的第九位保存在 RB8 (SCON2.2) 中,并且在接收到停止位后,如果 RB8 = 1,那么将触发 UART2 接收中断。

多处理器通信的典型应用是一台主机向几台从机中的一台发送一个数据块。主机首先发送代表目标从机的地址字节。在发送地址字节的时候,主机把第九位设置为 1; 在发送数据字节的时候,设置第九位为 0。

当 SM2 = 1 时,任何从机接收到数据字节都不会提起中断。不过,地址字节却可以向所有的从机提起中断,每一个从机都可以检查收到的地址字节,判断自己是不是被寻址的从机。地址译码工作必须由软件在中断服务程序中完成。被寻址的从机清除自己的 SM2 位,并准备开始接收数据字节。没有被寻址的从机保持自己的 SM2 位不变,并忽略主机发送来的数据字节。

14.3 增强型 UART (EUART) (V9801S)

除了上述五路普通 UART 串行口外,V9801S 还集成了 2 路支持 ISO/IEC 7816-3 通讯协议的增强型 UART 串行口(EUART),该串行口提供了异步、半双工的通讯功能,其通讯波特率可调,且支持自动重发机制。其发送和接收的数据帧都包括 10 位,由三部分组成,分别是: 1-bit 开始位(START),8-bit 数据(DATA)和 1-bit 校验位(CK)。接收/发送 8-bit 数据时,MSB 在前,LSB 在后,如下图所示。在 V9801S 中,用户可通过配置寄存器 PRCtrl0(0x2D00)中的 EUART1 位(bit1)/EUART2 位(bit2)使相应的增强型 UART 串行口停止工作以降低功耗。




图 14-12 EUART 通信数据帧格式



14.3.1 EUART 相关寄存器

V9801S 集成了 2 路增强型 UART 接口: EUART1 和 EUART2。其中, EUART1 的寄存器地址对应为 0x2A00~0x2A05, EUART2 单元的寄存器地址对应为 0x2B00~0x2B05。

表 14-19 EUART1/2 波特率发生器

寄存器			bit		默认值	说明
0x2A01	DIVLA	FIIADT1 /2 油盐杂华华丽怀产产士	1::17 01	DTV . 7 O.		7六 山
0x2B01	DIVLB	EUART1/2 波特率发生器低位字节	bit[7:0]	DIV<7:0>	0	详 见 " EUART
0x2A02	DIVHA					通信波特
0x2B02	DIVHB	EUART1/2 波特率发生器高位字节	bit[7:0]	DIV<15:8>	0	率"

表 14-20 EUART1/2 数据读写缓冲寄存器(DATAA/DATAB, 0x2A03/0x2B03)

0x2A03/0	0x2A03/0x2B03,R/W,EUART1/2 数据读写缓冲寄存器,DATAA/DATAB					
位		默认值	说明			
bit[7:0]	D<7:0>	0	该寄存器仅有一个地址,但实际上对应两个缓冲器:写缓冲器和读缓冲器。 用户对写缓冲器的写操作可以启动一次数据发送,对读缓冲器的读操作可以获得已接收到的数据,两个操作分别对应两个不同的寄存器,一个是只写发送寄存器,另一个是只读接收寄存器。 在接收中断发生后,无论接收到的数据是否校验正确,接收到的数据均被保存在只读接收寄存器中。此时,对只读接收寄存器进行读操作,用户可得到接收到的数据。当 OVIE=1 (bit7, CFGA/CFGB, 0x2A05/0x2B05)时,如果接收到数据后用户没有及时读出数据,则,在接收到下一个数据时,发生接收溢出中断。 接收到数据后,对只写发送寄存器进行写操作,会启动一次数据发送,但是只读接收寄存器接收到的数据不会被覆盖。			

表 14-21 EUART1/2 信息寄存器(INFOA/INFOB, 0x2A04/0x2B04)

0x2A	0x2A04/0x2B04, R/W, EUART1/2 信息寄存器, INFOA/INFOB				
位		默认值	功能说明		
bit7	OVIF	0	接收溢出中断标志。 当接收到新的字节,而之前接收到的字节还没有被读走,则产生此中断。		
Bit6	SIF	0	发送中断标志。 读 CKACK 信号状态结束时,产生发送中断。无论数据发送是否成功,均会产生此中 断。		
Bit5	RIF	0	接收中断标志。 发送 CKACK 信号状态结束时,产生接收中断。无论数据接收是否成功,均会产生此中断。		

0x2A	0x2A04/0x2B04,R/W,EUART1/2 信息寄存器,INFOA/INFOB					
位		默认值	功能说明			
Bit4	保留	0				
bit3	SERR	0	发送时,如果发送端接收到的 CKACK=0,则发生 SERR,高有效,即 SERR=1。			
Bit2	RERR	0	接收时,如果接收到的校验位与计算的校验位(CHKSUM)不一致,则发生 RERR,高有效,即 RERR=1。			
Bit1	CHKSUM	0	发送/接收的 8-bit 数据计算获得的校验位。			
Bit0	CKACK	0	数据帧发送结束时,接收端向发送端发送的 CKACK 信号。 当接收端未使能自动重收机制时,CKACK 始终置 1。 当接收端使能自动重收机制时,CKACK=1,校验成功; CKACK=0,校验出错。			

表 14-22 EUART1/2 配置寄存器(CFGA/CFGB, 0x2A05/0x2B05)

0x2A	0x2A05/0x2B05,R/W,EUART1/2 配置寄存器,CFGA/CFGB				
位		默认值	功能说明		
bit7	OVIE	0	1, 使能接收溢出中断。		
Bit6	SDIE	0	1, 使能发送中断; 0, 发送中断不会送出。		
Bit5	RCIE	0	1, 使能接收中断; 0, 接收中断不会送出。		
Bit4	Bit4 ACKLEN 0		当 V9801S 工作于 Slave 模式下时,ACKLEN 表示,如果 V9801S 接收到错误数据,CKACK=0 所持续的时间。		
			0,1 个字节宽度; 1,2 个字节宽度 体统自动重发		
bit3	AUTOSD	0	使能自动重发。 当 V9801S 工作于 Master 模式下时,如果 AUTOSD=1,则使能自动重发机制,即如果接收 CKACK 信号为低电平,则自动重新发送数据。		
		0	使能自动重收。		
Bit2	AUTORC		当 V9801S 工作于 Slave 模式下时,如果 AUTORC=1,则使能自动重收机制,即如果接收到错误的数据,则 CKACK 置 0,发送到发送端,让对方重新发送数据。		
5	0		校验位。		
Bit1	СНКР	0	0, 偶校验: 1, 奇校验。		
			EUART 通信使能。		
			ENABLE=0,V9801S 始终处于 IDLE 状态。		
Bit0	ENABLE	0	当 CFGA 的 ENABLE=1 时,P10.0 用于 EUART1 的数据接收与发送;		
			当 CFGB 的 ENABLE=1 时,P10.1 用于 EUART2 的数据发送,P10.2 用于 EUART2 的数据接收。		

ISO/IEC 7816-3 协议中,自动重发次数应当不大于 3,例如,在重发 2 次都失败后,将自动重发机制禁止,用户可通过软件实现这个机制。这样,就无需用硬件来保证 3 次重发上限,也有利于软件灵活性。

14.3.2 EUART 通信时序

EUART 进行通信时,收发一个 bit 所需要的时间被定义为基础时间单位 ETU(Elementary Time Unit)。发送端发送完一个数据帧后,接收端需要一定的时间对接收到的数据进行校验,然后再根据校验结果发送下一个数据帧或重发上一帧数据,即,连续发送两个数据帧之间的等待时间,该等待时间被定义为检测时间 GT(Guarding Time),一般,1 GT = 3 ETU。




图 14-13 数据通信时序

如上图 A 所示,数据通信成功的时序如下:发送端向接收端发送 10-bit 数据,包括 1-bit 起始位,8-bit 数据位(先发送 MSB)和 1-bit 校验位。然后在一个 GT 中,接收端会先发送 1~2 个 ETU 的校验信号(CKACK),如果 CKACK=1,则校验通过,最后接收端与发送端都处于不输出(输出高)状态,保持至少一个 ETU 的时间。之后,再发送下一帧数据。

如上图 B 所示,数据通讯失败的时序如下:发送端向接收端发送 10-bit 数据,包括 1-bit 起始位,8-bit 数据位(先发送 MSB)和1-bit 校验位。然后在一个 GT 中,接收端先发送 1~2 个 ETU 的 CKACK 信号,如果 CKACK=0,则,在 $9\frac{1}{2}$ 个 ETU 时,信号由 1 变为 0,在 $11\frac{1}{2}$ 或 $12\frac{1}{2}$ 个 ETU 时,信号由 0 变为 1,具体时长由 ACKLEN 位(bit4,

CFG,0x2A05/0x2B05)决定,保持 $\frac{1}{2}$ 个 ETU,之后再自动重发上一帧数据。

因为 EUART 接口提供的是半双工通信功能,所以,发送端在发送一帧数据的时候,接收端口接收到的数据始终为 1,在发送完校验位后,接收端会向发送端发送一个 CKACK 信号,而发送端的接收端口接收到即是 CKACK 信号。

14.3.3 EUART 通信波特率

在 V9801S 中,每个 EUART 接口都有一个波特率发生器,其实质是一个 16 位的计数器。用户可通过 EUART1/2 波特率发生器(DIVLA/DIVLB 和 DIVHA/DIVHB)设定计数初始值(DIV),该波特率发生器在系统 工作频率(f_{MCU})下进行计数,当其从计数初始值计数到最大值(0xFFFF)时,发送端即产生一个发送使能信号,开始发送 1-bit 数据。

通信波特率计算公式如下:

Baudrate =
$$\frac{f_{MCU}}{10000 h - DIV} = \frac{1}{ETU}$$

其中, f_{MCU} 为 MCU 时钟频率, DIV 为设定的 EUART1/2 波特率发生器计数初始值。

接收使能时刻位于两个发送使能时刻之间,即位于每一个 $\frac{1}{2}$ ETU处,从而保证了接收到的信号的可靠性。

14.3.4 EUART 数据发送与接收

默认情况下, V9801S 中的 EUART 接口处于 IDLE 状态。

A. 数据发送

在 IDLE 状态下,对 EUART1/2 数据缓冲寄存器 DATAA/DATAB(0x2A03/0x2B03)进行写操作即可以启动一次发送数据流程,该流程包括几个步骤,每一步均需要 1ETU。

- 1. 发送起始位 (0);
- 2. 发送 8-bit 数据位:
- 3. 发送 1-bit 校验位;
- 4. 读取接收到的 CKACK 信号,此状态结束时,产生发送中断(SDIE=1)。
- 5. 重发等待状态 1 (1ETU):
- 6. 重发等待状态 2 (1ETU);
- 7. 如果 CKACK=1,或者禁止自动重发(AUTOSD=0,bit3, CFGA/B,0x2A05/0x2B05),则 EUART 接口回到 IDLE 状态。如果 CKACK=0,且使能自动重发(AUTOSD=1),则 EUART 接口进入重发状态,重新开始发送开始位。

B. 数据接收

当 V9801S 工作于 Slave 模式下时。

在 IDLE 状态下,如果在 EUART 接收端口(E1RTX/E2RX)上检测到下降沿即启动一次接收数据流程,该流程包括几个步骤,每一步均需要一个 ETU。

- 1. 接收起始位(0);
- 2. 接收 8-bit 数据位;
- 3. 接收 1-bit 校验位;
- **4.** 向发送端发送 CKACK 信号。如果校验正确,或者禁止自动重收(AUTORC=0,bit2,CFGA/CFGB,0x2A05/0x2B05),则发送 **1**,否则发送 **0**。
- 5. 再向发送端发送 CKACK 信号;如果校验正确,或者禁止自动重收(AUTORC=0),则发送 1,否则发送 0。此状态结束时,产生接收中断。
- 6. 回到 IDLE 状态。

上述数据发送与接收流程图如图 11-11 所示。




图 14-14 EUART 通信数据发送与接收流程图

14.3.5 EUART 的智能卡通信应用

V9801S 中集成的 2 路 EUART 接口支持 ISO/IEC 7816-3 通讯协议,可被用于智能卡通信。

当 EUART 用作智能卡通信时, V9801S 可经由引脚 P9.7 输出一个可调整脉冲宽度时钟(PWMCLK), 作为智能卡时钟输入, 其脉冲宽度可由下表所示的寄存器配置。在 V9801S 中, 用户可通过配置寄存器 PRCtrl0 (0x2D00) 中的 PWMCLK 位(bit7) 使可调整脉冲宽度时钟发生器停止工作。

用户可通过寄存器 0x289C~0x289F 来设置 PWMCLK 输出频率和占空比:

$$f_{PWMCLK} = \frac{f_{MCU}}{PWMCLK1 + PWMCLK2}$$
 公式 14-9



 $Duty_{PWM} = \frac{PWMCLK1}{PWMCLK2}$

公式 14-10

其中, f_{PWMCLK} 为 PWMCLK 输出频率; $Duty_{PWM}$ 为 PWMCLK 信号的占空比; f_{MCU} 为 MCU 时钟频率;PWMCLK1 为 PWMCLK 信号高电平持续时间,由寄存器 PWMCLK1H 和 PWMCLK1L 决定;PWMCLK2 为 PWMCLK 信号低电平持续时间,由寄存器 PWMCLK2H 和 PWMCLK2L 决定。

表 14-23 可调整脉冲宽度时钟产生寄存器

寄存器	地址	R/W	位	默认值	说明
PWMCLK1H	0x289C	R/W	bit[7:0]	0	可调整脉冲宽度时钟产生寄存器 1 高位字节, 控制占空比, 高电平持续时间
PWMCLK1L	0x289D	R/W	bit[7:0]	0	可调整脉冲宽度时钟产生寄存器 1 低位字节, 控制占空比, 高电平持续时间
PWMCLK2H	0x289E	R/W	bit[7:0]	0	可调整脉冲宽度时钟产生寄存器 2 高位字节, 控制占空比, 低电平持续时间
PWMCLK2L	0x289F	R/W	bit[7:0]	0	可调整脉冲宽度时钟产生寄存器 2 低位字节,控制占空比,低电平持续时间

第15章通用串行通信接口(GPSI)

V98XX 集成了一个通用串行通信接口(General-Purpose Serial Interface, GPSI),有 2 根信号线 SCL (用于传输时钟信号) 和 SDA (用于传输数据信号)。GPSI 接口从 SDA 线上读到的数据是收/发双方"线与(Wire-AND)"之后的结果,而不是接收器或发送器输出的状态。

在 V98XX 中, 当 GPSI 位 (bit6, PRCtrl0, 0x2D00) 置 1 时, P9.1 用作 SDA, P9.2 用作 SCL。此时,

- P9.1 必须配置为输入使能;输出使能由 SDA 上的数据决定:"1"表示输出高阻,"0"表示输出低电平。无需配置 P9.1 的输出使能寄存器:
- P9.2 自动使能输出。无需配置 P9.2 的输出使能寄存器。

15.1 通信帧结构




图 15-1 通信帧结构

- 一个 GPSI 的通信帧可能包括以下所列的一个或几个部分:
- 1-bit 起始位 (START): 在 SCL 信号保持高时,SDA 信号产生一个下降沿,产生一个起始条件(START condition)。START 必须由主机发出。
- 8-bit 数据位(DATA): 通过 8 个 SCL 时钟发送 8-bit 数据。在每个 SCL 信号的下降沿准备 SDA 数据,在每个 SCL 信号的上升沿采样每一位 SDA 数据。用户可通过配置 Endian 位(bit4, SICFG, 0x2F01)决定数据发送与接收的字节序,即 DATA 的最低位(LSB)在前还是最高位(MSB)在前;
- 1-bit 应答位(ACK): 通过 1 个 SCL 时钟发送 1-bit 应答位。在 SCL 信号的下降沿准备 SDA 数据,在 SCL 信号的上升沿采样 SDA 数据。由接收器(主机或从机)发送的 ACK 才具有实际意义: ACK 为高电平表示接收器未收到发送器发送的数据; ACK 为低电平表示接收器已收到发送器发送的数据。ACK 必须与 DATA 同时发送与接收;
- 1-bit 停止位 (STOP) 或重复起始位 (RESTART): 在 SCL 信号保持高时, SDA 信号产生一个上升沿 (STOP 位) 或下降沿 (RESTART)。在 SCL 信号的下降沿准备 SDA 数据,在 SCL 信号的上升沿采样 SDA 数据。所以,在产生 STOP 或 RESTART 前, SCL 信号必须先产生一个下降沿,同时保证在 SCL 信号的上升沿上的 SDA 信号的电平: 如果要产生 STOP,那么应保证 SDA 信号为低电平; 如果要产生 RESTART,那么应保证 SDA 信号为高电平。STOP 或 RESTART 必须由主机发出。

用户可通过 GPSI 收发控制寄存器(SICFG, 0x2F01)的 bit[3:0]决定待发送的通信帧的结构。

表 15-1 不同结构通信帧的功能说明

序号	START	DATA+ACK	STOP/RESTART	功能说明
0	0	0	0	全发送 (无意义)
1	0	0	X	起始帧
2	0	X	0	起始位+停止位(无意义)
3	0	X	x	纯起始位
4	Х	0	0	最后一帧(数据+停止位)
5	Х	0	x	· 纯数据
6	Х	Х	0	纯停止位
7	Х	Х	х	不发送 (无意义)

"○"表示发送; "X"表示不发送。

15.2 GPSI 通信频率

通用串行通信接口内部集成了一个 16-bit 定时器。当 SCL 信号为高电平, SDA 信号出现下降沿,即主机发送 START 位时,定时器从 0 开始对 MCU 时钟脉冲进行计数产生 SCL 时钟信号(f_{SCL})。主机发送 START 位之前,用户应在寄存器 SITHH/SITHL(0x2F03/0x2F02)中写入门限值(TH),f_{SCL}、门限值(TH)与 MCU 时钟频率(f_{MCU})的关系如下:

$$f_{SCL} = \frac{f_{MCU}}{4 \times (TH + 1)}$$

公式 15-1

fscL 最大为 400kHz。

15.3 启动数据收发




图 15-2 GPSI 接口收发数据

V98XX 通过 GPSI 接口与其它设备进行通信时,GPSI 接口同时进行数据发送与接收。GPSI 接口从 SDA 线上读到的数据是收/发双方"线与(Wire-AND)"之后的结果,而不是接收器或发送器输出的状态。MCU 可通过寄存器 SIDAT(0x2F04)和 ACK 位(bit0,SIFLG,0x2F05)读到 GPSI 接口从 SDA 线上读到的数据。当

GPSI 接口空闲时,即 BUSY 位(bit1, SIFLG, 0x2F05)为 0时,MCU 对寄存器 SIDAT(0x2F04)进行写操作即启动数据收发。

当 BUSY 位为 0 时,MCU 先在寄存器 SIDAT(0x2F04)中写入 0xFF 或者根据 Endian 位的配置写入待发送的数据即开始启动收发数据。收发数据时,BUSY 位置 1。待数据收发完成后,BUSY 位清 0。收发完成后,寄存器 SIDAT 和 ACK 位(bit0,SIFLG,0x2F05)的读出值即为 GPSI 接口从 SDA 线上读到的数据。

15.4 GPSI 中断

当 IE4=1 (bit4, ExInt5IE, 0x28A5), EIE.3=1 (SFR 0xE8), IE.7=1 (SFR 0xA8) 时,每完成一个通信帧传送(帧结构由寄存器 SICFG 决定), GPSI 接口即会向 CPU 提起 GPSI 发送完成中断, CPU 执行中断服务程序, 读取 ACK 的值,并准备下一次帧传输。

当 IE5=1 (bit5, ExInt5IE, 0x28A5), EIE.3=1 (SFR 0xE8), IE.7=1 (SFR 0xA8) 时, 如果在进行通信时,即 BUSY 位 (bit1, SIACK, 0x2F05) 置 1 时,对寄存器 0x2F01~0x2F04 进行写操作,则配置无效,GPSI 接口向 CPU 提起 GPSI 非法写入中断。

CPU 执行中断服务程序时, SCL 信号保持低电平。

15.4.1 GPSI接口

如无另外说明,以下表中所有最大/小值规格适用于整个推荐工作范围内(T=-40°C~+85°C,VDD5=3.3V或5.0V±10%)。

参数		最小值	最大值	单位
f _{SCL}	SCL 时钟频率		400	kHz
t _{HD;STA}	起始(START)条件(重复)的保持时间(之后,产生第一个时钟脉冲)	1.875		μs
t _{LOW}	SCL 时钟低电平周期	1.25		μs
thigh	SCL时钟高电平周期	1.25		μs
tsu;sta	重复起始(RESTART)条件的建立时间	0.625		μs
thd;dat	数据保持时间	0.625		μs
t _{SU;DAT}	数据建立时间	0.625		μs
tr	SDA 和 SCL 信号的上升时间		50	ns
t _f	SDA 和 SCL 信号的下降时间		50	ns
t _{su;sto}	停止(STOP)条件的建立时间	0.625		μs
t _{BUF}	停止(STOP)条件和起始(START)条件之间的总线空闲时间		N/A	
t _{SP}	尖峰抑制脉冲宽度		N/A	




图 15-3 GPSI 接口时序

15.5 GPSI 接口用于 I²C 通信

当 GPSI 接口用于 I^2C 通信时,V98XX 可以连接在 I^2C 主线上作为主机与其它支持 I^2C 协议的设备(从机)进行串行通信。此时,起始帧用于发送从机地址,其中 8-bit DATA 中,bit[7:1]为从机地址字节,bit0 为读/写控制位("1"表示读;"0"表示写)。下图描述了在中断使能的情况下 GPSI 接口用于 I^2C 通信时的读/写操作。




图 15-4 读操作




图 15-5 写操作



以下是利用 GPSI 接口根据 I²C 协议进行一次顺序读/写操作的示例流程。

- 1. 写寄存器 SITHH/SITHL (0x2F03/0x2F02), 配置 GPSI 通信频率;
- 2. 配置寄存器 SICFG (0x2F01), 使能发送 START 位,并将 Endian 位配置为 0;
- 3. 向寄存器 SIDAT (0x2F04) 写入任何值, 启动一个通信帧传输, 发送 START 位 (此时 BUSY=1);
- 4. 当 BUSY 位清 0 时,配置寄存器 SICFG (0x2F01),使能发送 DATA+ACK,再向寄存器 SIACK (0x2F05) 写入 0x01,向寄存器 SIDAT (0x2F04)的 bit7~bit1 写入从机地址,根据要进行的操作向 bit0 写入 1(读)或 0 (写),启动一个地址帧传输(此时 BUSY=1):
- 5. 当 BUSY 位清 0 时,对寄存器 SIACK (0x2F05) 进行读操作,如果读出值为 0,说明目标从机已被选中;
- 6. 配置寄存器 SICFG (0x2F01), 使能发送 DATA+ACK, 再向寄存器 SIACK (0x2F05) 写入 0x01, 向寄存器 SIDAT (0x2F04) 的写入待发送的数据 (8-bit DATA), 启动一个数据帧传输 (此时 BUSY=1);
- 7. 重复第5步和第6步,直到完成所有的数据传输;
- 8. 配置寄存器 SICFG (0x2F01), 使能发送 STOP 或 RESTART;
- 9. 向寄存器 SIDAT (0x2F04) 写入任何值,启动一个通信帧传输,发送 STOP 位或 RESTART 位。 发送 STOP 位后即完成一次串行通信。

15.6 GPSI 接口相关寄存器

表 15-2 GPSI 接口时钟门控相关寄存器

0x2D00,R/W,外设开乡		0,PRC	Ctrl0	
位		R/W	默认值	功能说明
Bit7	PWMCLK	R/W	0	1: 可调整脉冲宽度时钟发生器停止工作; 0: 可调整脉冲宽度时钟发生器正常工作。
Bit6	GPSI	R/W	0	1: GPSI 接口正常工作; 0: GPSI 接口停止工作。
Bit5	P10	R/W	0	1: P10 端口停止工作; 0: P10 端口正常工作。
Bit4	P9	R/W	0	1: P9 端口停止工作; 0: P9 端口正常工作。
Bit3	POP8	R/W	0	1: P0~P8 所有端口停止工作; 0: P0~P8 所有端口正常工作。
Bit2	EUART2	R/W	0	1: EUART2 模块停止工作; 0: EUART2 模块正常工作。
Bit1	EUART1	R/W	0	1: EUART1 模块停止工作; 0: EUART1 模块正常工作。
Bit0	TimerA	R/W	0	1: TimerA 停止工作; 0: TimerA 正常工作。

表 15-3 GPSI 收发控制寄存器 (SICFG, 0x2F01)

0x2F01,	0x2F01,R/W,GPSI 收发控制寄存器,SICFG							
位		R/W	默认值	功能说明				
Bit[7:5]	保留	R/W	0					



0x2F01, R/W, GPSI 收发控制寄存器, SICFG

·				
位		R/W	默认值	功能说明
Bit4	Endian	R/W	0	配置数据发送与接收的字节序。1: LSB 在前; 0: MSB 在前。
Bit3	TXS	R/W	0	将该位置 1 使能收发起始位(START)。
Bit2	TXD	R/W	0	将该位置 1 使能收发 8-bit 数据 (DATA) 和 1-bit 应答位 (ACK)。
Bit1	TXP	R/W	0	将该位置 1 使能收发停止位(STOP)。
Bit0	TXRS	R/W	0	将该位置 1 使能收发重复起始位(RESTART)。

表 15-4 GPSI 通信时钟频率配置寄存器(SITHH/SITHL, 0x2F03/0x2F02)

寄存器		Bit		R/W	默认值	功能说明
0x2F03	SITHH	Bit[7:0]	TH[15:8]	R/W	0	设置 GPSI 接口通信时钟频率。
0x2F02	SITHL	Bit[7:0]	TH[7:0]	R/W	0	$f_{SCL} = \frac{f_{MCU}}{4 \times (TH[15:0]+1)}$

表 15-5 GPSI 数据寄存器 (SIDAT, 0x2F04)

0x2F04, R/W, GPSI 数据寄存器, SIDAT									
	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	
Endian=0	D0	D1	D2	D3	D4	D5	D6	D7	
Endian=1	D7	D6	D5	D4	D3	D2	D1	D0	

GPSI 接口通信时待收/发的 8-bit 数据,对该寄存器进行写操作即启动发送和接收数据。

表 15-6 GPSI 标志寄存器(SIFLG, 0x2F05)

0x2F05,	R/W, G	iPSI 标志	寄存器,	SIFLG
位		R/W	默认值	功能说明
Bit[7:2]	保留	R/W	0	
Bit1	BUSY	R	0	当 GPSI 进行通信时,该位置 1,此时,对寄存器 0x2F01~0x2F04 进行 写操作均会触发非法写入中断,同时写操作无效。
Bit0	ACK	R/W	0	当接收器(主机或从机)收到发送器发送的信息时,接收器会向发送器发送应答位(ACK)。
				当主机作为接收器时,对该位进行写操作后向从机发送 ACK 位以确认主机是否收到从机发送的信息。
				当主机作为发送器时,应先向该位写 1 进行发送,待发送完成后,对该位进行读操作以检查从机是否有应答。
				1: 未收到。0: 已收到。

第16章LCD 驱动电路

V98XX(除 V9881D 以外)集成了一个 LCD 驱动电路,可产生 SEG 和 COM 信号,驱动 LCD 液晶屏内容显示。 该电路具有如下特点:

- 由 32.768kHz 的 OSC 时钟产生 LCD 扫描时序;
- 深睡眠或浅睡眠状态下, LCD 仍可正常显示;
- 由 LDO33 供电;
- 最高直流电平在 2.7V~3.3V 范围内可调整,调整步长 100mV;
- 支持内部分压电阻网络产生直流分压电平;
- 支持 4 种段位 LCD 显示屏: [1/4 Duty, 1/3 Bias]、[1/6 Duty, 1/3 Bias]、[1/8 Duty, 1/3 Bias]或[1/8 Duty, 1/4 Bias];
- 支持最多 4COM×40SEG/6COM×38SEG/8COM×36SEG LCD(V9801S);
- 支持最多 4COM×24SEG/6COM×22SEG/8COM×20SEG LCD(V9811S/V9811A/V9811B);
- 支持最多 4COM×17SEG/6COM×15SEG/8COM×13SEG LCD(V9821);
- 支持最多 4COM×19SEG/6COM×17SEG/8COM×15SEG LCD(V9821S);
- 发生 POR 复位、片外输入 RSTn 复位或 WDT 溢出复位时, LCD 驱动电路被复位。

16.1 LCD 驱动电路结构图




图 16-1 LCD 驱动电路结构图

16.2 LCD 驱动电路相关引脚



在 V98XX 中, SEG 输出和 COM 输出与 GPIO 口/M 通道直流信号测量输入复用引脚。当 SEG 开关控制寄存器 (R/W)的相应位置 1 时,相应的可用于 SEG 输出的引脚均作 SEG 输出用。

- 当 LCDTYPE=0 时,将 SegCtrl0(0x2C1F)的 bit1 和 bit0 均置 1,则相应引脚作 SEG0 和 SEG1 用。当 LCDTYPE≠0 时,相应引脚作 COM4 和 COM5 用。
- 当 LCDTYPE=0 或 1 时,将 SegCtrl1 (0x2C20) 的 bit1 和 bit0 置 1,相应引脚作 SEG8 和 SEG9 用。当 LCDTYPE=2 或 3 时,相应引脚作 COM6 和 COM7 用。
- 当 Pin86/Pin87/Pin88/Pin55 和 Pin56 用于外部直流信号测量输入(M0/M1/M2)时,寄存器 SegCtrl4 (0x2C23)的 bit7~bit5 必须置 0,关闭这三个引脚上的 SEG 输出;当它们用于 SEG 输出 (SEG37/SEG38/SEG39)时,仅需将寄存器 SegCtrl4 (0x2C23)的 bit7~bit5 置 1 开启这三个引脚上的 SEG 输出功能即可。
- 当与 GPIO 口复用的引脚作 SEG 输出或 COM 口用时,对应引脚的 GPIO 输入/输出使能寄存器必须配置为屏蔽输入,同时禁止输出,详见表 16-1。
- Pin85 仅具备 SEG 输出功能(SEG36),所以将寄存器 SegCtrl4(0x2C23)的 bit4 置 1 开启这个引脚上的 SEG 输出功能即可。(V9801S)

表 16-1 SEG/COM 相关多功能复用引脚寄存器配置

寄存器		配置	引脚	SEG/COM
0x28B4	P3 输出使能寄存器 (P3OE)	0xFF		
0x28B5	P3 输入使能寄存器(P3IE)	0x00	P3.0~P3.3/COM0~COM3	COM0~COM3
0x28B8	P4 输出使能寄存器 (P4OE)	0xFF	P4.0/SEG0/COM4 P4.1/SEG1/COM5	当 LCDTYPE=0 时,P4.0 与 P4.1 作 SEG0 和 SEG1 用;
0x28B9	P4 输入使能寄存器(P4IE)	0x00	P4.2~P4.7/SEG2~SEG7	当 LCDTYPE=1 时,P4.0 和 P4.1 作 COM4 和 COM5 用。
				SEG2~SEG7(V9801S)
0x28BC	P5 输出使能寄存器 (P5OE)	0xFF	P5.0/SEG8/COM6	当 LCDTYPE=0 或 1 时, P5.0 与 P5.1 作 SEG8 和 SEG9 用;
0x28BD	P5 输入使能寄存器(P5IE)	0x00	P5.1/SEG9/COM7 P5.2~P5.7/SEG10~SEG15	当 LCDTYPE=2 或 3 时, P5.0 和 P5.1 作 COM6 和 COM7 用。
				SEG10~SEG15
0x28C0	P6 输出使能寄存器 (P6OE)	0xFF	DC 0 DC 7/CFC16 CFC33	CEC16 CEC33
0x28C1	P6 输入使能寄存器(P6IE)	0x00	P6.0~P6.7/SEG16~SEG23	SEG16~SEG23
0x28D5	P7 输出使能寄存器 (P70E)	0xFF		
0x28D6	P7 输入使能寄存器(P7IE)	0x00	P7.0~P7.7/SEG24~SEG31	SEG24~SEG31
0x28D9	P8 输出使能寄存器 (P8OE)	0xFF	DO 0 DO 2/05022 05024	05022 05024
0x28DA	P8 输入使能寄存器(P8IE)	0x00	P8.0~P8.2/SEG32~SEG34	SEG32~SEG34
SFR	P9 输出使能寄存器(P9OE	0xFF	P9.0/TA0/SEG35	SEG35

寄存器		配置	引脚	SEG/COM
0xA4	SFR)			
SFR 0xA5	P9 输入使能寄存器 (P9IE SFR)	0x00		

16.3 时序产生电路

LCD 时序产生电路使用时钟 3 作为时钟源,而时钟 3 的时钟源为 32.768kHz 的 OSC 时钟,当晶体停振时,内置的 RC 时钟将代替 OSC 时钟作为时钟 3 的时钟源。因为时钟 3 的时钟源始终工作,所以,未关闭时钟 3 时,即使在深睡眠或浅睡眠状态下,LCD 驱动电路仍然可以工作。

用户可通过配置时钟切换控制寄存器(SysCtrl SFR, SFR 0x80)中的 LCDG 位(bit3)关闭时钟 3,从而 关闭 LCD 时序产生电路。

表 16-2 关闭 LCD 驱动电路时钟源

寄存器	位	默认值	功能说明
SysCtrl , SFR 0x80	bit3 LCDG	0	开关 LCD 时钟源(时钟 3) 0, 开启; 1, 关闭。 当时钟 1 和时钟 2 的时钟源为 PLL 输出时,时钟 3 才可被关闭。

如图图 16-1 所示,时钟 3 经过分频电路后,产生 LCD 波形扫描频率(f_{LCD}),用户可通过寄存器 LCDCtrl (0x2C1E) 中的 FRQ1/FRQ0 (bit[1:0]) 选择合适的波形扫描频率。默认波形扫描频率为 64Hz。

16.4 LCD 驱动电压

V98XX 中,LCD 驱动电路由 LDO33 输出经内部调整后所提供的电压(VLCD)供电,并通过内部分压电阻 网络产生 LCD 偏置电压,用于产生 LCD 驱动波形。

在 V98XX 中, 用户可通过寄存器 CtrlLCDV(0x285E)的 bit2 和 LDO33 输出进行 VLCD 的调整:

$$VLCD = [VLCD] \times \frac{[LD03SEL < 2: 0 >]}{3.3}$$
 公式 16-1

其中:

VLCD 表示 LCD 的驱动电压;

[LDO3SEL<2:0>]是 LDO3SEL<2:0>位(bit[5:3], CtrlLDO, 0x2866) 配置对应的 LDO33 输出电压; [VLCD]是与 VLCD 位(bit2, CtrlLCDV, 0x285E) 配置对应的电压值。

发生 POR 复位、片外输入 RSTn 复位或 WDT 溢出复位时, VLCD 的值为 3.3V。

表 16-3 不同的[LDO3SEL<2:0>]和[VLCD]对应的 VLCD 值

[LDO3SEL<2:0>]		3.5V	3.4V	3.3V	3.2V	3.1V	3.0V
	3.3V	3.5V	3.4V	3.3V	3.2V	3.1V	3.0V
[VLCD]	3.0V	3.2V	3.1V	3.0V	2.9V	2.8V	2.7V

16.5 LCD 驱动方式



LCD 驱动电路内置一个由 4 个串联的分压电阻组成的偏置电压产生电路。LDO33 输出电压经过该偏置电压产生电路处理后得到各种偏置电压。

在 1/4 Duty 或 1/6 Duty 模式下,芯片只能采用 1/3 Bias 偏置模式。

在 1/8 Duty 模式下,用户可通过配置 LCDBMOD 位(bit3,CtrlBAT,0x285C)开启或关闭一个电阻,从而实现在 1/3 Bias 和 1/4 Bias 偏置模式间的切换。

当 LCDTYPE=0 时, V98XX 支持 4COM 的 LCD 驱动模式,图 16-2 所示为[1/4 Duty, 1/3 Bias]的 LCD 驱动波形 (示例)。




图 16-2 LCD 驱动波形(1/4 Duty, 1/3 Bias)示例



当 LCDTYPE=1 时, V98XX 支持 6COM 的 LCD 驱动模式,图 16-3 所示为[1/6 Duty, 1/3 Bias]的 LCD 驱动波形 (示例)。




图 16-3 LCD 驱动波形(1/6 Duty, 1/3 Bias) 示例



当 LCDTYPE=2 或 3 时, V98XX 支持 8COM 的 LCD 驱动模式。图 16-4 所示为[1/8 Duty, 1/3 Bias]的 LCD 驱动波形 (示例); 图 16-5 所示为[1/8 Duty, 1/4 Bias]的 LCD 驱动波形 (示例)。






图 16-4 LCD 驱动波形(1/8 Duty, 1/3 Bias)示例






图 16-5 LCD 驱动波形(1/8 Duty, 1/4 Bias)示例



16.6 LCD 工作电流

用户可通过寄存器 LCDCtrl(0x2C1E)中的 DRV1/DRV0(bit[3:2])配置电阻分压网络中的各分压电阻的阻值,改变流过该网络的电流大小,从而调整液晶屏显示亮度。

发生 POR 复位、片外输入 RSTn 复位或 WDT 溢出复位时,该网络中各分压电阻的阻值为 300kΩ。

16.7 LCD 显示缓冲寄存器

在 V98XX 中,数据存储空间的 0x2C00~0x2C1D 和 0x2C28~0x2C31 为显示缓冲寄存器,用于存储显示在 LCD 液晶屏上的内容。当模拟驱动电路开启时,即寄存器 LCDCtrl(0x2C1E)中的 ON/OFF 位(bit7)置 1时,更新显示缓冲寄存器的内容,LCD 屏上即实时更新数据; 当模拟驱动电路关闭时,即寄存器 LCDCtrl(0x2C1E)中的 ON/OFF 位(bit7)清零时,LCD 屏无法显示显示缓冲寄存器中的内容。

发生 POR 复位、片外输入 RSTn 复位或 WDT 溢出复位时,LCD 模拟驱动电路被关闭,显示缓冲寄存器被清空。




图 16-6 不同模式下, LCD 显示缓冲寄存器每个字节对应的段内容(示例)

当 LCDTYPE=0(bit[5:4], LCDCtrl, 0x2C1E)时, LCD 两个段位(Seg)显示显示缓冲寄存器中的一个字节的内容: Seg(n)对应低 4 位, Seg(n+1)对应高 4 位, 如图 16-6 中"1/4 Duty 模式"所示。

表 16-41/4 Dutv 模式下 SEG 与显示缓冲寄存器的对应关系

-pc 10 11/1 Bo	汉 10 1111 Duty 快玩 1 GEO 马亚尔级升的 II III II I										
th til-	地址 寄存器	656	D7	D6	D5	D4	D3	D2	D1	D0	
地址		SEG	сомз	COM2	COM1	сомо	сомз	COM2	COM1	СОМ0	
0x2C00	LCDM0	S01 S00	SEG01				SEG00				
0x2C01 (V9801S)	LCDM1	S03 S02	SEG03					SEG02			
0x2C02 (V9801S)	LCDM2	S05 S04	SEG05			SEG04					
0x2C03	LCDM3	S07 S06		SE	G07			SEC	G06		



14.11			D7	D6	D5	D4	D3	D2	D1	D0	
地址	寄存器	SEG	сомз	COM2	COM1	СОМО	сомз	COM2	COM1	СОМО	
(V9801S)											
0x2C04	LCDM4	S09 S08		SE	G09			SE	G08		
0x2C05	LCDM5	S11 S10		SE	G11		SEG10				
0x2C06	LCDM6	S13 S12		SE	G13		SEG12				
0x2C07	LCDM7	S15 S14		SE	G15		SEG14				
0x2C08 (V9801S)	LCDM8	S17 S16	SEG17					SEG14 SEG16			
0x2C09	LCDM9	S19 S18	SEG19					SE	G18		
0x2C0A	LCDM10	S21 S20		SE	G21			SE	G20		
0x2C0B	LCDM11	S23 S22		SE	G23			SE	G22		
0x2C0C	LCDM12	S25 S24		SE	G25			SE	G24		
0x2C0D	LCDM13	S27 S26		SE	G27			SE	G26		
0x2C0E	LCDM14	S29 S28		SE	G29			SE	G28		
0x2C0F	LCDM15	S31 S30		SE	G31			SE	G30		
0x2C10	LCDM16	S33 S32		SE	G33			SE	G32		
0x2C11	LCDM17	S35 S34		SE	G35			SE	G34		
0x2C12	LCDM18	S37 S36		SE	G37			SE	G36		
0x2C13	LCDM19	S39 S38		SE	G39			SE	G38		

在寄存器 LCDCtrl(0x2C1E)中,当 LCDTYPE=1 时,LCD 驱动电路工作于 1/6 Duty 模式下。如图 16-6 所示,1/6 Duty 模式下,用户可以配置 6COMTYPE 位(bit6,0x2C1E)选择显存映射方式。当 6COMTYPE=0 时,每 3 个显示缓冲寄存器存储 4 个 LCD 段位(Seg)的内容,如,Seg08 对应的是寄存器 LCDM6(0x2C06)的 bit[5:0]的内容,Seg09 对应的是寄存器 LCDM6(0x2C06)的 bit[7:6]和 LCDM7(0x2C07)的 bit[3:0]的内容,依次类推,当 6COMTYPE=1 时,每个显示缓冲寄存器的 bit[5:0]存储一个 LCD 段位(Seg)的内容,而 bit[7:6]未使用。

表 16-51/6 Duty 模式下,6COMTYPE=0 时,SEG 与显示缓冲寄存器的对应关系

地址	寄存器	SEG	D7	D6	D5	D4	D3	D2	D1	D0	
0x2C01 (V9801S)	LCDM1	S02	SEC	SEG02							
0x2C02 (V9801S)	LCDM2	S03 S02	SEC	03						SEG02	
0x2C03 (V9801S)	LCDM3	S05 S04	SEC	SEG05 SEG04							
0x2C04 (V9801S)	LCDM4	S06 S05	SEC	SEG06 S				SEG05			
0x2C05 (V9801S)	LCDM5	S07 S06	SEC	SEG07					SEG0	16	



地址	寄存器	SEG	D7	D6	D5	D4	D3	D2	D1	D0
0x2C06	LCDM6	S09 S08	SEGO	SEG09		SEG08				
0x2C07	LCDM7	S10 S09	SEG1	SEG10			SEG09			
0x2C08	LCDM8	S11 S10	SEG1	SEG11					SEG10	
0x2C09	LCDM9	S13 S12	SEG1	SEG13 SEG12						
0x2C0A	LCDM10	S14 S13	SEG1	SEG14			SEG13			
0x2C0B	LCDM11	S15 S14	SEG1	.5					SEG1	.4
0x2C0C	LCDM12	S17 S16	SEG1	SEG17 SEG10						
0x2C0D	LCDM13	S18 S17	S18				S17			
0x2C0E	LCDM14	S19 S18	SEG1	SEG19					SEG1	.8
0x2C0F	LCDM15	S21 S20	SEG2	21	SEG2	SEG20				
0x2C10	LCDM16	S22 S21	SEG2	SEG22			SEG2	21		
0x2C11	LCDM17	S23 S22	SEG2	SEG23					SEG2	22
0x2C12	LCDM18	S25 S24	SEG2	SEG25 SEG24		4				
0x2C13	LCDM19	S26 S25	SEG2	SEG26			SEG2	25		
0x2C14	LCDM20	S27 S26	SEG2	SEG27					SEG2	26
0x2C15	LCDM21	S29 S28	SEG2	SEG29 SEG		.8				
0x2C16	LCDM22	S30 S29	SEG3	80			SEG2	29		
0x2C17	LCDM23	S31 S30	SEG3	81			SEG		SEG3	30
0x2C18	LCDM24	S33 S32	SEG3	SEG33 SEG32						
0x2C19	LCDM25	S34 S33	SEG3	SEG34		SEG33				
0x2C1A	LCDM26	S35 S34	SEG3	SEG35				SEG3	34	
0x2C1B (V9801S)	LCDM27	S37 S36	SEG3	SEG37 SEG36						
0x2C1C	LCDM28	S38 S37	SEG3	SEG38			SEG3	37		
0x2C1D	LCDM29	S39 S38	SEG3	SEG39					SEG3	88

表 16-6 1/6 Duty 模式下, 6COMTYPE=1 时, SEG 与显示缓冲寄存器的对应关系

地址	寄存器	SEG	D7	D6	D5	D4	D3	D2	D1	D0		
0x2C02 (V9801S)	LCDM2	S02	-	-	SEG02							
0x2C03 (V9801S)	LCDM3	S03	-	-	SEG03							
0x2C04 (V9801S)	LCDM4	S04	-	-	SEG04							
0x2C05	LCDM5	S05	-	-			SE	G05				



								_		-9J - CPH			
地址 (V9801S)	寄存器	SEG	D7	D6	D5	D4	D3	D2	D1	D0			
(798015)													
0x2C06 (V9801S)	LCDM6	S06	-	-	SEG06								
0x2C07 (V9801S)	LCDM7	S07	-	-	SEG07								
0x2C08	LCDM8	S08	-	-	SEG08								
0x2C09	LCDM9	S09	-	-	SEG09								
0x2C0A	LCDM10	S10	-	-	SEG10								
0x2C0B	LCDM11	S11	-	-			SEC	G11					
0x2C0C	LCDM12	S12	-	-			SEC	G12					
0x2C0D	LCDM13	S13	-	-			SEC	G13					
0x2C0E	LCDM14	S14	-	-			SEC	G14					
0x2C0F	LCDM15	S15	-	-			SEC	G15					
0x2C10 (V9801S)	LCDM16	S16	-	-			SEC	G16					
0x2C11 (V9801S)	LCDM17	S17	-	-			SEC	G17					
0x2C12	LCDM18	S18	-	_			SEC	G18					
0x2C13	LCDM19	S19	-	_			SEC	G19					
0x2C14	LCDM20	S20	-	-			SEC	G20					
0x2C15	LCDM21	S21	-	-			SEC	G21					
0x2C16	LCDM22	S22	-	-			SEC	G22					
0x2C17	LCDM23	S23	-	-			SEC	G23					
0x2C18	LCDM24	S24	-	-			SEC	G24					
0x2C19	LCDM25	S25	-	-			SEC	G25					
0x2C1A	LCDM26	S26	-	-			SEC	G26					
0x2C1B	LCDM27	S27	-	-			SEC	G27					
0x2C1C	LCDM28	S28	-	-			SEC	G28					
0x2C1D	LCDM29	S29	-	_			SEC	G29					
0x2C28	LCDM30	S30	-	-			SEC	G30					
0x2C29	LCDM31	S31	-	-			SEC	G31					
0x2C2A	LCDM32	S32	-	-			SEC	G32					
0x2C2B	LCDM33	S33	-	-			SEC	G33					
0x2C2C	LCDM34	S34	-	-			SEC	G34					
0x2C2D	LCDM35	S35	_	_			SEC	G35					

地址	寄存器	SEG	D7	D6	D5	D4	D3	D2	D1	D0
0x2C2E (V9801S)	LCDM36	S36	-	-	SEG36					
0x2C2F (V9801S)	LCDM37	S37	-	-	SEG37					
0x2C30	LCDM38	S38	-	-	SEG38					
0x2C31	LCDM39	S39	-	-	SEG39					

在寄存器 LCDCtrl(0x2C1E)中,当 LCDTYPE=2 或 3 时,LCD 驱动电路工作于 1/8 Duty 模式下。如图 16-6 中的"1/8 Duty 模式"所示,1/8 Duty 模式下,每个显示缓冲寄存器存储一个 LCD 段位(Seg)的内容。

表 16-7 1/8 Duty 模式下, SEG 与显示缓冲寄存器的对应关系

地址	寄存器	SEG	D7	D6	D5	D4	D3	D2	D1	D0
0x2C02 (V9801S)	LCDM2	S02				SEC	G02			
0x2C03 (V9801S)	LCDM3	S03				SEC	G03			
0x2C04 (V9801S)	LCDM4	S04				SEC	G04			
0x2C05 (V9801S)	LCDM5	S05		SEG05						
0x2C06 (V9801S)	LCDM6	S06				SEC	3 06			
0x2C07 (V9801S)	LCDM7	S07		SEG07						
0x2C0A	LCDM10	S10	SEG10							
0x2C0B	LCDM11	S11				SE	G11			
0x2C0C	LCDM12	S12				SE	G12			
0x2C0D	LCDM13	S13				SE	G13			
0x2C0E	LCDM14	S14				SE	G14			
0x2C0F	LCDM15	S15				SE	G15			
0x2C10 (V9801S)	LCDM16	S16				SEC	G16			
0x2C11 (V9801S)	LCDM17	S17				SEC	G17			
0x2C12	LCDM18	S18				SE	G18			
0x2C13	LCDM19	S19				SE	G19			
0x2C14	LCDM20	S20		SEG20						
0x2C15	LCDM21	S21				SE	G21			

寄存器	SEG	D7	D6	D5	D4	D3	D2	D1	D0
LCDM22	S22		SEG22						
LCDM23	S23				SE	G23			
LCDM24	S24				SE	G24			
LCDM25	S25				SE	G25			
LCDM26	S26				SE	G26			
LCDM27	S27				SE	G27			
LCDM28	S28				SE	G28			
LCDM29	S29				SE	G29			
LCDM30	S30	SEG30							
LCDM31	S31	SEG31							
LCDM32	S32				SE	G32			
LCDM33	S33				SE	G33			
LCDM34	S34				SE	G34			
LCDM35	S35				SE	G35			
LCDM36	S36	SEG36							
LCDM37	S37	SEG37							
LCDM38	S38		SEG38						
LCDM39	S39				SE	G39			
	LCDM22 LCDM23 LCDM24 LCDM25 LCDM26 LCDM27 LCDM28 LCDM29 LCDM30 LCDM31 LCDM32 LCDM33 LCDM34 LCDM35 LCDM35 LCDM36 LCDM37 LCDM38	LCDM22 S22 LCDM23 S23 LCDM24 S24 LCDM25 S25 LCDM26 S26 LCDM27 S27 LCDM28 S28 LCDM29 S29 LCDM30 S30 LCDM31 S31 LCDM32 S32 LCDM33 S33 LCDM34 S34 LCDM35 S35 LCDM36 S36 LCDM37 S37 LCDM38 S38	LCDM22 S22 LCDM23 S23 LCDM24 S24 LCDM25 S25 LCDM26 S26 LCDM27 S27 LCDM28 S28 LCDM29 S29 LCDM30 S30 LCDM31 S31 LCDM32 S32 LCDM33 S33 LCDM34 S34 LCDM35 S35 LCDM36 S36 LCDM37 S37 LCDM38 S38	LCDM22 S22 LCDM23 S23 LCDM24 S24 LCDM25 S25 LCDM26 S26 LCDM27 S27 LCDM28 S28 LCDM29 S29 LCDM30 S30 LCDM31 S31 LCDM32 S32 LCDM33 S33 LCDM34 S34 LCDM35 S35 LCDM36 S36 LCDM37 S37 LCDM38 S38	LCDM22 S22 LCDM23 S23 LCDM24 S24 LCDM25 S25 LCDM26 S26 LCDM27 S27 LCDM28 S28 LCDM29 S29 LCDM30 S30 LCDM31 S31 LCDM32 S32 LCDM33 S33 LCDM34 S34 LCDM35 S35 LCDM36 S36 LCDM37 S37 LCDM38 S38	LCDM22 S22 SE LCDM23 S23 SE LCDM24 S24 SE LCDM25 S25 SE LCDM26 S26 SE LCDM27 S27 SE LCDM28 S28 SE LCDM29 S29 SE LCDM30 S30 SE LCDM31 S31 SE LCDM32 S32 SE LCDM33 S33 SE LCDM34 S34 SE LCDM35 S35 SE LCDM36 S36 SE LCDM37 S37 SE LCDM38 S38 SE	LCDM22 S22 SEG22 LCDM23 S23 SEG23 LCDM24 S24 SEG24 LCDM25 S25 SEG25 LCDM26 S26 SEG26 LCDM27 S27 SEG27 LCDM28 S28 SEG28 LCDM29 S29 SEG29 LCDM30 S30 SEG30 LCDM31 S31 SEG31 LCDM32 S32 SEG32 LCDM33 S33 SEG33 LCDM34 S34 SEG35 LCDM35 S35 SEG35 LCDM36 S36 SEG36 LCDM37 S37 SEG37 LCDM38 S38 SEG38	LCDM22 S22 SEG22 LCDM23 S23 SEG23 LCDM24 S24 SEG24 LCDM25 S25 SEG25 LCDM26 S26 SEG26 LCDM27 S27 SEG27 LCDM28 S28 SEG28 LCDM29 S29 SEG29 LCDM30 S30 SEG30 LCDM31 S31 SEG31 LCDM32 S32 SEG32 LCDM33 S33 SEG33 LCDM34 S34 SEG34 LCDM35 S35 SEG35 LCDM36 S36 SEG36 LCDM37 S37 SEG37 LCDM38 S38 SEG38	LCDM22 S22 SEG22 LCDM23 S23 SEG23 LCDM24 S24 SEG24 LCDM25 S25 SEG25 LCDM26 S26 SEG26 LCDM27 S27 SEG27 LCDM28 S28 SEG28 LCDM29 S29 SEG29 LCDM30 S30 SEG30 LCDM31 S31 SEG31 LCDM32 S32 SEG32 LCDM33 S33 SEG33 LCDM34 S34 SEG34 LCDM35 S35 SEG35 LCDM36 S36 SEG36 LCDM37 S37 SEG37 LCDM38 S38 SEG38

16.8 LCD 驱动电路相关寄存器

表 16-8 显示控制寄存器(LCDCtrl, 0x2C1E)

0x2C1E,	0x2C1E,R/W,显示控制寄存器,LCDCtrl								
位 默认值			说明						
Bit7	ON/OFF	0	开启/关闭 LCD 模拟驱动电路。						
			1: 开启,模拟驱动电路向 COM 口和 SEG 口输出相应的信号,否则输出高阻。						
Bit6	6COMTYPE	0	在 6COM 模式下,选择显存映射方式。						
			0: LCD 每 1 个段位(Seg)对应显示缓冲寄存器中 6-bit 的内容;						
			1: LCD 每 1 个段位(Seg)对应显示缓冲寄存器中 1 个字节的内容。						
Bit[5:4]	LCDTYPE	0	LCD 模式选择。						



0x2C1E,	R/W,显示控制]寄存器, L	CDCtrl					
位		默认值	说明					
			00: 4COM 模式;					
			01: 6COM 模式;					
			10/11: 8COM 模式。					
Bit[3:2]	DRV1/DRV0	0	设置内部分压电阻网络中每个分压电阻的阻值。					
			00: 300kΩ;					
			01: 600kΩ;					
			10: 150kΩ;					
			11: 200kΩ					
Bit[1:0]	FRQ1/FRQ0	0	设置扫描频率。					
			11: 512Hz;					
			10: 256Hz;					
			01: 128Hz;					
			00: 64Hz					

表 16-9 LCD 时钟源控制相关寄存器

	x80,R/W,I		空制寄存器,SysCtrl SFR				
位		默认值	功能说明				
			选择电能计量时钟(时钟 2)的时钟源。配置这个位切换时钟 2 的时钟源;读取该位的值以获取当前时钟 2 的时钟源信息。				
bit7	MEAFRQ	0	, OSC 时钟;				
			1, PLL 时钟。				
			快速唤醒控制位。				
			当 FSC 配置为 0 时,FWC 的配置才生效。				
Bit6	FWC	0	当 FWC 配置为 1 有效时, PLL 电路开启, 且输出频率保持为 3.2768MHz, 时钟 1 的时钟源从 OSC 时钟切换为 PLL 时钟。				
			当 FSC 配置为 0 时,向 FWC 写入 1,会硬件锁定时钟设置,向 FWC 写 0 只会去除硬件锁定但不会切换时钟。				
			快速休眠控制位。				
Bit5	FSC	0	当 PWRUP 读出值为 0 时,向 FSC 位写入 1,可将时钟 1 的时钟源从 PLL 时钟切换为 OSC 时钟,关闭 PLL 电路,并关闭时钟 1,使系统进入浅睡眠状态。				
			当 PWRUP 读出值为 1 时,向该位写入 1 无法完成上述时钟源切换和关闭。				
Bit4	PMG	0	开关电能计量时钟(时钟2)。				
——————————————————————————————————————	FING	0	0, 开启: 1, 关闭。				
			开关 LCD 时钟(时钟 3)。				
Bit3	LCDG	0	0, 开启; 1, 关闭。				
			当时钟 1 和时钟 2 的时钟源为 PLL 时钟时,时钟 3 才可被关闭。				
Bit2	SLEEP1	0	同时开启或者关闭 MCU 时钟(时钟 1)和 WDT 时钟(时钟 4)。				
	JEEE 1		当 PWRUP 为 0 时,向 MCUFRQ 写入 0,再对 SLEEP1/SLEEP0 进行配置:				
Bit1	SLEEP0	0	11/01, 系统进入浅睡眠;				
	SLLLFO	0	10, 系统进入深睡眠。				
1 6	MOUTT 0		选择 MCU 时钟(时钟 1)的时钟源。配置这个位可以切换时钟 1 的时钟源;读取该位的值可以获取当前时钟 1 时钟源信息。				
bit0	MCUFRQ	0	0, OSC 时钟;				
			1, PLL 时钟。				

当 IORSTN 位 (bit0, IOWK, SFR 0xC9) 配置为 1 时,任何唤醒事件仅能将系统从休眠状态下唤醒而不复位系统,此时,CPU 被唤醒后会继续执行程序,所有的电路都保持休眠前的状态,仅该寄存器中的休眠控制位 FWC (bit6)、FSC (bit5)、SLEEP1 (bit2) 和 SLEEP0 (bit1) 会被清零。

表 16-10 LCD 驱动电压控制相关寄存器(1)

0x285E, R/W, LCD 驱动电压控制寄存器, CtrlLCDV



位	位 默认作		功能说明		
bit7	DCENN	0	默认在电流通道输入端增加 10mV 直流失调。该位置 1 时禁止该功能。 为保证系统正常工作,必须保证为 0 。		
Bit[6:3]	保留	0	为保证系统正常工作,必须保证为0。		
Bit2	VLCD	0	液晶驱动电压调整。		
			0: 3.3V;		
			1: 3.0V _°		
bit[1:0]	保留	0	为保证系统正常工作,必须保证为0。		

表 16-11 LCD 驱动电压控制相关寄存器(2)

0x2866,	0x2866,R/W,LDO 控制寄存器,CtrlLDO								
位		默认值	功能说明						
bit7	PDDET	0	将该位置 1 禁用电源检测电路。该电路默认开启。						
			系统由 3.3V 电源供电时必须将该位置 1,否则在有电池连接的时候可能会发生电池漏电。						
			系统由 5V 电源供电时必须将该位清 0,此时不会有电池漏电风险。						
Bit6	LDO3IT	0	LDO33 偏置电流调节。						
			1: 增加 100%偏置电流。						
Bit[5:3]	LD03SEL<2:0>	0	LDO33 输出电压调节。						
			000: 3.3V:						
			001: 3.2V;						
			010/100/101: 3.5V;						
			011: 3.4V;						
			110: 3.1V;						
			111: 3.0V _°						
bit[2:0]	LDOV2SEL<2:0>	0	数字电源输出电压调节。						
			000: 不调整;						
			001: -0.1V;						
			010: +0.2V;						
			011: +0.1V;						
			100: -0.4V;						
			101: -0.5V;						
			110: -0.2V;						
			111: -0.3V。						

表 16-12 偏置电压模式选择相关寄存器

0x285C, I	0x285C,R/W,电池放电控制寄存器,CtrlBAT								
位		默认值	功能说明						
bit[7:4]	保留	0	为保证系统正常工作,必须保证为0。						
Bit3	LCDBMOD	0	当 LCD 驱动电路采用 8COM 模式时,选择 Bias 模式。						
			0: 1/3 Bias;						
			1: 1/4 Bias。						
			当 LCD 驱动电路采用 4COM 或 6COM 模式时,无论该位配置为何值,均采用 1/3 Bias 模式。						
Bit[2:1]	IITU<1:0>	0	电压通道 ADC 放大器偏置电流调整。						
			00: 0%;						
			01: -33%;						
			11: +33%;						
			10: +100%。						
Bit0	BATDISC	0	使能系统供电电池放电。默认为 0。						
			1: 使能。						

表 16-13 SEG 开关控制寄存器(R/W)

寄存器		bit7	bit6	bit5	Bit4	bit3	bit2	bit1	bit0
0x2C1F	SegCtrl0	SEGON7	SEGON6	SEGON5	SEGON4	SEGON3	SEGON2	SEGON1	SEGON0
0x2C20	SegCtrl1	SEGON15	SEGON14	SEGON13	SEGON12	SEGON11	SEGON10	SEGON9	SEGON8
0x2C21	SegCtrl2	SEGON23	SEGON22	SEGON21	SEGON20	SEGON19	SEGON18	SEGON17	SEGON16
0x2C22	SegCtrl3	SEGON31	SEGON30	SEGON29	SEGON28	SEGON27	SEGON26	SEGON25	SEGON24
0x2C23	SegCtrl4	SEGON39	SEGON38	SEGON37	SEGON36	SEGON35	SEGON34	SEGON33	SEGON32
默认值		0	0	0	0	0	0	0	0

⁰, 关闭 **SEG** 输出**: 1**, 开启 **SEG** 输出。关闭相应引脚的 **SEG** 输出功能后,该引脚可以作为 **GPIO** 或 **M** 通道测量外部直流信号用。

当 LCDTYPE=0(bit[5:4], LCDCtrl, 0x2C1E)时,配置SegCtrl0和SegCtrl1中的bit[1:0]均有效。

当 LCDTYPE=1 时,配置 SegCtrl1 中的 bit[1:0]有效,而配置 SegCtrl0 中的 bit[1:0]无效。

当 LCDTYPE=2 或 3 时,配置 SegCtrl0 和 SegCtrl1 中的 bit[1:0]均无效。

第17章GPIO

V9801S 实现了 P0~P10 共 11 组 70 个 I/O 端口 V9811S/V9811A/V9811B 共实现了 P0~P9 共 10 组 43 个 I/O 端口, V9881D 实现了 P0~P2 共 3 组 8 个 I/O 端口, 其中:

P0 为 GPIO 口与 JTAG 端口复用。当芯片工作于正常模式下时,除了作 GPIO 用外,P0.2 和 P0.3 可被配置用于 IO 休眠唤醒输入: 当芯片工作于调试模式时,P0 的 4 个 I/O 端口作 JTAG 接口用:

- P1 和 P2 为普通 GPIO 口与特殊功能端口复用。其中 P1.3 和 P1.4 还可用于 IO 休眠唤醒输入;
- P3 为普通 GPIO 口与 LCD 驱动电路的 COM 口复用,P4~P5 为普通 GPIO 口与 LCD 驱动电路的 COM 口/SEG 输出端口复用,P6~P8 为普通 GPIO 口与 LCD 驱动电路的 SEG 输出端口复用;
- P9 为可快速访问的 GPIO 口,当 MCU 时钟频率为 13.1072MHz 时,端口的通信速率约为 200kbps。这些端口可与特殊功能端口复用:
- P10 为可快速访问的 GPIO 口,当 MCU 时钟频率为 13.1072MHz 时,端口的通信速率约为 200kbps。这些端口可用于增强型 UART 端口的数据输入与输出。(V9801S)

I/O 端口具有如下特点:不使用某组 GPIO 端口时,用户可通过门控此端口以降低功耗。其中,普通 GPIO 端口(P0~P8)使用同一控制位;快速 GPIO口(P9 和 P10)拥有各自独立的控制位。

- 发生 POR/BOR 复位、片外输入 RSTn 复位或 WDT 溢出复位时,IO 控制寄存器被复位。复位后,如果程序不改变 IO 控制寄存器的配置,所有 I/O 端口处于禁止输出/屏蔽输入的状态:
- 系统进入浅睡眠或者深睡眠状态后, I/O 端口保持此前的状态不变;
- 所有 I/O 端口内部均没有上拉/下拉电阻。

17.1 PO

PO 组共包括 4 个 I/O 端口, 为普通 GPIO 端口与调试 (JTAG) 端口复用。

当 MODE1 引脚接低电平时,P0 作调试端口用。此时,P0.0 的作用是 TDO,P0.1 的作用是 TDI,P0.2 的作用是 TMS,P0.3 的作用是 TCK,其中,TDO 固定为输出,TDI/TMS/TCK 固定为输入。

当 MODE1 引脚接高电平时,芯片处于正常工作模式下,PO 输入使能寄存器和输出使能寄存器决定 PO 的每一个 I/O 端口的输入与输出。不使用 PO~P8 所有端口时,用户可通过配置 POP8 位(bit3,PRCtrl0,0x2D00)使 PO~P8 所有端口停止工作,以降低功耗。

另外,用户可通过配置 IOP0 位(bit1,IOWK,SFR 0xC9)决定 P0.3 和 P0.2 是否用于 IO 休眠唤醒输入。关于 IO 休眠唤醒,详见"IO 休眠唤醒复位"。

GPIO




图 17-1 P0.0 端口的结构框图

图 17-2 P0.1/P0.2/P0.3 端口的结构框图

表格 17-1 P0 输出使能寄存器 (POOE, 0x28A8)

0x28A8, R/W, P0 输出使能寄存器, P0OE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	-	-	-	-	P030EN	P02OEN	P010EN	P000EN
默认值	X	Χ	Χ	Χ	1	1	1	1

1, 禁止输出; 0, 允许输出; X, 不关心。

表格 17-2 PO 输入使能寄存器 (POIE, 0x28A9)

0x28A9, R/W, P0 输入使能寄存器, P0IE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	-	-	-	-	P03INEN	P02INEN	P01INEN	POOINEN
默认值	X	X	X	X	0	0	0	0

1, 允许输入; 0, 禁止输入; X, 不关心。

表格 17-3 P0 输出数据寄存器(P0OD, 0x28AA)

0x28AA, R/W, P0 输出数据寄存器, P0OD

	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0
默认值	X	X	X	Х	1	1	1	1

表格 17-4 P0 输入数据寄存器 (P0ID, 0x28AB)

0x28AB, R/W, P0 输入数据寄存器, P0ID

5/25/15/19 10 m/ (System 10 m)									
	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0	
默认值	X	X	X	X	0	0	0	0	

I/O 端口上的状态变化会引起该寄存器值的变化,使功耗加大。所以,在不需要读取输入数据的情况下,建议禁止



GPIO

0x28AB, R/W, P0 输入数据寄存器, P0ID

bit/ Bit6 bit5 bit4 bit3 bit2 bit1 bit0	l t	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0
---	-----	------	------	------	------	------	------	------	------

输入,从而降低功耗。

17.2 P1

P1 组共包括 5 个 I/O 端口(V9881D 为 1 个),为普通 GPIO 口与特殊功能端口复用。

在正常工作模式下,P1 输入和输出使能寄存器决定P1 的每一个I/O 端口的输入与输出。当P1 的各个I/O 端口作特殊功能用时,其功能由相对应的特殊功能选择寄存器决定。不使用P0~P8 所有端口时,用户可通过配置P0P8 位(bit3, PRCtrl0, 0x2D00)使P0~P8 所有端口停止工作,以降低功耗。但是,如果先将P1 的各个I/O 端口配置为特殊功能,再将P0P8 位置1,不影响这些特殊功能的使用。




图 17-3 P1 端口的结构框图

在进入休眠状态前,将端口 P1.3 或 P1.4 配置为输入使能。在浅睡眠或者深睡眠状态下,当任一 IO 端口上发生电平的跳变(唤醒边沿可配置,跳变的高低电平需各自持续至少 4 个 OSC 时钟周期)均可将系统从休眠状态唤醒。关于 IO 休眠唤醒,详见"IO 休眠唤醒复位"。

表格 17-5 P1 输出使能寄存器 (P1OE, 0x28AC)

0x28AC, R/W, P1 输出使能寄存器, P1OE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	-	ı	1	P140EN	P130EN	P12OEN	P110EN	P100EN
默认值	X	X	Χ	1	1	1	1	1

1, 禁止输出; 0, 允许输出; X, 不关心。

表格 17-6 P1 输入使能寄存器 (P1IE, 0x28AD)

0x28AD, R/W, P1 输入使能寄存器, P1IE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	-	1	-	P14INEN	P13INEN	P12INEN	P11INEN	P10INEN
默认值	X	X	Χ	0	0	0	0	0

1, 允许输入; 0, 禁止输入; X, 不关心。



GPIO

表格 17-7 P1 输出数据寄存器(P1OD, 0x28AE)

0x28AE, R/W, P1 输出数据寄存器, P1OD

	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0
默认值	X	X	X	1	1	1	1	1

表格 17-8 P1 输入数据寄存器 (P1ID, 0x28AF)

0x28AF, R/W, P1 输入数据寄存器, P1ID

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
默认值	X	X	X	0	0	0	0	0

当输入使能时,用户总是可以通过该寄存器读到 I/O 端口上的状态,不受特殊功能设置影响。I/O 端口上的状态变化会引起该寄存器值的变化,使功耗加大。所以,在不需要读取输入数据的情况下,建议禁止输入,从而降低功耗。

表格 17-9 P1.0 功能选择寄存器 (P10FS, 0x28C4, R/W) (V9801S)

位		默认值	说明
Bit[7:2]	保留	0	
Bit[1:0]	P10FNC1 P10FNC0	0	00, GPIO; 01, SP, RTC 秒脉冲输出。每 30s 内,第 1~29s,每秒钟输出一个未校正的 秒脉冲,第 30s 输出一个校正过的秒脉冲,从而使 30s 内每个脉冲的平均宽度 为 1s。

表格 17-10 P1.1 功能选择寄存器(P11FS, 0x28C5, R/W)

位		默认值	说明
Bit[7:3]	保留	0	
Bit[2:0]	P11FNC2 P11FNC1 P11FNC0	0	000, GPIO; 010, RXD1, UART1 接收数据输入; 011, T1, Timer1 外部输入; 100, 端口中断 2。

表格 17-11 P1.2 功能选择寄存器 (P12FS, 0x28C6, R/W)

位		默认值	说明
Bit[7:3]	保留	0	
			000, GPIO;
	P12FNC2		001, 保留;
Bit[2:0]	P12FNC1	0	010, TXD1,UART1 发送数据输出;
	P12FNC0		011, T2EX,Timer2 捕获/重载触发信号输入;
			100, 端口中断 3。

GPIO

主枚 17	12 D1	3 功能选择寄存器	(D13EC	0~2907	DVVV
	-12 PT.	3 川郎沈佺奇仔裔	(P13F5.	UXZ8C/.	R/VV)

位		默认值	说明
Bit[7:3]	保留	0	
	P13FNC2		000, GPIO;
		P13FNC1 0	001, CF2 脉冲输出;
			010, RXD5, UART5 接收数据输入;
			011, 端口中断 0;
Bit[2:0]	P13FNC1		100, CF1 脉冲输出;
	P13FNC0		101, SP, RTC 秒脉冲输出。每 30s 内,第 1~29s,每秒钟输出一个未校正的秒脉冲,第 30s 输出一个校正过的秒脉冲,从而使 30s 内每个脉冲的平均宽度为 1s;
			110, PLLDIV, 高频分频后的系统时钟输出, 可用于高频秒脉冲输出。

表格 17-13 P1.4 功能选择寄存器 (P14FS, 0x28C8

位		默认值	说明
Bit[7:2]	保留	0	
			000, GPIO;
D:::[4 0]	P14FNC1		001, PLLDIV, 高频分频后的系统时钟输出, 可用于高频秒脉冲输出;
Bit[1:0]	P14FNC0	0	010, TXD5,UART5 发送数据输出;
			011, 端口中断 1。

17.3 P2

P2 组共包括 6 个 I/O 端口(V9881D 为 3 个),为普通 GPIO 口与特殊功能端口复用。

在正常工作模式下, P2 输入和输出使能寄存器决定 P2 的每一个 I/O 端口的输入与输出。当 P2 的各个 I/O 端口作特殊功能用时,其功能由相对应的特殊功能选择寄存器决定。不使用 P0~P8 所有端口时,用户可通过配置 P0P8 位(bit3, PRCtrl0, 0x2D00)使 P0~P8 所有端口停止工作,以降低功耗。但是,如果先将 P2 的各个 I/O 端口配置为特殊功能,再将 P0P8 位置 1,不影响这些特殊功能的使用。

GPIO




图 17-4 P2 端口的结构框图

表格 17-14 P2 输出使能寄存器 (P2OE, 0x28B0)

0x28B0, R/W, P2 输出使能寄存器, P2OE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	-	-	P250EN	P240EN	P230EN	P220EN	P210EN	P200EN
默认值	X	X	1	1	1	1	1	1

1, 禁止输出; 0, 允许输出; X, 不关心。

表格 17-15 P2 输入使能寄存器(P2IE, 0x28B1)

0x28B1, R/W, P2 输入使能寄存器, P2IE

ONLOBE; 19 11; 12 1111/	10010	11 HH \						
	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	-	-	P25INEN	P24INEN	P23INEN	P22INEN	P21INEN	P20INEN
默认值	X	X	0	0	0	0	0	0

1, 允许输入; 0, 禁止输入; X, 不关心。

表格 17-16 P2 输出数据寄存器(P2OD, 0x28B2)

0x28B2, R/W, P2 输出	数据寄存器	, P2OD						
	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0
默认值	X	Х	1	1	1	1	1	1

表格 17-17 P2 输入数据寄存器 (P2ID, 0x28B3)

0x28B3, R/W, P2 输入数据寄存器, P2ID

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
默认值	Х	Х	0	0	0	0	0	0

当输入使能时,用户总是可以通过该寄存器读到 I/O 端口上的状态,不受特殊功能设置影响。I/O 端口上的状态变化会引起该寄存器值的变化,使功耗加大。所以,在不需要读取输入数据的情况下,建议禁止输入,从而降低功耗。

	表格	17-18 P2	0 功能选择寄存器	∮ (P20FS.	0x28C9.	R/W
--	----	----------	-----------	-----------	---------	-----

位		默认值	说明
Bit[7:2]	保留	0	
			00, GPIO;
D::[4 0]	P20FNC1		01, OSC,OSC 时钟输出;
Bit[1:0]	P20FNC0	0	10, RXD4, UART4 接收数据输入;
			11, T2, Timer2 外部输入。

表格 17-19 P2.1 功能选择寄存器 (P21FS, 0x28CA, R/W)

位		默认值	说明
Bit[7:2]	保留	0	
Bit[1:0]	P21FNC1	0	00, GPIO; 01, 保留;
	P21FNC0		10, TXD4, UART4 发送数据输出; 11, T0, Timer0 外部输入。

表格 17-20 P2.2 功能选择寄存器(P22FS, 0x28CB, R/W)(V9801S)

位		默认值	说明
Bit[7:2]	保留	0	
Bit[1:0]	P22FNC1 P22FNC0	0	00, GPIO; 10, RXD3, UART3 接收数据输入; 01/11, 保留。

表格 17-21 P2.3 功能选择寄存器(P23FS, 0x28CC, R/W)(V9801S)

位		默认值	说明
Bit[7:2]	保留	0	
D:+[1.0]	P23FNC1	0	00, GPIO;
Bit[1:0]	P23FNC0	0	10, TXD3,UART3 发送数据输出。

表格 17-22 P2.4 功能选择寄存器 (P24FS, 0x28CD, R/W)

位		默认值	说明
Bit[7:2]	保留	0	
D:+[1.0]	P24FNC1	0	00, GPIO;
Bit[1:0]	P24FNC0	0	10, RXD2,UART2 接收数据输入。

表格 17-23 P2.5 功能选择寄存器(P25FS, 0x28	.UKZOUE, K/	7/VV /
-----------------------------------	-------------	---------------

位		默认值	说明
Bit[7:2]	保留	0	
Di+[1.0]	P25FNC1	0	00, GPIO;
Bit[1:0]	P25FNC0	U	10, TXD2, UART2 发送数据输出,可以选择发送带有 38kHz 载波的信号。

17.4 P3

P3 组共包括共 4 个 I/O 端口,为普通 GPIO 口与 COM 口复用。

当 P3 某个端口作 COM 口用时, P3 输入/输出使能寄存器相应位必须设置为禁止输出,同时屏蔽输入。

当 P3 某个端口作普通 GPIO 口用时,必须关闭全部 LCD 模拟驱动电路(Bit7,LCDCtrl,0x2C1E)。不使用 P0~P8 所有端口时,用户可通过配置 P0P8 位(bit3,PRCtrl0,0x2D00)使 P0~P8 所有端口停止工作,以降低功耗。




图 17-5 P3 端口的结构框图

表格 17-24 P3 输出使能寄存器(P3OE, 0x28B4)

0x28B4, R/W, P3 输出使能寄存器, P3OE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	-	_	-	-	P330EN	P320EN	P310EN	P300EN
默认值	Χ	Χ	Χ	Χ	1	1	1	1

1, 禁止输出; 0, 允许输出; X, 不关心。

表格 17-25 P3 输入使能寄存器(P3IE, 0x28B5)

0x28B5, R/W, P3 输入使能寄存器, P3IE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	-	-	-	-	P33INEN	P32INEN	P31INEN	P30INEN
默认值	Χ	Χ	Χ	Χ	0	0	0	0

1, 允许输入; 0, 禁止输入; X, 不关心。

GPIO

表格 17-26 P3 输出数据寄存器 (P3OD, 0x28B6)

0x28B6, R/W, P3 输出数据寄存器, P3OD

	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0			
默认值	X	X	X	X	1	1	1	1			

表格 17-27 P3 输入数据寄存器 (P3ID, 0x28B7)

0x28B7, R/W, P3 输入数据寄存器, P3ID

1147 :55441 4 14 1017 -										
	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0		
默认值	Х	Х	Х	Х	0	0	0	0		

17.5 P4

P4 组共包括 8 个 IO 口。

当 LCDTYPE=0 时, P4.0 与 P4.1 为普通 GPIO 口与 SEG 输出端口复用; 当 LCDTYPE=1 时, P4.0 和 P4.1 为普通 GPIO 口与 COM 口复用。P4.2~P4.7 为普通 GPIO 口与 SEG 输出端口复位。

当 LCDTYPE=0 时,P4.0 与P4.1 为普通 GPIO 口与 SEG 输出端口复用;当 LCDTYPE=1/2/3 时,P4.0 和P4.1 为普通 GPIO 口与 COM 口复用。P4.2~P4.7 为普通 GPIO 口与 SEG 输出端口复位。

当 LCDTYPE=0 时,P4.0 与P4.1 为普通 GPIO 口与 SEG 输出端口复用;当 LCDTYPE=1/2/3 时,P4.0 和P4.1 为普通 GPIO 口与 COM 口复用。

当 P4 某个端口作 SEG 输出口或 COM 口用时,P4 输出/输入使能寄存器的相应位必须设置为禁止输出,同时屏蔽输入。当 P4 某个端口作普通 GPIO 用时,必须关闭相应引脚的 SEG 输出功能。不使用 P0~P8 所有端口时,用户可通过配置 P0P8 位(bit3,PRCtrl0,0x2D00)使 P0~P8 所有端口停止工作,以降低功耗。




图 17-6 P4 端口的结构框图

表格 17-28 P4 输出使能寄存器(P4OE, 0x28B8)

0x28B8, R/W, P4 输出使能寄存器, P4OE

0X20D0; 1Q W; 1 +	制田区形司	行師,「五〇」	_					
	bit7	hit6	hi+5	hit/	hi+3	hi+2	bit1	bit0
	DIL	bit6	bit5	bit4	bit3	bit2	DILL	DILU

GPIO

0x28B8, R/W, P4 输出使能寄存器, P4OE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	P470EN	P460EN	P450EN	P440EN	P430EN	P420EN	P410EN	P400EN
默认值	1	1	1	1	1	1	1	1

1, 禁止输出; 0, 允许输出; X, 不关心。

表格 17-29 P4 输入使能寄存器(P4IE, 0x28B9)

0x28B9, R/\	0x28B9, R/W, P4 输入使能寄存器, P4IE											
	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0				
	P47INEN	P46INEN	P45INEN	P44INEN	P43INEN	P42INEN	P41INEN	P40INEN				
默认值	0	0	0	0	0	0	0	0				

1, 允许输入; 0, 禁止输入; X, 不关心

表格 17-30 P4 输出数据寄存器 (P4OD, 0x28BA)

0x28BA, R/W, P4 输出数据寄存器, P4OD

	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0
默认值	1	1	1	1	1	1	1	1

表格 17-31 P4 输入数据寄存器 (P4ID, 0x28BB)

0x28BB, R/W, P4输入数据寄存器, P4ID

	bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
默认值	X	X	X	X	X	X	X	Х

当输入使能时,用户总是可以通过该寄存器读到 I/O 端口上的状态,不受特殊功能设置影响。I/O 端口上的状态变化会引起该寄存器值的变化,使功耗加大。所以,在不需要读取输入数据的情况下,建议禁止输入,从而降低功耗。

17.6 P5

P5 组共包括 8 个 I/O 端口,为普通 GPIO 口与 LCD 驱动电路的 COM 口/SEG 输出端口复用。

当 LCDTYPE=0 或 1 时, P5.0 与 P5.1 为普通 GPIO 口与 SEG 输出端口复用; 当 LCDTYPE=2 或 3 时, P5.0 和 P5.1 为普通 GPIO 口与 COM 口复用。P5.2~P5.7 为普通 GPIO 口与 SEG 输出端口复用。

当 P5 端口作 SEG 输出口或 COM 口用时,P5 输出/输入使能寄存器的相应位必须设置为禁止输出,同时屏蔽输入。 当 P5 端口作普通 GPIO 用时,必须关闭相应引脚的 SEG 输出或 COM 输出功能。不使用 P0~P8 所有端口时,用户可通过配置 P0P8 位(bit3, PRCtrl0, 0x2D00)使 P0~P8 所有端口停止工作,以降低功耗。




图 17-7 P5 端口的结构框图

表格 17-32 P5 输出使能寄存器 (P5OE, 0x28BC)

0x28BC, R/W, P5 输出使能寄存器, P5OE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	P570EN	P560EN	P550EN	P540EN	P530EN	P520EN	P510EN	P500EN
默认值	1	1	1	1	1	1	1	1

1, 禁止输出; 0, 允许输出; X, 不关心。

表格 17-33 P5 输入使能寄存器 (P5IE, 0x28BD)

0x28BD, R/W, P5 输入使能寄存器, P5IE

		1						
	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	P57INEN	P56INEN	P55INEN	P54INEN	P53INEN	P52INEN	P51INEN	P50INEN
默认值	0	0	0	0	0	0	0	0

1, 允许输入; 0, 禁止输入; X, 不关心。

表格 17-34 P5 输出数据寄存器 (P5OD, 0x28BE)

0x28BE, R/W, P5 输出数据寄存器, P5OD

	1144							
	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0
默认值	1	1	1	1	1	1	1	1

表格 17-35 P5 输入数据寄存器 (P5ID, 0x28BF)

0x28BF, R/W, P5 输入数据寄存器, P5ID

bit7 Bit6 bit5 bit4 bit3 bit2 bit1 bit	t0



GPIO

0x28BF, R/W, P5 输入数据寄存器, P5ID

	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0
默认值	0	0	0	0	0	0	0	0

当输入使能时,用户总是可以通过该寄存器读到 I/O 端口上的状态,不受特殊功能设置影响。I/O 端口上的状态变化会引起该寄存器值的变化,使功耗加大。所以,在不需要读取输入数据的情况下,建议禁止输入,从而降低功耗。

17.7 P6

P6 组共包括 8 个 I/O 端口为普通 GPIO 口与 SEG 输出端口复用。

当 P6 某个端口作 SEG 输出端口用时,P6 输出/输入使能寄存器相应位必须设置为禁止输出,同时屏蔽输入。当 P6 某个端口作普通 GPIO 口用时,必须关闭相应引脚的 SEG 输出功能不使用 P0~P8 所有端口时,用户可通过配置 P0P8 位(bit3,PRCtrl0,0x2D00)使 P0~P8 所有端口停止工作,以降低功耗。




图 17-8 P6 端口的结构框图

表格 17-36 P6 输出使能寄存器 (P6OE, 0x28C0)

0x28C0, R/W, P6 输出使能寄存器, P6OE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	P670EN	P660EN	P650EN	P640EN	P630EN	P620EN	P610EN	P600EN
默认值	1	1	1	1	1	1	1	1

1, 禁止输出;**0**, 允许输出;**X**, 不关心。

表格 17-37 P6 输入使能寄存器 (P6IE, 0x28C1)

0x28C1, R/W, P6 输入使能寄存器, P6IE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	P67INEN	P66INEN	P65INEN	P64INEN	P63INEN	P62INEN	P61INEN	P60INEN
默认值	0	0	0	0	0	0	0	0



GPIO

0x28C1, R/W, P6 输入使能寄存器, P6IE

bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0

1, 允许输入; 0, 禁止输入; X, 不关心。

表格 17-38 P6 输出数据寄存器(P6OD, 0x28C2)

0x28C2, R/W, P6 输出数据寄存器, P6OD

	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0
默认值	1	1	1	1	1	1	1	1

表格 17-39 P6 输入数据寄存器(P6ID, 0x28C3)

0x28C3, R/W, P6 输入数据寄存器, P6ID

	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0
默认值	0	0	0	0	0	0	0	0

当输入使能时,用户总是可以通过该寄存器读到 I/O 端口上的状态,不受特殊功能设置影响。I/O 端口上的状态变化会引起该寄存器值的变化,使功耗加大。所以,在不需要读取输入数据的情况下,建议禁止输入,从而降低功耗。

17.8 P7

P7 组共包括 8 个 I/O 端口,为普通 GPIO 口与 SEG 输出端口复用。

当 P7 某个端口作 SEG 输出端口用时,P7 输出/输入使能寄存器的相应位必须设置为禁止输出,同时屏蔽输入。 当 P7 某个端口作普通 GPIO 口用时,必须关闭相应引脚的 SEG 输出功能。不使用 P0~P8 所有端口时,用户可通过配置 P0P8 位(bit3, PRCtrl0, 0x2D00)使 P0~P8 所有端口停止工作,以降低功耗。




图 17-9 P7 端口的结构框图

表格 17-40 P7 输出使能寄存器 (P7OE, 0x28D5)

0x28D5, R/W, P7 输出使能寄存器, P7OE

	0X20D3, 19 W, 17	11111111111111111111111111111111111111	11 thr , 1 / O	<u> </u>					
_		bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0

GPIO

0x28D5, R/W, P7 输出使能寄存器, P7OE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	P770EN	P760EN	P750EN	P740EN	P730EN	P72OEN	P710EN	P700EN
默认值	1	1	1	1	1	1	1	1

1, 禁止输出; 0, 允许输出; X, 不关心。

表格 17-41 P7 输入使能寄存器(P7IE, 0x28D6)

0x28D6, R/W, P7 输入使能寄存器, P7IE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	P77INEN	P76INEN	P75INEN	P74INEN	P73INEN	P72INEN	P71INEN	P70INEN
默认值	0	0	0	0	0	0	0	0

1, 允许输入; 0, 禁止输入; X, 不关心。

表格 17-42 P7 输出数据寄存器(P7OD, 0x28D7)

0x28D7, R/W, P7 输出数据寄存器, P7OD

	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0
默认值	1	1	1	1	1	1	1	1

表格 17-43 P7 输入数据寄存器 (P7ID, 0x28D8)

0x28D8, R/W, P7 输入数据寄存器, P7ID

	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0
默认值	0	0	0	0	0	0	0	0

当输入使能时,用户总是可以通过该寄存器读到 I/O 端口上的状态,不受特殊功能设置影响。I/O 端口上的状态变化会引起该寄存器值的变化,使功耗加大。所以,在不需要读取输入数据的情况下,建议禁止输入,从而降低功耗。

17.9 P8

P8 组共包括 3 个 I/O 端口,为普通 GPIO 口与 SEG 输出端口复用。

当 P8 某个端口作 SEG 输出端口用时,P8 输出/输入使能寄存器相应位必须设置为禁止输出,同时屏蔽输入。当 P8 某个端口作普通 GPIO 口用时,必须关闭相应引脚的 SEG 输出功能。不使用 P0~P8 所有端口时,用户可通过配置 P0P8 位(bit3,PRCtrl0,0x2D00)使 P0~P8 所有端口停止工作,以降低功耗。

表格 17-44 P8 输出使能寄存器(P8OE, 0x28D9)

0x28D9, R/W, P8 输出使能寄存器, P8OE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	_	-	_	-	-	P820EN	P81OEN	P800EN
默认值	Χ	Χ	Χ	Х	Χ	1	1	1



GPIO

0x28D9, R/W, P8 输出使能寄存器, P8OE

bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0

1, 禁止输出; 0, 允许输出; X, 不关心。

表格 17-45 P8 输入使能寄存器(P8IE,0x28DA)

0x28DA, R/W, P8 输入使能寄存器, P8IE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	_	-	-	-	-	P82INEN	P81INEN	P80INEN
默认值	Χ	Χ	Χ	Χ	Χ	0	0	0

1, 允许输入; 0, 禁止输入; X, 不关心。

表格 17-46 P8 输出数据寄存器 (P8OD, 0x28DB)

0x28DB, R/W, P8 输出数据寄存器, P8OD

	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0
	-	-	-	-	-			
默认值	Х	X	X	Х	Х	1	1	1

表格 17-47 P8 输入数据寄存器 (P8ID, 0x28DC)

0x28DC, R/W, P8 输入数据寄存器, P8ID

	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0
默认值	X	X	X	X	X	0	0	0

当输入使能时,用户总是可以通过该寄存器读到 I/O 端口上的状态,不受特殊功能设置影响。I/O 端口上的状态变化会引起该寄存器值的变化,使功耗加大。所以,在不需要读取输入数据的情况下,建议禁止输入,从而降低功耗。




图 17-10 P8 端口的结构框图

17.10 P9

P9 组共包括 8 个 I/O 端口,为可快速访问的 GPIO 口与特殊功能端口复用,其中 P9.1 和 P9.2 还可被用作 GPSI 接口。

P9 的各个 I/O 端口作快速 GPIO 口用时, P9 输入使能寄存器和输出使能寄存器决定 P9 的每一个 I/O 端口的输入与输出。

当 P9 的各个 I/O 端口作特殊功能用时,其功能由相对应的特殊功能选择位决定。另外,P9.1 可用于标准秒信号输入,使用此功能时,P9.1 输入使能。

当 GPSI 位(bit6, PRCtrl0, 0x2D00)置 1 时, P9.1 和 P9.2 作为 GPSI 接口用。其中, P9.1 用于数据输入/输出(SDA), P9.2 用于串行时钟输出(SCL)。此时,用户应开启 P9.1 的输入使能; P9.1 的输出使能由 SDA 上的数据决定: "1"表示输出高阻; "0"表示输出低电平; P9.2 自动输出使能; 无需配置 P9.1 和 P9.2 的输出使能寄存器。

P9.0 能用于 SEG 输出。当 P9.0 作 SEG 输出端口用时,P9 输出/输入使能寄存器相应位必须设置为禁止输出,同时屏蔽输入。当该端口作快速 GPIO 口用时,必须关闭该引脚的 SEG 输出功能。

不使用 P9 所有端口时,用户可通过配置 P9 位(bit4,PRCtrl0,0x2D00)使 P9 所有端口停止工作,以降低功耗。




图 17-11 P9 端口的结构框图

表格 17-48 P9 输出使能寄存器(P9OE SFR, SFR 0xA4)

SFR 0xA4, R/W, P9 输出使能寄存器, P9OE SFR

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	P970EN	P960EN	P950EN	P940EN	P930EN	P920EN	P910EN	P900EN
默认值	1	1	1	1	1	1	1	1

^{1,} 禁止输出; 0, 允许输出; X, 不关心。

表格 17-49 P9 输入使能寄存器(P9IE SFR, SFR 0xA5)

SFR 0xA5, R/W, P9 输入使能寄存器, P9IE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	P97INEN	P96INEN	P95INEN	P94INEN	P93INEN	P92INEN	P91INEN	P90INEN
默认值	0	0	0	0	0	0	0	0

GPIO

SFR 0xA5, R/W, P9 输入使能寄存器, P9IE

bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0

1, 允许输入; 0, 禁止输入; X, 不关心。

表格 17-50 P9 输出数据寄存器(P9OD SFR, SFR 0xA6)

SFR 0xA6, R/W, P9 输出数据寄存器, P9OD SFR

	and the second of the second o											
	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0				
默认值	1	1	1	1	1	1	1	1				

表格 17-51 P9 输入数据寄存器(P9ID SFR, SFR 0xA7)

SFR 0xA7, R/W, P9 输入数据寄存器, P9ID SFR

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
默认值	0	0	0	0	0	0	0	0

当输入使能时,用户总是可以通过该寄存器读到 I/O 端口上的状态,不受特殊功能设置影响。I/O 端口上的状态变化会引起该寄存器值的变化,使功耗加大。所以,在不需要读取输入数据的情况下,建议禁止输入,从而降低功耗。

表格 17-52 P9 功能选择寄存器 (P9FS SFR, SFR 0xAD)

位	V9801/V9801S	说明
		P9.7 功能配置。
Bit7	P97FNC	1, PWMCLK, 可调整脉冲宽度时钟分频输出;
		0, 快速 GPIO 口。
Dire	DOCENIC	P9.6 功能配置。
Bit6	P96FNC	1, CF1 脉冲输出: 0, 快速 GPIO 口。
DitE	DOLLAR	P9.5 功能配置。
Bit5	P95FNC	1, CF2 脉冲输出; 0, 快速 GPIO 口。
		P9.4 功能配置。
Bit4	P94FNC	1, SP, RTC 秒脉冲输出。每 30s 内,第 $1\sim29$ s,每秒钟输出一个未校正的秒脉冲,第 30s 输出一个校正过的秒脉冲,从而使 30s 内每个脉冲的平均宽度为 1 s;
		0, 快速 GPIO 口。
		P9.3 功能配置。
Bit3	P93FNC	1, PLLDIV, 高频分频后的系统时钟输出, 可用于高频秒脉冲输出;
		0, 快速 GPIO 口。
		P9.2 功能配置。
Bit2	P92FNC	1, TA2,TimerA 比较/捕获模块 2 输入/输出,输入使能;
		0, 快速 GPIO 口。

位	V9801/V9801S	说明
		P9.1 功能配置。
Bit1	P91FNC	1, TA1,TimerA 比较/捕获模块 1 输入/输出,输入使能;
		0, 快速 GPIO □。
		P9.0 功能配置。
Bit0	P90FNC	1, TAO,TimerA 比较/捕获模块 0 输入/输出,输入使能;
		0, 快速 GPIO □。

17.11 P10

P10 组共包括 8 个 I/O 端口,为可快速访问的 GPIO 口与增强型 UART (EUART)端口复用,其中,P10.0可用于 EUART1 的数据输入和输出,P10.1可用于 EUART2 的数据输出,P10.2可用于 EUART2 的数据输入。

当 EUART1 配置寄存器(CFGA, 0x2A05)的 ENABLE 置 1(bit0)时,P10.0 自动用于 EUART1 的数据接收与发送,输出使能自动有效,而输入使能则由 P10 输入使能控制寄存器控制。当 EUART2 配置寄存器(CFGB, 0x2B05)的 ENABLE 置 1(bit0)时,P10.1 自动用于 EUART2 的数据发送,P10.2 自动用于 EUART2 的数据接收,其各自的输出/输入使能由 P10 输出/输入使能控制寄存器控制。

不使用 P10 所有端口时,用户可通过配置 P10 位(bit5, PRCtrl0, 0x2D00)使 P10 所有端口停止工作,以降 低功耗。




图 17-12 P10 端口的结构框图

表格 17-53 P10 输出使能寄存器 (P10OE SFR, SFR 0xA9)

SFR 0xA9.	R/W.	P10 输出使能寄存器,	P100F SFR

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	P1070E N	P1060E N	P1050E N	P1040E N	P1030E N	P1020E N	P1010E N	P1000E N
默 认 值 V9801S	1	1	1	1	1	1	1	1

1,禁止输出; 0,允许输出; X,不关心。



GPIO

表格 17-54 P10 输入使能寄存器 (P10IE SFR, SFR 0xAA)

SFR 0xAA, R/W, P10 输入使能寄存器, P10IE

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
	P107INEN	P106INEN	P105INEN	P104INEN	P103INEN	P102INEN	P101INEN	P100INEN
默 认 值 V9801S	0	0	0	0	0	0	0	0

1, 允许输入; 0, 禁止输入; X, 不关心。

表格 17-55 P10 输出数据寄存器 (P10OD SFR, SFR 0xAB)

SFR 0xAB, R/W, P10 输出数据寄存器, P100D SFR								
	bit7	Bit6	bit5	bit4	bit3	bit2	bit1	bit0
默 认 值	1	1	1	1	1	1	1	1
(V9801S)								

表格 17-56 P10 输入数据寄存器 (P10ID SFR, SFR 0xAC)

SFR 0xAC, R/W, P10 输入数据寄存器, P10ID SFR

	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
默 认 值 (V9801S)	0	0	0	0	0	0	0	0

当输入使能时,用户总是可以通过该寄存器读到 I/O 端口上的状态,不受特殊功能设置影响。I/O 端口上的状态变化会引起该寄存器值的变化,使功耗加大。所以,在不需要读取输入数据的情况下,建议禁止输入,从而降低功耗。

表格 17-57 P10.0/P10.1/P10.2 用于 EUART 通讯时的寄存器设置

位		默认值	功能说明
bit7	OVIE	0	1, 使能接收溢出中断。
Bit6	SDIE	0	1,使能发送中断; 0,发送中断不会送出。
Bit5	RCIE	0	1, 使能接收中断; 0, 接收中断不会送出。
Bit4	ACKLEN	0	当工作于 Slave 模式下时,ACKLEN 表示,如果接收到错误数据,CKACK=0 所持续的时间。 0,1 个字节宽度; 1,2 个字节宽度。
Bit3	AUTOSD	0	当工作于 Master 模式下时,如果 AUTOSD=1,则使能自动重发机制,即如果接收 CKACK 信号为低电平,则自动重新发送数据。
Bit2	AUTORC	0	当工作于 Slave 模式下时,如果 AUTORC=1,则使能自动重收机制,即如果接收到错误的数据,则 CKACK 置 0,发送到发送端,让对方重新发送数据。
Bit1	СНКР	0	0, 偶校验位: 1, 奇校验位。
Bit0	ENABLE	0	 ENABLE=0,始终处于 IDLE 状态。

位	默认值	功能说明
		当 CFGA 的 ENABLE=1 时,P10.0 用于 EUART1 的数据接收与发送;
		当 CFGB 的 ENABLE=1 时,P10.1 用于 EUART2 的数据发送,P10.2 用于 EUART2 的数据接收。

ISO/IEC 7816-3 协议中,自动重发次数应当不大于 3,例如,在重发 2 次都失败后,将自动重发机制禁止,用户可通过软件实现这个机制。这样,就无需用硬件来保证 3 次重发上限,也有利于软件灵活性。

V9801S/V9811S/V9811A/V9811B/V9821/V9821S/V9881D 看门狗定时器(**Watchdog** Timer, WDT)

第18章看门狗定时器(Watchdog Timer, WDT)

V98XX 内部集成了一个 16-bit 硬件看门狗定时器(Watchdog Timer),对 RC 时钟脉冲进行计数。当程序陷入死循环或跑飞时,该定时器计数溢出,发生 WDT 溢出复位,使系统复位,增强了系统的稳定性。该定时器具有以下特点:

- WDT 对 32kHz 的 RC 时钟脉冲计数:
- 在休眠(深睡眠或浅睡眠)状态下,WDT 停止工作,IO/RTC 休眠唤醒或恢复供电复位后,WDT 自动重新开始运行:
- 发生 IO 休眠唤醒复位、RTC 休眠唤醒复位、恢复供电复位、POR 复位、片外输入 RSTn 复位时, WDT 被复位:
- WDT 被复位后, WDT 计数被清零。复位结束后, WDT 自动重新开始计数:
- WDT 计数溢出时,系统发生 WDT 溢出复位 (复位等级 1),复位持续时间为 8 个 RC 时钟周期;
- 调试模式下, WDT 溢出复位被屏蔽。

18.1 WDT 时钟源

WDT 计时器的时钟源为时钟 4, 而时钟 4 的时钟源为 32kHz 的 RC 时钟, 所以, WDT 对 32kHz 的 RC 时钟脉冲计数。因为 RC 时钟电路始终工作, 而时钟 4 可关闭, 所以, 在时钟 4 未关闭时, WDT 始终工作。

在 V98XX 中,关闭时钟 1 的同时时钟 4 也被关闭,所以,用户可通过时钟切换控制寄存器(SysCtrl SFR,SFR 0x80)的 SLEEP1/SLEEP0(bit[2:1])关闭时钟 1 和时钟 4,使系统进入浅睡眠或者深睡眠状态,此时,WDT 停止工作。系统发生 IO/RTC 休眠唤醒或恢复供电复位时,WDT 自动重新开始运行。

表 18-1 WDT 停止计数操作

寄存器	位	功能说明
时钟切换控制寄存器 (SysCtrl SFR, SFF 0x80)		同时开启或者关闭时钟 1 和时钟 4。
	bit[2:1] SLEEP1/SLEEP0	当 PWRUP 为 0 时,向 MCUFRQ 写入 0,再对 SLEEP1/SLEEP0 进行配置:
0,007	,	11/01, 系统进入浅睡眠; 10, 系统进入深睡眠。

18.2 清空 WDT 计数

发生 IO 休眠唤醒复位、RTC 休眠唤醒复位、恢复供电复位、POR 复位、片外输入 RSTn 复位时,WDT 被复位,计数被清零。复位结束后,WDT 自动从 0 开始计数。

程序清空 WDT 计数的方法:连续向 WDTEN SFR(SFR 0xCE)和 WDTCLR SFR(SFR 0xCF)写入 0xA5 和 0x5A,清除 WDT 计数,使 WDT 重新开始计数,不产生 WDT 溢出复位信号,以防止因 WDT 溢出而引起系统复位。

SFR 0xCE, W, WDTEN SFR	0xA5
SFR 0xCF, W, WDTCLR SFR	0x5A



V9801S/V9811S/V9811A/V9811B/V9821/V9821S/V9881D 看门狗定时器(**Watchdog** Timer, WDT)

18.3 WDT 溢出复位原理

如图 WDT 溢出复位原理所示, WDT 溢出复位的原理如下:

- 1. 当程序对 WDT 定时器进行清零操作,即喂狗时,WDT 计数清零,之后,WDT 自动重新从 0 开始计数;
- 2. WDT 从 0 计数至[3×2^{14}]时,即 1.5s 后,如果程序仍未将 WDT 计数清零,则 WDT 计数溢出,系统发生 WDT 溢出复位,复位持续时间为 8 个计数时钟周期($8/f_{RC}$);

发生 WDT 溢出复位时,系统状态寄存器(Systate SFR,SFR 0xA1)的 Bit5 置标志位,供程序查询。在调试模式下(MODE1 引脚接低电平),WDT 溢出复位被屏蔽,且不会在 Systate SFR 中置标志位。其它复位事件发生时,此标志位被清零。

发生 WDT 溢出复位时,除了 RTC 校正寄存器、RTC 计时寄存器、IRAM 和 XRAM 之外,系统的全部电路均被复位。

表 18-2 WDT 溢出复位标志位

寄存器	位	说明
系统状态寄存器(Systate SFR,	Bit5	判断复位原因,等级 1 复位标志位。当其它复位发生时,此标志位清零。
SFR 0xA1)	POR	1,表示上次的复位是由 POR/BOR、片外输入事件(RSTn)或 WDT溢出复位引起。




图 18-1 WDT 溢出复位原理

V9801S/V9811S/V9811A/V9811B/V9821/V9821S/V9881D **看门狗定时器(Watchdog** Timer, WDT)

18.4 WDT 相关寄存器

表 18-3 WDT 时钟源相关寄存器

SFR 0	SFR 0x80, R/W, 时钟切换控制寄存器, SysCtrl SFR					
位		默认值	功能说明			
			选择电能计量时钟(时钟2)的时钟源。			
bit7	MEAFRQ	0	0, OSC 时钟; 1, PLL 时钟。			
			配置这个位切换时钟 2 的时钟源;读取该位的值以获取当前时钟 2 的时钟源信息。			
			快速唤醒控制位。			
			当 FSC 配置为 0 时,FWC 的配置才生效。			
Bit6	FWC	0	当 FWC 配置为 1 有效时,PLL 电路开启,且输出频率保持为 3.2768MHz,时钟 1 的时钟源从 OSC 时钟切换为 PLL 时钟。			
		当 FSC 配置为 0 时,向 FWC 写入 1,会硬件锁定时钟设置,向 FWC 写 0 只会去除硬件锁定但不会切换时钟。				
			快速休眠控制位。			
Bit5	FSC	0	当 PWRUP 读出值为 0 时,向 FSC 位写入 1,可将时钟 1 的时钟源从 PLL 时钟切换为 OSC 时钟,关闭 PLL 电路,并关闭时钟 1,使系统进入浅睡眠状态。			
			当 PWRUP 读出值为 1 时,向该位写入 1 无法完成上述时钟源切换和关闭。			
Bit4	PMG	0	开关电能计量时钟(时钟 2)。0, 开启; 1, 关闭。			
D:F3	LCDC		开关 LCD 时钟(时钟 3)。0, 开启; 1, 关闭。			
Bit3	LCDG	0	当时钟 1 和时钟 2 的时钟源为 PLL 时钟时,时钟 3 才可被关闭。			
D:FJ	CLEED1		同时开启或者关闭 MCU 时钟(时钟 1)和 WDT 时钟(时钟 4)。			
Bit2	SLEEP1	0	当 PWRUP 为 0 时,向 MCUFRQ 写入 0,再对 SLEEP1/SLEEP0 进行配置:			
D:+1	SLEEP0		11/01, 系统进入浅睡眠;			
Bit1	SLEEPU	0	10, 系统进入深睡眠。			
bit0	MCUFRQ	0	选择 MCU 时钟(时钟 1)的时钟源。配置这个位可以切换时钟 1 的时钟源;读取该位的值可以获取当前时钟 1 时钟源信息。			
			0, OSC 时钟; 1, PLL 时钟。			

表 18-4 清除 WDT 计数相关寄存器

地址	寄存器	R/W	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
0xCE	WDTEN	W	1	-	-	_	-	-	-	_
0xCF	WDTCLR	W	-	_	_	_	_	_	_	_

程序可通过连续向 WDTEN SFR(SFR 0xCE)和 WDTCLR SFR(SFR 0xCF)写入 0xA5 和 0x5A,清除 WDT 计数,使 WDT 重新开始计数,不产生 WDT 溢出复位信号,以防止因 WDT 溢出而引起系统复位。

V9801S/V9811S/V9811A/V9811B/V9821/V9821S/V9881D **看门狗定时器(Watchdog** Timer, WDT)

表 18-5 WDT 溢出复位标志位寄存器

SFR 0xA	SFR 0xA1,R,系统状态寄存器,Systate					
位 R/W 默认值		默认值	功能说明			
Bit[7:6]	保留	-	-			
				判断复位原因,等级 1 复位标志位。		
bit5	POR	R	0	1,表示上次的复位是由 POR/BOR、RSTn 输入或 WDT 溢出复位引起。		
				当其它复位发生时,此标志位清零。		
Bit4	保留	-	0			
Bit3	IO	R	0	当该位置 1 时,表示系统在浅睡眠或者深睡眠状态下被 IO 端口输入信号变化唤醒。		
D:+2		'CF R	0	当该位置 1,而 CFWK(bit3,IOWKDET,SFR 0xAF)为 0 时,表示系统在浅睡眠状态下被 RTC 定时唤醒。		
Bit2	RTC/CF			当该位与 CFWK 位同时置 1 时,表示系统在浅睡眠状态下因 CF 脉冲输出被唤醒。		
D				当 VDCIN 引脚输入电压上升到 1.0V 时,PWRDN 位为 1,表示发生了掉电;		
Bit1	PWRDN	R	0	当 VDCIN 引脚输入电压下降到 1.1V 时, PWRDN 位为 0, 表示没有发生掉电。如果掉电中断使能, 掉电事件会向 MCU 提起中断。		
				当 VDCIN 引脚输入电压上升到 1.1V 时,PWRUP 位为 1,表示系统正常供电,或者从电池供电状态切换到了正常供电状态;		
Bit0	PWRUP	R	0	当 VDCIN 引脚输入电压下降到 1.0V 时,PWRUP 位为 0,表示当前是电池供电,或者从正常供电状态切换到了电池供电状态。		
				在调试模式下,一直保持 1。		

注: 当发生 POR/BOR、片外输入 RSTn 复位或 WDT 溢出复位时,该寄存器被复位。

第19章RTC

V98XX 集成的 RTC 具有如下特点:

- 使用独立的 32.768kHz 的 OSC 时钟:
- 提供实时时钟和日历,而且,能自动对闰年闰月及各大小月进行判断,并对其进行自动调整;
- 内部具有校正寄存器,可以根据配置的校正值自动进行计时校正;
- 支持温度补偿,全温度范围内计时误差小于 5ppm;
- 提供秒脉冲输出,同时向 MCU 提起秒中断; RTC 校正寄存器和 RTC 时间设置寄存器(RTC 计时寄存器)不可被复位,其它寄存器仅可被复位等级 1 复位;
- 系统进入浅睡眠状态时, RTC 依然可以正常工作, 并可以提供 1 日/1 小时/1 分/1~64 秒 /500ms/250ms/125ms/62.5ms 间隔的唤醒复位, 持续 8 个 OSC 时钟周期。




图 19-1 RTC 结构框图

19.1 RTC 相关寄存器

RTC 相关寄存器中,仅 RTC 时间设置寄存器 (RTC 计时寄存器) 和 RTC 校正寄存器不受任何复位影响,其它寄存器均可在发生 POR/BOR 复位、片外输入 RSTn 复位或 WDT 溢出复位时被复位。



RTC

表 19-1 RTC 密码使能寄存器(RTCPEN SFR, SFR 0x90)

SFR 0×90,RTC 密码使能寄存器,RTCPEN SFR					
位	默认值	R/W	说明		
bit[7:0]	х	W	用户必须先向寄存器 RTCPEN SFR 写入 0x96,才能对寄存器 RTCPWD SFR 进行有效的写操作,对这两个寄存器的访问必须为连续写操作。 对寄存器 RTCPEN SFR 而言,仅 0x96 为有效数据。		

表 19-2 RTC 密码寄存器(RTCPWD SFR, SFR 0x97)

SFR 0x97,RTC 密码寄存器,RTCPWD SFR									
位 默认值		R/W	明						
bit[7:1]		Χ	W	bit7~bit1,只写。Bit0,可读可写。					
				这个寄存器只能写入以下值:					
Bit0	WE	Χ	R/W	• 0x57: 使能对 RTC 校正寄存器和 RTC 时间设置寄存器的写入操作;					
				• 0x56: 禁止对上述寄存器的写入操作。					

表 19-3 休眠唤醒间隔设置寄存器 1(INTRTC SFR, SFR 0x96)

SFR 0x96	SFR 0×96,休眠唤醒间隔设置寄存器 1,INTRTC SFR										
位		默认值	R/W	说明							
bit[7:3]		0	R/W								
bit[2:0]	RTC<2:0>	0	R/W	000, 1 秒; 001, 1 分; 010, 1 小时; 011, 1 天; 100, 500 毫秒; 101, 250 毫秒; 110, 125 毫秒; 111, 62.5 毫秒							

系统进入浅睡眠状态前,在 INTRTC SFR 中设置系统休眠唤醒间隔。在浅睡眠状态下,RTC 根据设置的休眠唤醒间隔定时输出复位信号。持续 8 个 OSC 时钟周期。RTC 休眠唤醒复位会在系统状态寄存器(Systate SFR,SFR 0xA1)的 Bit2 置标志位,供程序查询。

表 19-4 休眠唤醒间隔设置寄存器 2(SECINT, SFR 0xDF)

SFR 0xDI	SFR 0xDF, R/W, 休眠唤醒间隔设置寄存器 2, SECINT									
位	位 R/W 默认值		默认值	功能说明						
Bit7	-	R/W	0	保留						
Bit6	-	R/W	0	必须先将寄存器 INTRTC (SFR 0x96) 设置为 0x07, 再将该位置 1, 才能通过该寄存器的 bit[5:0]设置秒唤醒间隔时间。						
Bit[5:0]	SEC	R/W	0	设置秒唤醒间隔时间,实际秒唤醒间隔时间为(bit[5:0]+1)s,其中 bit[5:0] 为 1~63(十进制)。						
				当 bit[5:0]为 0(十进制)时,RTC 唤醒间隔为 62.5ms。						

表 19-5 RTC 休眠唤醒复位标志位相关寄存器

SFR 0xA1,	R,	系统	状态寄	存器,	Syst	ate

SFR UXA	I, K , 糸纫	八心句	仔器,Syst	ate
位		R/W	默认值	功能说明
Bit[7:6]	保留	-	-	
				判断复位原因,等级 1 复位标志位。
bit5	POR	R	0	1,表示上次的复位是由 POR/BOR、RSTn 输入或 WDT 溢出复位引起。
				当其它复位发生时,此标志位清零。
Bit4	保留	-	0	
Bit3	IO	R	0	当该位置 1 时,表示系统在浅睡眠或者深睡眠状态下被 IO 端口输入信号变化唤醒。
B.1.0	RTC/CF			当该位置 1, 而 CFWK(bit3, IOWKDET, SFR 0xAF)为 0时,表示系统在浅睡眠状态下被 RTC 定时唤醒。
Bit2		R	0	当该位与 CFWK 位同时置 1 时,表示系统在浅睡眠状态下因 CF 脉冲输出被唤醒。
				当 VDCIN 引脚输入电压下降到 1.0V 时,PWRDN 位为 1,表示发生了掉电;
Bit1	PWRDN	R	0	当 VDCIN 引脚输入电压上升到 1.1V 时,PWRDN 位为 0,表示没有发生掉电。如果掉电中断使能,掉电事件会向 MCU 提起中断。
				当 VDCIN 引脚输入电压上升到 1.1V 时,PWRUP 位为 1,表示系统正常供电,或者从电池供电状态切换到了正常供电状态:
Bit0	PWRUP	R	0	当 VDCIN 引脚输入电压下降到 1.0V 时,PWRUP 位为 0,表示当前是电池供电,或者从正常供电状态切换到了电池供电状态。
				在调试模式下,一直保持1。

注: 当发生 POR/BOR、片外输入 RSTn 复位或 WDT 溢出复位时,该寄存器被复位。

表 19-6 RTC 校正寄存器(RTCCH SFR/RTCCL SFR, SFR 0x94/0x95)

寄存器	位		默认值	R/W	说明
CED O OA DECCU	bit[7:6]	保留	X	R/W	
SFR 0x94, RTCCH	bit[5:0]	C<13:8>	X	R/W	RTC 校正值(C),补码。

第 249 页, 共 269 页

RTC

寄存器	位		默认值	R/W	说明
SFR 0x95, RTCCL	bit[7:0]	C<7:0>	x		RTC 内部计时器以 OSC 时钟频率进行累加,在 1~29 秒,每累加 32768 次输出一个秒脉冲;在第 30 秒,累加[32768-(C<13:0>-1)]次输出一个秒脉冲。因此,RTC 内部计时器每 30 秒进行一次秒脉冲调整,使 30 秒内每个脉冲的平均宽度为 1s。30 秒内,秒脉冲校正分辨率为 1.02ppm,调整范围为±8332.3ppm(±12 分钟/天)。

表 19-7 RTC 数据读取寄存器(RDRTC SFR, SFR 0xDA)

SFR 0xDA,RTC 数据读取寄存器,RDRTC SFR									
位	默认值	R/W	说明						
bit[7:0]	X	R	当 MCU 要读取 RTC 时间设置寄存器(RTC 计时寄存器)的值时,必须先对该寄存器进行读操作,详见"读 RTC 时间数据"。该寄存器的读出值为 0x00,无意义。						

表 19-8 高频分频门限值寄存器(DIVTHH SFR/DIVTHM SFR/DIVTHL SFR, SFR 0xDB/0xDC/0xDD)

寄存器	位		默认值	R/W	说明
SFR 0xDB, DIVTHH SFR	bit[7:0]	DIV<23:16>	0	R/W	高频分频门限值寄存器高位字节
SFR 0xDC, DIVTHM SFR	bit[7:0]	DIV<15:8>	0	R/W	高频分频门限值寄存器中位字节
SFR 0xDD, DIVTHL SFR	bit[7:0]	DIV<7:0>	0	R/W	高频分频门限值寄存器低位字节

表 19-9 高频计数器状态寄存器(PLLCNTST SFR, SFR 0xDE)

SFR 0xDE,高频计数器状态寄存器,PLLCNTST SFR									
位 默认值		R/W	说明						
bit[7:2]		0	R/W						
				0x00, 高频计数器作分频器用,并从 0 计数。计数至高频分频门限值寄存器的值(TH)时,高频计数器清零并重新开始计数。每次清零都会输出脉冲(可作高频分频时钟输出)。					
bit[1:0]	STT<1:0>	0	R/W	0x01, 高频计数器进入计数器模式, 等待输入标准秒脉冲信号的第一个上升沿。					
				0x02, 当系统检测到引脚 SDSP 上输入的标准秒脉冲信号的第一个上升沿时,该寄存器的值自动切换为 0x02, 即,该高频计数器作计数器用,并从 0 开始计数。					

RTC

SFR 0xDE, 高频计数器状态寄存器, PLLCNTST SFR

位		默认值	R/W	说明	
					0x03, 当系统再次检测到引脚 SDSP 上输入的标准秒脉冲信号的上升沿后,该寄存器的值自动切换为 0x03,高频计数器停止计数,高频计数器当下的计数值被送入高频分频门限值寄存器 (TH),从而得到实际的高频秒脉冲频率。

RTC 时间设置寄存器(RTC 计时寄存器)的值采用 BCD 编码,其中 Bit7~Bit4 表示日期的十位数,Bit3~Bit0 表示日期的个位数,如,在 RTCSC SFR 中设置 43 秒时,寄存器应设置为 0b01000011。所有计时寄存器均可读可写。RTC 自动对闰年闰月及各大小月进行判断。

表 19-10 RTC 时间设置寄存器(RTC 计时寄存器)

寄存器		Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SFR 0x9A	秒设置寄存器,RTCSC SFR,0~59 秒	-	S40	S20	S10	S8	S4	S2	S1
SFR 0x9B	分设置寄存器,RTCMiC SFR,0~59 分	-	M40	M20	M10	M8	M4	M2	M1
SFR 0x9C	时设置寄存器,RTCHC SFR,0~23 时	-	-	H20	H10	H8	H4	H2	H1
SFR 0x9D	天设置寄存器,RTCDC SFR	-	-	D20	D10	D8	D4	D2	D1
SFR 0x9E	周设置寄存器,RTCWC SFR	-	-	-	-	-	W4	W2	W1
SFR 0x9F	月设置寄存器,RTCMoC SFR,1~12 月	-	-	-	Mo10	Mo8	Mo4	Mo2	Mo1
SFR 0x93	年设置寄存器,RTCYC SFR,2000~2099 年	Y80	Y40	Y20	Y10	Y8	Y4	Y2	Y1
默认值		X	X	X	X	X	X	X	X

"周"只能由用户设置,RTC 不会自动判断,一旦设定,RTC 会自动累加。如,一旦用户将 2010 年 1 月 1 日设置为周五,RTC 会自动判断 2010 年 1 月 2 日为周六。W4/W2/W1:000,周日;001,周一;010,周二;011,周三;100,周四;101,周五;111为非法数据。

系统仅能对年份的后两位数进行设置。比如,设置 2010 年时,RTCYC 应设置为 0b00010000。

RTC 时间寄存器需要把年月日时分秒周7个数据一次性按照一定时序写入,分开写不会成功。

19.2 读写 RTC

19.2.1 写RTC

在 V98XX 中,对 INTRTC SFR、RTC 校正寄存器和 RTC 时间设置寄存器(RTC 计时寄存器)的写操作被保护。

用户应严格按照以下步骤对上述寄存器进行写操作:

- 1. 在 RTCPEN SFR 中写入 0x96, 使能寄存器 RTCPWD SFR 的写入操作;
- 2. 在 RTCPWD SFR 写入 0x57, 使能对 RTC 校正寄存器和 RTC 时间设置寄存器(RTC 计时寄存器)的写入操作:
- 3. 5个 OSC 时钟周期后,对寄存器 RTC 校正寄存器/ RTC 时间设置寄存器 (RTC 计时寄存器)进行数据配置;
- 4. 5个 OSC 时钟周期后,在 RTCPEN SFR 中写入 0x96,使能寄存器 RTCPWD SFR 的写入操作:
- 5. 在 RTCPWD SFR 写入 0x56,恢复对 RTC 校正寄存器和 RTC 时间设置寄存器(RTC 计时寄存器)的写入保护。5 个 OSC 时钟周期后,MCU 自动将上述寄存器的数据写入 RTC,从而完成 RTC 配置。在完成 RTC 配置之前,不得再次使能对 RTC 校正寄存器和 RTC 时间设置寄存器的写入操作。

19.2.2 读 RTC 数据

19.2.2.1 读 RTC 时间数据

读取 RTC 时间数据时,MCU 应先读寄存器 RDRTC SFR (SFR 0xDA),等待至少 5 个 OSC 时钟周期后,RTC 时间数据被锁存,MCU 再对所有计时寄存器(时间设置寄存器)进行读操作,从而得到当前的时间数据。

19.2.2.2 读 RTC 校正数据

MCU 可直接读取 RTC 校正寄存器的值。

19.3 RTC 计时

初始上电后, RTC 开始计时, 而且, 只要芯片供电保持有效, 计时不受任何复位的影响。

如果用户未对 RTC 进行时间设置,则 RTC 从随机值进行计时,如果用户对 RTC 进行了时间设置,则 RTC 在设置值的基础上进行计时。

19.4 RTC 中断

在 V98XX 中, 当中断使能时, RTC 可以向 MCU 提起非法数据中断和 RTC 秒中断。

19.4.1 RTC 非法数据中断

当 RTC 非法数据中断被使能时,即,EA=1,EIE.2=1,且 ExInt4IE.0=1,在以下情况下 RTC 会向 MCU 提起非法数据中断:

取消了写入保护,但是设置了错误的时间。

上述情况下,RTC 时间设置寄存器(RTC 计时寄存器)中的值会保持不变,即本次时间设置无效。



RTC

时间值用 BCD 编码表示,对于每一个表示时间的 BCD 位,数据 0xF 不被认为是错误数据。

19.4.2 RTC 秒中断

当 RTC 秒中断被使能时,即,EA=1,EIE.1=1,且 ExInt3IE.6=1,RTC 会向 MCU 提起秒中断。

19.5 高频秒脉冲校正

V98XX 集成了一个 24 位的高频计数器 (PLLCNT 模块),该计数器可作为分频器或计数器使用,其工作模式由高频计数器状态寄存器 (PLLCNTST SFR, SFR 0xDE) 控制,可用于高频秒脉冲校正。

当 PLLCNTST SFR 配置为 0x00 时,这个 24 位高频计数器作高速分频器用。在这个模式下,PLLCNT 模块从 0 开始计数,每个时钟周期累加 1。用户可通过高速分频门限值寄存器(DIVTHH/DIVTHM/DIVTHL SFR)预设其分频门限值(TH),当 PLLCNT 模块计数到预设分频门限值时,PLLCNT 模块清零,重新开始计数,并从引脚 P1.3、P1.4 或 P9.3 输出系统分频时钟。该分频时钟可作高频秒脉冲,或系统分频时钟输出。系统分频时钟的频率由公式 19-1 确定:

$$f_{DIV} = \frac{f_{MCU}}{2 \times (TH + 1)}$$
 公式 19-1

其中,

- f_{DIV} 为系统分频时钟频率, Hz;
- fmcu 为系统时钟频率,与 OSC 时钟频率 (fosc)的关系如下:

其中, K 为系数, 100/200/400, 当 MCU 时钟频率为 13.1072MHz 时, K=400:

• TH 为预设的分频门限值(即寄存器 DIVTHH/DIVTHM/DIVTHL 的值)。当 TH 为 0 时(即默认情况下),系统时钟被 2 分频。系统时钟最高可被 2^25 分频。

欲使系统输出周期为 1s 的高频秒脉冲,则:

TH=
$$\frac{K}{2} \times f_{OSC}$$
-1 公式 19-3

根据实际测量得到的 OSC 时钟频率可得到 TH,并写入寄存器 DIVTHH/DIVTHM/DIVTHL,从而得到高频秒脉冲。

19.6 RTC 校正

使用 V98XX 时,用户可通过校正高频秒脉冲或捕获标准秒脉冲求得 RTC 校正值(C),进行 RTC 校正。

19.6.1 利用高频秒脉冲校正 RTC

RTC 校正在 OSC 时钟频率下进行,每 30 秒校正一次(分别在 29 秒/59 秒进行), RTC 校正寄存器的值每 30 秒更新一次,自身无法实时校正计时误差。但是,当 PLLCNT 模块输出高频秒脉冲时,可以实时校正秒脉冲的 周期误差。因为 PLLCNT 模块和 RTC 的时钟源均为 OSC 时钟,所以,用户可通过实时校正高频秒脉冲周期误差来实现实时校正 RTC 计时误差。

设校正寄存器的值为 C, 当平均秒脉冲周期为 1s 时, C与 OSC 时钟频率的关系如下:

$$C-1 = 30 \times (32768 - f_{OSC})$$



RTC

设高频分频门限值校正值为 Δ TH,即晶体标称频率(32768Hz)下产生秒脉冲所需的 TH 值与实际 OSC 时钟频率下输出秒脉冲所需的 TH'值的差值,则,当 f_{MCU} 为 13.1072MHz 时, Δ TH 与 OSC 时钟频率的关系如下:

根据公式 1-4 和公式 1-5, 可得:

$$\frac{\Delta TH}{C-1} = \frac{200}{30}$$
 公式 19-6

所以,由公式 19-6 可知,用户可通过校正高频秒脉冲实时校正 RTC 的计时误差。

19.6.2 利用标准秒脉冲校正 RTC

当引脚 P9.1 被用作标准秒信号输入时,PLLCNT 模块可对此标准输入信号进行计数或捕获,判断自身时钟频率的偏差,从而得出校正数据,对RTC进行校正,其具体过程如下:

- 1. 向寄存器 PLLCNTST 写入 0x01,将 PLLCNT 模块清零,PLLCNT 作计数器用:
- 2. 当系统检测到输入的标准秒脉冲信号的上升沿后,PLLCNT 模块从 0 开始计数(此时,PLLCNTST = 0x02);
- 3. 直至PLLCNT模块再次检测到标准秒脉冲信号的上升沿后,PLLCNT模块停止计数(此时,PLLCNTST = 0x03)。 从高频分频门限值寄存器中读出当下计数器的计数值,并将该值写入高频分频门限值寄存器(TH)即可得到标准的 1s 的脉冲。

$$f_{OSC} = \frac{2}{\kappa} \times (TH + 1)$$
 公式 19-7

寄存器 PLLCNTST 的读出值从 0x01 到 0x03 时,系统完成了一次脉宽测量,此功能可用于 RTC 校正。当 MCU 时钟频率为 13.1072MH 时,由公式 19-4 和公式 19-7 可得 RTC 校正寄存器的值 C 与 TH 的关系如下:

$$C-1 = \frac{30}{200} \times (TH+1) - 32768 \times 30$$
 公式 19-8

19.6.3 温度补偿校正 RTC

由于温度和离散性的影响,不同芯片正常运行时外接的 32768Hz 晶振的频率在不同的时间会有不同的实际振荡频率。RTC 的校正寄存器可以对 RTC 计时进行校正,减小这种差异对最终实际计时带来的影响。

如图 **19-3** 所示,晶振频率与温度之间成抛物线关系。用户可在不同温度下测得晶振频率,并根据以下方法计算得到相应温度下的 RTC 校正寄存器的值,制表,再通过查表法得到不同温度下的 RTC 校正寄存器的值。

晶振频率测量方法: 当 RTC 校正寄存器的值(C)为1时,用频率计测量引脚 P2.0 输出的 OSC 时钟频率(fosc)。

- 1. 将不同温度下秒脉冲输出正好为一秒时的晶振值作为基准,如 32768;
- 2. 设在不同温度下测得的晶振频率为x,与基准值比较,通过下式计算出校正值 C'(C'=C-1):

$$C' = \frac{x - 32768}{32768} \times 1000000 / (\frac{1}{32768} \times \frac{1}{30} \times 1000000) = 30 \times (x - 32768)$$
 \$\times \tau\$ \tag{\frac{1}{2}} \tag{7}

其中, $\frac{1}{32768} \times \frac{1}{30} \times 1000000$,为每 30s 内,平均每秒钟的 RTC 校正精度,为 1.02ppm;

x-32768 32768 ×1000000,为需要校正的量,单位为 ppm。




图 19-2 RTC 温度补偿原理







图 19-3 晶振频率与温度的关系

第20章封装尺寸图






V9811S/V9811A




V9811B



Unit: mm



V9821/V9821S



图索引

图	5-1 复位电路框图	41
图	5-2 RSTn 输入复位时序	42
图	5-3 上电复位 (POR) /欠压复位 (BOR) 时序	42
图	6-1 IRAM 和 SFR	43
图	6-2 数据存储器空间分配	45
图	8-1 电源供电系统	75
图	8-2 LDO33 电压输出与外部 5V 电压信号输入	76
图	8-3 LDO33 电压输出与功耗	76
图	8-4 VDCIN 输入电平与 PWRUP 和 PWRDN 标志位的关系	76
图	9-1 时钟控制电路框图	80
图	9-2 使用快速操作方式开启 PLL 电路并将时钟 1 的时钟源切换到 PLL 时钟	87
图	9-3 使用快速操作方式或结合操作方式将时钟 1 的时钟源切换到 OSC 时钟, 然后关闭 PLL, 关闭时钟 1	88
图	10-1 普通操作方式进入休眠状态(PLL 时钟关闭)	99
图	10-2 普通操作方式进入休眠状态(PLL 时钟保持开启)	100
图	10-3 快速操作方式进入休眠状态	101
图	11-1 电能计量模块信号处理	109
图	11-2 基准电压源温度特性曲线	127
图	11-3 采用 CT 输入电流	128
图	11-4 采用锰铜电阻分流网络输入电流	128
冬	11-5 电压输入方式	129
图	11-6 电流/电压通道模拟增益配置	130
图	11-7 角差校正原理图	131
图	11-8 数字信号输入	133
冬	11-9 电流/电压有效值计算信号处理	135
图	11-10 有功功率计算	137
图	11-11 无功功率计算	137
图	11-12 有功/无功能量累加和脉冲计数	138
图	11-13 线电压频率测量原理	141
冬	11-14 M 通道外部连接图	142
图	11-15 M 通道内部连接图	142
图	12-1 模拟比较器结构图	150
图	13-1 中断控制系统	154

图	13-2 中断处理	155
图	14-1 TimerA 结构框图	166
图	14-2 TimerA 的工作模式	168
图	14-3 Continuous Mode 的用途	169
图	14-4 Up Mode , TimerA 比较模式下的 TA1 引脚的输出	173
图	14-5 Continuous Mode,TimerA 比较模式下的 TA1 引脚的输出	174
图	14-6 Up/Down Mode,TimerA 比较模式下的 TA1 引脚的输出	175
图	14-7 Timer0/1 模式 0/1	178
图	14-8 Timer0/1 模式 2	179
图	14-9 Timer0/1 模式 3	180
图	14-10 Timer2 的 16 位定时器/计数器模式,带捕获功能的 16 位计数器模式	182
图	14-11 Timer2 自动加载初值的 16 位计数器模式	182
图	14-12 EUART 通信数据帧格式	190
图	14-13 数据通信时序	193
图	14-14 EUART 通信数据发送与接收流程图	195
图	15-1 通信帧结构	197
图	15-2 GPSI 接口收发数据	198
图	15-3 GPSI 接口时序	200
图	15-4 读操作	200
图	15-5 写操作	200
图	16-1 LCD 驱动电路结构图	203
图	16-2 LCD 驱动波形(1/4 Duty,1/3 Bias)示例	207
图	16-3 LCD 驱动波形(1/6 Duty,1/3 Bias)示例	209
图	16-4 LCD 驱动波形(1/8 Duty,1/3 Bias)示例	211
图	16-5 LCD 驱动波形(1/8 Duty,1/4 Bias)示例	212
图	16-6 不同模式下,LCD 显示缓冲寄存器每个字节对应的段内容(示例)	213
图	17-1 P0.0 端口的结构框图	224
图	17-2 P0.1/P0.2/P0.3 端口的结构框图	224
图	17-3 P1 端口的结构框图	225
	17-4 P2 端口的结构框图	
	17-5 P3 端口的结构框图	
图	17-6 P4 端口的结构框图	231
图	17-7 P5 端口的结构框图	233
夂	17-8 P6 端口的结构框图	234



冬	17-9 P7 端口的结构框图	235
	17-10 P8 端口的结构框图	
图	17-11 P9 端口的结构框图	238
图	17-12 P10 端口的结构框图	240
图	18-1 WDT 溢出复位原理	244
图	19-1 RTC 结构框图	247
图	19-2 RTC 温度补偿原理	255
图	19-3 晶振频率与温度的关系	255

表索引

表	4-1 特殊功能寄存器列表(SFR)	. 30
表	4-2 系统状态寄存器(Systate SFR,SFR 0xA1)	. 33
表	4-3 PLL 状态寄存器(PLLLCK SFR, SFR 0xA3)	. 34
表	5-1 复位标志位相关寄存器	. 35
表	5-2 P0 休眠唤醒标志寄存器(IOWKDET, SFR 0xAF)	. 36
表	5-3 IO 休眠唤醒边沿选择寄存器(IOEDG,SFR 0xC7)	. 37
表	5-4 IO 休眠唤醒控制寄存器(IOWK, SFR 0xC9)	. 38
表	5-5 休眠唤醒间隔设置寄存器 1	. 39
表	5-6 休眠唤醒间隔设置寄存器 2	. 39
表	5-7 复位范围	. 39
	6-1 寄存器组选择	
表	6-2 Info 区地址分配	. 45
表	6-3 Flash 控制寄存器 1(FCtrl1,0x0402)	. 48
表	6-4 代码段选择寄存器 (CBANK, SFR 0xA0) (V9801S/V9811S)	. 49
表	6-5 代码段选择寄存器(CBANK, SFR 0xA0)(V9811A/V9811B/V9821/V9821S/V9881D)	. 50
表	6-6 对 FLASH 存储器的访问限制(V9801S/V9811S)	. 51
表	6-7 对 FLASH 存储器的访问限制(V9811A/V9811B/V9821/V9821S/V9881D)	. 51
表	6-8 指令集	. 51
表	6-9 时钟周期控制寄存器(CKCON SFR, SFR 0x8E)	. 56
表	6-10 可编程的 MOVX 访问周期	. 56
表	7-1 ADC 控制寄存器 0(CtrlADC0,0x2858)	. 58
表	7-2 ADC 控制寄存器 1(CtrlADC1,0x2859)	. 59
表	7-3 ADC 控制寄存器 2(CtrlADC2,0x285A)	. 60
表	7-4 ADC 控制寄存器 3(CtrlADC3,0x285B)	. 61
表	7-5 电池放电控制寄存器 (CtrlBAT, 0x285C)	. 62
表	7-6 ADC 控制寄存器 4(CtrlADC4,0x285D)	. 63
	7-7 LCD 驱动电压控制寄存器(CtrlLCDV,0x285E)	
表	7-8 晶振控制寄存器 1(CtrlCry1, 0x2860)	. 65
表	7-9 晶振控制寄存器 2(CtrlCry2, 0x2861)	. 66
表	7-10 BGP 控制寄存器(CtrlBGP, 0x2862)	. 67
表	7-11 ADC 控制寄存器 5(CtrlADC5, 0x2863)	. 68
表	7-12 ADC 控制寄存器 6(CtrlADC6,0x2864)	. 69

表	7-13 M 通道控制寄存器(CtrlM,0x2865)	70
表	7-14 LDO 控制寄存器(CtrlLDO,0x2866)	71
	7-15 时钟控制寄存器(CtrlCLK, 0x2867)	
表	7-16 PLL 控制寄存器(CtrlPLL, 0x2868)	73
表	7-17 RC 时钟控制寄存器(RCTRIM, 0x2869)	73
表	7-18 模拟电路状态寄存器(ANState, 0x286B)	74
表	8-1 掉电监测相关寄存器	77
表	8-2 电池放电相关寄存器	78
	8-3 LDO33 和数字电源电路控制寄存器	
表	9-1 RC 时钟控制寄存器(RCTRIM, 0x2869)	81
表	9-2 MCU/ADC/电能计量时钟频率配置	82
表	9-3 电网应用选择	83
表	9-4 复位后时钟 1 的状态	84
	9-5 复位后电能计量时钟源状态	
表	9-6 MCU 时钟源快速切换控制位	85
	9-7 普通操作、快速操作和结合操作进行 MCU 时钟源切换的比较	
表	9-8 时钟源切换及时钟开关相关寄存器	88
表	9-9 外设开关控制寄存器 0(PRCtrl0, 0x2D00)	89
表	9-10 外设开关控制寄存器 1 (PRCtrl1, 0x2D01)	91
表	9-11 OSC 时钟频率调节相关寄存器(2)	92
表	9-12 OSC 时钟频率调节相关寄存器(3)	93
表	9-13 PLL 电路锁定标志位相关寄存器	94
	9-14 时钟频率配置相关寄存器(1)	
表	9-15 时钟频率配置相关寄存器(2)	95
表	9-16 OSC 时钟状态查询寄存器	95
表	9-17 时钟切换控制寄存器(SysCtrl SFR, SFR 0x80)	95
表	9-18 时钟周期控制寄存器(CKCON SFR, SFR 0x8E)	96
表	10-1 系统休眠状态设置	00
表	10-2 休眠相关寄存器	01
表	10-3 P0 休眠唤醒标志寄存器(IOWKDET, SFR 0xAF)	03
表	10-4 IO 休眠唤醒边沿选择寄存器(IOEDG,SFR 0xC7)	04
表	10-5 IO 休眠唤醒控制寄存器(IOWK, SFR 0xC9)	05
表	10-6 休眠唤醒间隔设置寄存器 1	06
表	10-7 休眠唤醒间隔设置寄存器 210	06

表	11-1 读	: 写缓存寄存器与数据的对应关系110
表	11-2 P	M 控制寄存器 1(PMCtrl1,0x2878) 111
表	11-3PN	1 控制寄存器 2(PMCtrl2,0x2879) 112
		M 控制寄存器 3(PMCtrl3,0x287A) 113
表	11-5 角	差校正控制寄存器 1(PHCCtrl1,0x287B)114
		差校正控制寄存器 2(PHCCtrl2, 0x287C)
表	11-7 P	M 控制寄存器 4(PMCtrl4,0x287D)116
表	11-8 脉	(冲输出控制寄存器(CFCtrl, 0x287E)117
		潜标志寄存器(CRPST, 0x287F)118
表	11-10	电流检测寄存器(IDET, 0x2886)119
表	11-11	信号波形数据寄存器(R/W)120
表	11-12	功率/有效值数据寄存器(R/W)121
表	11-13	能量累加寄存器/能量脉冲计数器(R/W)122
表	11-14	频率值寄存器(DATAFREQ,0x10FD)123
表	11-15	M 通道数据寄存器
		功率/有效值比差寄存器(R/W)124
表	11-17	功率二次补偿寄存器(R/W)124
		带通滤波器系数寄存器(0x10EF)125
表	11-19	电流检测门限值寄存器
表	11-20	门限值寄存器/常数功率值寄存器(R/W)125
表	11-21	时钟 2 和 ADC 时钟的时钟源选择与关闭126
表	11-22	ADC 时钟和电能计量时钟频率配置126
		电压/电流通道模拟增益配置
表	11-24	开关电压 / 电流通道 ADC131
表	11-25	电流计量通道选择控制位
表	11-26	不同 f smpl 下的角差分辨率和校正范围132
表	11-27	角差校正值配置
表	11-28	数字信号输入使能
表	11-29	计量通道信号数字增益配置
表	11-30	有效值计算的寄存器配置135
表	11-31	功率计算选择
表	11-32	能量累加/功率源选择/脉冲源选择/能量脉冲产生速率控制位
表	11-33	CF 脉冲输出配置
表	11-34	起动/潜动判断控制位和标志位140



表	11-35 信号频率大小与频率值寄存器输出值的线性关系	141
表	11-36 校表相关计量数据寄存器	145
	12-1 模拟比较器 CB 相关寄存器	
表	13-1 中断资源列表	151
表	13-2 IE SFR (SFR 0xA8)	156
	13-3 IP SFR (SFR 0xB8)	
表	13-4 EIE SFR (SFR 0xE8)	157
表	13-5 EIP SFR (SFR 0xF8)	157
表	13-6 EXIF SFR (SFR 0x91)	157
表	13-7 EICON SFR (SFR 0xD8)	157
表	13-8 中断向量 8 中断源	158
表	13-9 中断标志(请求)寄存器(ExInt2IFG,0x2840)	158
表	13-10 扩展中断输入类型寄存器(ExInt2IN, 0x2841)	158
表	13-11 扩展中断输出类型寄存器(ExInt2OUT, 0x2842)	159
表	13-12 扩展中断使能寄存器(ExInt2IE,0x2843)	159
表	13-13 扩展中断队列寄存器(ExInt2OV, 0x2844)	159
表	13-14 中断向量 9 的中断源	159
表	13-15 中断标志(请求)寄存器(ExInt3IFG,0x2848)	160
表	13-16 扩展中断输入类型寄存器(ExInt3IN, 0x2849)	160
表	13-17 扩展中断输出类型寄存器(ExInt3OUT, 0x284A)	160
表	13-18 扩展中断使能寄存器(ExInt3IE,0x284B)	160
表	13-19 扩展中断队列寄存器(ExInt3OV, 0x284C)	161
表	13-20 中断向量 10 中断源	161
表	13-21 中断标志(请求)寄存器(ExInt4IFG,0x2850)	161
表	13-22 扩展中断输入类型寄存器(ExInt4IN, 0x2851)	162
表	13-23 扩展中断输出类型寄存器(ExInt4OUT, 0x2852)	162
表	13-24 扩展中断使能寄存器(ExInt4IE,0x2853)	162
表	13-25 扩展中断队列寄存器(ExInt4OV,0x2854)	162
表	13-26 中断向量 11 中断源	163
表	13-27 中断标志(请求)寄存器(ExInt5IFG,0x28A2)	163
表	13-28 扩展中断输入类型寄存器(ExInt5IN, 0x28A3)	163
表	13-29 扩展中断输出类型寄存器(ExInt5OUT, 0x28A4)	164
表	13-30 扩展中断使能寄存器(ExInt5IE,0x28A5)	164
表	13-31 扩展中断队列寄存器(ExInt5OV,0x28A6)	164



表	14-1 TimerA 寄存器列表	166
表	14-2 TimerA 计数寄存器(TAR,0x2902~0x2903)	167
表	14-3 TimerA 控制寄存器(TACTL,0x2900)	167
表	14-4 TimerA 的捕获/比较模块 x*的控制寄存器(0x2904~0x2909)	170
表	14-5 Timer0/Timer1/Timer2 时钟源选择	175
表	14-6 Timer0/1 模式控制寄存器(TMOD SFR, SFR 0x89)	176
表	14-7 Timer0/1 控制寄存器(TCON SFR, SFR 0x88)	177
表	14-8 Timer2 控制寄存器(T2CON SFR, SFR 0xC8)	180
表	14-9 Timer2 模式设置	181
	14-10 UART1 控制寄存器(SCON1 SFR, SFR 0xC0)	
表	14-11 UARTx 相关的寄存器	184
表	14-12 UARTx 控制/状态寄存器(TCON2/TCON3/TCON4/TCON5)	185
表	14-13 UARTx 相关定时器模式控制寄存器(TMOD2/TMOD3/TMOD4/TMOD5)	185
表	14-14 UARTx 控制寄存器(SCON2/SCON3/SCON4/SCON5)	186
表	14-15 UARTx 缓冲寄存器(SBUF2/SBUF3/SBUF4/SBUF5)	187
表	14-16 TXD2 类型选择寄存器(Txd2FS,0x28CF)	187
表	14-17 载波产生寄存器	187
	14-18 UART 模式选择	
表	14-19 EUART1/2 波特率发生器	191
表	14-20 EUART1/2 数据读写缓冲寄存器(DATAA/DATAB,0x2A03/0x2B03)	191
表	14-21 EUART1/2 信息寄存器(INFOA/INFOB,0x2A04/0x2B04)	191
表	14-22 EUART1/2 配置寄存器(CFGA/CFGB,0x2A05/0x2B05)	192
	14-23 可调整脉冲宽度时钟产生寄存器	
表	15-1 不同结构通信帧的功能说明	198
表	15-2 GPSI 接口时钟门控相关寄存器	201
表	15-3 GPSI 收发控制寄存器(SICFG,0x2F01)	201
表	15-4 GPSI 通信时钟频率配置寄存器(SITHH/SITHL,0x2F03/0x2F02)	202
表	15-5 GPSI 数据寄存器(SIDAT, 0x2F04)	202
表	15-6 GPSI 标志寄存器(SIFLG,0x2F05)	202
表	16-1 SEG/COM 相关多功能复用引脚寄存器配置	204
表	16-2 关闭 LCD 驱动电路时钟源	205
表	16-3 不同的[LDO3SEL<2:0>]和[VLCD]对应的 VLCD 值	205
表	16-41/4 Duty 模式下 SEG 与显示缓冲寄存器的对应关系	213
表	16-51/6 Duty 模式下,6COMTYPE=0 时,SEG 与显示缓冲寄存器的对应关系	214



表	16-6 1/6 Duty 模式下,6COMTYPE=1 时,SEG 与显示缓冲寄存器的对应关系	215
表	16-7 1/8 Duty 模式下,SEG 与显示缓冲寄存器的对应关系	217
表	16-8 显示控制寄存器(LCDCtrl, 0x2C1E)	218
表	16-9 LCD 时钟源控制相关寄存器	220
表	16-10 LCD 驱动电压控制相关寄存器(1)	220
表	16-11 LCD 驱动电压控制相关寄存器(2)	221
表	16-12 偏置电压模式选择相关寄存器	222
表	16-13 SEG 开关控制寄存器(R/W)	222
表	18-1 WDT 停止计数操作	243
表	18-2 WDT 溢出复位标志位	244
表	18-3 WDT 时钟源相关寄存器	245
表	18-4 清除 WDT 计数相关寄存器	245
表	18-5 WDT 溢出复位标志位寄存器	246
表	19-1 RTC 密码使能寄存器(RTCPEN SFR,SFR 0x90)	248
表	19-2 RTC 密码寄存器(RTCPWD SFR, SFR 0x97)	248
表	19-3 休眠唤醒间隔设置寄存器 1(INTRTC SFR, SFR 0x96)	248
表	19-4 休眠唤醒间隔设置寄存器 2(SECINT, SFR 0xDF)	248
表	19-5 RTC 休眠唤醒复位标志位相关寄存器	249
表	19-6 RTC 校正寄存器(RTCCH SFR/RTCCL SFR, SFR 0x94/0x95)	249
表	19-7 RTC 数据读取寄存器(RDRTC SFR, SFR 0xDA)	250
	19-8 高频分频门限值寄存器(DIVTHH SFR/DIVTHM SFR/DIVTHL SFR, SFR 0xDB/0xDC/0xC	
	19-9 高频计数器状态寄存器(PLLCNTST SFR, SFR 0xDE)	
	19-10 PTC 时间设置客左哭(PTC 计时客左哭)	251

版本更新说明

时间	版本	修改内容
2016-07-08	V1.0	V9801S/V9811S/V9811A/V9881B/V9821/V9881D 数据手册正式发布。
2016-07-19	V1.1	删除电容式测量电池电压相关描述。
		加入 V9821S 型号描述;
2016-09-08	V1.2	更新各型号资源表格;
		更新 V9811B/V9821/V9821S 封装尺寸图。
2016-12-13	V1.3	修改若干笔误。
	V3.0	删除角差理论公式。
2018-05-31		更改 V9281S 等管腿封装图。