2 La CPU

Objetivos

Problema 1. ____

En los problemas de este capítulo se tratan aspectos claves relativos al tema de la CPU analizados en las clases expositivas: mejora del rendimiento, soporte a los sistemas operativos multitarea y soporte a la virtualización.

ID-64. CPU, o a la oas de ita un
zar ese
CPU?
o: 1.2

Una vez se ha realizado la versión inicial de la CPU, esta se ha modificado empleando la técnica de segmentación. Para ello, se modifica la unidad de control de tal forma que se permite que las diez etapas funcionen en paralelo. Debes despreciar el retardo que introducen los registros de la segmentación.

2	La	CPU
	□ 1.4	¿Cuál es ahora el tiempo mínimo necesario para ejecutar cualquier instrucción, y cuántas instrucciones por segundo puede ejecutar, a lo sumo, la versión segmentada

	de la CPU?
□ 1.5	¿Qué modificación en la organización interna de la CPU propondrías para consegui que ejecutase 3000 MIPS?
Problem	a 2
ne de la C La seg modelo E de instru- parte de	ompañías fabricantes de CPU se disputan el mercado. La primera de ellas dispo CPU A10, capaz de ejecutar 3000 MIPS trabajando a una frecuencia de 1.5 GHz. gunda compañía pretende competir con la primera poniendo a la venta la CPU 20-PRO, la cual trabaja a una frecuencia de 2 GHz, e implementa el mismo juego cciones que la CPU de la competencia. Para obtener este producto, la compañía una CPU secuencial, modelo B20, que trabaja a 500 MHz y requiere una media se de reloj para ejecutar cualquier instrucción.
□ 2.1	¿Cuál es el tiempo medio necesario para ejecutar una instrucción en la CPU B20?
□ 22	La CPU B20-PRO se obtiene dividiendo la ejecución de las instrucciones en N etapa:
J 2.2	perfectamente balanceadas de duración 1 ciclo de reloj (de 2 GHz) que trabajan de forma concurrente. ¿Cuál debe ser el valor de N?
□ 2.3	¿Qué CPU proporciona una mayor productividad, la A10 que trabaja a 1.5 GHz, o la B20-PRO que trabaja a 2 GHz? ¿Por qué?

Problema 3. _

Se dispone de una CPU que es capaz de ejecutar 200 millones de instrucciones por segundo a la máxima frecuencia de funcionamiento. La ejecución de cualquier instrucción requiere completar secuencialmente 15 etapas, empleando en cada una de las etapas un ciclo de reloj. Dadas estas características de la CPU, contestar a las siguientes preguntas:

□ 3.1	¿Cuál es la máxima frecuencia a la que puede trabajar esta CPU en el modo no segmentado?
□ 3.2	¿Cuánto tiempo, expresado en nanosegundos, requiere la ejecución de una instrucción?
□ 3.3	¿Cuántas instrucciones puede ejecutar esta CPU por ciclo de reloj?
la anterio	pone ahora otra CPU con idéntica arquitectura del juego de instrucciones que or, con una frecuencia de trabajo de 1.5 GHz, y en este caso, segmentada en 10 de pueden trabajar en paralelo, requiriendo cada etapa un ciclo de reloj.
□ 3.4	¿Cuál es el número máximo de instrucciones por segundo que podrá ejecutar esta CPU en las condiciones descritas?
□ 3.5	¿Cuánto tiempo, expresado en nanosegundos, requiere cualquier instrucción para ejecutarse en esta nueva CPU?
□ 3.6	¿Cuántas instrucciones por ciclo de reloj puede ejecutar esta CPU?
Problem	ıa 4
MIPS64.	spone de una CPU que implementa la arquitectura del juego de instrucciones de Se trata de una CPU no segmentada donde la ejecución de las instrucciones se cinco pasos cuyas duraciones son 50 ns, 50 ns, 60 ns, 50 ns y 40 ns.
□ 4.1	¿Cuál es tiempo necesario para ejecutar una instrucción en esta CPU?
□ 4.2	¿Cuál es el número de instrucciones por segundo que puede ejecutar la CPU?

Esta CPU se modifica para convertirla en segmentada, de tal forma que los 5 pasos anteriores se convierten en las etapas de la segmentación.

La CPU □ 4.3 ¿Cuál es ahora el tiempo necesario para ejecutar una instrucción en la versión segmentada de la CPU? □ 4.4 ¿A qué frecuencia de reloj trabajaría la versión segmentada de la CPU? □ 4.5 ¿Cuántas instrucciones por segundo sería capaz de ejecutar la CPU segmentada en situaciones ideales? □ 4.6 ¿Cuál es la aceleración de la productividad en la ejecución de instrucciones que se obtiene al segmentar la CPU suponiendo el caso ideal? Problema 5. Indica cuál o cuáles de las siguientes afirmaciones son CIERTAS. Contesta NINGUNA si crees que ninguna lo es. A) La ejecución de un programa sobre una CPU segmentada provoca riesgos de control en la segmentación cuando existen instrucciones que provocan cambios en el flujo del programa: saltos, llamadas a funciones, etc. B) En una CPU segmentada se produce un riesgo de tipo estructural cuando al ejecutar instrucciones varias etapas intentan acceder al mismo dato simultáneamente. C) En una CPU segmentada se dice que existe un riesgo de datos cuando varias instrucciones intentan operar sobre datos, y tienen que esperar porque necesitan utilizar la misma unidad funcional que no está replicada. D) En las condiciones más favorables posibles, una CPU segmentada puede alcanzar una productividad de una instrucción cada ciclo de reloj. E) En una CPU segmentada que dispone de unidades de ejecución monociclo y multiciclo, el tiempo requerido para que se ejecute cualquier instrucción es siempre el

mismo.

La CPU

Problema 6. _

Se dispone de una CPU MIPS64 que presenta las siguientes latencias:

- Etapa IF: 0.25 ns.
- Etapa ID: 0.12 ns.
- Etapa EX para instrucciones aritmético-lógicas: 0.15 ns.
- Etapa MEM: 0.25 ns.
- Etapa WB: 0.15 ns.
- Unidad de multiplicación de enteros: 0.7 ns.

¿Qué productividad en MIPS máxima puede alcanzar una versión secuenci CPU? Redondea para no mostrar decimales.	al de la

- □ 6.2 ¿Cuál es la frecuencia de trabajo de la versión segmentada de la CPU?
- □ **6.3** Con estos parámetros temporales y en condiciones ideales, ¿cuál sería la aceleración que se obtiene en la versión segmentada respecto a la secuencial? Redondea a dos decimales.

Sobre la versión segmentada de la CPU se ejecuta el siguiente código. El *pipeline* de la CPU no incluye ninguna mejora, si bien se permite la terminación de las instrucciones fuera de orden.

```
daddi r1, r0, 200
loop:

ld r2, 0(r2)
dmul r2, r3, r1
daddi r1, r1, -1
dmul r2, r3, r2
bnez r1, loop
dadd r9, r2, r3
```

_	,	CPU
6	12	(PII
v	La	c_{I}

□ 6.4	Completa el cronograma de ejecución del código mostrado hasta el ciclo 15 teniendo en cuenta las características del <i>pipeline</i> .
Problem	a 7
to genera sión de e	na microarquitectura MIPS64 que, además de la unidad de ejecución de propósil, dispone de una unidad de ejecución de instrucciones de multiplicación/divinteros no segmentada, con una latencia de 4 ciclos de reloj. Además, se permite ón y terminación de instrucciones fuera de orden. Para el programa siguiente:
	-2, r5, r6
3 dmul r	r1, r10, r3 r4, r6, r8 r3, 100(r2)
4 ld r	3, 100(12)
□ 7.1	Indica las detenciones que se producen en el programa y la duración de las mismas.
□ 7.2	¿Cuántos ciclos de reloj requiere para su ejecución el programa anterior? ¿Cuál sería el CPI descontando el transitorio inicial de 4 ciclos?

□ 1.3	Si fuese necesario dar soporte a excepciones precisas, ¿cuál sería el tiempo de ejecución del programa?
□ 7.4	Supóngase que la unidad de multiplicación/división está ahora segmentada y se soportan excepciones precisas, ¿qué ocurre con la detención estructural? ¿Cuánto tiempo tarda en ejecutarse el programa? ¿Cuál será la aceleración respecto al apartado anterior ignorando el transitorio inicial?
Problem	na 8
	ograma siguiente se ejecuta con detenciones por dependencia de datos.
1 dadd r	r9, r5, r7
2 xor r 3 ori r	r4, r6, r7 r9, r6, 1 r3, 100(r4)
1 14 1	
□ 8.1	Indica la instrucción que sufre la detención, así como la duración y el tipo de esta.
□ 8.2	¿Cuántos ciclos de reloj requiere para su ejecución el programa anterior?

8 La	CPU
□ 8.3	El compilador podría generar código cambiando el orden de las instrucciones anteriores de tal forma que se eliminase la detención. Indica un nuevo orden de la instrucciones que elimine la detención y no cambie la semántica del programa.
□ 8.4	¿Cuál será el nuevo tiempo de ejecución del programa?
□ 8.5	Para conseguir el mismo efecto, ¿podría moverse la instrucción dadd justo después de la ori? ¿Por qué?
Problem	na 9
Salida H	diseñado una microarquitectura MIPS64 que implementa las rutas de reenvíc EX→Entrada EX y Salida MEM→Entrada EX, y se ejecuta en dicha microarquiste programa:
2 xor 1	r9, r5, r7 r2, r6, r7 r4, 100(r9) r2, r4, r9
□ 9.1	Indica la evolución del cauce durante la ejecución del programa.

□ 9.2 ¿Cuántos ciclos de reloj se han ahorrado en la ejecución con las rutas de reenvío?
Problema 10.
Una microarquitectura MIPS64 emplea un reloj de 2 GHz, implementa una evalua ción agresiva de saltos en la etapa ID y todas las rutas de reenvío necesarias. Sobre est microarquitectura se ejecuta el siguiente fragmento de código, almacenado en memori a partir de la dirección 0000 0000 0000 A200h:
1 ori r1, r0, 2 ; r1 = 2 2 startf:
<pre>beqz r1, endf ; jump to endf if r1 zero daddi r1, r1, -1 ; r1 = r1-1</pre>
5 j startf; jump to startf 6 endf:
7 ld r5, 100(r3)
□ 10.1 Indicar el tiempo necesario para ejecutar el fragmento de programa anterior.
□ 10.2 ¿Qué rutas de reenvío se activan y qué valores se transmiten a través de las mismas




Figura 2.1: Máquina de estados del predictor de dos bits

□ 10.3	Suponiendo que se realiza una predicción de saltos "siempre no tomado", ¿cuál sería el nuevo tiempo de ejecución?
□ 10.4	Suponiendo ahora que se realiza una predicción de saltos con historial de 2 bits ¿cuál sería el nuevo tiempo de ejecución? ¿Cuál sería el estado final de la tabla de saltos (BTB)? Debe suponerse la máquina de estados de la figura 2.1 y que la predicción de las instrucciones de salto condicional arranca en el estado 01 (weak not taken).

Problema 11.

Se dispone de una CPU MIPS64 con estas características: sin rutas de reenvío, predicción de saltos siempre no tomado, evaluación agresiva de saltos (en la etapa ID), unidad de multiplicación segmentada de 3 ciclos, ejecución de instrucciones fuera de orden (cuando se emplean unidades de ejecución diferentes) y terminación de instrucciones fuera de orden. Sobre esta CPU se ejecuta el siguiente fragmento de programa:

```
r1, r0, 8; r1 = 8
2
           daddi r2, r0, 2; r2 = 2
3
  loop:
4
                  r1, dest
           beqz
5
                  r3, r2, r7
           dmul
6
                  r6, r4, r5
           xor
7
                  r6, r7, r6
           dadd
8
           dsub
                  r1, r1, r2
9
                  loop
10
  dest:
11
           dmul
                  r5, r4, r2
```

□ 11.1	Indica el tiempo de ejecución en ciclos de este código en una versión no segmentada de la CPU descrita.
□ 11.2	Indica la primera vez que aparece cada una de las dependencias de datos RAW, WAW y WAR identificando las instrucciones involucradas y el registro que crea la dependencia. Ejemplo de respuesta, RAW: dsub y dadd, r4.
□ 11.3	Identifica las tres primeras detenciones que se producen en la ejecución de este código. Identifica el tipo de detención ((D)atos, (E)structural o (C)ontrol), la instrucción que la sufre y el número de ciclos que dura. Ejemplo de respuesta: (D) – dsub – 3 ciclos.

Se mejora la microarquitectura de la CPU anterior implementando todas las rutas de reenvío posibles.

□ 11.4	¿Qué rutas de reenvío se activarán durante la ejecución del código anterior? Ejemplo de respuesta: Salida MEM dmul \to Entrada EX dsub.

□ 11.5	Rellena una tabla con la evolución del pipeline desde el ciclo 1 al ciclo 13 con las rutas de reenvío activadas.				
Problem	a 12				
unidad d oletarse.	cuta el siguiente fragmento de código en una CPU MIPS64 que dispone de una e multiplicación y división de enteros que requiere 4 ciclos de reloj para com- La microarquitectura segmentada incluye todas las rutas de reenvío necesarias lementa excepciones precisas.				
2 ddiv 3 xor	r3, r0, 5 r2, r4, r5 r3, r6, r8 r2, r9, r10				
□ 12.1	Indicar el cronograma de ejecución.				
12.2	Supóngase que se emplea renombrado de registros, para lo cual se dispone de 64 registros físicos de enteros denominados rr0 a rr63. Para el renombrado se dispone de una cola FIFO que originalmente contiene los registros rr32 a rr63 y a la que se van añadiendo los registros disponibles. ¿Cuál será la aceleración respecto al caso anterior ignorando el transitorio inicial? ¿Qué registros arquitectónicos cambian de registro físico al final de la ejecución del programa anterior y qué registros físicos tienen asignados?				

	La CPU	13
Problema 13.		
Se dispone de una CPU MIPS64 superescalar con ancho de emis de registros, la cual dispone de las siguientes unidades de ejecución:	•	rado
■ 1 Unidad de carga/almacenamiento (2 ciclos).		
■ 3 Unidades de enteros de propósito general (1 ciclo).		
■ 1 Unidad de multiplicación y división de enteros (4 ciclos).		
■ 1 Unidad de saltos (1 ciclo).		
■ 1 Unidad de coma flotante (6 ciclos).		
□ 13.1 ¿Cuál es el mínimo CPI que puede obtenerse con esta CPU?		
La CPU anterior ejecuta el siguiente fragmento de programa:		
1 ld r2, 120(r1) 2 dadd r2, r2, r5 3 beqz r2, etiqueta		
Se supondrá que las tres instrucciones se distribuyen en el mismo	o ciclo de reloj.	
□ 13.2 ¿Cuál es el tiempo mínimo que debe esperar la instrucción dado a su unidad de ejecución? ¿Dónde se almacena mientras esper		nitida
Para evitar la detención anterior se modifica el programa, sustituy dadd r2, r2, r5, por la instrucción dadd r2, r1, r5.	yendo la instru	cción
□ 13.3 ¿Cuánto tiempo debería esperar la instrucción dadd antes de se de ejecución?	er emitida a su u	nidad

□ 13.4	¿Qué instrucción publicará antes en el bus de reenvío el valor del registro destino calculado, la instrucción Id, o la instrucción dadd? ¿Por qué?

14 La CPU

□ 13.5 La instrucción beqz espera por el valor r2 en la estación de reserva de salt instrucción le proporcionará el valor de dicho registro arquitectónico a travé de reenvío? ¿Por qué?						
□ 13.6	En cualquier caso, ¿qué instrucción es retirada antes, la instrucción ld o la instrucción					
2 13.0	dadd? ¿Por qué?					
Problem	a 14					
ideales ej da que se requerido un ancho	PU modernas son muchas de ellas superescalares, por lo que en condiciones ecutan tantas intrucciones por ciclo de reloj como su ancho de emisión. A mediaumenta el ancho de emisión aumenta rápidamente el número de transistores o para la implementación de la CPU. Actualmente las CPU superescalares tienen de emisión igual o inferior a 4, aunque la tecnología actual permitiría construir erescalares con anchos de emisión mayores.					
14.1	¿Cuál crees que es la razón de no construir CPU superescalares con un ancho de emisión mayor?					
□ 14.2	¿Por qué razón la mayor parte de las CPU actuales tienen frecuencias de reloj inferiores a los 4 GHz?					

□ 14.3	¿Que ocurre con el coste y la disipación de energia cuando se implementa la misma microarquitectura sobre una tecnología de fabricación más avanzada?				
□ 14.4	¿A qué dedican los procesadores actuales la gran cantidad de transistores extra disponibles en comparación a los primeros procesadores?				
Problem	a 15				
Indica	cuál o cuáles de las siguientes afirmaciones son CIERTAS. Contesta NINGUNA ue ninguna lo es.				
	programación multihilo tiene poca utilidad en sistemas con un único núcleo sin acidades de multihilo simultáneo.				
B) La t	ecnología de multihilo simultáneo es equivalente a disponer de varios núcleos.				
	extensiones SIMD permiten mejorar el rendimiento de programas multihilo, o no de programas con un solo hilo de ejecución.				
	disponer de varios núcleos en un procesador mejora la productividad, pero no el npo de respuesta de los programas que se ejecutan cuando estos son monohilo.				
	nuro de memoria impide que el número de núcleos de un procesador crezca por ima de un cierto límite.				
Problem	a 16				

Indica cuál o cuáles de las siguientes afirmaciones son CIERTAS. Contesta NINGUNA si crees que ninguna lo es.

- **A)** Según la clasificación establecida por la taxonomía de *Flynn*, un monoprocesador ejecutando un S. O. monotarea se corresponde con una arquitectura de tipo SIMD.
- **B)** La GPU de los ordenadores personales modernos son un ejemplo de arquitectura SIMD, según la clasificación establecida por la taxonomía de *Flynn*.
- **C)** Según la taxonomía de *Flynn*, la arquitectura MIMD es la generalización de la arquitectura *von Neumann*, representada en los equipos actuales con varios núcleos o varios procesadores.

D)	Jna aplicación con varios hilos tendrá un mayor rendimiento si sus hilos se pueder
	jecutar en paralelo.

- E) Para un programa monohilo es más interesante disponer de un *pipeline* (o paralelismo a nivel de instrucción) de gran rendimiento antes que disponer de paralelismo a nivel de hilo.
- **F)** La tecnología *Simultaneous Multithreading* consiste en que sin hacer ningún tipo de replicación un núcleo pueda trabajar sobre dos hilos simultáneamente.

Problema 1	17		
i iobicina i			

Indica cuál o cuáles de las siguientes afirmaciones son CIERTAS. Contesta NINGUNA si crees que ninguna lo es.

- A) La técnica de segmentación consiste en dividir la ejecución de instrucciones en etapas y estas etapas trabajan secuencialmente para obtener un incremento de rendimiento.
- **B)** Cuando se realiza una llamada al sistema operativo, una interrupción o una excepción, se ejecuta un manejador ubicado en el espacio de direcciones de la tarea.
- **C)** Las interrupciones no enmascarables se atienden siempre.
- **D)** Las CPU que gracias a la replicación de componentes son capaces de trabajar en cada etapa de segmentación sobre varias instrucciones simultáneamente reciben el nombre de *superescalares*.
- E) La CPU con nivel de privilegio de usuario puede acceder a las direcciones de memoria asociadas al sistema operativo.

Problema 18. _

El empleo de VirtualBox como hipervisor permite la ejecución de una máquina virtual Linux en los equipos de prácticas. ¿Qué tipo de hipervisor es VirtualBox, tipo 1 o tipo 2? ¿Por qué?