
# Tema 2. Sistemas digitales

## **Ejercicios**

#### 1 Sistemas combinacionales

Calcula la tabla de verdad del siguiente circuito.




¿Qué operación lógica básica se realiza entre las entradas A y B?

S = A xor B

## 2 Sistemas combinacionales

Calcula la tabla de verdad del siguiente circuito.




¿Qué operación lógica básica se realiza entre las entradas A y B?

S = 0

## 3 Sistemas combinacionales

Calcula la tabla de verdad del siguiente circuito.




¿Qué operación lógica básica se realiza entre las entradas A y B?

S = A xor B

## 4 Sistemas combinacionales

Dado el circuito mostrado en la siguiente figura:



¿Qué valor se obtendrá en la salida S? Responder en decimal.

6

#### 5 Sistemas combinacionales

Diseña un circuito que dados dos números naturales de 1 bit A y B ponga la salida a uno cuando A sea mayor que B. Puede haber múltiples soluciones válidas.

$$S = A \cdot \sim B$$

## 6 Sistemas combinacionales

Diseña un circuito que ponga la salida a uno cuando el número de tres bits que recibe como entrada sea mayor que 5. Puede haber múltiples soluciones válidas.

$$S = E2 \cdot E1 \cdot \sim E0 + E2 \cdot E1 \cdot E0$$

## 7 Sistemas combinacionales

Diseña un circuito que ponga la salida a uno cuando el número de tres bits que recibe como entrada sea par (el cero se considera par). Puede haber múltiples soluciones válidas.

$$S = \sim E0$$

#### 8 ALU

A una ALU de 4 bits análoga a la vista en clase se le pide realizar varias operaciones sobre los operandos naturales A=4 y B=12. Indicar el resultado en binario de las operaciones y el de los bits de estado. Nota: el valor de los bits de *carry* y *overflow* debe ignorarse en las operaciones no aritméticas y puede indicarse con un guion.

```
SUMA \rightarrow Resultado = 0000
                                   ZCOS =
                                              1100
RESTA \rightarrow Resultado = 1000
                                   ZCOS =
                                              0111
AND→ Resultado =
                      0100
                                   ZCOS =
                                              0 - -0
OR→ Resultado =
                      1100
                                   ZCOS =
                                              0--1
XOR→ Resultado =
                      1000
                                   ZCOS =
                                              0 - -1
```

#### 9 ALU

Una ALU de 6 bits análoga a la vista en clase tiene todas sus entradas a 1 a excepción de las entradas a<sub>4</sub>, a<sub>3</sub>, a<sub>2</sub>, a<sub>1</sub> y a<sub>0</sub>. Indica el resultado de la ALU en decimal, interpretado como natural e interpretado como entero, así como el valor de los bits de estado.

Natural:	33	Entero: -31	ZCOS: 0101

#### **10 ALU**

Una ALU de 4 bits similar a la vista en clase realiza una operación aritmético-lógica tras la que los bits del registro de estado quedan con los siguientes valores: ZCOS = 1110. Se sabe que todas las señales de entrada están a 0 a excepción de a<sub>3</sub>, b<sub>3</sub>, OP<sub>0</sub> y OP<sub>1</sub>, de las que se desconoce su valor. Teniendo en cuenta la información proporcionada, ¿cuál será el valor de las señales a<sub>3</sub>, b<sub>3</sub> y OP<sub>1</sub>?

```
a_3 = 1 b_3 = 1 Op_1 = 1
```


## **11 ALU**

Se desea construir una ALU que sea capaz de operar con números enteros expresados en complemento a 2 en el rango [-1024, 1023], ¿cuántos sumadores elementales son necesarios para construir esta ALU?

11


## 12 Sistemas secuenciales

Dibujar el cronograma correspondiente a la salida del siguiente circuito. Suponer que en el instante inicial la salida del biestable es cero. S = A negada hasta el flanco ascendente de CLK, después coincide con A.



#### 13 Sistemas secuenciales

Dibujar el cronograma correspondiente a la salida del siguiente circuito. Suponer que en el instante inicial la salida de los biestables es cero. S = Z desde t = 0 a primer flanco de CLK. Entre primer flanco de CLK y el segundo flanco S = 1. A partir del segundo flanco de CLK S = 0.



#### 14 Sistemas secuenciales

En el siguiente cronograma, indicar el valor de cada señal a lo largo del tiempo para transferir el contenido del registro A al registro B, y posteriormente, la transferencia del registro C al A. Sólo se pueden activar o desactivar las señales en los instantes indicados con línea discontinua. La transferencia se realiza través de un único bus compartido.

