TECNOLOGÍA ELECTRÓNICA DE COMPUTADORES

2º Curso – GRADO EN INGENIERÍA INFORMÁTICA EN TECNOLOGÍAS DE LA INFORMACIÓN

Tema 5. Circuitos integrados digitales: familias lógicas.

Lección 8. Familias lógicas. Características eléctricas y compatibilidad. Tipos de salidas



Lección 8. Familias lógicas. Características eléctricas y compatibilidad. Tipos de salidas

- 8.1 Definiciones. Parámetros y características básicas
- 8.2 Tecnología TTL
- 8.3 Tecnología CMOS
- 8.4 Interconexión entre familias lógicas



Bibliografía de la lección

Lectura clave:

Thomas L.Floyd. Fundamentos de sistemas digitales.

Ed. Prentice Hall - Pearson Education.

Tema 14. Tecnologías de los circuitos integrados. Apartados 14.1. a 14.5.

Otros:

Enlaces a características de circuitos integrados digitales de vendedores o fabricantes

Ejemplos:

- Serie 74xxx http://www.futurlec.com/IC74Series.shtml
- Serie 40xxx http://www.futurlec.com/IC4000Series.shtml
- NXP Serie 74HC/T: http://ics.nxp.com/products/hc/all/



8.1 Definiciones. Parámetros y características básicas

- Los niveles lógicos en las puertas reales se traducen en dos estados diferentes (1 y 0) para el circuito electrónico con el que se construyen los circuitos
- Principales características eléctricas y parámetros de un circuito integrado digital son:
 - Tensión(es) de alimentación permitida(s), consumo y disipación de potencia
 - Definición de los niveles lógicos "1" (High o Alto) y "0" (Low o Bajo).
 - Inmunidad al ruido y margen de ruido
 - Corrientes de entrada y salida. Carga, fan-in y fan-out
 - Retardo de propagación. Velocidad de conmutación
 - Según la tecnología, los tipos de salidas
 - Además, es conveniente conocer la estructura interna



Familias lógicas

- Según su estructura interna, y los componentes electrónicos constitutivos, los circuitos digitales se clasifican en FAMILIAS LÓGICAS:
 - TTL (Transistor-Transistor Logic o lógica transistor-transistor), construido internamente con transistores bipolares
 - CMOS (Complementary-MOS, o MOS complementarios), construido internamente con MOSFET de canal P y canal N
 - Otras familias lógicas bipolares: ECL (Emitter Coupled Logic)
 - Otras familias lógicas MOS: PMOS, NMOS, E²CMOS
 - Las más utilizadas son TTL y CMOS
 - Se analizarán los diferentes parámetros comparando las dos principales familias
 - Como complemento, es interesante estudiar la constitución interna de ambas




<u>Alimentación</u>

- Tensión de alimentación. El fabricante proporciona los márgenes de +V_{CC} válidos.
- Consumo. Se distingue entre:
 - Consumo estático (si la salida está fija): el valor depende de si está a "1" o a "0"
 - Consumo dinámico (durante las transiciones)
- El consumo real, depende de la frecuencia de trabajo, número de puertas en la salida y otros factores: dispersión, temperatura ...
- Consumo estático

Se suelen proporcionar los siguientes niveles:

- Con salida a estado alto I_{CCH}
- Con salida a estado bajo I_{CCL}
- Valor medio $I_{\text{CC-MEDIO}}$ o I_{CC}
- Potencia disipada (estática): P_D=V_{CC}·I_{CC}





Alimentación

TTL

Tensión de alimentación

- V_{CC} =+5 V ± 5% 4,75 V ≤ V_{CC} ≤ 5,25 V

Consumo estático (serie TTL estándar):

- Con salida a estado alto I_{CCH}= 1 mA
- Con salida a estado bajo I_{CCL}= 3 mA
- Valor medio I_{CC-MEDIO}= 2 mA

Potencia disipada (estática):

- P_D=V_{CC}·I_{CC-MEDIO}= 10 mW (s. estándar)

CMOS

Tensión de alimentación $V_{cc} = 3 V a 15 V$.

Hay circuitos CMOS alimentados desde casi 1 V

Consumo:

- Consumo estático muy pequeño (nA)
- Consumo depende de $V_{\rm CC}$

Si V_{CC} baja, I_{CC} baja

- Consumo principal es dinámico (hasta 99%):

Depende de la frecuencia (f)

Si f sube, I_{CC} sube

Potencia disipada (estática) típica:

- $P_D = V_{CC} \cdot I_{CC} = 25 \text{ nW}$



Niveles lógicos: tensiones

Varían según las series de fabricación, incluso dentro de una tecnología

Es conveniente comprobar los valores en los circuitos utilizados

El fabricante proporciona unos valores límites de tensión de trabajo en entrada (para interpretar los niveles correctamente) y en salida (valores que asegura el fabricante)

- Entrada: V_{IH} = Tensión mínima del estado alto, V_{IL} = Tensión máxima del estado bajo
- Salida: V_{OH} = Tensión mínima a estado alto, V_{OI} = Tensión máxima a estado bajo

$+V_{CC}$ **ENTRADA** SALIDA $+V_{CC}$ +V_{cc} Si está a "1" (HIGH) se Se interpreta un "1" garantiza esta tensión lógico (HIGH) V_{IH} El circuito solo pasa No hay seguridad de por esta zona en las cómo se interpreta transiciones V_{IL} V_{OL} Se interpreta un "0" Si está a "0" (LOW) se lógico (LOW) garantiza esta tensión 0




Niveles lógicos: compatibilidad en tensiones y margen de ruido

 Los valores límites de trabajo garantizan que al conectar una salida a una entrada todo funciona correctamente. Así, siempre se tiene:

$$V_{OH} > V_{IH}$$

 $V_{OL} < V_{IL}$

- En los circuitos puede inducirse ruido no deseado.
- La INMUNIDAD AL RUIDO es la capacidad de un circuito de ser inmune al ruido. Se mide mediante el <u>margen de ruido</u> que es la amplitud máxima de una perturbación admisible entre la salida de un puerta y la entrada de la siguiente



- <u>Margen de ruido.</u> La diferencia entre los valores anteriores indica el margen en que podría afectar el ruido sin que el circuito tenga errores en interpretar los niveles.
 - Margen de ruido en estado alto: $MR_H = V_{OH} V_{IH}$
 - Margen de ruido en estado bajo: $MR_L = V_{IL} V_{OL}$




Niveles lógicos: Corrientes de entrada y salida

El fabricante proporciona unos valores de corriente MÍNIMOS GARANTIZADOS en la salida, y unos valores de corriente MÁXIMOS consumidos por las entradas.

- Entrada: I_{IH} = Corriente de entrada en estado alto, I_{IL} = Corriente de entrada del estado bajo
- Salida: I_{OH} = Corriente de salida de estado alto, I_{OL} = Corriente de salida del estado bajo
- Comparando ambos valores sabemos cuántas entradas se pueden conectar a una salida

CRITERIO DE SIGNOS UTILIZADO:

- Las corrientes son positivas si son entrantes hacia el circuito
- Entrada: $I_{IH} > 0$ $I_{IL} < 0$
- Salida: I_{OH} < 0 I_{OI} > 0




FORMA ALTERNATIVA DE VER CUÁNTAS PUERTAS PODEMOS CONECTAR:

- Carga unitaria: es la carga que para una salida supone una puerta de su misma familia
- Fan-in: número de cargas unitarias a que equivale la entrada de una puerta cualquiera
- Fan-out: número de cargas unitarias que una puerta puede alimentar desde su salida




Familia TTL. Niveles lógicos: tensiones, margen de ruido y corrientes

Tensiones de entrada y salida **ENTRADA SALIDA** +5 V +5 V "1" lógico "1" lógico (HIGH) V_{OH} (HIGH) 2,4 V V_{IH} 2 V Sólo en Dudoso transiciones (Prohibido) V_{IL} (Prohibido) 0,8 V V_{OL} "0" lógico 0,4 V "0" lógico (LOW)



Corrientes de entrada y salida

0



(LOW)

Cálculo del Fan-out

Estado alto: Fan-out_H =400 μ A/40 μ A=10


Estado bajo: Fan-out, =16 mA/1,6 mA=10

 $Fan-out = min(Fan-out_H, Fan-out_L)=10$




Familia CMOS. Niveles lógicos: tensiones y margen de ruido

Tensiones de entrada y salida



Margen de ruido



Estado alto: $MR_{H} \cong V_{CC} = 0.7 \cdot V_{CC} = 0.3 \cdot V_{CC}$


Estado bajo: $MR_L=\cong 0,3\cdot V_{CC}-0=0,3\cdot V_{CC}$

Margen de ruido: MR ≅ 0,3·V_{CC}



CMOS: Corrientes de entrada y salida. Fan-in y Fan-out

Corrientes de entrada y salida




- No hay consumo estático ni en la entrada ni en la salida, pero sí hay consumo dinámico en las transiciones (por la carga/descarga de capacidades parásitas)
- Puede dar/absorber una corriente de unos pocos mA (depende de V_{CC} y del circuito CMOS particular). El estándar son \pm 0,5 mA para 5V.
- Como en las entradas no hay consumo estático no tiene sentido definir el Fan-in (sería cero)
- El Fan-out (puertas que se pueden conectar en la salida) está limitado por el consumo en las transiciones
 - Depende de la frecuencia de trabajo
 - Valor típico: 50



Tiempo de propagación y velocidad de conmutación

El tiempo de propagación indica el retardo en la respuesta de una puerta. Se define:

- Tiempo de propagación de estado bajo a estado alto (t_{PLH})
- Tiempo de propagación de estado alto a estado bajo (t_{PHL})
- El valor medio es el tiempo de propagación o de conmutación
- A menor tiempo de propagación mayor velocidad de conmutación



$$t_{\rm C}$$
 (tiempo de conmutación)=
$$\frac{t_{\rm PLH} + t_{\rm PHL}}{2}$$

Los tiempos aumentan en función del consumo a la salida (número de puertas conectadas a la salida)




Etapas de Salida en TTL

- Las estructuras básicas en TTL son inversoras
- Se agrega una etapa de salida para aumentar la capacidad de corriente de la salida.
- Tipos de salidas: totem-pole, colector abierto, pull-up y triestado

Salida en totem-pole

- Es la más usual (si no se indica nada, la salida es totem-pole)
- Si SALIDA=1, T₄ saturado y T₃ cortado
- Si SALIDA=0, T₄ cortado y T₃ saturado
- No se pueden unir salidas, ya que se estropean las salidas por sobrecorriente si no coinciden los niveles unidos







Salida en Colector abierto (C.A.)

- Sólo tiene un transistor T
- Si SALIDA=0, T saturado y V_{OUT}=0
- Si SALIDA=1, T cortado
- Hay que colocar fuera una resistencia
 (R_{PULL-UP}) a +V_{CC} para tener tensión con el 1
- Permite elevar la tensión.
- Se pueden unir salidas. Cualquiera que esté a cero fuerza el cero en la salida (equivale a hacer una AND)

Salida en pull-up

- Similar al colector abierto, salvo que la resistencia de pull-up es interna y está conectada a +5V
- No permite elevar la tensión.
- No se pueden unir salidas.









Salida Triestado

- Similar a la salida en totem-pole, excepto en que una línea de control "extra" permite cortar los dos transistores de la salida T₃ y T₄
- En esta situación la salida no está conectada ni a 0 ni a 1, presentando un estado de desconexión o alta impedancia (se denota por Z en la tabla de verdad)
- Se pueden unir salidas con el control adecuado de las señales de triestado
- Ejemplo: inversor con salida triestado

Enable	Е	S
0	0	1
0	1	0
1	X	Z







SERIES TTL (valores de P_D y t_C orientativos)

TTL estándar (P_{disipada}=10mW/puerta, t_{conmutación}=10ns). Obsoleta

TTL Schottky (20mW/puerta, 3ns) "Letra S". Obsoleta

TTL de bajo consumo (1mW/puerta, 33ns) "Letra L"

TTL Schottky de bajo consumo (2mW/puerta, 10ns) "Letras LS"

TTL Schottky avanzada "Letras AS" y TTL Schottky avanzada de bajo consumo "Letras ALS"

Nomenclatura: 54(Militar)/74(Comercial) Letras(Serie) XXX(Función)

(-55°C a 125°C) (0°C a 75°C)

Ejemplos: 54L004 74ALS001 54002



SERIES CMOS

4000 y 4000B (buffered). Es la serie original CMOS $V_{\rm CC}$ =3-15V

C.CMOS V_{CC}=4-15V

HC. High Current CMOS, 12 ns, compatible con TTL en salidas

HCT. High Speed CMOS, totalmente compatible con TTL

ALVC. Low Voltage (V_{CC}=1,65 a 3,3 V)

AUC. Ultra Low Voltage (V_{CC}=0,8 a 2,7V)

AHC. Advanced High Speed CMOS. 3ns

LCX/LVX. CMOS con V_{cc}=3V /3,3V, soporta hasta 5 en entradas

LVQ. Low Voltage (V_{CC}=3,3V)


LVC . Low Voltage (V_{CC}=1,65 a 3,3V), soporta hasta 5 en entradas

Nomenclatura: Fabricante+Serie XXX(Función). Ejemplos: HEF4027 CD4069




8.2 Tecnología TTL


Puerta NOT (Inversor)



- Estructura de Inversor básico
- Se agrega usualmente una etapa de salida

FUNCIONAMIENTO









Puerta NAND

- Elemento básico: transistor multiemisor
- Si hay corriente por cualquier emisor, el transistor se satura





FUNCIONAMIENTO

- Cualquier entrada a 0 satura T₁:
 - T₁ Saturado, T₂ cortado
 - Salida a 1
- Todas las entradas a 1:
 - T₁ Cortado, T₂ saturado
 - Salida a 0

Tabla	E ₁	E ₂	S	
de	0	0	1	
verdad	0	1	1	
Veruau	1	0	1	
	1	1	\cap	



Etapas de salida: totem-pole **FUNCIONAMIENTO** +5 V - T_2 saturado $\Rightarrow T_3$ saturado, T_4 cortado Salida a cero - T_2 cortado $\Rightarrow T_3$ cortado, T_4 saturado Salida a uno OH T_2 - T₃ y T₄ amplifican la corriente de salida - El diodo garantiza que no se satura T₄ a la vez que T₃





FUNCIONAMIENTO

Etapas de salida: colector abierto


+5 V - T_2 saturado $\Rightarrow T_3$ saturado Salida a cero + V_{CC} - T_2 cortado $\Rightarrow T_3$ cortado Salida a uno R_{PULL-UP} T_2 - Una resistencia externa (de pull-up) permite ajustar la tensión de salida a nivel 1









Universidad de Oviedo - Escuela Politécnica de Ingeniería de Gijón



8.3 Tecnología CMOS (Complementary-MOS)


Las puertas se construyen con MOSFET de canal-N y de canal-P trabajando en conmutación (corte-saturación)









Puerta NOT (Inversor)




FUNCIONAMIENTO

















8.4 Interconexión entre familias lógicas


- Compatibilidad e interfaces entre TTL y CMOS. Casos de estudio:
 - Salida TTL Entrada CMOS
 - Salida CMOS Entrada TTL

Salida TTL - Entrada CMOS (ALIMENTADO A +5V): NO COMPATIBLE





Solución en el caso de TTL con salida en colector abierto




Dado el escaso consumo de CMOS en las entradas no suelen existir problemas de corriente.



Soluciones en el caso de TTL con salida en totem-pole

Soluciones válidas (para cualquier V_{CC} en CMOS):

- Se conecta una etapa intermedia de amplificación no inversora (dos NPN) alimentada a la misma tensión que CMOS (solución poco práctica)
- 2. Se conecta una etapa intermedia inversora, con un transistor NPN, alimentada a la misma tensión que CMOS y se invierte la lógica



Solución óptima para 5V:

3. Se utilizan series HCT, VHCT Ó FCT (la "T" indica familias lógicas CMOS compatibles en entradas y salidas con TTL; se alimentan a 5V)

NOTA: La capacidad de entrada de las puertas CMOS afecta a los tiempos de subida, bajada y retardos; por tanto, el número de entradas que pueden conectarse a la salida TTL depende de la velocidad que se desee en el sistema.




<u>Salida CMOS – Entradas TTL: compatible en tensiones</u>

SALIDA: CMOS (Vcc=5V) **ENTRADA: TTL** Vcc Válido **ALTO** $V_{OH MIN}$ 99%Vcc **ALTO Prohibido** $V_{\text{IH MIN}}$ 2 **Prohibido** 0,8 $V_{IL\;MAX}$ V_{OL MAX} **BAJO BAJO**



¿Cuántas entradas se pueden conectar a una salida?



- Si tenemos el FAN-IN de las entradas TTL, habría que referir el comportamiento de la salida CMOS a la serie TTL estándar:

$$FAN-OUT_{H}=|I_{OH CMOS}| / |I_{IH TTL}|$$

$$FAN-OUT_{L}=|I_{OL CMOS}| / |I_{IL TTL}|$$

Series CMOS:

- En ocasiones se especifica el FAN-OUT referido a TTL.
- En otras ocasiones se especifica el valor de I_{OL} e I_{OH} para <u>Carga TTL.</u>
- Ejemplo:

$$I_{OH CMOS carga TTL} = -4.0 \text{ mA}$$

 $I_{OL CMOS carga TTL} = 4.0 \text{ mA}$

$$FAN-OUT_{H} = 4.0 \text{ mA} / 0.04 \text{ mA} = 100$$

FAN-OUT_L=
$$4.0 \text{ mA} / 1.6 \text{ mA} = 2.5$$

2 (el problema aparece a nivel bajo)

Posible solución: Agregar una etapa inversora con NPN e invertir la lógica

