


iter26b: caché de 16 KB, 4 vías, no bloqueante, SKY130 HD, 16 macros SRAM, aprobada a 188 MHz
Diseño físico GDSII (Cache_16384B_assoc4_sram.gds) visto en KLayout 0.30.7



HOJA DE APROBACIÓN

cifras de diseño y violaciones de los informes de Cadence Innovus 21.16;
tiempos de Cadence Tempus 23.14 (SI, Quantus RC), ver APROBACIÓN

DISEÑO

Tamaño chip	2.90 x 2.90 mm (8.41 mm2)
Proceso	SKY130 HD celdas estándar
Celdas	196,962 lógicas
	+160,931 físicas (decap/tap/diodo)
Macros SRAM	16 x 32x256 (caché 16 KB, 4 vías)
Reloj	5.300 ns (189 MHz)

VIOLACIONES

Marcadores DRC de ruteo	0
Violaciones de antena	0

TOTAL de violaciones	0

APROBACIÓN (Tempus, SI, ambas esquinas)

Reloj 5.300 ns (188.7 MHz), propagado, con SI
Setup ss_n40C_1v76, rc_slow +10%, macro x1.5
Hold ff_n40C_1v95, rc_fast -10%, macro x0.67
SPEF de Quantus; E/S ref-pin, ent 0.70 / sal 0.30 ns

	5.3 ns	5.5 ns
holgura reg2reg	+0.015	+0.010 ns
holgura reg2out	+1.118	+1.319 ns
holgura in2reg	+0.944	+1.144 ns
holgura hold	+0.075	+0.075 ns
rutas en falta	0	0

DRC de ruteo 0 / antena 0 (Innovus)
DRC KLayout: 9 ítems fuera de las macros, todos
artefactos conocidos de borde de macro / vía
LVS (magic+netgen): 197,438 = 197,438 dispositivos,
+64 redes wmask1 de macro (atadas) solamente
IR Voltus: VDD 22 / VSS 22.6 mV peor (límite 52.8)
EM Voltus: 0 elementos sobre el límite
Sim. compuertas @5.3 ns: pruebas 1 a 10 OK, 221,500 p