

SISTEMAS DIGITALES PROGRAMABLES

Ingeniería Electrónica
Departamento de Automática y Electrónica



ACREDITACIÓN
INSTITUCIONAL
DE ALTA CALIDAD
Vigilada MinEduación.
Res. No. 16740, 2017/0021.

PROYECTOS FINALES



PROYECTO - A

MEDIDOR DE DISTANCIA POR ULTRASONIDO

- Se requiere diseñar un equipo que permita medir la DISTANCIA entre un equipo sensor y un objeto. Es necesario generar una alarma en el momento que la variable sobrepase un valor de referencia.
- El equipo debe permitir:
 - Mostrar la distancia en cm o en mts dependiendo de un pulsador de selección (desde un teclado matricial),
 - Medir distancia desde 0 a 100cm,
 - Tener la precisión de ± 1 cm,
- Por medio de una entrada de 4 bits se ingresará el valor de referencia para generar una alarma (este valor es de 3 Dígitos BCD), El ingreso de la referencia se realizará DIGITO por DIGITO creando una secuencia de ingreso.
- Se debe visualizar en la pantalla el valor de la distancia actual y el valor de referencia (para la alarma).
- Cuando se active la alarma se debe visualizar en un bit la activación de la alerta.
- Debe presentar el resultado tanto en binario como decodificado para displays 7-segmentos.
- Deberá utilizar los bloques vistos en clase para realizar las multiplicaciones y divisiones que se requieran.

NOTA:

1- Deben ser contruidos a partir de Componentes Hardware Diseñados por el Equipo.

2- No se permite el uso de ciclos FOR o WHILE dentro de la descripción de los Bloques PROCESS.

3- No se permiten Diagrama de Bloques como Método de Interconexión. Debe ser usada la descripción a nivel de compuertas (ESTRUCTURAL) para realizar la conexión de los distintos bloques que se construyan.



PROYECTO - B

TERMÓMETRO DIGITAL

- Se requiere diseñar un equipo que permita medir la temperatura de un entorno o elemento. Es necesario generar una alarma en el momento que la variable sobrepase un valor de referencia.
- El equipo debe permitir:
 - Mostrar la temperatura en °C o en °F dependiendo de un pulsador de selección (desde un teclado matricial),
 - Medir temperaturas desde 0 a 150°C,
 - Tener la precisión de $\pm 1^\circ\text{C}$,
- Por medio de una entrada de 4 bits se ingresará el valor de referencia para generar una alarma (este valor es de 3 Dígitos BCD), El ingreso de la referencia se realizará DIGITO por DIGITO creando una secuencia de ingreso.
- Se debe visualizar en la pantalla el valor de la temperatura actual y el valor de referencia (para la alarma).
- Cuando se active la alarma se debe visualizar en un bit la activación de la alerta.
- Debe presentar el resultado tanto en binario como decodificado para displays 7-segmentos.
- Deberá utilizar los bloques vistos en clase para realizar las multiplicaciones y divisiones que se requieran.

NOTA:

1- Deben ser contruidos a partir de Componentes Hardware Diseñados por el Equipo.

2- No se permite el uso de ciclos FOR o WHILE dentro de la descripción de los Bloques PROCESS.

3- No se permiten Diagrama de Bloques como Método de Interconexión. Debe ser usada la descripción a nivel de compuertas (ESTRUCTURAL) para realizar la conexión de los distintos bloques que se construyan.



PROYECTO - C

MEDIDOR DE PRESIÓN

- Se requiere diseñar un equipo que permita medir la PRESIÓN de un entorno o elemento. Es necesario generar una alarma en el momento que la variable sobrepase un valor de referencia.
- El equipo debe permitir:
 - Mostrar la presión en PSI o en kPa dependiendo de un pulsador de selección (desde un teclado matricial),
 - Medir presiones desde 0 a 40 kPa,
 - Tener la precisión de $\pm 1\text{kPa}$,
- Por medio de una entrada de 4 bits se ingresará el valor de referencia para generar una alarma (este valor es de 3 Dígitos BCD), El ingreso de la referencia se realizará DIGITO por DIGITO creando una secuencia de ingreso.
- Se debe visualizar en la pantalla el valor de la temperatura actual y el valor de referencia (para la alarma).
- Cuando se active la alarma se debe visualizar en un bit la activación de la alerta.
- Debe presentar el resultado tanto en binario como decodificado para displays 7-segmentos.
- Deberá utilizar los bloques vistos en clase para realizar las multiplicaciones y divisiones que se requieran.

NOTA:

1- Deben ser contruidos a partir de Componentes Hardware Diseñados por el Equipo.

2- No se permite el uso de ciclos FOR o WHILE dentro de la descripción de los Bloques PROCESS.

3- No se permiten Diagrama de Bloques como Método de Interconexión. Debe ser usada la descripción a nivel de compuertas (ESTRUCTURAL) para realizar la conexión de los distintos bloques que se construyan.



ENTREGABLES

El informe será elaborado en formato IFAC o IEEE presentando la siguiente información:

1. Análisis de la entradas y salidas del sistema.
2. Diagrama de Bloques.
3. Seudocódigo de la Función Principal y de Funciones intermedias que fueron necesario construir.
4. Cartas ASM de la Función Principal y de Funciones intermedias.
5. Análisis de los Estados.
6. Análisis de las Salidas Condicionadas y No-Condicionadas.
7. Explicación de cada bloque de código descrito en VHDL.
8. Indicar cuales criterios de optimización de área fueron usados. Por que se usaron? y en Cuales Bloques VHDL fueron aplicados.?
9. Cantidad de Bloques Lógicos Utilizados en la FPGA.
10. Cantidad máxima de paginas del informe (3 paginas).
11. Los Gráficos como diagramas, Tablas y el Código Fuente será entregado en ANEXOS.

La nota del Proyecto será asignada en relación a la siguiente ponderación:

- Informe 30%
- Sustentación 35%
- Funcionamiento del diseño 35%

Fecha Máxima de Entrega: 23 de Noviembre de 2021



FECHAS DE ENTREGA

PRIMERA ENTREGA: Fecha de Entrega: 9 de Noviembre.

1. Análisis de la entradas y salidas del sistema.
2. Diagrama de Bloques.
3. Seudocódigo de la Función Principal y de Funciones intermedias que fueron necesario construir.
4. Cartas ASM de la Función Principal y de Funciones intermedias.
5. Análisis de los Estados.
6. Análisis de las Salidas Condicionadas y No-Condicionadas.

SEGUNDA ENTREGA: Fecha de Entrega: 16 de Noviembre.

1. Explicación de cada bloque de código descrito en VHDL.
2. Indicar cuales criterios de optimización de área fueron usados. Por que se usaron? y en Cuales Bloques VHDL fueron aplicados.?

TERCERA ENTREGA: Fecha de Máxima de Entrega: 23 de Noviembre.

1. Informe Versión Final.
2. Sustentación.
3. Funcionamiento.

Fecha Máxima de Entrega: 23 de Noviembre de 2021



EN MARCHA

#JuntosSomosMásFuertes