## Diseño e implementación de una CPU con el ISA básico de RISC-V: RV32I

Gamino del Río, Iván González Escobar, Ángel Jiménez Arribas, Miguel

## **Especificaciones**

Antes de comenzar, cabe mencionar que estas especificaciones son provisionales y están sujetas a cambios propuestos por el tribunal, o por falta de tiempo durante la realización del proyecto.

- Implementación en VHDL de todas las instrucciones del ISA RV32I establecidas en el siguiente apartado. Específicamente:
  - Operaciones inmediatas.
  - o Operaciones entre registros.
  - O NOP.
  - Saltos incondicionales.
  - Saltos condicionales.
  - Instrucciones de lectura y escritura en memoria.
- Implementación de los 32 registros de propósito general y el contador de programa (PC).
- Implementación de una unidad de control que decodifique las instrucciones implementadas y se comunique con la ALU configurando su ejecución.
- Implementación de una pequeña memoria RAM a partir de la cual se puedan realizar las baterías de pruebas (testbench).

## Descripción

27 26 22 21

Este proyecto consiste en la realización de una CPU con el ISA RISC-V más sencillo: RV32I[1]. Para mayor simplicidad, incluso se eliminarán algunas instrucciones más, tal y como se indica en la propia especificación (capítulo 2, página 9), quedando solamente las que pueden verse en la <u>figura inferior</u>.

8 7 6

17 16 15 14 12 11 10

jump target					opcode	J-type
rd	LUI-immediate			opcode	LUI-type	
rd	rs1	imm[11:7]	imm[6:0]	funct3	opcode	I-type
mm[11:7]	rs1	rs2	imm[6:0]	funct3	opcode	B-type
rd	rs1	rs2	funct10		opcode	R-type
rd	rs1	rs2	rs3	funct5	opcode	R4-type
		Control '	Transfer Instruct	ions		
imm25						J imm25
		in	nm25	- III	1101111	JAL imm25
imm12hi	rs1	rs2	imm12lo	000	1100011	BEQ rs1,rs2,imm12
imm12hi	rs1	rs2	imm12lo	001	1100011	BNE rs1,rs2,imm12
imm12hi	rs1	rs2	imm12lo	100	1100011	BLT rs1,rs2,imm12
imm12hi	rs1	rs2	imm12lo	101	1100011	BGE rs1,rs2,imm12
imm12hi	rs1	rs2	imm12lo	110	1100011	BLTU rs1,rs2,imm12
imm12hi	rs1	rs2	imm12lo	111	1100011	BGEU rs1,rs2,imm12
rd	rs1	1	imm12		1101011	JALR.C rd,rs1,imm12
rd	rs1	imm12		001	1101011	JALR.R rd,rs1,imm1;
ra	181		minima.			
rd	rs1	Men	imm12	010	1101011	JALR.J rd,rs1,imm12
rd	rs1		imm12 nory Instructions imm12	010	1101011	LW rd,rs1,imm12
rd	rs1	Men	imm12	010	1101011	
rd rd imm12hi	rs1 rs1	rs2	imm12 nory Instructions imm12 imm12lo Compute Instruct	010 010 010	0000011 0100011	LW rd,rs1,imm12 SW rs1,rs2,imm12
rd rd imm12hi rd	rs1 rs1 rs1	rs2	imm12 nory Instructions imm12 imm12lo	010 010 010	0000011 0100011	LW rd,rs1,imm12 SW rs1,rs2,imm12 ADDI rd,rs1,imm12
rd rd imm12hi rd rd rd	rs1 rs1 rs1 rs1	rs2	imm12 nory Instructions imm12 imm12lo Compute Instruct imm12 shamt	010 010 010 tions 000 001	0000011 0100011 0010011 0010011	LW rd,rs1,imm12 SW rs1,rs2,imm12 ADDI rd,rs1,imm12 SLLI rd,rs1,shamt
rd rd imm12hi rd	rs1 rs1 rs1	rs2	imm12 nory Instructions imm12 imm12lo Compute Instruct imm12 shamt imm12	010 010 010 2ions 000 001 010	0000011 0100011 0010011 0010011 0010011	LW rd,rs1,imm12 SW rs1,rs2,imm12 ADDI rd,rs1,imm12 SLLI rd,rs1,shamt SLTI rd,rs1,imm12
rd rd imm12hi rd rd rd	rs1 rs1 rs1 rs1	rs2	imm12 nory Instructions imm12 imm12lo Compute Instruct imm12 shamt imm12 imm12 imm12	010 010 010 cions 000 001 010 011	0000011 0100011 0010011 0010011 0010011 001001	LW rd,rs1,imm12 SW rs1,rs2,imm12 ADDI rd,rs1,imm12 SLLI rd,rs1,shamt SLTI rd,rs1,imm12 SLTIU rd,rs1,imm12
rd rd imm12hi rd rd rd rd rd rd rd	rsl rsl rsl rsl rsl	rs2 Integer C	imm12 nory Instructions imm12 imm12lo Compute Instruct imm12 shamt imm12	010 010 010 cions 000 001 010 011 100	0000011 0100011 0010011 0010011 0010011 001001	LW rd,rs1,imm12 SW rs1,rs2,imm12 ADDI rd,rs1,imm12 SLLI rd,rs1,shamt SLTI rd,rs1,imm12 SLTIU rd,rs1,imm12 XORI rd,rs1,imm12
rd rd imm12hi rd rd rd rd rd rd rd rd rd	rs1 rs1 rs1 rs1 rs1 rs1 rs1 rs1 rs1	rs2	imm12 imm12 imm12 imm12lo  Compute Instruct imm12 shamt imm12 imm12 imm12 imm12 shamt	010 010 010 2ions 000 001 010 011 100 101	0000011 0100011 0010011 0010011 0010011 001001	LW rd,rs1,imm12 SW rs1,rs2,imm12 ADDI rd,rs1,imm12 SLLI rd,rs1,shamt SLTI rd,rs1,imm12 SLTIU rd,rs1,imm12 XORI rd,rs1,imm12 SRLI rd,rs1,shamt
rd rd imm12hi rd	rs1	rs2 Integer C	imm12 imm12 imm12 compute Instructions imm12 shamt imm12 imm12 imm12 imm12 imm12 imm12 imm12 imm12 imm12	010 010 010 010 010 010 011 010 011 100 101 110	0000011 0100011 0010011 0010011 0010011 001001	LW rd,rs1,imm12 SW rs1,rs2,imm12 ADDI rd,rs1,imm12 SLLI rd,rs1,imm12 SLTI rd,rs1,imm12 SLTIU rd,rs1,imm12 XORI rd,rs1,imm12 SRLI rd,rs1,shamt ORI rd,rs1,imm12
rd rd imm12hi rd	rs1	Integer C	imm12 imm12 imm12 compute Instructions imm12 shamt imm12	010 010 010 010 010 010 011 010 011 100 101 110 111	0000011 0100011 0010011 0010011 0010011 001001	LW rd,rs1,imm12 SW rs1,rs2,imm12 ADDI rd,rs1,imm12 SLLI rd,rs1,shamt SLTI rd,rs1,imm12 SLTIU rd,rs1,imm12 XORI rd,rs1,imm12 SRLI rd,rs1,shamt ORI rd,rs1,imm12 ANDI rd,rs1,imm12
rd rd imm12hi rd	rs1	rs2  Integer C  000000  000000  rs2	imm12 imm12 imm12 compute Instructions imm12 shamt imm12 imm12 imm12 imm12 imm12 imm12 imm12 imm12 imm12	010 010 010 010 010 010 001 011 010 100 101 110 111 000	0000011 0100011 0010011 0010011 0010011 001001	LW rd,rs1,imm12 SW rs1,rs2,imm12 SLLI rd,rs1,imm12 SLLI rd,rs1,imm12 SLTI rd,rs1,imm12 SLTIU rd,rs1,imm12 XORI rd,rs1,imm12 SRLI rd,rs1,shamt ORI rd,rs1,imm12 ANDI rd,rs1,imm12 ADD rd,rs1,rs2
rd r	rs1	rs2 Integer C 0000000 0000000 rs2 rs2 rs2	imm12 imm12 imm12 imm12 compute Instructions imm12 shamt imm12 imm12 imm12 imm12 imm12 imm12 onum12 imm12 imm12 imm12 imm12 imm12 imm10 im	010 010 010 010 010 010 011 010 011 100 101 110 000 000	0000011 0100011 0100011 0010011 0010011 001001	LW rd,rs1,imm12 SW rs1,rs2,imm12 SLLI rd,rs1,imm12 SLLI rd,rs1,imm12 SLTI rd,rs1,imm12 SLTIU rd,rs1,imm12 XORI rd,rs1,imm12 SRLI rd,rs1,shamt ORI rd,rs1,imm12 ANDI rd,rs1,imm12 ADD rd,rs1,rs2 SUB rd,rs1,rs2
rd rd imm12hi rd	rs1	rs2  Integer C  000000  000000  rs2	imm12 imm12 imm12 imm12 compute Instruct imm12 shamt imm12 imm12 imm12 imm12 onum imm12 imm12 onum imm12 imm10 onum imm10	010 010 010 010 010 010 001 011 010 100 101 110 111 000	0000011 0100011 0100011 0010011 0010011 001001	LW rd,rs1,imm12 SW rs1,rs2,imm12 SLLI rd,rs1,imm12 SLLI rd,rs1,imm12 SLTIU rd,rs1,imm12 SCTIU rd,rs1,imm12 XORI rd,rs1,imm12 SRLI rd,rs1,imm12 ANDI rd,rs1,imm12 ANDI rd,rs1,imm12 ADD rd,rs1,rs2 SUB rd,rs1,rs2 SLL rd,rs1,rs2
rd rd imm12hi rd	rs1	rs2  Integer C  0000000  0000000  rs2 rs2 rs2 rs2 rs2 rs2	imm12 imm12 imm12 imm12 imm12 shamt imm12 imm12 imm12 imm12 imm12 imm12 o0000000 10000000 00000000 00000000	010 010 010 010 010 010 011 010 011 100 101 111 000 000 000 001 010	0000011 0100011 0010011 0010011 0010011 001001	LW rd,rs1,imm12 SW rs1,rs2,imm12 SLLI rd,rs1,imm12 SLLI rd,rs1,imm12 SLTIU rd,rs1,imm12 XORI rd,rs1,imm12 XORI rd,rs1,imm12 ANDI rd,rs1,imm12 ANDI rd,rs1,imm12 ANDI rd,rs1,imm12 ADD rd,rs1,rs2 SUB rd,rs1,rs2 SLL rd,rs1,rs2 SLL rd,rs1,rs2 SLT rd,rs1,rs2
rd rd imm12hi rd	rs1	rs2 000000 000000 rs2 rs2 rs2 rs2 rs2	imm12 imm12 imm12 imm12 compute Instruct imm12 shamt imm12 imm12 imm12 imm12 onum imm12 imm12 onum imm12 imm10 onum imm10	010 010 010 010 010 010 011 010 011 100 101 111 000 000 000	0000011 0100011 0010011 0010011 0010011 001001	LW rd,rs1,imm12 SW rs1,rs2,imm12 SLLI rd,rs1,imm12 SLLI rd,rs1,imm12 SLTIU rd,rs1,imm12 SCTIU rd,rs1,imm12 XORI rd,rs1,imm12 SRLI rd,rs1,imm12 ANDI rd,rs1,imm12 ANDI rd,rs1,imm12 ADD rd,rs1,rs2 SUB rd,rs1,rs2 SLL rd,rs1,rs2

Para la realización de estas instrucciones nos basaremos en la ALU que hemos implementado durante las sesiones de laboratorio, completando el diseño con todas las

0000000

0000000

0000000

imm20

rs2

rs2

rs2

rd

rd

rd

rd

rs1

rs1

rs1

101

110

111

0110011

0110011

0110011

0110111

SRL rd,rs1,rs2

OR rd,rs1,rs2

AND rd,rs1,rs2


LUI rd,imm20

instrucciones que nos dé tiempo a implementar.

Para la realización de los registros nos basaremos en biestables tipo D, con registros de desplazamiento de entrada y salida paralela, basándonos en los diseños implementados durante las prácticas.

Para la realización de la unidad de control y de la RAM nos ayudaremos de las implementaciones de RISC-V ya realizadas en VHDL, dos de las cuáles pueden verse en las referencias.

En definitiva, salvo algunas simplificaciones, el diagrama (obtenido de <u>aquí</u>) de lo que queremos hacer básicamente sería:



## **Referencias documentales**

- 1. <u>User-Level ISA Specification v2.1</u> Capítulo 2.
- 2. <a href="https://github.com/maikmerten/riscv-tomthumb">https://github.com/maikmerten/riscv-tomthumb</a> Implementación de un core RV32I en VHDL para una placa Altera.
- 3. <a href="https://github.com/inforichland/freezing-spice">https://github.com/inforichland/freezing-spice</a> Implementación de un core RV32I con pipeline en VHDL.