Laboratório de Sistemas Digitais Aula Teórico-Prática 9

Ano Letivo 2021/22

Modelação, simulação e síntese de Máquinas de Estados Finitos

Modelo de Mealy


MEFs comunicantes



Conteúdo

- Abordagens de modelação de Máquinas de Estados Finitos (MEFs) / Finite State Machines (FSMs) baseadas em VHDL
 - Modelo de Mealy
- Flexibilidade na especificação das transições
 - Utilização de operadores relacionais
- MEFs comunicantes
 - Exemplo

*Método '2 processos':*MEF de *Mealy*



Gestão das saídas (processo combinacional)

- Moore (dependem apenas do estado)
 - Valores atribuídos directamente nos when de um case
- Mealy (dependem do estado <u>e</u> das entradas)
 - if...then...else (dependentes das entradas) dentro dos when de um case
- Sempre (em *Mealy* como em *Moore*)
 - Garantir a atribuição (processo combinacional sem latches!)



Exemplo (Mealy) – Detector de Sequências (1101)

end Behav;

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity Seq1101Detector is
 port(reset : in std logic;
      clk : in std logic;
           : in std logic;
      хIn
      zOut : out std logic);
end Seq1101Detector;
architecture Behav of Seq1101Detector is
 type state is (A, B, C, D);
 signal PS, NS : state;
begin
  sync proc: process(clk)
 begin
    if (rising edge(clk)) then
     if (reset = '1') then
       PS \leq A:
     else
       PS \le NS;
     end if;
   end if:
 end process;
Exemplo:
xIn : 0110100101101101011010111010
zOut: 0000100000001001000010000010
```

```
comb proc : process(PS, xIn)
begin
  zOut <= '0'; -- Frequent output value, could appear</pre>
  -- in all "when" statements, but would require more code
  case PS is
  when A =>
                                                    zOut
    if (xIn = '1') then NS <= B;
                                             Detetor de
    else NS <= A;
    end if:
                                             Seguência
  when B =>
    if (xIn = '1') then NS <= C;
                                                   reset
    else NS \leq A;
    end if:
  when C =>
                                           0/0
    if (xIn = '1') then NS <= C;
                                               1/0
    else NS <= D:
                               reset
    end if:
  when D =>
                                         0/0
    if (xIn = '1') then
                                                         1/0
      NS \leq B;
      zOut <= '1'; -- Mealy output</pre>
    else NS <= A;
    end if;
  when others => -- Catch all condition
    NS \le A:
  end case:
end process;
```


Output do Estado Interno

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity Seq1101 is
 port(reset : in std logic;
       clk : in std logic;
       xIn
            : in std logic;
       stout : out std logic vector(3 downto 0);
       zOut : out std logic);
end Seq1101;
architecture Behav of Seg1101 is
 type state is (A, B, C, D);
 signal PS, NS : state;
begin
if (rising edge(clk)) then
      if (reset = '1') then
        PS <= A;
      else
        PS \le NS:
     end if;
    end if:
 end process;
comb proc : process(PS, xIn)
begin
    zOut <= '0'; -- Most frequent output value</pre>
```

```
case PS is
    when A =>
      if (xIn = '1') then NS <= B;
      else NS <= A;
      end if;
      . . .
    when D =>
      if (xIn = '1') then
        NS \leq B;
        zOut <= '1'; -- Mealy output</pre>
      else NS <= A;
      end if;
    when others =>
                     -- Catch all condition
      NS \le A;
                           Atribuição concorrente
    end case:
                            com sync proce
  end process;
                                comb proc
  with PS select
                                        zOut
                                  xln
    stOut <= "0001" when A,
             "0010" when B,
                                   Detetor de
             "0100" when C,
                                   Sequência
             "1000" when D,
                                        stOut
             "0000" when others;
                                       reset
end Behav:
```

Especificação Flexível das Transições

- Em VHDL é possível especificar as condições de transição de estado de diversas formas
 - Códigos binários ou valores simbólicos
 - Expressões booleanas ou relacionais
- Exemplo
 - Distância de Hamming módulo 4 de duas entradas série



Exemplo – Distância de *Hamming*Módulo 4

```
-- Computes modulo 4 (0...3) Hamming distance
-- between two serial inputs
library IEEE;
use IEEE.std logic 1164.all;
entity serialHamming is
 port(clk : in std logic;
       reset : in std logic;
      x,y : in std logic;
             : out std logic vector(1 downto 0));
end serialHamming;
                                            X=Y
                                                              X=Y
architecture behav of serialHamming is
 type state is (A, B, C, D);
                                                     X≠Y
                                                               B/
                                    reset
 signal PS, NS : state;
begin
if (rising edge(clk)) then
                                                                 X≠Y
     if (reset = '1') then
                                         X≠Y
       PS <= A;
     else
        PS \le NS:
                                             11
                                                               10
                                                      X≠Y
     end if:
    end if:
 end process;
                                            X=Y
                                                             X=Y
```

```
comb proc : process(PS, x, y)
begin
  NS <= PS: -- Otherwise assume
            -- NS equal to PS
  case PS is
  when A =>
    z \le "00";
    if (x /= y) then NS <= B;
    end if:
  when B = >
    z \le "01";
    if (x /= y) then NS <= C;
    end if;
  when C =>
    z \le "10";
    if (x /= y) then NS <= D;
    end if;
  when D =>
    z \le "11";
    if (x /= y) then NS \leq A;
    end if;
  when others =>
    z \le "00";
    NS \le A;
  end case:
end process;
```

end behav:

Simulação - Distância de *Hamming* Módulo 4




Simulação com testbench:

- Gerada a partir do ficheiro VWF
- Gerada diretamente em VHDL de acordo com o *template* para componentes sequenciais

Máquinas de Estado Finitos Comunicantes


- Partição da funcionalidade do sistema em duas ou mais máquinas paralelas ou sequenciais
 - Decomposição visa facilitar o desenvolvimento e a validação
 - Partilha dos sinais de inicialização e sincronização
 - Frequentemente operam em diferentes flancos do mesmo sinal de *clock*
 - Sinais de entrada e de saída
 - Específicos de cada sub-máquina
 - Partilhados pelas sub-máquinas
 - Comunicação entre sub-máquinas



Exemplo de MEFs Comunicantes Semáforo de Obras

- Duas MEFs comunicantes
 - Sequenciação dos estados dos semáforos TrafficLightsFSM
 - Temporização dos estados dos semáforos – TimerAuxFSM
 - Frequência de operação 1 Hz






Controlador do Semáforo TrafficLightsFSM

Alguns portos

- intermit entrada de ativação do amarelo intermitente
- newTime, timeVal pedido (à TimerAuxFSM) de uma nova temporização
- timeExp temporização terminada (expirada) (notificação da TrafficLightsFSM)
- yBlink saída de controlo do amarelo intermitente

TrafficLightsFSM	
clk	yBlink
intermit	
	red1
	yellow1
newTime	green1
	10
timeVal	red2
timeExp	yellow2
	green2
reset	



TrafficLightsFSM – Ent. + Arquitetura (decl. do estado e proc. síncrono)

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity TrafficLightsFSM is
   port(reset
                 : in std logic;
                 : in std logic;
        intermit : in std logic;
        newTime : out std logic;
        timeVal : out std logic vector(7 downto 0);
        timeExp : in std logic;
                                        TrafficLightsFSM
        yBlink
                 : out std logic;
                                                  yBlink
        red1
                 : out std logic;
        yellow1 : out std logic;
                                                   red1
        green1
                 : out std logic;
                                                 vellow1
                                                  green1
                  : out std logic;
                                     newTime
        yellow2 : out std logic;
                                     timeVal
                                                   red2
                  : out std logic);
                                     timeExp
                                                 vellow2
        green2
                                                  green2
end TrafficLightsFSM;
```

architecture Behavioral of TrafficLightsFSM is

-- Constantes para definição das temporizações

```
constant RED_TIME : std_logic_vector(7 downto 0) := "00000100"; -- 4 s
constant YELLOW_TIME : std_logic_vector(7 downto 0) := "00000011"; -- 3 s
constant GREEN1_TIME : std_logic_vector(7 downto 0) := "00000110"; -- 14 s
constant GREEN2_TIME : std_logic_vector(7 downto 0) := "000001100"; -- 10 s
constant INTERMIT_MIN_TIME : std_logic_vector(7 downto 0) := "00000110"; -- 6 s
```

```
type TState is (TInit, TIntermit, TRed1, TYellow1,
                    TGreen1, TRed2, TYellow2, TGreen2);
   signal s currentState, s nextState : Tstate := TInit;
   signal s stateChanged : std logic := '1';
begin
                                            valores de
   sync proc : process(clk)
                                         inicialização pós
   begin
                                         configuração da
      if (rising edge(clk)) then
                                               FPGA
          if (reset = '1') then
             s currentState <= TInit;</pre>
             s stateChanged <= '1';
         else
             if (s currentState /= s nextState) then
                s stateChanged <= '1';</pre>
             else
                s stateChanged <= '0';</pre>
             end if;
             s currentState <= s nextState;</pre>
         end if:
      end if;
                                            newTime é
   end process;
                                          ativado quando
   newTime <= s stateChanged;</pre>
                                           existe de facto
                                           uma transição
```

de estado

TrafficLightsFSM – Proc. Combinatório

```
when TRed1 =>
                                               Reset
comb proc : process(s currentState,
                                                                                                    red1
                                                                                                              <= '1';
                        intermit, timeExp)
                                                                                                    yellow1 <= '0';</pre>
                                                       TInit
begin
                                                      time Val=
                                                                                                    green1 <= '0';
    case (s currentState) is
                                                                                                    red2
                                                                                                              <= '1':
   when TInit =>
                                                      Restantes
                                                                                                    vellow2 <= '0';</pre>
       red1
                      <= '0';
                                                     saídas a '0'
                                                                                                    green2 <= '0';
                                                                                   TGreen2
       yellow1
                      <= '0';
                                                                                                    yBlink <= '0';</pre>
       green1
                      <= '0';
                                                                                                    timeVal <= RED TIME;</pre>
       red2
                      <= '0';
                                                                                                    if (timeExp = '1') then
       vellow2
                      <= '0';
                                                                                                        if (intermit = '1') then
       areen2
                      <= '0';
                                                                      not intermit and
                                                                                         timeExp and
                                                                                                            s nextState <= TIntermit;</pre>
                                                                                         not intermit
       yBlink
                      <= '0';
                                                                         timeExp
                                                                                                        else
                                                                                    TRed1
                                                     ÍIntermit
                      <= (others => '-');
       timeVal
                                                      tim eVal=
                                                                                                           s nextState <= TGreen2;</pre>
                                                                                    timeVal=
       s nextState <= TIntermit;</pre>
                                                  INTERMIT MIN TIME
                                                                                   RED TIME
                                                                                                        end if:
                                                     vellow1='1'
                                                                                    red1='1'
                                                     vellow2='1'
                                                                                    red2='1'
                                                                                                    else
                                                                   timeExp and
                                                      yBlink='1'
    when TIntermit =>
                                                                                    Restantes
                                                     Rest. saídas a '0'
                                                                     intermit
                                                                                                        s nextState <= TRed1;</pre>
                                                                                    aídas a '0'
                      <= '0';
       red1
                                                                                                    end if;
                                                                                                                           TrafficLights FSM
                                                     intermit or
       yellow1
                      <= '1';
                                                                                  not timeExp
                                                    not timeExp
                                                                                                                       clk
                                                                                                                                       yBlink
       green1
                      <= '0';
                                                                                                when TYellow1 =>
                                                                                                                       intermit
       red2
                      <= '0';
                                                                                                                                        red1
       vellow2
                      <= '1';
                                                                                                                                      yellow1
                                                                                                when TGreen1 =>
       green2
                      <= '0';
                                                                                                                                      green1
                                                                                                                       newTime
       yBlink
                      <= '1';
                                                                                                                       ltimeVal
                                                                                                                                        red2
                                                                                                end case;
                      <= INTERMIT MIN TIME; -- Indicação da temporização</pre>
       timeVal
                                                                                                                       timeExp
                                                                                                                                     vellow2
                                                                                             end process;
       if ((intermit = '0') and (timeExp = '1')) then
                                                                                                                                      green2
                                                                                         end Behavioral;
                                                                                                                       reset
           s nextState <= TRed1;</pre>
       else
```

s nextState <= TIntermit;</pre>


end if:

TimerAuxFSM – Código Completo


```
library IEEE;
 use IEEE.STD LOGIC 1164.all;
                                                    architecture Behavioral of TimerAuxFSM is
 use IEEE.NUMERIC STD.all;
                                                       signal s counter : unsigned(7 downto 0) := (others => '1');
                                                       signal s cntZero : std logic := '0';
                                                                                                        MEF modelada
 entity TimerAuxFSM is
                                                    begin
    port(reset : in std logic;
                                                                                                        com um único
                                                       process(clk)
                  : in std logic;
                                                       begin
                                                                                                          processo e
          newTime : in std logic;
                                                           if (rising edge(clk)) then
                                                                                                         baseada num
          timeVal : in std logic vector(7 downto 0);
                                                              if (reset = '1') then
                                                                                                           contador
          timeExp : out std logic);
                                                                  s counter <= (others => '1');
 end TimerAuxFSM:
                                                                 s cntZero <= '0';
                                                              elsif (newTime = '1') then
Reset
                                                                  s counter <= unsigned(timeVal) - 1;
                                                                 s cntZero <= '0';
                                            TimerAux FSM
     Counter
                                                              else
                            Counter
                                                                 if (s counter = "00000000") then
      Max
                newTime='1
                             Load
                                          lclk
                                                   newTime
  s counter="11...11"
                          s counter=timeVal-1
                                                                     s cntZero <= '1';
                                                    timeVal
                                                                 else
                            timeExp='0'
     timeExp='0'
                                          reset
                                                    time Exp
                                                                     s counter <= s counter - 1;</pre>
                                                                     s cntZero <= '0';
                 newTime='0'
                                                                 end if;
  newTime='1'
                                                                                    Contador descrescente de
                                                              end if:
                s_counter=
                                                                                           timeVal-1
                                                           end if;
                 "00...00"
     Countei
                            Counter
                                                       end process;
                                                                                            a 0 (zero)
      Zero
                              Run
                                                                                     timeExp toma o valor
                            s counter=
                                                       timeExp <= s cntZero;</pre>
                 counter=
                                                                                      '1' quando o contador
                            s counter-1
                 "00...00"
     timeExp='1'
                                                    end Behavioral;
                            timeExp='0'
                                                                                        atinge o valor zero
    newTime='0'
                            s counter≠
```

"00...00"

Quartus Prime RTL Netlist Viewer



Quartus Prime State Machine Viewer



Comentários Finais

- No final desta aula e do trabalho prático 9 de LSDig, deverá ser capaz de:
 - Conhecer os passos necessários à síntese de máquinas de estados finitos
 - Recorrer a descrições comportamentais VHDL próximas do diagrama de estados saídas
 - Modelo de Mealy
 - Modelo de *Moore*
 - Conceber testbenches para a simulação funcional das MEF
 - Desenvolver sistemas baseados em máquinas de estados finitos comunicantes
- ... bom trabalho prático 9, disponível no site da UC
 - elearning.ua.pt