PRÁCTICA 4^a: "ALGORITMO DE TOMASULO: *Issue* Y *Writeback*"

Arquitectura e Ingeniería de Computadores (3º curso) E.T.S. de Ingeniería Informática (ETSINF) Dpto. de Informática de Sistemas y Computadores (DISCA)

Objetivos:

■ Implementar y evaluar las fases *Issue* y *Writeback* del algoritmo de gestión dinámica de instrucciones conocido como Algoritmo de Tomasulo.

Desarrollo:

Para el desarrollo de la práctica se partirá de un simulador del MIPS (MIPS/OOO), el cual es capaz de aplicar planificación dinámica de instrucciones aplicando el algoritmo de Tomasulo. El simulador acepta como entrada un archivo en lenguaje ensamblador y le falta por implementar parte de las etapas ISSUE y WB del algoritmo de Tomasulo. El simulador posee un conjunto de instrucciones enteras reducido, e instrucciones de coma flotante aritméticas y de carga/almacenamiento de doble precisión.

El presente boletín se organiza como sigue: explicación de la estructura del simulador, estructuras de datos utilizadas, estructura de la unidad de gestión dinámica de instrucciones, pseudo-código del algoritmo de Tomasulo, y finalmente, ejercicios a realizar.

Estructura del simulador

El simulador MIPS/OOO está compuesto de los siguientes ficheros en lenguaje C:

- main.c Programa principal del simulador. Encargado de leer el ensamblador, ejecutar las distintas fases del algoritmo e imprimir los resultados.
- **main.h** Contiene todas las variables compartidas del simulador: operadores, estaciones de reserva, tampones de lectura y escritura, *Reorder Buffer (ROB)*, memoria de datos, etc.
- **tipos.h** Contiene las definiciones de todas las estructuras de datos utilizadas en el simulador: operadores, estaciones de reserva, tampones de lectura y escritura, ROB, memoria de datos, etc.
- input.lex.l Contiene la descripción léxica del lenguaje ensamblador utilizado.
- **input.yacc.y** Contiene las reglas gramaticales para el análisis sintáctico del lenguaje ensamblador.
- etiquetas.c, etiquetas.h Contiene el manejo de etiquetas del ensamblador.
- **presentacion.c**, **presentacion.h** Contiene las funciones para la impresión de los resultados.
- prediccion.c Contiene las funciones para la predicción de saltos.
- f_busqueda.c Contiene la implementación de la fase de búsqueda de instrucciones (IF).
- **f_lanzamiento_alum.c** Contiene la implementación de la fase de lanzamiento de instrucciones multiciclo (Issue) del algoritmo de Tomasulo con especulación. *Este fichero se deberá modificar.*
- **f_ejecucion.c** Contiene la implementación de la fase de ejecución de las instrucciones.
- f_transferencia_alum.c Contiene la implementación de la fase de transferencia por el bus común de datos y escritura en el ROB (WB) del algoritmo de Tomasulo con especulación. Este fichero se deberá modificar.
- **f_confirmacion.c** Contiene la implementación de la fase de confirmación (Commit) del algoritmo de Tomasulo con especulación.
- **instrucciones.h** Contiene los códigos de operación de las instrucciones implementadas y algunas macros de utilidad.

Instrucciones implementadas

Enteras	Coma flotante
LD Rx, desp(Ry)	L.D Fx, desp(Ry)
SD Ry, desp(Rx)	S.D Fy, desp(Rx)
DADD Rx, Ry, Rz	ADD.D Fx, Fy, Fz
DSUB Rx, Ry, Rz	SUB.D Fx, Fy, Fz
DADDI Rx, Ry, valor	-
DSUBI Rx, Ry, valor	
	MUL.D Fx, Fy, Fz
	DIV.D Fx, Fy, Fz
	C.GT.D Fx, Fy
	C.LT.D Fx, Fy
BEQZ Rx, desp	BC1F desp
BNEZ Rx, desp	BC1T desp
TRAP #N	

Estructuras de datos

A continuación se describirán las estructuras de datos utilizadas (que se encuentran en el fichero tipos.h) y su utilización.

Tipos básicos

Los tipos básicos utilizados son:

```
typedef unsigned char
                       byte; /* Un byte: 8 bits */
                       half; /* Media palabra: 16 bits */
typedef short
                       word; /* Una palabra: 32 bits */
typedef int32_t
                       dword; /* Una palabra: 64 bits */
typedef int64_t
typedef unsigned long ciclo_t;
typedef enum {NO=0, SI=1} boolean; /* Valor lógico */
                               /* Código de operación */
typedef byte
               codop_t;
                               /* Tipo marca/código */
typedef byte
               marca_t;
```

NOTA: La constante MARCA_NULA, definida en el fichero main.h, se utiliza como marca nula para los campos de marca de las estaciones de reserva.

NOTA: Al manejarse dos tipos de datos (enteros y coma flotante de doble precisión, ambos de 64 bits) y al existir algunos campos de ciertas estructuras que permiten ambos tipos, habrá que diferenciar en cada caso que tipo de datos se está utilizando. Así

pues, para realizar esta diferenciación en aquellos casos que corresponda (tipo valor_t), se utilizarán las extensiones .int_d para enteros y .fp_d para datos en coma flotante respectivamente. Por ejemplo:

```
valor_t val;
val.int d=45;
val.fp_d= 57.2;
typedef enum
 NONE,
 EX,
 WB
} estado_t;
                                 /* Estado de una operación */
typedef enum
 NO_SALTA,
 NO_SALTA_UN_FALLO,
 SALTA_UN_FALLO,
 SALTA
} estado_predic_t;
                                 /* Estado del predictor de 2 bits */
```

Bancos de registros

Los bancos de registros son vectores compuestos por elementos del tipo valor.t. Los campos que tiene cada registro son: valor y rob. El campo ocupado (bit de bloqueo) se ha eliminado, por corresponder de forma biunívoca con la condición rob != MARCA_NULA.

Estaciones de reserva

Una estación de reserva está compuesta por elementos del tipo estacion_t. Los campos que tiene cada entrada son: bit de ocupado, operación a realizar, marca del primer operando, valor del primer operando, marca del segundo operando y valor del segundo operando, dirección memoria, bit de confirmación de escritura y entrada en el reorder buffer de la instrucción destinataria.

Adicionalmente, la estación de reserva tiene un campo resultado que contiene el valor del resultado obtenido tras realizar la operación. La existencia de este campo permite

liberar el operador justo al acabar la operación, y no al final de la fase de transferencia del algoritmo de Tomasulo con especulación.

Finalmente, se añade un campo orden, que permite averiguar la antigüedad de la instrucción que lanzo dicha operación, y un campo PC, para uso exclusivo de las funciones de visualización.

```
typedef struct {
 boolean
          ocupado;
                               /* Bit de ocupado */
 codop_t
               OP;
                               /* Código de operación a realizar */
                               /* Marca del primer operando. ALU */
 marca t
               Qj;
                               /* Valor del primer operando. ALU */
 valor_t
               Vj;
                               /* Marca del segundo operando. ALU y TE */
 marca t
               Qk;
                               /* Valor del segundo operando. ALU y TE */
 valor t
               Vk;
                               /* Dirección de acceso a memoria. TL y TE */
 word
               direccion;
 boolean
               confirm;
                               /* Indica si la operación de escritura
                                  ha sido confirmada (commit). TE */
                               /* Indica para quien es la operación. */
 marca_t
            rob;
 valor t
               resultado;
                               /∗ Resultado de la operación ∗/
 dword
                                /* Posición de memoria de la instrucción */
                PC;
                                /* Orden de la instrucción */
 ciclo_t
                orden;
} estacion_t;
```

Las estaciones de reserva de enteros, del sumador/restador y del multiplicador/divisor, y los tampones de lectura y de escritura, usarán el mismo tipo de estación de reserva (estacion_t), para facilitar la programación del simulador.

Reorder buffer

El reorder buffer es un vector compuesto por elementos del tipo reorder_t. Los campos que tiene cada entrada son: bit de ocupado, operación a realizar, estado de la operación, destino de la operación, resultado de la operación y excepciones producidas por la instrucción.

Adicionalmente, se añade un campo orden, que permite averiguar la antigüedad de la instrucción que lanzo dicha operación, para uso exclusivo de las funciones de visualización, un campo PC, que contiene la dirección de la instrucción.

```
valor_t
                valor;
                                 /* Resultado de la operación */
                                 /\star Indica si se ha predicho que se saltaba o no \star
 int.
                prediccion;
                                 /* Indica si se ha producido alguna
 int
                excepcion;
                                     excepción al ejecutar está
                                     instrucción */
 dword
                                 /* Posición de memoria de la instrucción */
                PC;
 ciclo_t
                                  /* Orden de la instrucción */
                orden;
} reorder_t;
```

El predictor Branch Target Buffer

El Branch Target Buffer es un vector compuesto por elementos del tipo entrada_btb_t. Los campos que tiene cada entrada son: dirección de la instrucción de salto almacenada, estado de la predicción, dirección de destino y antigüedad de la última consulta.

Estructuras adicionales

Se detalla a continuación las estructuras utilizadas para la implementación de los operadores aritméticos y de carga/almacenamiento, y el bus común de transferencia.

El bus de datos se compone de una estructura del tipo bus_comun_t, que se compone de dos campos: lineas para la transferencia de los códigos/marcas, y lineas para la transferencia de los datos.

Cada uno de los operadores se compone de una estructura del tipo operador_t, cuyos campos son: bit de ocupado, código de la estación activa, entrada del *reorder buffer*, número de ciclos ejecutados de la operación activa y tiempo de evaluación del operador.

```
typedef struct {
 boolean
               ocupado;
                               /* Bit de ocupado */
               estacion;
                               /* Estación de reserva en uso */
 int
                               /* Código del reorder buffer */
 marca_t
              codigo;
                               /* Ciclo actual de la operación */
               ciclo;
 int
 int
               Teval;
                               /* Tiempo de evaluación */
                               /* Orden de la instrucción */
 ciclo_t
              orden;
} operador_t;
```

Estructura de la unidad de gestión dinámica de instrucciones

La unidad de gestión dinámica está compuesta por los siguientes elementos:

- Banco de Registros de Coma Flotante Contiene los registros de coma flotante. Está representada por la variable Rfp (main.h), del tipo reg_t [] (tipos.h). El número de registros viene indicado por la constante TAM_REGISTROS (main.h).
- Banco de Registros Enteros Contiene los registros enteros. Está representada por la variable Rint, del tipo reg_t []. El número de registros viene indicado por la constante TAM_REGISTROS (main.h).
- Reorder Buffer Almacena las instrucciones lanzadas hasta que llegan a la fase de confirmación. Esta representado por la variable RB (main.h), del tipo reorder_t [] (tipos.h). El número de entradas viene indicado por la constante TAM_REORDER (main.h).
- Estaciones de Reserva del Sumador/Restador Contiene las estaciones de reserva del operador de suma/resta. Está representada por la variable RS (main.h), del tipo estacion_t [] (tipos.h), en el rango [INICIO_RS_SUMREST, FIN_RS_SUMREST]. El número de estaciones de reserva viene indicado por la constante TAM_RS_SUMREST (main.h).
- Operador Sumador/Restador Se encarga de realizar las operaciones de suma y resta de números de coma flotante. Está representado por la variable Op y la entrada OPER_SUMREST (Op[OPER_SUMREST]) (main.h), del tipo operador_t (tipos.h). El operador no está segmentado. El tiempo de evaluación viene indicado por la constante TEVAL_SUMREST (main.h).
- Estación de Reserva del Multiplicador/Divisor Contiene las estaciones de reserva del operador de multiplicación/división. Está representada por la variable RS, en el rango [INICIO_RS_MULTDIV, FIN_RS_MULTDIV]. El número de estaciones de reserva viene indicado por la constante TAM_RS_MULTDIV (main.h).
- Operador Multiplicador/Divisor Se encarga de realizar las operaciones de multiplicación y división de números de coma flotante. Está representado por la variable Op y la entrada OPER_MULTDIV (Op [OPER_MULTDIV]).
 - El operador **no** está segmentado. El tiempo de evaluación viene indicado por la constante TEVAL MULTDIV.
- Estación de Reserva de Operaciones Enteras Contiene las estaciones de reserva del operador de enteros. Está representada por la variable RS, en el rango [INICIO_RS_ENTEROS, FIN_RS_ENTEROS]. El número de entradas disponibles viene indicado por la constante TAM_RS_ENTEROS (main.h).
- **Operador de Enteros** Se encarga de realizar las operaciones enteras. Está representado por la variable Op y la entrada OPER_ENTEROS (Op [OPER_ENTEROS]).
 - El operador **no** está segmentado. El tiempo de evaluación viene indicado por la constante TEVAL_ENTEROS.

- Tampón de lectura Contiene las estaciones de reserva del operador de carga/almacenamiento para la operación de lectura. Está representada por la variable TL (alias de RS), del tipo estacion_t [], en el rango [INICIO_TAMPON_LECT, FIN_TAMPON_LECT]. El número de tampones viene indicado por la constante TAM_TAMPON_LECT (main.h).
- Tampón de escritura Contiene las estaciones de reserva del operador de carga/almacenamiento para la operación de escritura. Está representada por la variable TE (alias de RS), en el rango [INICIO_TAMPON_ESCR, FIN_TAMPON_ESCR]. El número de tampones viene indicado por la constante TAM_TAMPON_ESCR (main.h).
- Operador de Carga/Almacenamiento Se encarga de realizar las operaciones de lectura y escritura de la memoria de datos. Está representado por la variable Op y la entrada OPER_MEMDATOS (Op [OPER_MEMDATOS]).

El operador **no** está segmentado. El tiempo de evaluación viene indicado por la constante TEVAL_MEMORIA.

Para saber qué operación está realizando basta con analizar el valor almacenado en el campo estacion. Si dicho valor está comprendido dentro del rango correspondiente a los tampones de escritura ([INICIO_TAMPON_ESCR .. FIN_TAMPON_ESCR]), se trata de un almacenamiento. En caso contrario, se trata de una carga.

- Branch Target Buffer Almacena la predicción de los saltos ejecutados. Esta representado por la variable BTB (main.h), del tipo entrada_btb_t [] (tipos.h). El número de entradas viene indicado por la constante TAM_BUFFER_PREDIC (main.h).
- **Bus común** Se encarga de las trasferencias entre los diversos componentes del sistema. Está representado por la variable BUS (main.h), del tipo bus_comun_t (tipos.h).

Pseudo-código del algoritmo de Tomasulo

A continuación se muestra el pseudo-código del algoritmo de Tomasulo, para las fases de *Issue, Execution y Writeback*.

■ Issue

```
// Datos provenientes de la decodificación:
-ALU: I_OP, I_D, I_S1, I_S2
-LOAD: I_OP, I_D, I_S1, I_INM
-STORE: I_OP, I_S1, I_S2, I_INM
-BRANCH: I_OP, I_S1, dir, pred
Si {s:estación de reserva o tampón} libre y
  {b:entrada en el Reorder Buffer} libre, entonces
  // Estación de reserva o tampón
 RS[s].ocupado ó TL[s].ocupado ó TE[s].ocupado := SI
 RS[s].OP ó TL[s].OP ó TE[s].OP := I_OP
 RS[s].rob ó TL[s].rob := b // Enlaza con entrada del RB
  // Operandos
  // NOTA: Regs hace referencia a Rfp ó Rint
  // dependiendo de la instrucción
  // Operando 1
  Si {I_OP es ALU, LOAD, STORE o BRANCH}
    Si (Regs[I_S1].rob == MARCA_NULA) entonces // Lee valor
      RS[s].Vj := Regs[I_S1].valor
      RS[s].Qj := MARCA_NULA
    Sino
      Si RB[Regs[I_S1].rob].estado=WB entonces // Lee RB
        RS[s].Vj := RB[Regs[I_S1].rob].valor
        RS[s].Qj := MARCA_NULA
      Sino // Anota entrada del RB
        RS[s].Qj := Regs[I_S1].rob
  // Operando 2
  Si {I_OP es ALU o STORE}
    Si (Regs[I_S2].rob == MARCA_NULA) entonces // Lee valor
      RS[s].Vk 	{o} TE[s].Vk := Regs[I_S2].valor
      RS[s].Qk ó TE[s].Qk := MARCA_NULA
    Sino
      Si RB[Regs[I_S2].rob].estado=WB entonces // Lee RB
```

```
RS[s].Vk ó TE[s].Vk := RB[Regs[I_S2].rob].valor
      RS[s].Qk ó TE[s].Qk := MARCA_NULA
    Sino // Anota entrada del RB
      RS[s].Qk 	o TE[s].Qk := Regs[I_S2].rob
// Desplazamiento, en su caso: LOAD y STORE
Si instr es LOAD o STORE
  TL[s].disp ó TE[s].disp := I_INM;
// Reorder Buffer
RB[b].ocupado := SI
RB[b].op := I_OP
Si {I_OP es ALU ó LOAD}
 RB[b].dest := I_D
Si {I_OP es STORE}
 RB[b].dest := s
Si {I_OP es BRANCH}
 RB[b].dest := dir // La calcula Issue
  RB[b].pred := pred // Lo que indique el predictor
// Reserva del registro destino
Si {I_OP es ALU o LOAD}
  Regs[I_D].rob := b // Enlaza con entrada del RB
```

■ Execution

```
Para {cada operador} hacer
Si {hay estaciones de reserva o tampones con operandos listos} entono Selecciona_una()
Operación():
-ALU: Operación en la UAL
-BRANCH: Cálculo de la condición de salto
-LOAD/STORE: Cálculo de dirección
-LOAD/STORE: Acceso a memoria
```

Writeback

Liberar_Operador()

```
Si {hay una estación o tampón s con resultados disponibles} entonces

// Volcado de resultados al bus
```

```
BUS.valor = RS[s].resultado
BUS.codigo = RS[s].rob
// Libera la estación de reserva
RS[s].ocupado= NO;
// Reorder Buffer
RB[BUS.codigo].valor := BUS.valor // Copia al RB
RB[BUS.codigo].estado := WB // lista para Commit
// Lectura de resultados
Para {s: estación de reserva} hacer
  // Operando 1
  Si RS[s].Qj=BUS.codigo entonces
    RS[s].Vj := BUS.valor // lee dato del bus
    RS[s].Qj := MARCA_NULA // borra marca
  // Operando 2
  Si RS[s].Qk=BUS.codigo entonces
    RS[s].Vk := BUS.valor // lee dato del bus
    RS[s].Qk := MARCA_NULA // borra marca
Para {s: tampón de lectura} hacer
  // Operando 1
  Si TL[s].Qj=BUS.codigo entonces
    TL[s].Vj := BUS.valor // lee dato del bus
    TL[s].Qj := MARCA_NULA // borra marca
Para {s: tampón de escritura} hacer
  // Operando 1
  Si TE[s].Qj=BUS.codigo entonces
    TE[s].Vj := BUS.valor // lee dato del bus
    TE[s].Qj := MARCA_NULA // borra marca
  // Operando 2
  Si TE[s].Qk=BUS.codigo entonces
    TE[s].Vk := BUS.valor // lee dato del bus
    TE[s].Qk := MARCA_NULA // borra marca
```

Ejercicios a realizar

1. Implementación del algoritmo de Tomasulo.

Tras familiarizarse con las estructuras de datos y la estructura del simulador, implementar las fases *Issue*¹ y *Writeback* del algoritmo de Tomasulo.

Dichas fases se implementarán dentro de las funciones fase_ISS (ver el fichero f_lanzamiento_alum.c) y fase_WB (ver el fichero f_transferencia_alum.c), respectivamente. Existe una estructura previa en dichas funciones que se muestra en el apendice A.

Para la edición de los ficheros se puede utilizar cualquiera de los editores disponibles: vi, [x] emacs o kate.

Para la compilación del simulador mips-ooo se debe ejecutar la orden make en el directorio donde se encuentran los fuentes y el fichero Makefile.

2. Comprobar el funcionamiento del algoritmo de Tomasulo.

Una vez implementado y compilado el algoritmo de Tomasulo, se comprobará su funcionamiento mediante los siguientes ejemplos:

a) Ejemplo que contiene el fichero e jemplo.s.

```
.data
                    ; Comienzo de los datos de memoria
a: .double 10.5
b: .double 2
c: .double 20
s1: .space 8
s2: .space 8
                    ; Comienzo del fragmento de código
.text
1.d f0, a(r0); Carga a
1.d f1, b(r0); Carga b
1.d f2, c(r0); Carga c
add.d f4, f0, f1
                 ; t1=a+b
mul.d f5, f2, f4
                    ; t2 = c * t1
s.d f4, s1(r0); Guarda t1
s.d f5, s2(r0); Guarda t2
trap 0 ; Final del programa
```

Para invocar la ejecución del simulador se utilizará la sintaxis del siguiente ejemplo:

```
mips-ooo -t ejemplo.sign -f ejemplo.s
```

¹Para simplificar la implementación de *Issue*, en esta fase sólo se requiere el código correspondiente a la instrucciones de coma flotante (carga/almacenamiento y aritméticas).

Esta orden generará un fichero en formato **html** por cada ciclo con la información sobre el estado de la máquina, que se puede visualizar mediante un navegador.

El fichero ejemplo.sign contiene el resumen de los estados del procesor correspondientes a la ejecución correcta del fichero ejemplo.s. En caso de existir alguna diferencia con dicho fichero, el simulador informaría del ciclo en el que se ha producido el error. Si accedemos al estado de la ruta de datos correspondiente a dicho ciclo, podemos observar (en rojo y cursiva) qué campos son incorrectos. En caso de que falte alguna marca, se muestra el signo "??".

Aun así, se debe comprobar su correcto funcionamiento, tanto lógico como temporal. Para ello, se deberán tener en cuenta las latencias de cada uno de los operadores (por defecto 3 ciclos para la carga/almacenamiento, 4 ciclos para la suma/resta y 7 ciclos para la multiplicación/división).

Indica cuál es el tiempo de ejecución total (en ciclos) del programa.

b) Comprobar el funcionamiento del bucle DAXPY $(a\vec{x} + \vec{y})$. El fichero daxpy .s contiene el código en ensamblador.

Se deberá comprobar su correcto funcionamiento, con la configuración inicial de los operadores. El fichero resumen utilizado en este caso será daxpyl.sign:

```
mips-ooo -t daxpy1.sign -f daxpy.s
```

Indica cuál es el tiempo de ejecución total (en ciclos) del programa.

Seguidamente, aumentar el tamaño de los vectores del programa daxpy.s a 64 elementos y obtener el tiempo de ejecución en ciclos, el CPI y el número de operaciones en coma flotante por ciclo. Dado que el simulador ya debe funcionar correctamente, no generaremos ficheros HTML, invocando el simulador con la opción '-s':

```
mips-ooo -s -f daxpy64.s
```

c) Comprobar el funcionamiento de daxpy. s con la siguiente modificación:

```
./mips-ooo -t daxpy2.sign -f daxpy.s -l 1:2:c:1:1
```

El parámetro "-l" indica 1 unidad de acceso a memoria, de 2 ciclos de latencia, convencional, 1 buffer de lectura y 1 buffer de escritura.

Observa la inserción de ciclos de parada debido a la falta de espacio en las estaciones de reserva.

Indica cuál es el tiempo de ejecución total (en ciclos) del programa.

Seguidamente, aumentar el tamaño de los vectores del bucle DAXPY a 64 elementos (fichero daxpy64. s y obtener el tiempo de ejecución en ciclos, el CPI y el número de operaciones en coma flotante por ciclo:

```
./mips-ooo -f daxpy64.s -l 1:2:c:1:1
```

1. Apendice A

```
/**********************
* Func: fase_FP_ISS
* Desc: Implementa la fase 'issue' del algoritmo de Tomasulo
*************************************
void fase_ISS_alum() {
   /***********
   /* Variables locales
   /***********
   int s;
   marca_t b;
   /***********/
   /∗ Cuerpo función
   /************/
   /* Decodificación */
#define I_OP IF_ISS_2.IR.codop
#define I_S1 IF_ISS_2.IR.Rfuente1
#define I_S2 IF_ISS_2.IR.Rfuente2
#define I_D IF_ISS_2.IR.Rdestino
#define I INM IF ISS 2.IR.inmediato
#define I_PC IF_ISS_2.PC
#define I_ORDEN IF_ISS_2.orden
#define I_EXC IF_ISS_2.excepcion
#define I_PRED IF_ISS_2.prediccion
   /*** VISUALIZACIÓN ****/
   PC_{ISS} = I_{PC};
   /********
   /*** Si no sale correctamente hay que parar */
   if (Control_2.Cancelar || IF_ISS_2.ignorar) {
      Control_1.Parar = NO;
      return;
   } else if (Control_1.Cancelar || IF_ISS_2.cancelar) { /* Este ciclo está cancelar
      /*** VISUALIZACIÓN ****/
      muestra_fase("X", I_ORDEN);
      /*********
      return;
   } else if (Control_1.Parar) {
      /*** VISUALIZACIÓN ****/
```

```
muestra_fase("i", I_ORDEN);
    /*********
    /* Si la instrucción anterior del mismo grupo se ha parado,
     * entonces esta instrucción ni siquiera se intenta */
    return;
} else {
    /*** VISUALIZACIÓN ****/
    muestra_fase("I", I_ORDEN);
    /********
    Control_1.Parar = SI;
} /* endif */
/*** Busca un hueco en la cola */
if (RB_long < TAM_REORDER) {</pre>
   b = RB_fin;
} else {
   return; /* No hay huecos en el ROB */
}
RB[b].excepcion = I EXC;
RB[b].prediccion = I_PRED;
/*** Lanza la instruccion */
switch (I OP) {
    case OP_L_D:
        /*** Busca un hueco en el tampón de lectura */
        for (s = INICIO_TAMPON_LECT; s <= FIN_TAMPON_LECT; s++)</pre>
            if (!TL[s].ocupado) break;
        if (s > FIN_TAMPON_LECT) return;
        /* No hay sitio en la estación de reserva */
        /*** Reserva el tampón de lectura */
        TL[s].ocupado = SI;
        TL[s].OP = I\_OP;
        TL[s].rob = b;
        /*** Operando 1 (en Rint) ***/
        if (Rint[I_S1].rob == MARCA_NULA) {
            TL[s].Vj = Rint[I_S1].valor;
            TL[s].Qj = MARCA_NULA;
        } else if (RB[Rint[I_S1].rob].estado == WB) {
            TL[s].Vj = RB[Rint[I\_S1].rob].valor;
            TL[s].Qj = MARCA_NULA;
        } else {
```

```
TL[s].Qj = Rint[I\_S1].rob;
            } /* endif */
            /*** Operando 2 ***/
            TL[s].Qk = MARCA_NULA;
            /*** Desplazamiento */
            TL[s].desplazamiento = I_INM;
    /*** Reserva la entrada del ROB */
            RB[b].ocupado = SI;
            RB[b].OP = I\_OP;
            RB[b].dest = I_D;
            /*** Reserva del registro destino */
            Rfp[I_D].rob = b;
    /*** VISUALIZACION ***/
            TL[s].estado = PENDIENTE;
            TL[s].orden = I_ORDEN;
            TL[s].PC = I\_PC;
            RB[b].orden = I_ORDEN;
            RB[b].PC = I\_PC;
            RB[b].estado = EX;
            break;
        case OP_S_D:
            /*** Busca un hueco en el tampón de escritura */
/* INSERTAR CÓDIGO */
            /*** Reserva el tampón de escritura */
/* INSERTAR CÓDIGO */
            /*** Operando 1 (en Rint) ***/
/* INSERTAR CÓDIGO */
            /*** Operando 2 (en Rfp) ***/
/* INSERTAR CÓDIGO */
            /*** Desplazamiento */
/* INSERTAR CÓDIGO */
    /*** Reserva la entrada del ROB */
/* INSERTAR CÓDIGO */
```

```
/*** VISUALIZACION ***/
            TE[s].estado = PENDIENTE;
            TE[s].orden = I_ORDEN;
            TE[s].PC = I\_PC;
            /*** La instrucción de escritura se debe confirmar */
            TE[s].confirm = NO;
            TE[s].rob = b; /* En teoría, no hace falta para las stores. Se queda
            RB[b].orden = I_ORDEN;
            RB[b].PC = I\_PC;
            RB[b].estado = EX; /* TE */
            break;
        case OP_ADD_D:
        case OP_SUB_D:
            /*** Busca un hueco en la estación de reserva */
/* INSERTAR CÓDIGO */
            /*** Reserva el operador virtual */
/* INSERTAR CÓDIGO */
            /*** Operando 1 (en Rfp) ***/
/* INSERTAR CÓDIGO */
            /*** Operando 2 (en Rfp) ***/
/* INSERTAR CÓDIGO */
            /*** Reserva la entrada del ROB */
/* INSERTAR CÓDIGO */
            /*** Reserva del registro destino */
/* INSERTAR CÓDIGO */
    /*** VISUALIZACION ***/
            RS[s].estado = PENDIENTE;
            RS[s].orden = I_ORDEN;
            RS[s].PC = I\_PC;
            RB[b].orden = I_ORDEN;
            RB[b].PC = I\_PC;
            RB[b].estado = EX;
            break;
        case OP_MUL_D:
        case OP_DIV_D:
```

```
/*** Busca un hueco en la estación de reserva */
/* INSERTAR CÓDIGO */
            /*** Reserva el operador virtual */
/* INSERTAR CÓDIGO */
            /*** Operando 1 ***/
/* INSERTAR CÓDIGO */
            /*** Operando 2 ***/
/* INSERTAR CÓDIGO */
            /*** Reserva la entrada del ROB */
/* INSERTAR CÓDIGO */
    /*** Reserva del registro destino */
/* INSERTAR CÓDIGO */
    /*** VISUALIZACION ***/
            RS[s].estado = PENDIENTE;
            RS[s].orden = I_ORDEN;
            RS[s].PC = I_PC;
            RB[b].orden = I_ORDEN;
            RB[b].PC = I\_PC;
            RB[b].estado = EX;
            break;
            fprintf(stderr, "ERROR (%s:%d): Operacion no implementada\n", __FILE_
            exit(1);
            break;
    } /* endswitch */
    /*** La instrucción se ha lanzado correctamente */
    Control_1.Parar = NO;
    RB_fin = (RB_fin + 1) % TAM_REORDER;
    RB_long++;
    return;
} /* end fase_ISS */
```

```
. . .
/**********************
* Func: fase_FP_WB
* Desc: Implementa la fase 'WB' del algoritmo de Tomasulo
*************************************
void fase WB alum() {
   /**********
   /* Variables locales
   /***********/
   marca_t i, s;
   ciclo_t orden;
   /***********
   /∗ Cuerpo función
   /************
   /*** VISUALIZACIÓN ****/
   for (i = 0; i < TAM_ESTACIONES; i++) {</pre>
      if (RS[i].ocupado && RS[i].estado == FINALIZADA) {
         muestra_fase("-", RS[i].orden);
      } /* endif */
   } /* endif */
   /********
   /*** Busca RS con resultados disponibles */
   orden = MAX_ORDEN;
   s = 0;
   for (i = 0; i < TAM_ESTACIONES; i++) {</pre>
      if (RS[i].ocupado && RS[i].estado == FINALIZADA && RS[i].orden < orden) {
          s = i;
          orden = RS[i].orden;
      } /* endif */
   } /* endif */
   if (orden >= MAX_ORDEN) return; /* No hay ninguna RS con resultados disponible
   /*** Volcado de resultados */
/* INSERTAR CÓDIGO */
```

```
/*** Libera la RS */
/* INSERTAR CÓDIGO */
    /*** VISUALIZACIÓN ****/
   RS[s].estado = PENDIENTE;
   BUS.excepcion = RS[s].excepcion;
   if (BUS.excepcion == EXC_NONE) {
     muestra_fase("WB", RS[s].orden);
   } else {
     muestra_fase("<font color=\"red\">WB</font>", RS[s].orden);
    /*********
   /*** Lectura de resultados */
    /* Reorder buffer */
/* INSERTAR CÓDIGO */
   if (BUS.excepcion != EXC_NONE) return; /* Si hay una excepción nadie utiliza
   /* Estaciones de reserva */
    for (s = INICIO_RS_ENTEROS;
            s <= FIN RS ENTEROS; s++) {
/* INSERTAR CÓDIGO */
   } /* endfor */
   for (s = INICIO_RS_SUMREST;
           s <= FIN_RS_SUMREST; s++) {
/* INSERTAR CÓDIGO */
   } /* endfor */
    for (s = INICIO RS MULTDIV;
            s <= FIN_RS_MULTDIV; s++) {
/* INSERTAR CÓDIGO */
   } /* endfor */
   for (s = INICIO_TAMPON_LECT;
           s <= FIN_TAMPON_LECT; s++) {
```