

Departamento de Engenharia Eletrotécnica e de Computadores

Circuitos Integrados Analógicos

2026/2027 - 1º Semestre

Relatório

Identificação
Turno: P1
Data: 15/11/2026
Docente: Professor Nuno Paulino

	Nome	***Número***
Aluno:	Miguel Pinho	7 3 3 1 9
Aluno:	Delmont Maria	7 5 2 1 8
Aluno:	Rodrigo Lapa	7 7 0 3 6

Índice

1 Introdução

Num conversor analógico-digital de aproximações sucessivas (SAR ADC), a tensão de referência é aplicada, em cada ciclo de conversão, ao banco de condensadores do DAC capacitivo (C_{DAC}). Sempre que este é ligado à referência, ocorre uma partilha de carga que provoca uma queda súbita na tensão, e o buffer tem de a repor com o erro desejado antes do fim do período de relógio. A precisão e a velocidade do conversor dependem, por isso, diretamente do desempenho deste bloco.

Neste trabalho projeta-se um buffer de tensão de referência com $V_{ref} = 1{,}1$ V, alimentado a $V_{DD} = 1{,}8$ V, para carregar um $C_{DAC} = 0{,}5$ pF a uma frequência de relógio de 250 MHz. As especificações são:

- settling error inferior a 0,05% ($< 0{,}55$ mV) ao fim de um período de relógio (4 ns);
- queda inicial de V_{out} inferior a 50 mV quando C_{DAC} é ligado;
- amplificador com $GBW > 100$ MHz, ganho DC superior a 46 dB e margem de fase de 60°;
- a menor dissipação de potência possível.




Figura 1: Arquitetura do buffer de referência.

A arquitetura adotada está representada na Fig. 1. O amplificador controla a tensão V_{ctr} de modo a que a saída do seguidor réplica M_1 (V_{outR}) seja igual a V_{ref}. Como o seguidor de saída M_{11} partilha a mesma tensão de gate e opera com a mesma densidade de corrente, V_{out} acompanha V_{outR}, sem que o transitório provocado pela ligação de C_{DAC} perturbe diretamente a malha de realimentação. O condensador C_D funciona como reservatório de carga e limita a queda de tensão inicial.




Figura 2: Circuito sugerido.

O circuito sugerido para o amplificador é apresentado na Fig. 2. A estabilidade é garantida por compensação indireta, com o condensador C_C ligado entre V_{ctr} e a fonte do transístor de cascode M_{2B}.

O relatório está dividido em diversas partes. Na Secção 2.1 dimensiona-se o andar de saída (M_{11}, C_D e a réplica M_1). Na Secção **??** analisa-se o amplificador e obtêm-se as expressões do ganho, do GBW e dos polos. Na Secção **??** dimensionam-se os transístores pela metodologia g_m/I_D. Nas secções seguintes apresentam-se os resultados de simulação: ponto de funcionamento, resposta em frequência, impedância de saída, ruído, PSRR e funcionamento no tempo.

2 Desenvolvimento

2.1 Dimensionamento do andar de saída

A primeira parte deste trabalho consiste em dimensionar o andar de saída do buffer. O objetivo é escolher os valores de C_D e g_{m11} de forma a cumprir as especificações do *settling error* (inferior a 0,05%, ou seja, 0,55 mV) e da queda inicial provocada pela ligação de C_{DAC} (inferior a 50 mV).




Figura 3: Circuito simplificado do andar de saída.

Comecemos então por analisar o circuito simplificado da figura 3 em pequenos sinais, permitindo-nos obter uma expressão para a impedância de saída.

Aplicando a lei dos nós em v_{out}, com a gate de M_{11} em ground em AC, temos ($v_{gs11} = -v_{out}$) e designando por i_{DAC} a corrente retirada pelo C_{DAC}:

$$-g_{m11}\, v_{gs11} + g_{ds11}\, v_{out} + sC_D\, v_{out} + i_{DAC} = 0 \tag{1}$$

pelo que a impedância de saída do seguidor é

$$Z_{out}(s) = -\frac{v_{out}}{i_{DAC}} = \frac{1}{g_{m11} + g_{ds11} + sC_D} \tag{2}$$

Quando Φ_1 fecha, C_{DAC} (inicialmente descarregado) é ligado a v_{out}. Em pequeno sinal, em torno de V_{ref}, a sua tensão inicial é $-V_{ref}$, pelo que a corrente que retira do nó é

$$i_{DAC}(s) = sC_{DAC}\, v_{out}(s) + C_{DAC}V_{ref} \tag{3}$$

onde o termo $C_{DAC}V_{ref}$ corresponde à carga retirada instantaneamente pela partilha de carga. Substituindo na equação do nó:

$$v_{out}(s)\,[g_{m11} + g_{ds11} + s\,(C_D + C_{DAC})] = -\,C_{DAC}V_{ref} \tag{4}$$

Definindo $C = C_D + C_{DAC}$:

$$v_{out}(s) = -\frac{V_{ref}\, C_{DAC}}{C} \cdot \frac{1}{s + \dfrac{g_{m11} + g_{ds11}}{C}} \tag{5}$$

e, aplicando a transformada de Laplace inversa,

$$v_{out}(t) = -\frac{V_{ref}\, C_{DAC}}{C_D + C_{DAC}}\; e^{-\frac{g_{m11}+g_{ds11}}{C_D+C_{DAC}}\, t} \tag{6}$$

A queda inicial é, portanto, $\Delta V = V_{ref}\, C_{DAC}/(C_D + C_{DAC})$, e a constante de tempo do settling é

$\tau = (C_D + C_{DAC})/(g_{m11} + g_{ds11})$.

Como diz no enunciado do trabalho, temos uma frequência de clock de 250 MHz, pelo que o período de relógio é $T_{clk} = 4$ ns. A especificação do settling error ($< 0{,}55$ mV) traduz-se em:

$$|v_{out}(T_{clk})| = \frac{V_{ref}\, C_{DAC}}{C_D + C_{DAC}}\, e^{-\frac{g_{m11}+g_{ds11}}{C_D+C_{DAC}}\, T_{clk}} < \varepsilon\, V_{ref} \tag{7}$$

com $\varepsilon = 5 \times 10^{-4}$ (0,05%). Isolando a transcondutância:

$$g_{m11} + g_{ds11} > \frac{C_D + C_{DAC}}{T_{clk}}\, \ln\!\left(\frac{C_{DAC}}{\varepsilon\, (C_D + C_{DAC})}\right) \tag{8}$$

Considerando, numa primeira aproximação, $g_{ds11} = g_{m11}/10$:

$$g_{m11} > \frac{C_D + C_{DAC}}{1{,}1\, T_{clk}}\, \ln\!\left(\frac{C_{DAC}}{\varepsilon\, (C_D + C_{DAC})}\right) \tag{9}$$

Para escolher C_D e g_{m11}, implementou-se em Python a Eq. (9), percorrendo valores de C_D entre 1 e 20 pF. Para cada valor calculou-se o g_{m11} mínimo que garante um erro de 0,55 mV ao fim de $T_{clk} = 4$ ns, a corrente correspondente (para $g_m/I_D = 28$) e a queda inicial ΔV.

O valor de g_m/I_D define a relação entre a transcondutância e a corrente de polarização. Como g_{m11} está fixado pelas especificações, a corrente necessária é $I_{B4} = g_{m11}/(g_m/I_D)$, pelo que um g_m/I_D elevado minimiza a potência dissipada. Em inversão fraca, g_m/I_D tende para o seu valor máximo, $1/(n\,U_T) \approx 30$ V^{-1} (com $n \approx 1{,}3$ e $U_T \approx 26$ mV), que não é atingível na prática. Escolheu-se $g_m/I_D = 28$ V^{-1}, próximo deste limite, de modo a obter a menor corrente possível sem levar o transístor a inversão fraca profunda.

Os resultados estão resumidos na Tabela 1.

Tabela 1: g_{m11} mínimo, corrente e queda inicial em função de C_D ($T_{clk} = 4$ ns, erro = 0,55 mV).

C_D [pF]	$g_{m11,min}$ [mS]	I_D [μA]	ΔV [mV]	$\Delta V \leq 50$ mV
8	9,21	329	64,7	não
9	10,05	359	57,9	não
10	10,87	388	52,4	não
11	11,67	417	47,8	sim
12	12,45	445	44,0	sim
13	13,21	472	40,7	sim
14	13,95	498	37,9	sim
15	14,68	524	35,5	sim
16	15,39	550	33,3	sim




Figura 4: Compromisso entre C_D, g_{m11}, corrente e queda inicial.

A Fig. 4 evidencia o compromisso entre as duas especificações: a queda inicial impõe $C_D \geq 10{,}5$ pF, enquanto o g_{m11} mínimo, e com ele a corrente, cresce com C_D.




Figura 5: Variação de C_D ($g_{m11} = 13$ mS) e variação de g_{m11} ($C_D = 11$ pF): resposta de V_{out} e erro $|V_{ref} - V_{out}|$.

A Fig. 5 mostra a resposta temporal de v_{out} prevista pela Eq. (6): aumentar C_D reduz a queda inicial mas torna o assentamento mais lento, enquanto aumentar g_{m11} acelera o assentamento sem alterar a queda.




Figura 6: Erro aos 4 ns em função de g_{m11}, para vários valores de C_D. Os pontos marcam o g_{m11} mínimo de cada C_D.




Figura 7: Erro aos 4 ns no plano (C_D, g_{m11}): acima da linha laranja cumpre a especificação.

A Fig. 6 mostra o erro aos 4 ns em função de g_{m11}, assinalando o valor mínimo para cada C_D, e a Fig. 7 resume a região do plano (C_D, g_{m11}) que cumpre a especificação, com o ponto escolhido.

Verifica-se que $C_D = 11$ pF é o menor valor inteiro que cumpre a especificação da queda inicial, exigindo $g_{m11} \geq 11{,}67$ mS. Valores superiores de C_D reduzem a queda mas aumentam o g_{m11} e, consequentemente, a corrente necessária. Escolheu-se assim $C_D = 11$ pF e, para garantir margem no settling error, $g_{m11} = 13$ mS. Com estes valores obtém-se:

- queda inicial: $\Delta V = 47{,}8$ mV (< 50 mV);
- erro ao fim de 4 ns: 0,331 mV ($< 0{,}55$ mV);
- $V_{out}(4\text{ ns}) = 1{,}099669$ V;
- corrente de polarização: $I_{B4} = g_{m11}/(g_m/I_D) = 13\text{m}/28 \approx 464\ \mu$A.

Estes valores serviram de ponto de partida para o dimensionamento do M_{11} em simulação.

2.1.1 Validação em simulação

EXEMPLO

Figura 8: Circuito de teste do andar de saída no Cadence.

O dimensionamento anterior foi validado no Cadence com o circuito da Fig. 8. O seguidor M_{11} foi implementado com um transístor `nch_25_dnw` ($L = 280$ nm, $W = 2\ \mu$m $\times$ 5 *fingers*), com o *bulk* ligado à source para eliminar o efeito de corpo, que aumentaria V_{GS11} e o tornaria dependente de V_{out}, e polarizado com

$I_{B4} = 464\ \mu$A. A gate é polarizada por uma fonte DC ideal, que representa V_{ctr}, ajustada de modo a obter $V_{out} \approx 1{,}1$ V. O C_{DAC} é ligado e descarregado por dois interruptores comandados por relógio não sobrepostos: Φ_1 (ligação a V_{out}, de 0,1 a 1,9 ns) e Φ_2 (descarga, de 2 a 4 ns), com período de 4 ns. O settling error é medido no fim do período, em relação ao valor de repouso de V_{out}.

Mantendo I_{B4} e $C_D = 11$ pF, variou-se o tamanho de M_{11} através do multiplicador M (de 50 a 900). A Tabela 2 resume alguns dos pontos obtidos.

Tabela 2: Erro no fim de Φ_1 e no fim do período em função do multiplicador M de M_{11} ($C_D = 11$ pF).

M	Erro fim de Φ_1 [mV]	Erro fim do período [mV]
70	7,10	0,99
170	6,57	0,97
210	6,53	0,97
350	6,76	1,29
890	7,52	2,05

O erro apresenta um mínimo para $M \approx 210$. Para valores superiores, o g_{m11} quase não aumenta, porque o transístor está próximo da inversão fraca e o g_m/I_D satura, enquanto as capacidades de gate continuam a crescer e tornam a resposta mais lenta. Escolheu-se, assim, $M = 210$.

Mesmo com este valor, o erro no fim do período ($\approx 0{,}97$ mV) ultrapassa a especificação (0,55 mV). Isto deve-se às capacidades do próprio M_{11}: com a gate em ground em AC, C_{gs11} e C_{gb11} ficam em paralelo com C_D, pelo que a capacidade total no nó de saída é superior à considerada na análise teórica. Para compensar, com $M = 210$, variou-se C_D entre 7,75 e 8,75 pF (Tabela 3).

Tabela 3: Queda inicial e erro no fim do período em função de C_D ($M = 210$).

C_D [pF]	Queda [mV]	Erro [μV]	Cumpre
7,75	50,7	442	não (queda)
8,00	49,6	482	sim
8,25	48,5	531	sim
8,50	47,5	569	não (erro)

Escolheu-se $C_D = 8{,}25$ pF, que apresenta margem nas duas especificações. A partir da queda medida, a capacidade total no nó de saída é $C_{total} \approx V_{out}C_{DAC}/\Delta V \approx 11{,}3$ pF, ou seja, cerca de 2,5 pF acima de $C_D + C_{DAC}$. Esta diferença corresponde às capacidades de M_{11} ligadas a V_{out}, que funcionam como uma capacidade adicional. A capacidade efetiva é, por isso, $C_{D,ef} \approx 10{,}8$ pF, coerente com o mínimo de 10,5 pF obtido na análise teórica.

O ponto de funcionamento final de M_{11} está resumido na Tabela 4.

Tabela 4: Ponto de funcionamento de M_{11} ($M = 210$, $C_D = 8{,}25$ pF).

Parâmetro	Valor
I_D	464 μA
V_{GS}	453,6 mV
g_{m11}	11,22 mS
g_{ds11}	367 μS
g_m/I_D	24,2 V^{-1}
g_m/g_{ds}	30,6
$\lvert C_{gs11}\rvert$	1,15 pF
$\lvert C_{gd11}\rvert$	0,77 pF
$\lvert C_{gg11}\rvert$	2,42 pF
Queda inicial	48,5 mV
Erro no fim do período	531 μV (0,048%)

Note-se que o M_{11} resultante é um transístor grande ($W_{total} = 2{,}1$ mm), com $C_{gg11} \approx 2{,}4$ pF. Esta capacidade fica ligada a V_{ctr}, ou seja, à saída do amplificador, e vai afetar a estabilidade e a resposta no tempo

do circuito completo. Este dimensionamento é, por isso, um ponto de partida: o tamanho de M_{11} (e, com ele, o valor de C_D) poderá ser revisto após o dimensionamento do amplificador, se necessário.

2.1.2 Dimensionamento da réplica M_1

O transístor M_1 é uma réplica de M_{11}: o amplificador força $V_{outR} = V_{ref}$ e, como M_1 e M_{11} partilham a tensão de gate V_{ctr}, V_{out} acompanha V_{outR} desde que ambos tenham a mesma tensão V_{GS}. Para isso, os dois transístores têm de ser do mesmo tipo, ter o mesmo comprimento L e operar com a mesma densidade de corrente:

$$\frac{I_{B3}}{W_1} = \frac{I_{B4}}{W_{11}} \quad \Rightarrow \quad W_1 = \frac{W_{11}}{K}, \qquad I_{B3} = \frac{I_{B4}}{K} \tag{10}$$

onde K é um fator de escala. Um K elevado reduz a corrente e a capacidade que a réplica introduz em V_{ctr}, mas aumenta o *mismatch* entre M_1 e M_{11} e, consequentemente, o *offset* entre V_{out} e V_{outR}.

Optou-se por $K = 1$, que garante o melhor emparelhamento entre os dois seguidores. Assim, M_1 é idêntico a M_{11} (`nch_25_dnw`, *bulk* ligado à source, $L = 280$ nm, $W = 2\ \mu\text{m} \times 5$ *fingers*, $M = 210$) e polarizado com $I_{B3} = 464\ \mu$A. Em simulação, ambos apresentam $V_{GS} = 453{,}7$ mV, pelo que, no ponto de funcionamento,

$$V_{ctr} = V_{ref} + V_{GS11} \approx 1{,}1 + 0{,}454 = 1{,}554 \text{ V} \tag{11}$$

Em contrapartida, esta escolha duplica a corrente consumida pelos seguidores e a capacidade ligada a V_{ctr} ($C_{gg1} \approx C_{gg11} \approx 2{,}4$ pF), o que é tido em conta no dimensionamento do amplificador.

2.2 Análise do amplificador

2.2.1 Circuito simplificado e modelo de pequeno sinal

Após o dimensionamento do andar de saída, o próximo passo é analisar o amplificador que o controla. Para isso, é necessário primeiro simplificar o amplificador, para ser mais fácil o dimensionamento.



Figura 9: Amplificador simplificado

Assim, o amplificador fica

2.2.2 Função de transferência exata

2.2.3 Expressões aproximadas

2.3 Dimensionamento pela metodologia g_m/I_D

2.3.1 Especificações e critérios

2.3.2 Escolha de cada transístor

2.3.3 Polarização

2.3.4 Tabela-resumo

2.4 Simulação do amplificador

2.4.1 Ponto de funcionamento

2.4.2 Resposta em frequência em malha aberta

2.4.3 Otimização do consumo

2.5 Impedância de saída

2.5.1 Análise teórica

2.5.2 Simulação

2.6 Ruído e PSRR

2.6.1 Ruído de saída

2.6.2 PSRR^+

2.7 Funcionamento no tempo

2.8 Resumo do desempenho

3 Conclusão

Referências

[1] N. Paulino, *Circuitos Integrados Analógicos – Laboratório 1: Reference Voltage Buffer*, FCT NOVA, 2026.

[2] P. Harikumar and J. J. Wikner, "Design of a reference voltage buffer for a 10-bit 50 MS/s SAR ADC in 65 nm CMOS," in *2015 IEEE International Symposium on Circuits and Systems (ISCAS)*, pp. 249–252, 2015.

[3] R. G. Carvajal *et al.*, "The flipped voltage follower: a useful cell for low-voltage low-power circuit design," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 52, no. 7, pp. 1276–1291, Jul. 2005.

[4] P. Manikandan and B. Bindu, "A review on frequency compensation and transient enhancement schemes of flipped voltage follower LDO regulators for SoC applications," *IEEE Access*, vol. 13, pp. 16150–16170, 2025.