Quatrième partie

Analyse matérielle du TO9+




Figure 27. Synoptique de l'unité centrale TO9+

1. Conception générale Description

Le TO9+ étant la symbiose du TO9 et du TO8, nous faisons référence tout au long de cette partie à des similitudes de structure et de fonctionnement. Nous invitons le lecteur à se reporter, pour plus de détails, aux chapitres concernant les produits cités en comparaison.

Comme le TO9, le micro-ordinateur TO9+ est architecturé autour du 6809 E, microprocesseur commandé à la fréquence de 1 MHz par deux horloges extérieures en quadrature: E et Q.

Le bus d'adresses 16 bits est direct pour la cartouche et le gate array mode page. Il est bufferisé par 2×74 LS 244 pour adjoindre les autres composants.

Le bus de données 8 bits comporte deux dérivations bufferisées et contrôlées par deux 74 LS 245. Les informations sont alors aiguillées, selon leur destination, sur le bus de données RAMS ou sur le bus de données afférent aux principaux composants de l'unité. En dehors de l'aiguillage RAM, ce principe permet de "délester" le 6809, compte tenu des nombreux circuits à alimenter.

Le bus de données RAM assure, plus particulièrement en mode page, les transferts d'information entre les RAMS et le gate array.

Comme pour le TO9, les lignes de contrôles du 6809 E correspondent:

- aux commandes de lecture écriture R/WN des différents registres et mémoires,
- aux demandes d'interruption IRQN concernant la gestion du clavier, le clignotement du curseur, les manettes de jeux et la souris,
- aux demandes d'interruption FIRQN pour le fonctionnement du crayon optique et du code barre.

Un circuit de réinitialisation "RESET" est en relation avec le 6809 E et les PIA.

D'une manière identique au TO8, la mémoire morte comporte:

- Les deux pages de 6 Ko du moniteur ainsi que les deux pages de 1,9 Ko de logiciel contrôleur de disque qui sont logées dans une EPROM 16 Ko 27 128. Chacune des pages est sélectée à partir du bit P4 du PIA 6846.

- Les 2 × 32 Ko de logiciel d'application BASIC 1 - divers - BASIC 512 - EXTRAMONITEUR, qui sont logés chacun dans une ROM ou EPROM 32 Ko selon une répartition en quatre banques. D'une manière semblable au TO8, la commutation des banques s'effectue en programmation par une écriture d'adresses dans un LATCH 74 LS 173. Ce circuit permet de sélecter chaque partie concernée dans une des mémoires mortes.

La cartouche de logiciel d'application externe est sélectée par logiciel à partir du bit P2 du PIA 6846.

La mémoire vive est composée de deux plans de 256 Ko chacun:




Figure 28. Système de mémorisation RAM dans le TO9+

Huit boîtiers 256 K-bits 41256 forment un premier plan mémoire validé par CAS1N et comprenant les différentes pages de 16 Ko initialement telles que:

page 0 = mémoire ou espace "écran" avec la RAMA et la RAMB page 1 = mémoire ou espace "système" avec la page moniteur pages 2 à 15 = banques mémoires utilisateur ou espace "données".

Les différentes pages sont commutées par un adressage physique sur 18 bits (MA8-MA0), en provenance du gate array mode page.

Le deuxième plan mémoire est validé par CAS2N. Il correspond à l'extension mémoire dans le TO8 et regroupe, par ses huit boîtiers 41256, seize pages de RAM utilisateur (pages 16 à 31). Adressé de la même manière que le premier plan, il représente la suite de l'espace "données" (cf. figure 28).

Conformément au TO8, le TO9+ utilise le gate array mode page CF 74021 ou EFG 202A pour lequel il joue un rôle parfaitement identique. Il est en relation avec les plans RAM dynamiques par l'intermédiaire du bus d'adresses multiplexées. Ce dernier est adapté par un HCT245. Les commandes des boîtiers mémoires sont elles-mêmes adaptées par un HCT245.

La sélection du bus de données RAM est dépendante du signal TRANSN par l'intermédiaire du 74 LS 245. Il assure l'aiguillage des informations et permet notamment un accès du CPU dans l'espace mémoire: 0000-3FFF (cf. Le 6809 dans le TO8, page 95). Un signal complémentaire de TRANSN agit de façon opposée sur le 74 LS 245 du bus de données principal.

Le gate array mode page détermine les mêmes cas de fonctionnement ou figures réalisables sur TO8 dont, plus particulièrement, les recouvrements d'espace mémoires. De par le registre E7DC, il procure, en relation avec la RAMA et la RAMB, les mêmes modes d'affichage connus sur le TO8 ou le TO9 (cf. Le système de visualisation du TO9, page 52).

Les signaux, en provenance du crayon optique, subissent le même traitement que sur le TO8.

Toujours conformément au TO8, un circuit de palette du type EF 9369, programmable par le 6809 E, permet le choix des seize teintes exploitables parmi 4 096. Il distribue les informations nécessaires à la prise péritel, via des circuits d'interfacage vidéo.

Deux connecteurs de carte "polyvalents" établissent les liaisons bus et signaux nécessaires aux extensions.

Quatre circuits d'interface sont en relation avec différents périphériques:

- Un PIA TIMER 6846 qui, exception faite de la ligne de contrôle CP1 et du bit P5 devenus inutilisés, est câblé et fonctionne comme sur le TO8.
- Un PIA 6821 "musique et jeux" pour l'élaboration du son et les commandes de manettes et souris; un PIA "système". De par leur fontionnement, ils sont parfaitement identiques aux circuits utilisés sur le TO8. Ainsi, le bit de forme et les bits de commutation de banques mémoires du TO9 voient leur action totalement émulée par le gate array mode page dans le TO9+.
- Un ACIA 6850 qui, comme sur le TO9, réalise la transformation série/parallèle des informations envoyées en série à travers le cordon du clavier.

Il existe cependant une différence notable qui singularise, en ce point particulier, le fonctionnement du TO9+: la transmission série asynchrone dans le TO9 devient synchrone pour le TO9+. Pour ce faire, l'horloge est fournie avec les données série par un fil supplémentaire en provenance du monochip du clavier. La liaison entre le clavier et la partie unité centrale est bi-directionnelle. La cadence de travail est d'environ 9600 bauds.

Les registres de l'ACIA sont accessibles aux adresses suivantes:

E7DE registre de contrôle en écriture
E7DE registre d'état en lecture
E7DF registre d'emission en écriture
E7DF registre de réception en lecture.

La figure 29, page suivante, traduit le fonctionnement matériel du clavier.

L'élément de dialogue est un monochip 6805 P2 dont le port A et le port B réalisent l'exploration de la matrice clavier. Le port C est en partie consacré aux échanges avec l'ACIA. Ce microprocesseur est piloté par une horloge de 4 MHz. Une commutation interne offre la possibilité de monter un 68705.

Le programme du 6805 P2 est tel que, à chaque appui sur une touche, un octet précédé d'un bit de start et suivi par un bit de stop, est envoyé après un délai maximum de 8 ms (temps de scrutation). La prise en compte de chaque bit se fait sur un front montant de l'horloge RXC fournie par le 6805 P2 (transmission synchrone).

Si cette touche reste enfoncée, après un délai maximum de 0,8 s, le code est renvoyé toutes les 70 ms (répétition automatique de 14 caractères par seconde). Un signal KTEST est expédié vers l'unité centrale pour indiquer l'action effective de la touche enfoncée. Ce signal est actif environ 100 ns après l'appui d'une touche, alors que le temps de cycle de scrutation du clavier est de 8 ms.




Figure 29. Structure matérielle du fonctionnement du clavier dans le TO9+

Comme pour le TO9, le clavier est susceptible de recevoir des informations en provenance de l'unité centrale. La transmission est composée de trois bits avec un bit de start et un bit de stop. Le bit de start est envoyé lorsque l'ACIA reçoit une impulsion d'horloge TXC. Lorsque le bit de start est présent, une interruption externe est déclenchée et le mot est lu par le monochip.

Le gate array contrôleur de disquettes THMIC01 équipant le TO8 est également utilisé sur le TO9+. Il gère l'unité de floppy 3,5 pouces intégrée et délivre, en parallèle, par l'intermédiaire d'une prises DIN 14 broches, les signaux nécessaires au fonctionnement d'une drive externe selon les deux standards 5,25 pouces ou 3,5 pouces.

Une alimentation à découpage semblable à celle du TO9 fabrique les trois tensions de + 5 V, de + 12 V et - 5 V pour le fonctionnement des composants de l'unité centrale et des extensions.

2. Extension intégrée

Le TO9+ est équipé, en relation avec le décodage d'adresse correspondant, d'un module extension télématique qui permet de relier directement l'ordinateur au réseau téléphonique connecté selon la norme NFC 98010 et les spécifications techniques du CNET 1108 et 1435. Le principe de transmission est conforme à l'avis V23 du CCITT.

Conception de l'extension télématique

Elle est accessible aux adresses E7F8 à E7FF. Elle est composée:

- D'un ACIA 6850 qui réalise la sérialisation des données en émission et leur désérialisation en réception.
- D'un 6821 qui assure les commandes et détections nécessaires au modern et à l'interface ligne (prise de ligne, numérotation, détection d'appel, retournement et passage du modern en half duplex...).
- D'un MODEM EFB 7513: modulateur/démodulateur FSK V23, pouvant assurer un dialogue "full duplex" car les voies émission et réception sont transmises par des porteuses de fréquences différentes.
- D'un duplexeur constitué d'un transformateur et amplificateurs opérationnels TDB 0124, pour mixer et séparer les signaux émis et reçus par la ligne téléphonique bi-directionnelle. Cette fonction est appelée conversion 2 fils/4 fils.
- D'une interface ligne (relais optocoupleurs et transformateur) qui permet d'adapter les signaux aux exigences de transmission et de sécurité du réseau téléphonique commuté des PTT (isolement galvanique par rapport au secteur, régulation du courant de ligne, numérotation décimale et détection d'appel).

Elle peut être gérée par un logiciel appelé handler télématique et qui respecte les normes en vigueur.