

Exame de Arquitectura de Computadores 2º GREI

15-05-2014

Data de publicación de notas: 23 de Maio de 2014 (tentativo).

Data de revisión de notas: 26 e 27 de Maio de 2014 (tentativo).

Tempo para responder as preguntas: 4 horas (9:30-13:30).

Puntuación: está indica ao final de cada pregunta en negrilla, valor sobre 10 puntos.

Nome e Apelidos:

1- Un procesador acada unha frecuencia de reloxo de 4GHz nunha tecnoloxía CMOS de 32nm. Supoñer que o mesmo procesador (só alterando potencialmente a ubicación de rexistros do pipeline) é implementado nunha nova tecnoloxía de 14nm e cunha frecuencia de reloxo de 3.0 Ghz. Cos datos proporcionados, facer unha estimación de primeira orde da ratio entre as profundidades do pipeline de ambas implementacións, argumentando as suposicións realizadas (o cálculo exacto non é posible facelo cos datos que se proporcionan). **(2.0p)**

2- Un fabricante quere escalar un procesador dun nodo tecnolóxico ao seguinte (escalado lineal dos patróns xeométricos por un factor $\times 0.7$) de tal xeito que a área da memoria cache de último nivel escala de forma ideal, mentres que a área dos núcleos escala por un factor $\times 0.65$. No nodo actual, a área que ocupan os núcleos é igual a área que ocupa a cache de último nivel. Estimar o factor de aumento de área na implementación no novo nodo tecnolóxico (correspondente á área total de núcleos e cache de último nivel), tendo en conta o seguinte escenario de escalamento: a frecuencia escala por un factor $\times 1.125$, os núcleos non alteran a súa arquitectura, a latencia de memoria medida en ns é a mesma, e suponse que o factor de ganancia en velocidade escala coa raíz cadrada do factor de aumento do número de núcleos. O fabricante impón unha restricción no escalamento: o ancho de banda coa memoria debe escalar como moito por un factor $\times 2$. Supoñer $p=0.5$. **(2.0p)**

3- Un programa que corre en un determinado procesador presenta un CPI (do núcleo ideal, sen ter en conta fallos cache) de 1.54 ciclos por instrucción. Este procesador emite como máximo unha instrucción por ciclo. O programa presenta un 18% de instrucións de salto e a taxa de acerto dos saltos é do 90% (o custe dun salto mal predicado é de 10 ciclos, e custe adicional dos saltos ben predicados é cero). Este procesador sofre unha modificación no seu pipeline (máis etapas), de tal xeito que as penalizacións por conflitos estruturais, dependenzas e saltos aumentan por un factor $\times 1.20$. O fabricante quere manter o CPI do procesador modificado igual que o procesador orixinal, para o cal modifica a lóxica de predición de saltos. Cal é a taxa de acerto que debe ter o novo predictor de saltos para conservar o mesmo CPI? **(2.0p)**

4- Calcula unha cota superior do ancho de banda e capacidade de memoria para unha canle de memoria GDDR5 que ten un sistema de interconexión de 384 bits e que utiliza chips do tipo 4Gbit ($\times 32$). Cantas canles DDR3 estándar serían precisas para acadar este ancho de banda, utilizando chips PC3-14928? **(1.0p)**

5- Indicar e explicar o contido (unha das posibles opcións válidas) da táboa de renomeado de rexistros, supoñendo que un núcleo superscalar executa o seguinte código (os operandos inmediatos non se especifican por simplicidade). Indicar e explicar o contido da táboa nun instante no que todas as instrucións están no ROB. Rexistros ISA: EAX, EBX, ECX, EDX, ESI, EDI, EBP, ESP; rexistros non ISA: incorporados a cada entrada do ROB, ás cales nos referimos coma slot 1, slot 2, etc, segundo a posición que ocupe a instrución correspondente no ROB. Supoñer que a primeira instrución (LD EAX EBP) ocupa o slot 1. **(1.0p)**

```
LD EAX EBP
FX-ADD EBX EAX EAX
FX-MUL ESI EAX EBX
FX-DIV EDX ESI EAX
LD EAX ESP
FX-MUL EBX EAX EAX
STORE EBX ESP
FX-SUB ESI ESP EBX
```

6- Determinar o CPI do seguinte programa na arquitectura do procesador da Figura 9 to Tema 3 das notas do clase (pipeline con bypass, instrucións de 4 bytes). Descontar os ciclos necesarios até que se enche o pipeline. Supoñer que para os saltos se utiliza a estratexia de supoñer salto non tomado **(1.0p)**

```
DADD R2,R1,R5
LD R6 45(R2) // Supoñer que o contido en 45(R2) é o valor 13
DSUB R4, R2, R9 // Supoñer R2=-18 e R9=6
DADD R8, R6,R4
BR R8 16 // Salto ao enderezo PC+20
DADD R3 R6 R7
ST R1, 400(R3)
ST R5, 404(R3)
BR R0 12 // Supoñer R0=0
DADD R6 R2,R4
DSUB R7, R2,R8
NOP // fin do programa, non operación.
```

7- Indicar as accións que ocorren nun procesador multinúcleo, con catro núcleos, co último nivel de cache compartido e un primeiro nivel de cache privado, con interconexión entre as caches privadas e a compartida baseada en bus co protocolo de coherencia snooping (MESI), e donde se executan as seguintes referencias de memoria a datos compartidos (supoñer que os datos están inicialmente na memoria principal, e que A e C están na mesma liña cache e que o resto de datos están en liñas distintas). As referencias ocorren na orde indicada (indicamos o número de núcleo e a acción que realiza) e con tempo suficiente entre elas para evitar conflitos entre transaccións. **(1.0p)**

P0 (Load A), P1(Load C), P2 (Load B), P3 (Load D), P0 (Store B), P1 (Load D), P3 (Store C), P3 (Load B)