

Arquitectura de Computadores - Grao en Enxeñaría Informática

Ex A

23/05/2017

Nome: _____

Preguntas tipo Test (2 puntos): son de resposta única. Cada resposta errada restará a metade do valor da pregunta. A puntuación mínima será de 0 puntos.

1. (0.2 puntos) Asumindo un pipeline básico, ¿qué fases precisa unha instrución **STORE**?
 - A. IF, ID
 - B. IF, ID, EX, MEM, WB
 - C. IF, ID, EX
 - D. IF, ID, EX, MEM
2. (0.2 puntos) Nun protocolo baseado en directorio (asumimos protocolo MESI nas cachés) supoñemos que o procesador do nodo solicitante erra ao escribir na cache. O nodo orixe é un nodo remoto e o estado do bloque no directorio é exclusivo. ¿Cal será o novo estado do bloque no directorio e na caché do nodo solicitante?
 - A. Compartido (D), Modificado (S)
 - B. Exclusivo (D), Exclusivo (S)
 - C. Modificado (D), Exclusivo (S)
 - D. Exclusivo (D), Modificado (S)
3. (0.2 puntos) ¿Para qué tipo de problemas son adecuadas as tarxetas gráficas (GPUs)?
 - A. Aplicacións cun elevado número de fíos independentes, que fan pouca reutilización dos datos
 - B. Soamente aplicacións gráficas, coma por exemplo os xogos 3D
 - C. Aplicacións de cómputo intensivo de propósito xeral pero de paralelismo limitado
 - D. Aplicacións cun elevado número de fíos que aplican kernels de computación sobre streams de datos
4. (0.2 puntos) ¿Cal das seguintes afirmacións sobre o MOB é FALSA?
 - A. O MOB informa o ROB sobre a especulación nos Loads
 - B. No MOB as escrituras en memoria fanse cando se dispoña de suficiente ancho de banda
 - C. O MOB facilita a execución fóra de orde dos Stores
 - D. Todas as anteriores son verdadeiras
5. (0.2 puntos) Na planificación baseada en marcador, ¿qué afirmación é FALSA?
 - A. A execución despois da etapa de Lectura de Operandos é fóra de orde
 - B. Na etapa de Lectura de Operandos compróbanse as dependencias RAW
 - C. Aparecen dous novos tipos de conflitos, WAW e WAR
 - D. A execución despois da etapa de Emisión de Instrucións é fóra de orde
6. (0.2 puntos) Se quero facer a predicción do enderezo de destino dun salto, utilizarei:
 - A. Un predictor combinado
 - B. Un predictor que use información global
 - C. Un predictor que use información local
 - D. Ningunha das anteriores
7. (0.2 puntos) ¿Cal das seguintes características NON se corresponde cos procesadores x86 de Intel?
 - A. A caché de nivel 1 non é unificada
 - B. Teñen un xogo de instrucións RISC

- C. Un exemplo deste tipo de procesadores son os da arquitectura Haswell
- D. Teñen varios niveis de TLB

8. (0.2 puntos) Os tempos de acceso á memoria principal son da orde de:

- A. Miles de ciclos
- B. Centenas de ciclos
- C. Decenas de ciclos
- D. Poucos ciclos

9. (0.2 puntos) Teño un PC na casa con dúas CPUs multicore (8 núcleos cada unha) de Intel de última xeración. Polo tanto, a miña máquina:

- A. Cunha alta probabilidade soporte o protocolo de coherencia MOESI
- B. Os procesadores usan un sistema de conexión coherente Hypertransport
- C. É un sistema NUMA (con respecto á memoria principal)
- D. Ningunha das anteriores

10. (0.2 puntos) ¿Cal das seguintes afirmacións sobre as Estacións de Reserva é VERDADEIRA?

- A. O tamaño das estacións de reserva ten influencia directa no CPI do núcleo
- B. O despacho de instrucións realízase fóra de orde
- C. Cada entrada na estación de reserva correspóndese a unha instrución que xa ten os seus operandos dispoñibles
- D. As estacións de reserva centralizadas son pouco flexibles

Cuestións breves (3 puntos):

1. (0.5 puntos) Cal é a función do estado O no protocolo MOESI?

2. (0.5 puntos) Que explica a Lei de Moore?

3. (0.5 puntos) Cal é a razón pola cal resulta máis interesante anticipar o antes posible a execución dos Load fronte os Store?

4. (0.5 puntos) Que modela R no modelo de escalamento de prestacións en microprocesadores?

5. (0.5 puntos) Cando medimos a gañancia en velocidade (S) que resulta de usar segmentación (pipelining) fronte unha CPU non segmentada, o retardo dunha etapa do pipeline descomponse como a suma de varios tempos, cales son?

6. (0.5 puntos) De que xeito o Buffer de Reordenamento de Instrucións (ROB) facilita a especulación?

Problemas (5 puntos):

1. (1.5 puntos) Indicar as accións que ocorren nun procesador multicore con 4 núcleos, co último nivel de caché compartido e un primeiro nivel de caché privado, con interconexión entre as cachés privadas e a compartida en bus co protocolo de coherencia snooping (MESI), cando se realizan as seguintes referencias de memoria a datos compartidos (supoñer que os datos están inicialmente na memoria principal, e que A e B están na mesma liña caché mentres que o resto de datos están en liñas distintas). As referencias ocorren na orde indicada (indicamos o núcleo e a acción que realiza), e con tempo suficiente entre elas para evitar conflitos nas transaccións.

P0 (Load A), P1 (Load B), P2 (Load C), P3 (Load D), P2 (Store A), P1 (Store C), P1 (Load D), P3 (Store B), P0 (Load C)
2. (1.5 puntos) Un programa corre nun procesador segmentado presentando un CPI de 1.6. O sistema admite ata unha instrución por ciclo. O programa executa un 20% de instrucións de salto e a taxa de acerto na predicción é do 75%. O custo dun salto mal predito é de 6 ciclos, e o custo dos saltos ben preditos é cero.
 - (a) Calcula o CPI se melloramos o predictor de saltos para que teña unha taxa de acertos do 90%
 - (b) Calcular o CPI se ademais se aplica a técnica do salto retardado supoñendo que, no código, o compilador sempre atopa unha instrución para aplicala, e consegue o máximo beneficio que esta permite
3. (2 puntos) Un procesador acada unha frecuencia de reloxo de 4 GHz nunha tecnoloxía CMOS de 32 nm. Supoñer que o mesmo procesador (só alterando potencialmente a ubicación dos rexistros do pipeline) é implementado nunha nova tecnoloxía de 14 nm e cunha frecuencia de reloxo de 3 GHz. Cos datos proporcionados, facer unha estimación de primeira orde do ratio entre as profundidades do pipeline de ambas implementacións, argumentando as suposicións realizadas (o cálculo exacto non é posible facelo cos datos que se proporcionan).

ARQUITECTURA DE COMPUTADORES – JUNIO 2017

Preguntas tipo test (2 puntos): son de resposta única. Cada resposta errada restará a metade do valor da pregunta. A puntuación mínima será de 0 puntos.

1. (0.2 puntos) Asumindo un pipeline básico ¿Qué fases precisa unha instrucción STORE?
 - a. IF ,ID
 - b. IF, ID, EX, MEM, WB
 - c. IF, ID, EX
 - d. IF, ID, EX, MEM
2. (0.2 puntos) Nun protocolo baseado en directorio (asumimos protocolo MESI nas cachés) suponemos que o procesador do nodo solicitante erra ao escribir na caché. O nodo orixe é un nodo remoto e o estado do bloque no directorio é exclusivo. ¿Cal será o novo estado do bloque no directorio e na caché do nodo solicitante?
 - a. Compartido (D), Modificado(S)
 - b. Exclusivo (D), Exclusivo (S)
 - c. Modificado (D), Exclusivo (S)
 - d. Exclusivo (D), Modificado (S)
3. (0.2 puntos) ¿Para que tipos de problemas son adecuadas as tarxetas gráficas (GPUs)?
 - a. Aplicacións cun elevado número de fíos independentes, que fan pouca reutilización dos datos.
 - b. Soamente aplicación gráficas, coma por exemplo os xogos 3D.
 - c. Aplicacións de cómputo intensivo de propósito xeral pero de paralelismo limitado.
 - d. Aplicacións cun elevado número de fíos que aplican kernels de computación sobre streams de datos.
4. (0.2 puntos) ¿Cal das seguintes afirmacións sobre o MOB é FALSA?
 - a. O MOB informa ao ROB sobre a especulación nos Loads.
 - b. No MOB as escrituras en memoria fanse cando se dispoña de suficiente ancho de banda.
 - c. O MOB facilita a execución fóra de orde dos Stores.
 - d. Todas as anteriores son verdadeiras.
5. (0.2 puntos) Na planificación baseada en marcador, ¿Qué afirmación é FALSA?
 - a. A execución despois da etapa de Lectura de Operandos é fora de orde.
 - b. Na etapa de Lectura de Operandos compróbanse as dependencias RAW.
 - c. Aparecen dous novos tipos de conflitos, WAW e WAR.
 - d. A execución despois da etapa de Emisión de Instrucións é fóra de orde.
6. (0.2 puntos) Se quero realizar a predicción do enderezo de destino dun salto, utilizarei:
 - a. Un predictor combinado.
 - b. Un predictor que use información global.
 - c. Un predictor que use información local.
 - d. Ningunha das anteriores.

7. (0.2 puntos) ¿Cal das seguintes características non se corresponde cos procesadores x86 de Intel?
- A caché de nivel 1 non é unificada.
 - Teñen un xogo de instrucións RISC.
 - Un exemplo deste tipo de procesadores son os da arquitectura Haswell.
 - Teñen varios niveis TLB.
8. (0.2 puntos) Os tempos de acceso a memoria principal son da orde de:
- Miles de ciclos.
 - Centenas de ciclos.
 - Docenas de ciclos.
 - Poucos ciclos.
9. (0.2 puntos) Teño un PC na casa con dúas CPUs multicore (8 núcleos cada unha) de Intel de última xeración. Polo tanto a miña máquina:
- Cunha alta probabilidade soporte o protocolo MOESI.
 - Os procesadores usan un sistema de conexión coherente HyperTransport.
 - É un sistema NUMA (con respecto á memoria principal).
 - Ningunha das anteriores.
10. (0.2 puntos) ¿Cal das seguintes afirmacións sobre as Estacións de Reserva é VERDADEIRA)?
- O tamaño das Estacións de Reserva ten influencia directa no CPI do núcleo.
 - O despacho de instrucións realízase fóra de orde.
 - Cada entrada na estación de reserva correspóndese a unha instrución que xa ten os seus operandos disponibles.
 - As Estacións de Reserva centralizadas son pouco flexibles.

Cuestións breves (3 puntos):

- (0.5 puntos) ¿Cal é a función do estado O no protocolo MOESI?
- (0.5 puntos) ¿Qué explica a Ley de Moore?
- (0.5 puntos) ¿Cal é a razón pola que resulta máis interesante anticipar o antes posible a execución dos Load fronte aos Store?
- (0.5 puntos) ¿Qué modela R no modelo de escalamento de prestacións en microprocesadores?
- (0.5 puntos) Cando medimos a gañancia en velocidade (S) que resulta de usar segmentación (pipelining) fronte unha CPU non segmentada, o retardo dunha etapa do pipeline descomponse como a suma de varios tempos, ¿cales son?
- (0.5 puntos) ¿De que xeito o Buffer de Reordenamento de Instrucións (ROB) facilita a especulación?

Problemas (5 puntos)

1. (1.5 puntos) Indicar as acción que ocorren nun procesador multicore con 4 núcleos, co último nivelde caché compartido e un primeiro nivel de caché privado, con interconexión entre as cachés privadas e a compartida en bus co protocolo de coherencia snooping (MESI), cando se realizan as seguintes referencias de memoria a datos compartidos (suponer que os datos están inicialmente na memoria principal, e que A e B están na mesma liña caché mentres que o resto de datos están en liñas distintas). As referencias ocorren na orde indicada (indicamos o núcleo e a acción que realiza), e con tempo suficiente entre elas para evitar conflitos nas transaccións.

P0 (Load A), P1 (Load B), P2 (Load C), P3 (Load D), P2 (Store A), P1 (Store C),
P1 (Load D), P3 (Store B), P0 (Load C).

2. (1.5 puntos) Un programa corre un procesador segmentado presentando un CPI de 1.6. O sistema admite ata unha instrucción por ciclo. O programa executa un 20% de instrucións de salto e a taxa de acerto na predicción é do 75%. O custo dun salto mal predito é de 6 ciclos, e o custo dos saltos ben preditos é cero.
 - a. Calcula o CPI se melloramos o predictor de saltos para que teña unha taxa de acertos do 90%.
 - b. Calcular o CPI se ademáis se aplica a técnica do salto retardado supoñendo que, no código, o compilador sempre atopa unha instrucción para aplicala, e consegue o máximo beneficio que esta permite.
3. Un procesador acada unha frecuencia de reloxo de 4 GHz nunha tecnoloxía CMOS de 32 nm. Supoñer que o mesmo procesador (so alterando potencialmente a ubicación dos rexistros do pipeline) é implementando nunha nova tecnoloxía de 14 nm e cunha frecuencia de reloxo de 3GHz. Cos datos proporcionados, facer unha estimación de primeira orde do ratio entre as profundidades do pipeline de ambas implementacións, argumentando as suposicións realizadas (o cálculo exacto non é posible facelo cos datos que se proporcionan).