

Examen Arq

Brais Míguez - Lucía Picos

May 2022

1. El resultado de ejecutar el benchmark de conjuntos SPEC..., consiste en un total de $2,389 \times 10^{12}$ instrucciones. Se ejecuta en 750s y el tiempo de referencia es de 9650s. Calcula:
 - a) CPI si el ciclo de reloj es 0,333 ns
 - b) Calcula el SPECRatio
 - c) Calcula el incremento en tiempo de CPU si se aumenta en un 10 % de las instrucciones del benchmark manteniendo el CPI calculado

2. i0: lw \$f0, 0(\$r1)
i1: sub.f \$f4, \$f0, \$f2
i2: add.d \$f6, \$f6, \$f4
i3: addi \$r1, \$r1, 4
i4: sub \$r3, \$r3, 1
i5: bnez \$r3, bucle

Supongamos unidad del MIPS con 5 etapas, hay adelantamiento. Se decide dirección de salto en ID y se salta en EX. No hay especulación de salto

- a) Identificar cuántos ciclos se pierden cuando hay predicción de salto tomado y al final no se toma y cuántos ciclos se pierden si se predice que no se toma y al final se toma
 - b) Salta con patrón T, T, NT, T. Predictor de 1 bit que empieza con salto no tomado. Calcular % de acierto y cuantos ciclos se pierden por predicciones erróneas
 - c) Lo mismo pero predictor fijo no tomado
3. Teniendo esto en cuenta:

Operación que produce el resultado	Instrucción que los usa	Latencia
Operación ALU FP doble	Operación ALU FP doble	6
Operación ALU FP doble	Almacenar doble	3
Cargar FP doble	Operación ALU doble	2
Cargar FP Doble	Almacenar doble	0

- i0: l.d \$f0, 0(\$r1)
- i1: l.d \$f2, 0(\$r2)
- i2: add.d \$f4, \$f0, \$f2
- i3: s.d \$f4, 0(\$r3)

i4: daddui \$r1, \$r1, -8

i5: bne \$r1, \$r4, bucle

Array de tamaño 4000

- Considerando latencias: cuántos ciclos tarda cada iteración y cuántos en total
- ¿Cómo quedaría el bucle si se planifica? Determinar ciclos para todas la iteraciones
- Desenrollado para dos iteraciones. Total de ciclos

4. Partiendo de:

Procesador	A	B	C	D
Caché P0	Compartido	Modificado	Compartido	Compartido
Caché P1	Inválido	Inválido	Inválido	Compartido
Caché P2	Inválido	Inválido	Compartido	Compartido

Se tiene que llegar a:

Procesador	A	B	C	D
Caché P0	Inválido	Inválido	Inválido	Compartido
Caché P1	Inválido	Inválido	Compartido	Modificado
Caché P2	Modificado	Modificado	Inválido	Compartido

Explicar secuencias de cambios para llegar al estado final y describir tráfico del bus (Acier-to, Fallo).

Nota 1 : para alcanzar estado final puede hacer falta una sola instrucción

Nota 2 : pueden existir estados finales inalcanzables

Teoría

- Estación de reserva. Qué es, para qué sirve y en qué tipo de procesadores se encuentra
- ¿Qué significa estado exclusivo en MESI?
- Procesador superescalar. ¿Es posible planificación dinámica con especulación? ¿En caso afirmativo explicar?
- ¿Qué mide MIPS y GFLOPS? Desventajas
- ¿Qué es el TDP?

Examen Arq

May 2021

- 1) Se dispone de un Pb con 1 núcleo que ejecuta 1 app que dedica el 75 % del tiempo. El 25 % restante lo dedica a esperar operaciones de E/S. Del 75 %, el 90 % lo pasa ejecutando instrucciones en punto flotante y el restante en otras instrucciones. En punto flotante requiere 15 CPI. El resto de instrucciones 5 CPI.

Pb tiene 4 núcleos y una frecuencia de reloj un 50 % más alta que la máquina original en el que las instrucciones de coma flotante requieren un 20 % menos de ciclos de reloj; y el resto de instrucciones los mismos ciclos de reloj. Consideremos además que este computado B no incorpora ninguna mejora para las operaciones de E/S.

Supón que la parte de cálculo es totalmente paralelizable entre los 4 núcleos de B, mientras que la E/S no admite ningún tipo de paralelización.

- a) ¿Cuál es el tipo de ejecución dedicado a cálculo en B?
b) ¿Cuál es la aceleración/deceleración global de la aplicación en B respecto a A?
- 2) Cuando un programa se compila para el computador A requiere 1000 millones de instrucciones y el CPI en dicho computador es 1. En el caso del computador B, el mismo programa una vez compilado requiere que se ejecuten 800 millones de instrucciones y el CPI será 1,1. Ambos tienen una frecuencia de reloj de 4GHz.

- a) Valor del MIPS en cada computador. ¿En cuál de los computadores se alcanza un mejor valor de MIPS y por qué?
b) Indicar el tiempo de cada uno de los computadores ejecutando el programa.

- 3) i0: lw \$f0, 0(\$r1)
i1: lw \$f2, 0(\$r2)
i2: sub.f \$f4, \$f0, \$f2
i3: mul.d \$f4, \$f4, \$f4
i4: add.d \$f6, \$f6, \$f4
i5: add.i \$r1, \$r1, 4
i6: add \$r2, \$r2, 4
i7: sub \$r3, \$r3, 1
i8: bnez \$r3, bucle

Contesta a las siguientes preguntas:

- a) Dependencias.
b) Elabora un diagrama de tiempo, con pipeline de 5 etapas sin optimizaciones.
- No hay forwarding.
- La arquitectura permite que una instrucción escriba en el registro y otra instrucción lea ese mismo registro sin problemas en el mismo ciclo de reloj.
- Las bifurcaciones se tratan vaciando el pipeline.
- Las referencias a memoria requieren un ciclo de reloj.
c) ¿Cuántos ciclos se necesitan para ejecutar N iteraciones del bucle?
d) Elabora un diagrama de tiempo MIPS:
- Forwarding.
- Las bifurcaciones se tratan prediciendo todos los saltos como tomados.

- e) ¿Cuántos ciclos se necesitan para ejecutar N iteraciones del bucle?
- 4) El mismo del boletín MSI.
- 5) Teoría:
 - a) ¿Qué es VLIW? Tipo de emisión de instrucciones y planificación que realiza.
 - b) ¿Qué es la intensidad operacional? Si tengo un procesador multinúcleo, cómo afecta aumentar la intensidad operacional al ancho de banda de memoria y en qué unidades se mide el ancho de banda.
 - c) ¿En qué consiste el false sharing? ¿Cómo afecta al tráfico de red asociado a protocolos basados en snooping?
 - d) ¿En qué consiste la planificación dinámica mediante Tomasulo? ¿Cómo resuelve las WAR?